JP6965670B2 - 薄膜キャパシタ - Google Patents

薄膜キャパシタ Download PDF

Info

Publication number
JP6965670B2
JP6965670B2 JP2017191037A JP2017191037A JP6965670B2 JP 6965670 B2 JP6965670 B2 JP 6965670B2 JP 2017191037 A JP2017191037 A JP 2017191037A JP 2017191037 A JP2017191037 A JP 2017191037A JP 6965670 B2 JP6965670 B2 JP 6965670B2
Authority
JP
Japan
Prior art keywords
electrode layer
thin film
dielectric layer
main surface
film capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017191037A
Other languages
English (en)
Other versions
JP2019067889A (ja
Inventor
聖啓 平岡
仁 齊田
杉 安藤
淳生 松谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2017191037A priority Critical patent/JP6965670B2/ja
Priority to US16/145,231 priority patent/US10755854B2/en
Publication of JP2019067889A publication Critical patent/JP2019067889A/ja
Application granted granted Critical
Publication of JP6965670B2 publication Critical patent/JP6965670B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/01Form of self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H01G4/1245Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、薄膜キャパシタに関する。
従来から、薄膜キャパシタにおいては、リーク電流を抑制するために検討がなされている。例えば、特許文献1には、第1誘電体層及び第2誘電体層の2層からなる誘電体薄膜と、誘電体薄膜を間に挟み、平行に対向する一対の電極と、を備える薄膜キャパシタが記載されている。この薄膜キャパシタは、第1誘電体層と第2誘電体層との界面に形成される多数の空隙によってリーク電流が抑制されている。
また、例えば特許文献2には、薄膜キャパシタ等の誘電体薄膜を形成する誘電体薄膜形成組成物に対してAl(アルミニウム)をドープすることにより、誘電体薄膜のリーク電流特性を向上させる方法が記載されている。
特開2010−232329号公報 特開2014−144881号公報
しかしながら、特許文献1に記載の薄膜キャパシタでは、複数の層によって誘電体層(誘電体薄膜)が形成されているので、誘電体層の厚さが大きくなりやすい。このため、薄膜キャパシタの静電容量の向上を図ることが困難である。また、特許文献2に記載の方法では、誘電体層にドープするAl(アルミニウム)量の調整が困難であると共に、誘電体層を薄くすることも困難である。したがって、誘電体層を薄く保ちつつ、リーク電流を抑制可能な薄膜キャパシタが求められている。
本発明は上記に鑑みてなされたものであり、誘電体層を薄く保ちつつ、リーク電流を抑制可能な薄膜キャパシタを提供することを目的とする。
本発明の一形態に係る薄膜キャパシタは、複数の凹部が設けられた主面を有する第1電極層と、第1電極層の主面に対して積層された誘電体層と、誘電体層に対して積層された第2電極層と、を備え、凹部の深さをHとし、誘電体層の厚さをTとしたとき、H/Tは0.05以上0.5以下である。
この薄膜キャパシタでは、誘電体層が積層された第1電極層の主面は複数の凹部を有しており、凹部の深さをHとし、誘電体層の厚さをTとしたとき、H/Tは0.05以上0.5以下である。このような凹部を複数設けることにより、それぞれの凹部が設けられた箇所においては、第1電極層と第2電極層との間の距離が大きくなり、リーク電流が発生しにくくなる。したがって、誘電体層を薄く保ちつつ、リーク電流を抑制することが可能である。
一形態において、複数の凹部は、100μmあたり50個以上300個以下の割合で分散していてもよい。このような割合で複数の凹部が設けられていることにより、より効果的にリーク電流を抑制することが可能である。また、複数の凹部が略均一に分散していることにより、特定の箇所にリーク電流が集中することが抑制される。したがって、薄膜キャパシタ全体においてリーク電流が抑制することができる。
一形態において、第1電極層の主面には、複数の凹部のそれぞれに隣接する凸部が更に設けられていてもよい。この構成によれば、第1電極層と誘電体層との接触面積が大きくなるので、第1電極層と誘電体層との密着性を高めることができる。
一形態において、凹部の幅は、0.05μm以上0.3μm以下であってもよい。この構成によれば、第1電極層に対して誘電体層を積層する際に、複数の凹部に誘電体層が入り込みやすくなる。したがって、第1電極層と誘電体層との密着性を更に高めることができる。
本発明によれば、誘電体層を薄く保ちつつ、リーク電流を抑制可能な薄膜キャパシタが提供される。
本発明の一実施形態に係る薄膜キャパシタを概略的に示す断面図である。 図1の薄膜キャパシタの凹部を示す拡大断面図である。 図1の第1電極層の主面を示す電子顕微鏡画像である。 図1の第1電極層の主面を示す原子間力顕微鏡画像である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。
図1は、本発明の一実施形態に係る薄膜キャパシタを概略的に示す断面図である。図1に示される薄膜キャパシタは、いわゆるTFCP(Thin Film Capacitor:薄膜キャパシタ)であり、例えば通信端末等に使用される基板に搭載されるキャパシタである。図1に示されるように、薄膜キャパシタ1は、第1電極層10と、誘電体層20と、第2電極層30と、を備えている。第1電極層10は主面10aを有しており、誘電体層20は、第1電極層10の主面10aに対して積層されている。第2電極層30は、誘電体層20に対して積層されている。これにより、誘電体層20は、第1電極層10と第2電極層30との間に挟まれた状態となっている。
第1電極層10及び第2電極層30は平板状を呈しており、例えば金属薄膜によって構成されている。第1電極層10及び第2電極層30を構成する材料としては、例えば、主成分がニッケル(Ni)、銅(Cu)、アルミニウム(Al)、白金(Pt)、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられる。ただし、第1電極層10及び第2電極層30の材料は、導電性材料であれば特に限定されない。なお、「主成分」であるとは、当該成分の占める割合が50質量%以上であることをいう。また、第1電極層10及び第2電極層30の態様としては、合金や金属間化合物を形成する場合のほか、2種類以上からなる積層体構造である場合も含む。例えば、Ni薄膜上にCu薄膜を設けた2層構造として電極層を形成してもよい。また、第1電極層10及び第2電極層30として純ニッケルを使用する場合、そのニッケルの純度は99.99%以上が好ましい。更に、ニッケルを含有する合金の場合、ニッケル以外の金属として含まれる金属は、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)、銀(Ag)、銅(Cu)からなる群より選ばれる少なくとも一種とすれば好適である。また、第1電極層10と第2電極層30とは、互いに同一の材料によって構成されていてもよいし、互いに異なる材料によって構成されていてもよい。
第1電極層10の厚さは、例えば、0.1μm〜200μmとすることができる。また、第2電極層30の厚さは、例えば、0.1μm〜10μmとすることができる。また、上述の第1電極層10は金属箔からなることが好ましく、基板と電極とを兼用している。このように、本実施形態に係る第1電極層10は基板としても兼用する構成であることが好ましいが、Siやアルミナなどからなる基板上に第1電極層10を設けた基板/電極膜構造を採用してもよい。
誘電体層20は、ペロブスカイト系の誘電体材料から構成されている。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、BaTiO(チタン酸バリウム)、(Ba1−xSr)TiO(チタン酸バリウムストロンチウム)、(Ba1−xCa)TiO、PbTiO、Pb(ZrTi1−x)O、などのペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)Oなどに代表される複合ペロブスカイトリラクサー型強誘電体材などが含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型誘電体材料において、AサイトとBサイトとの比は、通常整数比であるが、特性向上のために意図的に整数比からずらしてもよい。なお、誘電体層20の特性制御のため、誘電体層20に適宜、副成分として添加物質が含有されていてもよい。誘電体層20の厚さTは、例えば0.1μm以上1.0μm以下である。なお、「誘電体層20の厚さT」とは、薄膜キャパシタ1の積層方向における第1電極層10(主面10a)と第2電極層30との間の距離である。
次に、図2を参照して、第1電極層10の主面10aについて詳細に説明する。図2は、図1の薄膜キャパシタの凹部を示す拡大断面図である。図2に示されるように、第1電極層10の主面10aには、複数の凹部11と、複数の凸部12と、が設けられている。複数の凸部12は、それぞれ互いに異なる凹部11に隣接している。ここで、凹部11と凸部12とが「隣接している」とは、凹部11の端部と凸部12の端部とが互いに連続する箇所を有する状態である。なお、図2においては、1つの凹部11及び1つの凸部12のみを拡大して示しているが、凹部11及び凸部12は主面10aの全面にわたって複数設けられている。より具体的に、複数の凹部11及び凸部12は、100μmあたり50個以上300個以下の割合で略均一に分散している。
凹部11は、例えば中央部が最も深い形状であり、薄膜キャパシタ1の積層方向に沿った断面において、例えば略V字状を呈している。凹部11には誘電体層20が入り込んでおり、誘電体層20によって凹部11が充填された状態となっている。凹部11の深さHは、例えば0.005μm以上0.5μm以下である。誘電体層20の厚さTに対する凹部11の深さHの割合、すなわち、H/Tの値は、0.05以上0.5以下とされる。また、凹部11の幅Lは、例えば0.05μm以上0.3μm以下である。なお、「凹部11の深さH」とは、積層方向における凹部11の底部から第1電極層10の主面10aまでの距離である。また、「凹部11の幅L」とは、積層方向に直交する方向において、主面10aを基準として、凹み始める箇所から凹み終わる箇所までの距離である。例えば、凹部11の側面と凸部12の側面とが連続している場合、主面10aのうち、凹部11及び凸部12が形成されていない領域を基準として第1電極層10側の部分を凹部11とし、主面10aに対して誘電体層20側の部分を凸部12とする。
凸部12は、例えば中央部が最も高い形状であり、薄膜キャパシタ1の積層方向に沿った断面において、略三角形状を呈している。凸部12の頂部は、例えば丸みを帯びた形状となっている。凸部12の高さDは、例えば0.005μm以上0.05μm以下である。なお、「凸部12の高さD」とは、積層方向における第1電極層10の主面10aから凸部12の頂部までの距離である。
次に、薄膜キャパシタ1の製造方法について説明する。まず、第1電極層10となる金属薄膜を準備する。次に、金属薄膜の表面を研磨する。この工程により、複数の凹部11及び複数の凸部12が設けられた主面10aが形成される。研磨は、例えば遊離砥粒を使用して、バフを1500〜2300rpmで回転させながら金属薄膜を一方向に移動させることにより行うことができる。このような研磨時に、遊離砥粒が金属薄膜の表面を削って金属薄膜に食い込むことによって複数の凹部11が形成されると考えられる。また、複数の凸部12は、遊離砥粒によって削られた金属薄膜が変形して形成されると考えられる。このため、凸部12は、凹部11に対して一定の方向に隣接して形成される傾向にある。研磨に用いられる遊離砥粒の粒子径は、例えば0.2μm〜0.4μm程度とすることができる。また、遊離砥粒の平均粒子径は、例えば0.7μmとすることができる。このような遊離砥粒を用いることにより、凹部11及び凸部12を上述の大きさ及び形状等に制御することができる。次に、主面10aに対して誘電体膜を積層し、誘電体層20を形成する。これにより、複数の凹部11に誘電体層20が入り込んだ状態となる。最後に、誘電体層20に対して第2電極層30を積層する。第2電極層30は、例えば例えばDCスパッタリング等の公知の方法によって形成することができる。
図3は、図1の第1電極層10の主面10aを示す電子顕微鏡画像である。図3に示される第1電極層10の主面10aは、ニッケル(Ni)の金属薄膜に対して、上記の方法で研磨を行うことにより形成されたものである。図3に示されるように、主面10aには複数の凹部11が形成されていることが確認できる。また、100μmあたりの凹部11の数は50個〜300個程度であり、複数の凹部11が略均一に分散して形成されていることが確認できる。したがって、上記の製造方法により、100μmあたり50個以上300個以下の割合で略均一に分散した複数の凹部を有する主面10aが形成されることが確認できる。
図4は、図1の第1電極層10の主面10aを原子間力顕微鏡画像である。図4に示される第1電極層10の主面10aは、図3に示される主面10aと同様に、ニッケル(Ni)の金属薄膜に対して上記の方法で研磨を行うことにより形成されたものである。図4に示されるように、主面10aには複数の凹部11及び複数の凸部12が形成され、複数の凸部12は、それぞれ互いに異なる凹部11に隣接していることが確認できる。また、凸部12は、凹部11に対して一定の方向に隣接して形成されていることが確認できる。
以上説明したように、本実施形態に係る薄膜キャパシタ1では、誘電体層20が積層された第1電極層10の主面10aは複数の凹部11を有する。また、凹部11の深さをHとし、誘電体層20の厚さをTとしたとき、H/Tは0.05以上0.5以下である。このように、H/Tの値が0.05以上0.5以下である凹部11を複数設けることにより、それぞれの凹部11が設けられた箇所においては、第1電極層10と第2電極層30との間の距離が大きくなり、リーク電流が発生しにくくなる。したがって、誘電体層20を薄く保ちつつ、リーク電流を抑制することが可能である。
また、H/Tの値が0.05未満である場合、すなわち、誘電体層20の厚さTに対して凹部11の深さHが小さすぎる場合、凹部11が設けられていることによる第1電極層10と第2電極層30との間の距離の変化が小さい。このため、リーク電流を抑制するという効果が十分に得られない場合がある。反対に、H/Tの値が0.5を超える場合、すなわち、誘電体層20の厚さTに対して凹部11の深さHが大きすぎる場合、凹部11が形成された箇所における静電容量の低下量が大きくなる。また、第1電極層10の厚さを大きくする必要があるので、薄膜キャパシタ1全体の厚さを小さくすることが困難である。したがって、H/Tの値が0.05以上0.5以下であることにより、薄膜キャパシタ1の大きさ及び静電容量を維持しつつ、リーク電流を効果的に抑制することができる。
また、複数の凹部11は、100μmあたり50個以上300個以下の割合で分散している。このような割合で複数の凹部11が設けられていることにより、より効果的にリーク電流を抑制することが可能である。また、複数の凹部11が略均一に分散していることにより、特定の箇所にリーク電流が集中することが抑制される。したがって、薄膜キャパシタ全体においてリーク電流が抑制することができる。さらに、特定の箇所にリーク電流が集中することが抑制されることにより、例えばESD(Electro Static Discharge)等による誘電体層20の絶縁破壊が起こることを抑制できる。
また、第1電極層10の主面10aには、複数の凹部11のそれぞれに隣接する凸部12が更に設けられている。これにより、それぞれの凸部12が設けられた箇所においては第1電極層10と第2電極層30との間の距離が小さくなるので、ぞれぞれの凸部12は、微少なリーク電流が発生しやすいリークポイントとして機能する。これにより、例えばESD等によって大きなリーク電流が発生した場合に、リーク電流が複数のリークポイントに分散されるので、特定の箇所にリーク電流が集中して絶縁破壊が起こることを抑制できる。また、第1電極層10と誘電体層20との接触面積が大きくなるので、第1電極層10と誘電体層20との密着性を高めることができる。したがって、例えば薄膜キャパシタ1を高周波条件下で動作させた場合であっても、高周波の影響によって第1電極層10と誘電体層20との界面に変形が生じることを抑制できる。よって、高周波動作時においても、複数の凸部12をリークポイントとして機能させることができる。
また、凹部11の幅Lは、0.05μm以上0.3μm以下である。これにより、第1電極層10に対して誘電体層20を積層する際に、複数の凹部11に誘電体層20が入り込みやすくなる。したがって、第1電極層10と誘電体層20との密着性を更に高めることができる。
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。例えば、上記の実施形態においては、凸部12が凹部11に隣接して設けられている例について説明したが、凸部12と凹部11とは互いに隣接していなくてもよい。
また、上記の実施形態では、複数の凹部11のそれぞれに対して凸部12が設けられている例について説明したが、全ての凹部11に対して凸部12が設けられていなくてもよい。すなわち、凹部11の数と凸部12の数とは互いに異なっていてもよい。さらに、主面10aには、凸部12が設けられていなくてもよい。
また、上記の実施形態では、薄膜キャパシタ1の積層方向に沿った断面において、凹部11の形状が略V字状であり、凸部12の形状が略三角形状である例について説明したが、凹部11及び凸部12の形状はこれらに限定されない。
また、上記の実施形態では、凹部11に誘電体層20が入り込み、誘電体層20によって凹部11が充填されている例について説明したが、凹部11は誘電体層20によって充填されていなくてもよい。あるいは、誘電体層20とは異なる材料が凹部11に充填されていてもよい。例えば、Al、SiN、ZrO、SiC、又はBN等が凹部11に充填されていてもよい。また、誘電体層20は、凹部11に入り込んでいなくてもよい。
また、上記の実施形態では、誘電体層20が一層である所謂単層の薄膜キャパシタについて説明したが、上記実施形態で説明した構造は、一対の電極層に挟まれた誘電体層を複数層有する所謂多層の薄膜キャパシタにも適用できる。
1…薄膜キャパシタ、10…第1電極層、10a…主面、11…凹部、12…凸部、20…誘電体層、30…第2電極層、D…高さ、H…深さ、L…幅、T…厚さ。

Claims (3)

  1. 複数の凹部が設けられた主面を有する第1電極層と、
    前記第1電極層の前記主面に対して積層された誘電体層と、
    前記誘電体層に対して積層された第2電極層と、を備え、
    前記凹部の深さをHとし、前記誘電体層の厚さをTとしたとき、H/Tは0.05以上0.5以下であって、
    前記凹部は、前記第1電極層の前記主面に略均一に分散し、
    前記第1電極層の前記主面には、複数の凸部が設けられ、
    前記複数の凸部のそれぞれは、前記複数の凹部のうちの互いに異なる凹部に隣接し、且つ、前記複数の凸部のそれぞれは、前記凹部に対して一定の方向に隣接して形成されている、薄膜キャパシタ。
  2. 前記複数の凹部は、100μmあたり50個以上300個以下の割合で分散している、請求項1に記載の薄膜キャパシタ。
  3. 前記凹部の幅は、0.05μm以上0.3μm以下である、請求項1又は2に記載の薄膜キャパシタ。
JP2017191037A 2017-09-29 2017-09-29 薄膜キャパシタ Active JP6965670B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017191037A JP6965670B2 (ja) 2017-09-29 2017-09-29 薄膜キャパシタ
US16/145,231 US10755854B2 (en) 2017-09-29 2018-09-28 Thin film capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017191037A JP6965670B2 (ja) 2017-09-29 2017-09-29 薄膜キャパシタ

Publications (2)

Publication Number Publication Date
JP2019067889A JP2019067889A (ja) 2019-04-25
JP6965670B2 true JP6965670B2 (ja) 2021-11-10

Family

ID=65898163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017191037A Active JP6965670B2 (ja) 2017-09-29 2017-09-29 薄膜キャパシタ

Country Status (2)

Country Link
US (1) US10755854B2 (ja)
JP (1) JP6965670B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6750743B2 (ja) * 2017-10-04 2020-09-02 株式会社村田製作所 フィルムコンデンサ、フィルムコンデンサ用フィルム、フィルムコンデンサ用フィルムの製造方法、及び、フィルムコンデンサの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623865B1 (en) * 2000-03-04 2003-09-23 Energenius, Inc. Lead zirconate titanate dielectric thin film composites on metallic foils
JP4876672B2 (ja) * 2006-03-29 2012-02-15 Tdk株式会社 コンデンサの製造方法
JP4983102B2 (ja) * 2006-06-06 2012-07-25 Tdk株式会社 誘電体素子
JP4929973B2 (ja) * 2006-10-20 2012-05-09 日立化成工業株式会社 樹脂基板内蔵用キャパシタ材料の製造方法
JP5278092B2 (ja) 2009-03-26 2013-09-04 Tdk株式会社 薄膜コンデンサ、及び薄膜コンデンサの製造方法
JP5051166B2 (ja) * 2009-03-27 2012-10-17 Tdk株式会社 薄膜デバイス
TWI532214B (zh) * 2010-10-12 2016-05-01 Lg伊諾特股份有限公司 發光元件及其封裝
JP2014144881A (ja) 2013-01-28 2014-08-14 Mitsubishi Materials Corp 誘電体薄膜形成用組成物及びこの組成物を用いた誘電体薄膜の形成方法

Also Published As

Publication number Publication date
US20190103220A1 (en) 2019-04-04
US10755854B2 (en) 2020-08-25
JP2019067889A (ja) 2019-04-25

Similar Documents

Publication Publication Date Title
US8218287B2 (en) Thin-film device
CN109559889B (zh) 多层陶瓷电容器及制造其的方法
JP5407775B2 (ja) 薄膜コンデンサの製造方法及び薄膜コンデンサ
JP5158061B2 (ja) 薄膜コンデンサ
JP6433931B2 (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置
JP2018067566A (ja) 積層セラミックコンデンサ及びその製造方法
JP6737118B2 (ja) 薄膜コンデンサ
CN112242247B (zh) 多层陶瓷电子组件
KR20190121144A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20220094816A (ko) 적층형 커패시터
CN112309712A (zh) 多层陶瓷电容器
JP2018063989A (ja) 薄膜キャパシタ
JP6965670B2 (ja) 薄膜キャパシタ
JP7180844B2 (ja) キャパシタ部品及びその製造方法
JP7498445B2 (ja) 積層セラミック電子部品の製造方法
JP7427380B2 (ja) 積層型電子部品および積層型電子部品の製造方法
JP6805703B2 (ja) 薄膜コンデンサ
JP7162690B2 (ja) 積層セラミックコンデンサ
US11069483B2 (en) Thin film capacitor
US20230377805A1 (en) Multi-layer ceramic capacitor
US11257626B2 (en) Multi-layer ceramic capacitor
JP2022099274A (ja) 積層型キャパシタ及びその実装基板
JP2023079141A (ja) 積層セラミックキャパシタ
JP2022105218A (ja) 積層セラミック電子部品及びその製造方法
JP2024025652A (ja) 積層型キャパシタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211004

R150 Certificate of patent or registration of utility model

Ref document number: 6965670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150