JP2007234930A - 電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法 - Google Patents

電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法 Download PDF

Info

Publication number
JP2007234930A
JP2007234930A JP2006055922A JP2006055922A JP2007234930A JP 2007234930 A JP2007234930 A JP 2007234930A JP 2006055922 A JP2006055922 A JP 2006055922A JP 2006055922 A JP2006055922 A JP 2006055922A JP 2007234930 A JP2007234930 A JP 2007234930A
Authority
JP
Japan
Prior art keywords
electronic component
resin
sealing resin
wiring board
sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006055922A
Other languages
English (en)
Other versions
JP4484831B2 (ja
JP2007234930A5 (ja
Inventor
Yoshiyuki Arai
良之 新井
Hideki Takehara
秀樹 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006055922A priority Critical patent/JP4484831B2/ja
Priority to CN2007100850720A priority patent/CN101034700B/zh
Priority to US11/712,904 priority patent/US8023277B2/en
Publication of JP2007234930A publication Critical patent/JP2007234930A/ja
Publication of JP2007234930A5 publication Critical patent/JP2007234930A5/ja
Application granted granted Critical
Publication of JP4484831B2 publication Critical patent/JP4484831B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】２次実装リフローでの熱履歴によりチップ部品のリフトが生じ、電子部品内蔵モジュールの信頼性を損ねることがあった。
【解決手段】電子部品内蔵モジュール１０は、樹脂配線基板１１と、樹脂配線基板１１の表面に搭載される複数の電子部品１５，１５，…と、各電子部品１５を樹脂配線基板１１に電気的に接続する半田２２と、各電子部品１５および半田２２を封止する封止樹脂２１とを備えている。そして、封止樹脂２１の平均線膨張係数αが１７×１０-6以上１１０×１０-6/℃以下であり、平均線膨張係数αはその樹脂のガラス転移温度と、ガラス転移温度以下の線膨張係数α１と、ガラス転移温度以上の線膨張係数α２と、室内の温度と、リフロー時のピーク温度とを用いて算出される。
【選択図】図１

Description

本発明は、電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法に関し、特に電子部品が樹脂で封止された電子部品内蔵モジュールおよびその製造方法に関する。
近年、携帯電話や情報通信端末等の電子機器の小型および軽量化に伴い、電子機器に搭載されるモジュール製品の小型および軽量化への要望が強まっている。このようなモジュール製品は半田を介して基板にＩＣチップ（半導体素子）とチップ部品（表面実装型電子部品）とを搭載しており、ＩＣチップおよびチップ部品は封止樹脂に封止されて保護されている（例えば、特許文献１参照）。
このようなモジュール製品は、電子機器のマザーボード（実装基板）に２次実装リフローにより半田付けされるが、その際、モジュール製品内のチップ部品の半田接続部（半田）の再溶融が起こり、短絡などの不具合が生じていた。この短絡現象は、半田再溶融により溶融膨張圧力が生じ、チップ部品の上面が封止樹脂から剥離され、剥離により生じた空間内に半田がフラッシュ状に流れ込みチップ部品の両端の端子が繋がってしまうことにより生ずる。
この問題を解決するために前記封止樹脂に低応力樹脂を用いることが示されている（例えば、特許文献２参照）。特許文献２では、このような低応力樹脂を用いることで半田再溶融の際に生じる溶融膨張圧力を緩和し、チップ部品の上面が封止樹脂から剥離することを防止できるとしている。
また、近年の電子機器の低コスト化および軽量化の要望に対応するために、モジュール製品に用いる基板としてセラミック配線基板から樹脂配線基板への変更が図られている。しかし、樹脂配線基板を用いた場合、セラミック配線基板に比べ吸湿量が増えるのでモジュール製品の製造工程や保管中に樹脂配線基板が空気中の水分を吸湿し、モジュール製品の耐リフロー性および耐湿信頼性が劣化する。
また、チップ部品の端子（電極部）間に電圧が印加された場合、チップ部品の端子間の半田マイグレーションが発生し、チップ部品の端子間が短絡するという問題が発生していた。
特開２００２−１９０５６４号公報 特開２００２−２０８６６８号公報
樹脂配線基板を用いたモジュール製品を電子機器のマザーボードに２次実装リフローする場合、以下に示す課題がある。
リフローの温度プロセスに沿って図４（Ａ）及び（Ｂ）を用いて説明する。リフロー前にはチップ部品１５は半田接続部２２において樹脂配線基板１１のランド１２に固定されているが、リフロー温度がその半田の融点温度に至ると半田が溶融する為、チップ部品１５は樹脂配線基板１１に固定されない状態となる。一方で封止樹脂２１はリフロー温度上昇により熱膨張する為、チップ部品１５と樹脂配線基板１１との間隙が増大し、チップ部品１５は上方に移動する（図４（ａ）に示す封止樹脂熱膨張の矢印を参照）。
また、封止樹脂２１の熱膨張により半田接続部２２と封止樹脂２１との界面に空隙４１が生じ、その空隙４１に半田接続部２２下部の溶融した半田が移動する為（図４（ａ）に示す半田移動の矢印を参照）、ランド１２において半田接続部２２との濡れ面積が縮小する。
その後、リフロー温度がピークを過ぎて下降するに従い、溶融した半田は融点温度にて再固化するので、リフロー前よりもチップ部品１５と樹脂配線基板１１との間の間隙が広がった状態でチップ部品１５の位置が固定される（図４（Ｂ）参照）。このチップ部品が持ち上がる現象を以下、リフト現象とよぶ。
ここで、ランド１２での半田２２の濡れ面積がリフロー前よりも縮小している為、半田接続部２２とランド１２との接続強度が低下し、チップ部品１５の接続信頼性を劣化させる。
また、半田接続部２２が再固化した時のチップ部品１５のリフト量は、常温から半田の融点温度までの封止樹脂２１の熱膨張量に比例する。チップ部品１５が再固定された後も封止樹脂２１は常温まで熱収縮している為、チップ部品１５の下面と樹脂配線基板１１との間隙に充填された封止樹脂２１には収縮応力が発生している。また、樹脂配線基板１１はセラミック配線基板に比べて吸湿量が多いため、チップ部品１５と封止樹脂２１との界面では、樹脂配線基板１１から進入した水分の気化膨張が樹脂配線基板１１と封止樹脂２１との界面、及びチップ部品１５と封止樹脂２１との界面の密着性を劣化させ、界面剥離４２に至る場合がある。
以上のようなメカニズムにより、例えば温度サイクル試験や繰り返し曲げ試験等において半田接続部のオープン不良が発生したり、またＴＨＢ試験やＰＣＴ試験等において界面剥離に起因するリーク不良、ショート不良が発生したりするという課題が生じていた。
本発明は上記課題を解決するためになされたもので、電子機器の２次実装リフロー後に、チップ部品のリフト現象による半田接続部の濡れ面積の減少および界面剥離の発生を防止し、信頼性を向上せしめた電子部品内蔵モジュールを提供することを目的とする。
本発明の電子部品内蔵モジュールは、リフローにより実装基板に実装される電子部品内蔵モジュールであって、電子部品内蔵モジュールは、配線基板と、配線基板の表面に搭載された複数個の電子部品と、複数個の電子部品のそれぞれを配線基板の表面に電気的に接続する半田と、配線基板の表面に設けられ、電子部品および半田を封止する封止樹脂とを備えている。そして、以下の数式１を用いて算出された封止樹脂の平均線膨張係数αが、１７×１０-6/ ℃以上１１０×１０-6/ ℃以下である。
α＝｛α１×（Ｔｇ−Ｔｒ）＋α２×（Ｔｐ−Ｔｇ）｝／（Ｔｐ−Ｔｒ）・・・数式１
ここで、数式１において、
α１；ガラス転移温度以下の温度における封止樹脂の線膨張係数の値
α２；ガラス転位温度以上の温度における封止樹脂の線膨張係数の値
Ｔｇ；封止樹脂のガラス転移温度
Ｔｒ；室内温度
Ｔｐ；リフローにおけるピーク温度、である。
このような封止樹脂を用いて電子部品および半田を封止するため、モジュール製品を電子機器等の実装基板にリフローする際に、封止樹脂の熱膨張による応力を減少させることができる。また、リフロー後に、電子部品のリフト現象による半田接続部の濡れ面積の減少および電子部品と封止樹脂界面との界面剥離の発生を防止でき、電子部品内蔵モジュールの温度サイクル試験や耐湿性試験等での信頼性を向上させることができる。
本発明の電子部品内蔵モジュールでは、電子部品は、それぞれ、チップ状の表面実装型電子部品であることが好ましい。これにより高密度な実装が可能となる為、より小型な電子部品内蔵モジュールを実現できる。ここで電子部品とは、例えばコンデンサ、抵抗およびコイルから選択された少なくとも１つである。
本発明の電子部品内蔵モジュールでは、封止樹脂には、無機フィラーが含まれており、封止樹脂に対する無機フィラーの含有量は、質量に換算して、７０％以上９０％以下であることが好ましい。無機フィラーは、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ2から選択された少なくとも１つを含んでいることが好ましい。
このような構成とすることにより、封止樹脂の線膨張係数を小さくすることができ、電子部品と配線基板との間隙に存在する封止樹脂の熱膨張を抑制し、電子部品のリフト量を低減することができる。
本発明の電子部品内蔵モジュールでは、封止樹脂の粘度が、２５℃において５０Ｐａ・ｓ以上１００Ｐａ・ｓ以下であり、封止樹脂のチクソ比が、２５℃において０．８以上１．５以下であることが好ましい。
このような構成とすることにより、印刷法を用いて樹脂封止することが可能となり、低コストで製作容易な電子部品内蔵モジュールを作製することができる。
本発明の電子部品内蔵モジュールでは、封止樹脂は、エポキシ樹脂およびシリコーン樹脂から選択された少なくとも１つを含んでいることが好ましい。また、配線基板は、樹脂配線基板であってもよい。このような構成とすることにより、低コストで製作容易な電子部品内蔵モジュールを作製することができる。
本発明の電子部品内蔵モジュールでは、配線基板は、セラミック配線基板であってもよい。このように配線基板をセラミック配線基板とすることにより、吸湿量を抑制できるので、耐湿信頼性の高い電子部品内蔵モジュールを作製できる。
本発明の電子部品内蔵モジュールの製造方法は、リフローにより実装基板に実装される電子部品内蔵モジュールの製造方法であって、半田を用いて、配線基板の表面に電子部品を電気的に接続する接続工程と、酸素およびアルゴンガスから選択された少なくとも１つを含むガスを用いてプラズマを発生させ、そのプラズマを用いて配線基板の表面を洗浄する洗浄工程と、配線基板の表面に封止樹脂を設け、電子部品および半田を封止する封止工程とを備えている。封止工程では、封止樹脂として、以下の数式１を用いて算出された平均線膨張係数αが１７×１０-6/℃以上１１０×１０-6/℃以下である樹脂を用いる。
α＝｛α１×（Ｔｇ−Ｔｒ）＋α２×（Ｔｐ−Ｔｇ）｝／（Ｔｐ−Ｔｒ）・・・数式１
ここで、数式１において、
α１；ガラス転移温度以下の温度における封止樹脂の線膨張係数の値
α２；ガラス転位温度以上の温度における封止樹脂の線膨張係数の値
Ｔｇ；封止樹脂のガラス転移温度
Ｔｒ；室内温度
Ｔｐ；リフローにおけるピーク温度、である。
このような製造方法を用いて電子部品内蔵モジュールを製造することにより、電子部品を封止した封止樹脂の熱膨張による応力を減少させることができ、その結果、電子部品のリフト量を低減させることができる。
また、プラズマ処理によって電子部品と配線基板との界面の密着力および配線基板と封止樹脂との界面の密着力が向上することにより剥離の発生を防止でき、温度サイクル試験や耐湿性試験等での信頼性を向上させることができる。
本発明の電子部品内蔵モジュールの製造方法では、封止工程では、印刷法により配線基板の表面に封止樹脂を設けることが好ましい。
このような製造方法を用いて電子部品内蔵モジュールを製造することにより、電子部品と配線基板との間隙に封止樹脂を容易に充填することができる。なお、電子部品と配線基板との間隙に封止樹脂が充填されない場合には、リフロー時にその間隙に溶融した半田が流れ込み、短絡不良が発生しやすくなる。
本発明の電子部品内蔵モジュールの製造方法では、封止工程では、減圧下で電子部品および半田を封止することが好ましい。
一般に、印刷法による樹脂封止を常圧下で行えば、封止中にスキージにより封止樹脂がローリングされるので、封止樹脂中への空気の巻き込みが生じる。しかし、印刷法による樹脂封止を減圧雰囲気下で行えば、封止樹脂中への空気の巻き込みが少なくなり、かつ封止樹脂中の泡が消えるため、硬化後の封止樹脂中のボイド発生も抑制され、電子部品内蔵モジュールの信頼性を向上させることができる。
本発明の電子部品内蔵モジュールの製造方法では、接続工程では、所定形状の配線が形成された領域が表面に複数存在する母材基板を配線基板として用い、複数の領域内の所定形状の配線にそれぞれ複数個の電子部品を電気的に接続し、封止工程の後に、母材基板を領域ごとに分割して一枚の母材基板から複数個の電子部品内蔵モジュールを製造する分割工程をさらに備えていることが好ましい。
このような製造方法を用いることにより、電子部品内蔵モジュールの生産性を大幅に向上できる。
本発明の電子部品内蔵モジュールによれば、電子部品のリフト現象を抑制することにより、配線基板に対する電子部品の接続強度及び電子部品と封止樹脂との界面密着力を向上させ、高信頼性の電子部品内蔵モジュールを実現することができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、同じ要素には同じ符号を付しており、説明を省略する場合がある。また、チップ部品数やＩＣチップの電極端子数は、図面の記載の理解を得やすくするために実際の個数より少なく記載している。
図１は、本発明の実施の形態にかかる電子部品内蔵モジュール１０の構成を示す図である。電子部品内蔵モジュール１０は、リフロー（以下では「２次実装リフロー」と記す）により電気機器等の実装基板に実装されるモジュールである。なお、図１では、図面をわかりやすくするために封止樹脂２１を除去した状態を示している。
本実施の形態では、配線基板として樹脂配線基板１１を例に挙げ、電子部品としてチップ状電子部品（以下、「チップ部品」という）１５を例に挙げる。なお、チップ部品１５は、コンデンサー、抵抗およびコイルから選択された少なくとも１つである。また、樹脂配線基板１１には、チップ部品１５，１５，…だけでなく半導体素子（以下、「ＩＣチップ」という）１７も実装されている。
本実施の形態の樹脂配線基板１１の一方の面上には、チップ部品１５，１５，…をそれぞれ搭載するランド１２，１２，…と、ＩＣチップ１７を搭載するダイパターン１３と、接続端子１４，１４，とが配置されている。
樹脂配線基板としては、ガラス繊維やケブラー等の有機物からなる繊維にエポキシ樹脂やフェノール樹脂やＢＴレジン等を含浸して硬化させた基材を用いたものや、ポリイミド樹脂等によるテープ状のもの等の種々の樹脂基板を用いることができる。なお、本実施の形態では、ＢＴレジンを用いる場合を例として説明する。
各ランド１２およびダイパターン１３のそれぞれの面上には、表面に金薄膜が形成されている。これにより、各ランド１２やダイパターン１３等の腐食を防止でき、各ランド１２上への半田付けやワイヤボンディングを安定に行うことができる。
さらに、図１をもとに詳細に説明する。本実施の形態の樹脂配線基板１１は、ＢＴレジンからなるコア配線基板の表面に例えば樹脂付き銅箔（ＲＣＣ）を貼り合わせ、フォトリソグラフィプロセスとエッチングプロセスとにより樹脂付き銅箔を所定のパターン形状に加工する。
樹脂配線基板１１に各ランド１２およびダイパターン１３を形成する方法を具体的に示す。まず、厚みが約１．０ｍｍのＢＴレジンをコア層とする４層配線基板の両面に、厚みが約３０μｍの樹脂付き銅箔を貼り付け、ビアの穴あけ加工後、両面銅貼りされた樹脂配線基板１１の表面に無電解銅メッキおよび電解銅メッキにより銅メッキ層（図示せず）を形成する。このとき、銅メッキ層はビアの内面まで施される。次に、フォトリソグラフィプロセスとエッチングプロセスとを行うことで、図１に示すようなランド１２，１２，…およびダイパターン１３を樹脂配線基板１１の表面に形成する。各ランド１２およびダイパターン１３の面上には、それぞれ表面に金薄膜（図示せず）が形成されている。この金薄膜は、銅パターン上にニッケルメッキを行った上に金メッキを行うことにより得られる。
本実施形態の電子部品内蔵モジュール１０は、樹脂配線基板１１のランド１２，１２，…上に搭載された複数のチップ部品１５，１５，…と、ダイパターン１３上に搭載されたＩＣチップ１７を備えている。図１では、樹脂配線基板１１には１つのＩＣチップ１７が搭載されているが、樹脂配線基板１１には複数のＩＣチップが搭載されていてもよい。
また、本実施形態の電子部品内蔵モジュール１０は、ＩＣチップ１７の素子電極（電極部）１８，１８，…と接続端子１４，１４，…とをそれぞれ電気的に接続するボンディングワイヤ１９，１９，…を備えており、各ランド１２と各ボンディングワイヤ１９を埋設するように設けた封止樹脂２１を備えている。
図２は、図１に示すＡ−Ａ線における断面図である。樹脂配線基板１１のランド１２とチップ部品１５の端子電極（電極部）１６とが半田接続部（半田）２２により電気的に接続されている。また、封止樹脂２１は、チップ部品１５および半田接続部２２を封止している。
封止樹脂２１としては、２次実装リフロー中にそれほど熱膨張しない樹脂であり、チップ部品１５および樹脂配線基板１１にそれぞれ強固に密着することによりチップ部品１５および樹脂配線基板１１からの剥離を防止できる樹脂であり、リフト現象の発生を防止できる樹脂を用いる。
表１には、樹脂Ａ乃至樹脂Ｇにおける平均線膨張係数α、ランド濡れ率および界面剥離発生率を示す。
Figure 2007234930
平均線膨張係数αは、以下の数式１により定義される。
α＝｛α１×（Ｔｇ−Ｔｒ）＋α２×（Ｔｐ−Ｔｇ）｝/（Ｔｐ−Ｔｒ）・・・数式１
数式１において、α１は封止樹脂のガラス転移温度以下での線膨張係数であり、α２は封止樹脂のガラス転移温度以上での線膨張係数である。また、Ｔｇは封止樹脂のガラス転移温度であり、Ｔｒは室内温度であり、Ｔｐはリフロー時の一般的なピーク温度である。
表１に示した平均線膨張係数αは、数式１において、Ｔｒを２５℃としＴｐを２６０℃として計算した値である。ここでＴｒは２５℃に限定されることはなく２０℃以上３０℃以下であればよく、Ｔｐは２６０℃に限定されることはなく２４０℃以上２８０℃以下であればよい。なぜならば、ＴｒおよびＴｐがそれぞれ上記の範囲で変動しても、平均線膨張係数αの値はそれほど大きく変化しないためである。例えば表１の樹脂ＡにおいてＴｒおよびＴｐを上記の温度範囲で平均線膨張係数αを求めると、その最大値は６１．９×１０-6/ ℃でありその最小値は６０．０×１０-6/ ℃であるため、表中の６１．３×１０-6/ ℃に対して最大でも１．３×１０-6/℃しか変化しない。尚、近年普及が進んでいる鉛フリー半田の溶融温度は２１０℃から２５０℃の範囲内であり、ここでＴｐとして２４０℃以上２８０℃以下と想定するのは妥当と考える。
表１のランド濡れ率は、２次実装リフロー後のモジュールを半田接続部が露出するよう平面研磨を施した後、Ｘ線非破壊内部観察により写真撮影し、その写真より半田濡れ面積を測定し、半田濡れ面積をランド面積で割った値である。
また、表１の界面剥離発生率は、チップ部品下面の２次実装リフロー後の断面観察を実施した際の不良率を示したものであり、分母の数値は試験サンプル数を表し、分子の数値は界面剥離発生数を表している。
表１のランド濡れ率および界面剥離発生率を測定するにあたり、電子部品内蔵モジュールに対して前処理を行った。前処理条件は、電子部品内蔵モジュールを、８５℃、６５％ＲＨの吸湿炉に１２時間保存し、ピーク温度２６０℃でリフローを行い、再度８５℃、６５％ＲＨの吸湿炉に１２時間保存し、ピーク温度２６０℃でリフローを行うというものであった。
表１に示すように平均線膨張係数αが１３９．６×１０-6/℃である樹脂Ｇは、ランド濡れ率が８２．８％であり、２次実装リフローにより半田接続部２２とランド１２との接続面積が減少しており、チップ部品下面の界面剥離４２も評価サンプル４８個中２個で発生していた。
平均線膨張係数αが８３．６×１０-6/℃である樹脂Ｆは、ランド濡れ率が８４．６％であり、チップ部品下面の界面剥離４２は評価サンプル４８個中１個で発生していた。樹脂Ｆおよび樹脂Ｇの結果より、樹脂Ｆは、樹脂Ｇよりチップ部品のリフト現象が改善されていると判断できる。
表１に示している平均線膨張係数αは、評価した樹脂それぞれでの実測値である。実際には樹脂の特性にはバラツキがあるため、それを加味した平均線膨張係数αは樹脂Ｇにおいて１１６．８×１０-6/℃以上１４２．１×１０-6/℃以下の範囲内にあり、樹脂Ｆにおいて６３．４×１０-6/℃以上１０４．７×１０-6/℃以下の範囲内となる。従って平均線膨張係数αが１１０．０×１０-6/℃以下である樹脂を封止樹脂として用いれば、リフト現象の改善効果を得られると判断できる。
更に、表１に示すように、平均線膨張係数αが８２．７×１０-5/℃以下である樹脂Ａ乃至樹脂Ｅの界面剥離発生率は０％であった。
上記の通り平均線膨張係数αの値を下げることでリフト現象の発生を抑制することができることが確認された。この平均線膨張係数αを小さくする方法として、封止樹脂に混入するフィラーの量を多くすることが考えられる。しかし後述する印刷工法を用いて樹脂封止を行うためには無機フィラーと液状樹脂とを混練する必要があり、フィラーの量を多くし過ぎると無機フィラーが液状樹脂中に均一に分散しなくなる。そのため、樹脂調製上の観点より、樹脂に対する無機フィラーの含有量は９０ｗｔ％以下であることが好ましく、無機フィラーの前記含有量が９０ｗｔ％であるときには樹脂の平均線膨張係数αは１６．７×１０-6/℃であった。
以上のことから、封止樹脂２１の平均線膨張係数αは、マージンを考慮に入れると１７×１０-6以上１１０×１０-6/℃以下であることが望ましい。
また、後述の印刷法を用いて樹脂封止を行う場合には、印刷後の封止樹脂２１の流動性と形状安定性とが重要な課題である。無機フィラーの含有率が大きくなればなるほど封止樹脂２１の粘度が増加するため封止樹脂の流動性が悪くなり、微小な空間（例えばチップ部品１５と樹脂配線基板１１との間隙）にボイドや未充填無く樹脂を充填することが困難となる。一方、封止樹脂２１中の無機フィラーの含有率を小さくすれば、粘度が低下するため流動性は改善されるが、印刷後の封止樹脂２１の形状安定性が低下する。すなわち封止後に樹脂の形状を保持することができず、印刷領域から広がる、いわゆるダレが発生し、外形寸法安定性および作業性を害する。
流動性及び形状安定性を満足する封止樹脂２１の粘度は、５０Ｐａ・ｓ以上１００Ｐａ・ｓであり、そのときの平均線膨張係数αは４４×１０-6/℃以上７７×１０-6/℃以下であった。
以上より、封止樹脂２１の平均線膨張係数αは、リフト現象の発生を抑制するためには１６．７×１０-6/℃以上１１０．０×１０-6/℃以下であることが好ましく、リフト現象の発生を抑制し印刷封止の作業性を向上させるためには４４×１０-6以上７７×１０-6/℃以下であることがさらに好ましい。
以下、本実施の形態の電子部品内蔵モジュールの作製方法を図１、図２および図３を用いて簡単に説明する。
まず、表面にランド１２，１２，…およびダイパターン１３が形成された樹脂配線基板１１を用意する（図３に示す「樹脂配線基板準備」）。
次に、樹脂配線基板１１のランド１２，１２，…上にメタルマスクとスキージとを用いて半田ペーストを印刷方式で供給する（図３に示す「半田ペースト印刷」）。そして、コンデンサ、抵抗、およびコイルなどの複数のチップ部品１５，１５，…をランド１２，１２，…上にそれぞれ配置（図３に示す「部品搭載」）し、リフローにより各チップ部品１５の端子電極１６，１６とランド１２，１２とを半田接続する（図３に示す「リフロー」）。半田材料としては、例えばＳｎ-Ａｇ-Ｃｕ系やＳｎ-Ｓｂ系を用いることができる。各端子電極１６の表面には、例えばＳｎメッキやＡｕめっきが形成されている。その結果、図２に示す半田接続部２２のフィレットが形成される。
その後、洗浄液を用いてチップ部品１５，１５，…が搭載された樹脂配線基板１１を洗浄し、図３に示すリフローによって汚染された樹脂配線基板１１、各チップ部品１５、樹脂配線基板１１と各チップ部品１５との間隙等から有機物等の汚染物を取り除く（図３に示す「洗浄」）。有機物等の汚染物としては、半田ペーストに含有するフラックス等が考えられる。しかし、樹脂配線基板１１とチップ部品１５との間隙は約３０μｍであるため洗浄液はその間隙に浸入しにくく、よって、フラックス残渣などの汚染物をその間隙から完全に除去することは困難である。
次にダイパターン１３に対応する位置にＩＣチップ１７を位置合せして、例えば銀フィラーを添加したエポキシ系の接着剤を用いてＩＣチップ１７をダイパターン１３に接着固定する（図３に示す「ダイスボンド」）。この工程では、接着剤を硬化するために樹脂配線基板１１を例えば１７５℃程度に加熱する。そのため、有機溶媒などのアウトガスが樹脂配線基板１１および接着剤から放出されるので、樹脂配線基板１１、接続端子１４およびＩＣチップ１７の素子電極１８の表面がアウトガスにより汚染される。
次に例えば酸素およびアルゴンガスから選択された少なくとも1つを含むガスを用いてプラズマ洗浄を行い、樹脂配線基板１１、接続端子１４およびＩＣチップ１７の素子電極１８の表面上の汚染物（例えばアウトガスに起因する汚染物）を除去する（図３に示す「プラズマ洗浄」）。また同時に、洗浄液を用いて洗浄しきれなかった樹脂配線基板１１とチップ部品１５との間隙を洗浄し、この間隙に残留する汚染物を除去する。
次に、ボンディングワイヤ１９，１９，…を用いて、ＩＣチップ１７の素子電極１８，１８，…と樹脂配線基板１１の接続端子１４，１４，…とを電気的に接続する（図３に示す「ワイヤボンディング」）。なお、ボンディングワイヤ１９，１９，…としては、金線を用いることが好ましい。プラズマ洗浄により素子電極１８上や接続端子１４上の汚染物が除去されているので、ボンディングワイヤ１９，１９，…と素子電極１８，１８，…および接続端子１４，１４，…との接続強度が増大し、接続信頼性が向上する。
次に、例えば酸素およびアルゴンガスから選択された少なくとも1つを含むガスを用いてプラズマ洗浄を行い、樹脂配線基板１１の表面あるいは樹脂配線基板１１の表面に形成されたソルダレジスト（図示せず）の表面を粗化する（図３に示す「プラズマ洗浄」）。このプラズマ洗浄は、ソルダレジスト材料と封止材料との組合せや、その前の工程等においてソルダレジストの表面が粗化されている場合は、省略することができる。
次に、メタルマスクおよびスキージを用いて、樹脂配線基板１１、ＩＣチップ１７、各ボンディングワイヤ１９、各チップ部品１５および半田接続部２２を印刷封止する（図３に示す「印刷封止」）。このとき、プラズマ洗浄により樹脂配線基板１１上の汚染物を除去しているので、封止樹脂の濡れ性が増大し、小さな間隙にも封止樹脂を充填しやすくなり、また、封止樹脂と樹脂配線基板１１、ＩＣチップ１７および各チップ部品１５との密着性が向上する。
印刷封止は減圧雰囲気下にて行うことが望ましい。減圧雰囲気下では封止樹脂内部のボイド発生を抑制できるので、この方法で製造した電子部品内蔵モジュールは耐湿信頼性が向上するからである。
印刷封止に用いられる樹脂としては、例えばエポキシ樹脂およびシリコーン樹脂から選択された少なくとも1つを含む樹脂を用いる。エポキシ樹脂としては、例えばビスフェノールＡ型、ビスフェノールＦ型、ビフェニル型およびナフタレン型等から選択された少なくとも１つを含むエポキシ樹脂を用いる。これらの樹脂は低粘度であるので、フィラーの含有率を高くしても封止樹脂の粘度の増加を抑制でき、封止樹脂の流動性の低下を防止できる。また、フィラーの含有率を高くできるため、封止樹脂の線膨張係数を小さくすることができる。
フィラーの含有率を高くすると、上述のように印刷封止用の樹脂の特性を満足しなくなるので、フィラーの含有率は７０ｗｔ％以上９０ｗｔ％以下が望ましい。また、フィラーとしては、例えばＡｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮあるいはＳｉＯ2の無機フィラーを用いることができる。
また、封止樹脂２１のガラス転移温度以上の弾性率は、１ＭＰａ以上２００ＭＰａ以下であることが好ましく、２０ＭＰａ以上１００ＭＰａ以下であることがさらに好ましい。封止樹脂の弾性率が小さくなれば、２次実装リフロー中にチップ部品１５と封止樹脂２１との界面に生じる応力を緩和することができ、封止樹脂２１がチップ部品１５から剥離してしまうことを抑制できる。
また、封止樹脂２１は、印刷封止に適した樹脂であることが望ましい。印刷法を用いて樹脂を封止することにより、低コストで製作容易な電子部品内蔵モジュールを作製することができる。
樹脂配線基板１１とチップ部品１５との間隙に充填可能であり、且つ印刷封止に適した樹脂としては、例えば、粘度が５０Ｐａ・ｓ以上１００Ｐａ・ｓ以下でありチクソ比が０．８以上１．５以下である樹脂を用いることが好ましい。ここで粘度は、２５℃においてブルックフィールド８Ｈ型粘度計の７番ロータで２０ｒｐｍ回転させ、回転開始から１分後の値である。またチクソ比は、２．５ｒｐｍで回転させて回転開始から１分後の粘度を測定し、この測定粘度を上述の粘度で割った値である。
そして、例えば１５０℃で封止樹脂２１を硬化させる（図３に示す「モールドキュア」）。プラズマ洗浄によりチップ部品１５の下面やチップ部品１５の下面の樹脂配線基板１１の表面の汚染物が除去されているので、封止樹脂２１とチップ部品１５等との密着性が増大し、チップ部品１５から封止樹脂２１が剥離することを防止することができる。
またプラズマ洗浄により樹脂配線基板１１の表面あるいは樹脂配線基板１１の表面に形成されたソルダレジストの表面が粗化されているので、アンカー効果が働き、樹脂との密着性が増大し、さらに剥離等の発生を抑制し、信頼性を向上することができる。
なお、本実施の形態では、説明の簡単化のため、単一の電子部品内蔵モジュールの製造方法を記載したが、多数のモジュール単位（所定形状の配線）がマトリックス状に同一配線基板に配列された配線基板（母材基板）を用いて電子部品内蔵モジュールを製造すれば、生産性が向上するため好ましい。この場合、封止樹脂２１の硬化完了後に配線基板を各モジュールに分割する個片化工程が必要となる。分割工法としては、樹脂配線基板の場合にはダイシングソーによる切断分割が一般的である。
これまでの説明において配線基板は樹脂配線基板としたが、配線基板はセラミック配線基板であってもかまわない。また、本実施の形態でチップ部品としてコンデンサ、抵抗、コイルを挙げているが、本発明はこれらに限定されず、半田により配線基板に実装される電子部品の全てのタイプに適用可能である。
本発明に係る電子部品内蔵モジュールは、内蔵するチップ部品のリフト現象に伴う半田接続部の強度低下や封止樹脂の界面剥離等の不良発生を防止できるため、高信頼性で、かつ安価なモジュールを実現でき、種々の電子機器、特に携帯用電子機器分野に有用である。
本発明の実施の形態にかかる電子部品内蔵モジュール構成を示す平面図である。 図１に示すＡ−Ａ線における断面図である。 電子部品内蔵モジュールを作成する工程フローの一例を示すフロー図である。 （Ａ）は従来例にかかる電子部品内蔵モジュールの２次実装リフロー中の状態を示す断面図であり、（Ｂ）は従来例にかかる２次実装リフロー後の状態を示す断面図である。
符号の説明
１０ 電子部品内蔵モジュール
１１ 樹脂配線基板（配線基板）
１４ 接続端子
１５ チップ部品（表面実装型電子部品）
１６ 端子電極（電極部）
１７ ＩＣチップ（半導体素子）
１８ 素子電極（電極部）
２１ 封止樹脂
２２ 半田接続部（半田）

Claims (12)

  1. リフローにより実装基板に実装される電子部品内蔵モジュールであって、
    配線基板と、
    前記配線基板の表面に搭載された複数個の電子部品と、
    前記複数個の電子部品のそれぞれを前記配線基板の表面に電気的に接続する半田と、
    前記配線基板の表面に設けられ、前記電子部品および前記半田を封止する封止樹脂とを備え、
    以下の数式１を用いて算出された前記封止樹脂の平均線膨張係数αが、１７×１０-6/℃以上１１０×１０-6/ ℃以下であることを特徴とする電子部品内蔵モジュール。
    α＝｛α１×（Ｔｇ−Ｔｒ）＋α２×（Ｔｐ−Ｔｇ）｝／（Ｔｐ−Ｔｒ）・・・数式１
    ここで、数式１において、
    α１；ガラス転移温度以下の温度における前記封止樹脂の線膨張係数の値
    α２；ガラス転位温度以上の温度における前記封止樹脂の線膨張係数の値
    Ｔｇ；前記封止樹脂のガラス転移温度
    Ｔｒ；室内温度
    Ｔｐ；前記リフローにおけるピーク温度、である
  2. 前記電子部品は、それぞれ、チップ状の表面実装型電子部品であり、コンデンサ、抵抗およびコイルから選択された少なくとも１つである請求項１に記載の電子部品内蔵モジュール。
  3. 前記封止樹脂には、無機フィラーが含まれており、
    前記封止樹脂に対する前記無機フィラーの含有量は、質量に換算して、７０％以上９０％以下である請求項１または２に記載の電子部品内蔵モジュール。
  4. 前記無機フィラーは、Ａｌ2Ｏ3、ＭｇＯ、ＢＮ、ＡｌＮおよびＳｉＯ2から選択された少なくとも１つを含んでいる請求項３に記載の電子部品内蔵モジュール。
  5. 前記封止樹脂の粘度が、２５℃において５０Ｐａ・ｓ以上１００Ｐａ・ｓ以下であり、
    前記封止樹脂のチクソ比が、２５℃において０．８以上１．５以下である請求項１から４のいずれか１項に記載の電子部品内蔵モジュール。
  6. 前記封止樹脂は、エポキシ樹脂およびシリコーン樹脂から選択された少なくとも１つを含む請求項１から５のいずれか１項に記載の電子部品内蔵モジュール。
  7. 前記配線基板は、樹脂配線基板である請求項１から６のいずれか１項に記載の電子部品内蔵モジュール。
  8. 前記配線基板は、セラミック配線基板である請求項１から６のいずれか１項に記載の電子部品内蔵モジュール。
  9. リフローにより実装基板に実装される電子部品内蔵モジュールを製造する方法であって、
    半田を用いて、配線基板の表面に電子部品を電気的に接続する接続工程と、
    酸素およびアルゴンガスから選択された少なくとも１つを含むガスを用いてプラズマを発生させ、該プラズマを用いて前記配線基板の表面を洗浄する洗浄工程と、
    前記配線基板の表面に封止樹脂を設け、前記電子部品および前記半田を封止する封止工程とを備え
    前記封止工程では、前記封止樹脂として、以下の数式１を用いて算出された平均線膨張係数αが１７×１０-6/ ℃以上１１０×１０-6/ ℃以下である樹脂を用いることを特徴とする電子部品内蔵モジュールの製造方法。
    α＝｛α１×（Ｔｇ−Ｔｒ）＋α２×（Ｔｐ−Ｔｇ）｝／（Ｔｐ−Ｔｒ）・・・数式１
    ここで、数式１において、
    α１；ガラス転移温度以下の温度における前記封止樹脂の線膨張係数の値
    α２；ガラス転位温度以上の温度における前記封止樹脂の線膨張係数の値
    Ｔｇ；前記封止樹脂のガラス転移温度
    Ｔｒ；室内温度
    Ｔｐ；前記リフローにおけるピーク温度、である
  10. 前記封止工程では、印刷法により前記配線基板の表面に前記封止樹脂を設けることを特徴とする請求項９に記載の電子部品内蔵モジュールの製造方法。
  11. 前記封止工程では、減圧下で前記電子部品および前記半田を封止することを特徴とする請求項９に記載の電子部品内蔵モジュールの製造方法。
  12. 前記接続工程では、所定形状の配線が形成された領域が表面に複数存在する母材基板を前記配線基板として用い、複数の該領域内の該所定形状の配線にそれぞれ複数個の前記電子部品を電気的に接続し、
    前記封止工程の後に、前記母材基板を前記領域ごとに分割して一枚の前記母材基板から複数個の電子部品内蔵モジュールを製造する分割工程をさらに備えていることを特徴とする請求項９から１１のいずれか１項に記載の電子部品内蔵モジュールの製造方法。
JP2006055922A 2006-03-02 2006-03-02 電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法 Expired - Fee Related JP4484831B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006055922A JP4484831B2 (ja) 2006-03-02 2006-03-02 電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法
CN2007100850720A CN101034700B (zh) 2006-03-02 2007-02-28 内藏电子部件型模块及内藏电子部件型模块的制作方法
US11/712,904 US8023277B2 (en) 2006-03-02 2007-03-02 Electronic component integrated module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006055922A JP4484831B2 (ja) 2006-03-02 2006-03-02 電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法

Publications (3)

Publication Number Publication Date
JP2007234930A true JP2007234930A (ja) 2007-09-13
JP2007234930A5 JP2007234930A5 (ja) 2009-07-02
JP4484831B2 JP4484831B2 (ja) 2010-06-16

Family

ID=38516967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006055922A Expired - Fee Related JP4484831B2 (ja) 2006-03-02 2006-03-02 電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法

Country Status (3)

Country Link
US (1) US8023277B2 (ja)
JP (1) JP4484831B2 (ja)
CN (1) CN101034700B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130230A (ja) * 2007-11-27 2009-06-11 Kyocera Corp 電力制御モジュール
JP2018142967A (ja) * 2012-07-11 2018-09-13 スカイワークスフィルターソリューションズジャパン株式会社 電子部品

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9171818B2 (en) * 2011-12-13 2015-10-27 Cyntec Co., Ltd. Package structure and the method to manufacture thereof
CN106449370A (zh) * 2016-11-24 2017-02-22 广东美的制冷设备有限公司 等离子体清洗方法、封装方法、功率模块和空调器
CN106449371B (zh) * 2016-11-24 2019-11-12 广东美的制冷设备有限公司 等离子体清洗方法、封装方法、功率模块和空调器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5264065A (en) * 1990-06-08 1993-11-23 Amp-Akzo Corporation Printed circuits and base materials having low Z-axis thermal expansion
JP3379349B2 (ja) 1996-09-05 2003-02-24 株式会社日立製作所 モールド型電子部品及びその製法
JP2001023968A (ja) 1999-07-12 2001-01-26 Matsushita Electric Works Ltd プラズマ処理装置及びプラズマ洗浄方法
JP3736611B2 (ja) * 2000-02-01 2006-01-18 信越化学工業株式会社 フリップチップ型半導体装置用封止材及びフリップチップ型半導体装置
US6534346B2 (en) * 2000-05-16 2003-03-18 Nippon Electric Glass Co., Ltd. Glass and glass tube for encapsulating semiconductors
WO2002024808A1 (en) * 2000-09-25 2002-03-28 Hitachi Chemical Co., Ltd. Epoxy resin molding material for sealing
JP2002190564A (ja) 2000-12-20 2002-07-05 Taiyo Yuden Co Ltd ハイブリッドｉｃ及びその製造方法
JP2002208668A (ja) * 2001-01-10 2002-07-26 Hitachi Ltd 半導体装置およびその製造方法
JP3952143B2 (ja) 2001-12-25 2007-08-01 信越化学工業株式会社 液状エポキシ樹脂組成物及び半導体装置
WO2004060034A1 (ja) * 2002-12-24 2004-07-15 Matsushita Electric Industrial Co., Ltd. 電子部品内蔵モジュール
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
JP2005144522A (ja) 2003-11-19 2005-06-09 Murata Mfg Co Ltd はんだ付け方法およびこのはんだ付け方法を用いた実装物品
JP2005167100A (ja) 2003-12-05 2005-06-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法およびそのためのマスク
JP2005197422A (ja) 2004-01-07 2005-07-21 Renesas Technology Corp 半導体装置及び電子装置
JP2004143466A (ja) 2004-02-04 2004-05-20 Hitachi Chem Co Ltd 封止用エポキシ樹脂成形材料及び電子部品装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130230A (ja) * 2007-11-27 2009-06-11 Kyocera Corp 電力制御モジュール
JP2018142967A (ja) * 2012-07-11 2018-09-13 スカイワークスフィルターソリューションズジャパン株式会社 電子部品

Also Published As

Publication number Publication date
CN101034700A (zh) 2007-09-12
JP4484831B2 (ja) 2010-06-16
US8023277B2 (en) 2011-09-20
US20070216039A1 (en) 2007-09-20
CN101034700B (zh) 2011-04-06

Similar Documents

Publication Publication Date Title
JP3905100B2 (ja) 半導体装置とその製造方法
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
KR101194713B1 (ko) 모듈, 배선판 및 모듈의 제조 방법
US7488896B2 (en) Wiring board with semiconductor component
JP5503322B2 (ja) 半導体装置の製造方法
JP3981089B2 (ja) 半導体装置とその製造方法
WO2005004563A1 (ja) モジュール装置及びその製造方法
JP4484831B2 (ja) 電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法
JP5625578B2 (ja) 回路モジュール
JP2002290052A (ja) 多層配線基板
JP4283741B2 (ja) 樹脂モールド型モジュールとその製造方法
JP4677968B2 (ja) はんだペーストおよび接合部品
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP2006265484A (ja) 接着性樹脂組成物及び電子装置
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
JP2005109135A (ja) 電子部品内蔵モジュールの製造方法
JP4605177B2 (ja) 半導体搭載基板
JPH06326445A (ja) 回路基板のソルダーレジスト製造方法
JP2009117753A (ja) 部品内蔵印刷配線板及びその製造方法
JP4246095B2 (ja) 半導体パッケージ実装構造および半導体パッケージ実装方法
JP2007227464A (ja) 半導体装置及び半導体装置の製造方法
JP6009844B2 (ja) 中継基板及びその製造方法
JP2013077726A (ja) 半導体パッケージの製造方法
JP2004207534A (ja) 配線基板およびこれを用いた電子装置
JP2010272814A (ja) 回路基板、及びはんだバンプのクラックの修復方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090515

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20090515

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100223

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100323

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees