JP5625578B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP5625578B2
JP5625578B2 JP2010164795A JP2010164795A JP5625578B2 JP 5625578 B2 JP5625578 B2 JP 5625578B2 JP 2010164795 A JP2010164795 A JP 2010164795A JP 2010164795 A JP2010164795 A JP 2010164795A JP 5625578 B2 JP5625578 B2 JP 5625578B2
Authority
JP
Japan
Prior art keywords
resin
thermal expansion
expansion coefficient
bare chip
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010164795A
Other languages
English (en)
Other versions
JP2012028497A (ja
Inventor
文洋 佐野
文洋 佐野
正人 野宮
正人 野宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010164795A priority Critical patent/JP5625578B2/ja
Publication of JP2012028497A publication Critical patent/JP2012028497A/ja
Application granted granted Critical
Publication of JP5625578B2 publication Critical patent/JP5625578B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/2908—Plural core members being stacked
    • H01L2224/29082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

本発明は、回路モジュールに関し、特に配線基板とベアチップＩＣとの間に樹脂が充填された回路モジュールに関する。
従来の回路モジュールは、例えば特許文献１に記載の構造が知られている。以下に、図５を参照しながら、特許文献１に記載の回路モジュールについて説明する。図５は回路モジュールを示す断面図である。
ベアチップＩＣ１０１は機能面に端子電極１０２を備えるとともに、機能面が保護膜１０８で覆われている。端子電極１０２は半田バンプ１０３によって、基板１０４の上に形成された配線パターン１０５と接続している。配線パターン１０５には半田の流出を防止するソルダーレジスト１０６が形成されている。前記ベアチップＩＣ１０１と基板１０４の間には、アンダーフィル樹脂１０７が充填されている。
特開２００１−６８５８４号公報
このようなベアチップＩＣの機能面には保護膜層が形成されている。この保護膜層と配線基板との熱膨張係数が大きく異なっている場合、間に配置される充填樹脂との熱膨張係数差により、保護膜と充填樹脂間、充填樹脂と配線基板間で剥離が生じることがあった。充填樹脂の熱膨張係数を調整することは可能だが、保護膜と配線基板との熱膨張係数が大きく異なっている場合は不十分な調整となっていた。
本発明は、これらの状況を鑑み、ベアチップＩＣと配線基板の間の充填樹脂の熱膨張係数をベアチップＩＣ保護膜近傍と配線基板近傍とで異なる状態とすることで充填樹脂の剥離不良を削減し、その結果、ベアチップＩＣと配線基板の接続信頼性の高い回路モジュールを提供しようとするものである。
本発明に係る回路モジュールは、配線基板と、機能面を保護する保護膜を備え、配線基板の上に配置されたベアチップＩＣと、前記配線基板と前記ベアチップＩＣとを接続するバンプと、前記配線基板と前記ベアチップＩＣの間に充填された樹脂とを有する回路モジュールにおいて、前記樹脂の熱膨張係数は、前記配線基板近傍では配線基板の熱膨張係数に近い状態となっており、前記ベアチップＩＣ保護膜近傍では前記配線基板近傍の樹脂の熱膨張係数と異なり、かつベアチップＩＣ保護膜の熱膨張係数に近い状態となっていることを特徴としている。
樹脂の熱膨張係数を変化させることで、剥離が生じやすい異種接合間である、保護膜と樹脂間、樹脂と配線基板間の熱膨張係数差による熱応力を緩和でき、剥離不良を削減することができる。その結果、ベアチップＩＣと配線基板の接続信頼性の向上が実現できる。
また、本発明に係る回路モジュールは、前記樹脂の前記配線基板近傍の熱膨張係数と、前記樹脂の前記ベアチップＩＣ保護膜近傍の熱膨張係数の差は、樹脂内のフィラー分布の変化によるものであることを特徴としている。
この場合には、フィラーの分布状態が変化することで、保護膜と樹脂間、樹脂と配線基板間の熱膨張係数差による熱応力を緩和でき、剥離不良を削減することができる。その結果、ベアチップＩＣと配線基板の接続信頼性の向上が実現できる。
また、本発明に係る回路モジュールは、前記樹脂内のフィラー分布は、前記配線基板近傍のフィラー密度がベアチップＩＣ保護膜近傍のフィラーの密度より高くなっていることを特徴としている。
この場合には、フィラーの分布状態が変化することで、保護膜と樹脂間、樹脂と配線基板間の熱膨張係数差による熱応力を緩和でき、剥離不良を削減することができる。その結果、ベアチップＩＣと配線基板の接続信頼性の向上が実現できる。
また、本発明に係る回路モジュールは、前記樹脂は、熱膨張係数の異なる第１の樹脂層と第２の樹脂層を含むことを特徴としている。
この場合には、保護膜と樹脂間、樹脂と配線基板間の熱膨張係数差による熱応力を緩和でき、剥離不良を削減することができる。その結果、ベアチップＩＣと配線基板の接続信頼性の向上が実現できる。
本発明によれば、樹脂の熱膨張係数を変化させることで、剥離が生じやすい異種接合間である、保護膜と樹脂間、樹脂と配線基板間の熱膨張係数差による熱応力を緩和でき、剥離不良を削減することができる。その結果、ベアチップＩＣと配線基板の接続信頼性の向上が実現できる。
本発明の回路モジュールの第１の実施形態を示す断面図である。 本発明の回路モジュールの第２の実施形態を示す断面図である。 本発明の回路モジュールの第２の実施形態の変形例を示す断面図である。 本発明の回路モジュールの第３の実施形態を示す断面図である。 従来のフリップチップ実装構造を示す断面図である。
以下に、本発明の第１〜第３の実施形態に係る回路モジュールについて、図１〜図４を参照して説明する。
（第１の実施形態）
本発明の第１の実施形態の回路モジュールは、図１に示すように、電極２を備えた配線基板１と、バンプ４を備えるとともに機能面を保護膜８で覆われ、配線基板１の上に配置されたベアチップＩＣ３と、配線基板１とベアチップＩＣ３の間に充填された樹脂５を備えている。
次に、第１の実施形態の回路モジュールの製造方法について説明する。まず、配線基板１を用意する。この配線基板１は低温焼成セラミック等からなるセラミック基板（熱膨張係数＝７〜１５ｐｐｍ／℃）やガラス・エポキシ等からなるプリント基板（熱膨張係数＝１５〜５０ｐｐｍ／℃）で構成される。この配線基板１の上に金属箔を用いてまたは印刷等でＣｕやＡｇ等からなる膜状電極２を形成する。
次に、バンプ４を備えたＷＬＣＳＰ等のベアチップＩＣ３を用意する。このベアチップＩＣ３の機能面は保護膜８で覆われている。この保護膜８はポリイミド樹脂膜等の有機膜やＳｉＮ等の無機膜で構成されている。この保護膜８の熱膨張係数は１０〜６４ｐｐｍ／℃である。
なお、配線基板１と保護膜８は、一般的に選定される材料については、熱膨張係数は基板の方が小さくなっている。本実施形態はこの前提に基づき、以下説明する。
次に、ベアチップＩＣ３を前記配線基板１の上に形成された電極２の上に配置し、加熱圧着等で接合する。
次に、フラックス残渣を除去するため、ベアチップＩＣ３を実装した配線基板１を準水系洗浄剤で洗浄する。その後、洗浄剤を除去するため、ベーキング処理を行う。
次に、前記配線基板１とベアチップＩＣ３の間に、エポキシ樹脂等の熱硬化性樹脂からなる樹脂５を充填する。樹脂５を構成するエポキシ樹脂の樹脂成分単体での熱膨張係数は６０ｐｐｍ／℃である。この樹脂５にはＳｉＯ２からなるフィラーが、フィラーを含む樹脂５の重量に対して６５重量％含有されている。このフィラーの熱膨張係数は０．５ｐｐｍ／℃である。その後、ベアチップＩＣ３が実装され樹脂５が充填された配線基板１を熱処理炉に投入し、樹脂５を熱硬化する。硬化条件は、温度が７０℃〜１５０℃、時間が２時間〜８時間である。
このような硬化条件で硬化すると、樹脂５に含有されているフィラーの移動により、前記配線基板１近傍の樹脂５は、前記ベアチップＩＣ３の保護膜８近傍の樹脂５に比べてフィラーの密度が高くなる。フィラーの熱膨張係数は配線基板１の熱膨張係数と近いため、配線基板１近傍の樹脂５の熱膨張係数は、熱硬化する前に比べて配線基板１の熱膨張係数に近くなる。
一方、ベアチップＩＣ３の保護膜８近傍の樹脂５は、配線基板１近傍の樹脂５に比べてフィラーの密度が低くなる。つまり、樹脂成分であるエポキシ樹脂の割合が配線基板１近傍の樹脂５に比べて高くなる。樹脂５の主成分であるエポキシ樹脂の熱膨張係数はベアチップＩＣ３の保護膜８の熱膨張係数と近いため、ベアチップＩＣ３の保護膜８近傍の樹脂５の熱膨張係数は、熱硬化前に比べてベアチップＩＣ３の保護膜８の熱膨張係数に近くなる。
なお、材料、硬化温度、硬化時間等を制御することにより、バンプ４の周囲で樹脂５に含有されるフィラーの密度を高めることが可能になる。この場合、樹脂５の熱膨張係数とバンプ４の熱膨張係数が近づくことになるため、樹脂５とバンプ４の剥離が抑制できる。その結果、バンプ４近傍の配線基板１と樹脂５のより確実な密着が可能となる。
（第２の実施形態）
本発明の第２の実施形態の回路モジュールは、図２に示すように、電極１２を備えた配線基板１１と、バンプ１４を備えるとともに機能面を保護膜１８で覆われ、配線基板１１の上に配置されたベアチップＩＣ１３と、配線基板１１とベアチップＩＣ１３の間に第１の樹脂層１５と第２の樹脂層１６を備えている。
次に、第２の実施形態の回路モジュールの製造方法について説明する。まず、配線基板１１を用意する。この配線基板１１は低温焼成セラミック等からなるセラミック基板（熱膨張係数＝７〜１５ｐｐｍ／℃）やガラス・エポキシ等からなるプリント基板（熱膨張係数＝１５〜５０ｐｐｍ／℃）で構成される。この配線基板１１の上に金属箔を用いてまたは印刷等でＣｕやＡｇ等からなる膜状電極１２を形成する。
次に、電極１２が形成された配線基板１１の上に、エポキシ樹脂からなる厚さ２５〜７５μｍの非導電性フィルム１５ａを貼り付ける。この非導電性フィルム１５ａの熱膨張係数はエポキシ樹脂を用いているので一般的に１０〜４０ｐｐｍ／℃である。次に、この非導電性フィルム１５ａの上に、エポキシ樹脂からなる厚さ２５〜７５μｍの非導電性フィルム１６ａを貼り付ける。この非導電性フィルム１６ａの熱膨張係数はエポキシ樹脂を用いているので一般的に１０〜４０ｐｐｍ／℃である。非導電性フィルム１６ａは、非導電性フィルム１５ａの熱膨張係数に比べて、ベアチップＩＣ１３の保護膜１８の熱膨張係数に近い値となるようなエポキシ樹脂が選定されている。一方、非導電性フィルム１５ａは、非導電性フィルム１６ａの熱膨張係数に比べて、配線基板１１の熱膨張係数の熱膨張係数に近い値となるようなエポキシ樹脂が選定されている。なお、非導電性フィルムは３枚以上配置することも可能である。
次に、バンプ１４を備えたＷＬＣＳＰ等のベアチップＩＣ１３を用意する。このベアチップＩＣ１３の機能面は、保護膜１８で覆われている。この保護膜１８はポリイミド樹脂膜等の有機膜やＳｉＮ等の無機膜で構成されている。この保護膜１８の熱膨張係数は１０〜６４ｐｐｍ／℃である。このベアチップＩＣ１３を前記配線基板１１の上に貼りつけられた非導電性フィルム１５ａ及び非導電性フィルム１６ａの上に配置する。配置する位置は、配線基板１１の上に形成された電極１２の位置である。その後、加熱圧着にてバンプ１４を電極１２と接合させるとともに、非導電性フィルム１５ａおよび非導電性フィルム１６ａを硬化させることで、第１の樹脂層１５と第２の樹脂層１６を形成する。なお、バンプ１４と電極１２の間の非導電性フィルム１５ａおよび非導電性フィルム１６ａは、加熱圧着することで溶融するため、バンプ１４と電極１２の接続が可能となる。
（第２の実施形態の変形例１）
第２の実施形態の回路モジュールの変形例１について、第２の実施形態との相違点についてのみ説明する。配線基板１１の上に貼り付けられたエポキシ樹脂からなる非導電性フィルム１５ａの上に、バンプ１４を備えたＷＬＣＳＰ等のベアチップＩＣ１３を配置し、加熱圧着する。加熱することで非導電性フィルム１５ａが硬化し、第１の樹脂層１５となる。この第１の樹脂層１５と前記ベアチップＩＣ１３との間に、前記非導電性フィルム１６ａの代わりにエポキシ樹脂からなる液状樹脂１６ｂを充填する。この液状樹脂１６ｂの熱膨張係数はエポキシ樹脂を用いているので一般的に１０〜４０ｐｐｍ／℃である。液状樹脂１６ｂおよび非導電性フィムル１５ａは、第２の実施形態と同様に、それぞれ所望の熱膨張係数となるようなエポキシ樹脂が選定されている。
その後、加熱して液状樹脂１６ｂを硬化させることで、第２の樹脂層１６を形成する。
（第２の実施形態の変形例２）
第２の実施形態の回路モジュールの変形例２の製造方法について図３を用いて説明する。まず、配線基板１１を用意する。この配線基板１１は低温焼成セラミック等からなるセラミック基板（熱膨張係数＝７〜１５ｐｐｍ／℃）やガラス・エポキシ等からなるプリント基板（熱膨張係数＝１５〜５０ｐｐｍ／℃）で構成される。この配線基板１１の上に金属箔を用いてまたは印刷等でＣｕやＡｇ等からなる膜状電極１２を形成する。この電極１２の上にハンダペーストを印刷、またはＡｕメッキする等で、柱状電極１７を形成する。
次に、電極（図示せず）を備えたＩＣウエハを用意する。ＩＣウエハの保護膜１８の上に、エポキシ樹脂からなる厚さ２５〜７５μｍの非導電性フィルム１６ａを貼り付ける。この非導電性フィルム１６ａの熱膨張係数はエポキシ樹脂を用いているので一般的に１０〜４０ｐｐｍ／℃である。次に、この非導電性フィルム１６ａの上に、エポキシ樹脂からなる厚さ２５〜７５μｍの非導電性フィルム１５ａを貼り付ける。この非導電性フィルム１５ａの熱膨張係数はエポキシ樹脂を用いているので一般的に１０〜４０ｐｐｍである。非導電性フィルム１５ａおよび非導電性フィムル１６ａは、第２の実施形態と同様に、それぞれ所望の熱膨張係数となるようなエポキシ樹脂が選定されている。その後、ＩＣウエハを位置合わせした状態でダイシングし、非導電性フィルム１６ａおよび非導電性フィルム１５ａが貼り付けられたベアチップＩＣ１３ａを形成する。
次に、ベアチップＩＣ１３ａを反転させ、前記配線基板１１に形成された前記柱状電極１７の上に配置する。その後、加熱圧着にてベアチップＩＣ１３ａの電極を柱状電極１７と接合させるとともに、非導電性フィルム１５ａおよび非導電性フィルム１６ａを硬化させることで、第１の樹脂層１５および第２の樹脂層１６を形成する。なお、ベアチップＩＣ１３ａの電極と柱状電極１７の間の非導電性フィルム１５ａおよび非導電性フィルム１６ａは、加熱圧着することで溶融するため、ベアチップＩＣ１３ａの電極と柱状電極１７の接続が可能となる。
（第３の実施形態）
本発明の第３の実施形態の回路モジュールは、図４に示すように、電極２２および柱状電極２７を備えた配線基板２１と、バンプ２４を備えるとともに機能面を保護膜２８で覆われ、配線基板２１の上に配置されたベアチップＩＣ２３と、配線基板２１とベアチップＩＣ２３の間に第１の樹脂層２５と第２の樹脂層２６を備えている。
次に、第３の実施形態の回路モジュールの製造方法について説明する。まず、配線基板２１を用意する。この配線基板２１は低温焼成セラミック等からなるセラミック基板（熱膨張係数＝７〜１５ｐｐｍ／℃）やガラス・エポキシ等からなるプリント基板（熱膨張係数＝１５〜５０ｐｐｍ／℃）で構成される。この配線基板２１の上に金属箔を用いてまたは印刷等でＣｕやＡｇ等からなる膜状電極２２を形成する。この電極２２の上に、ハンダペーストを印刷、またはＡｕメッキする等で、柱状電極２７を形成する。
次に、柱状電極２７が形成された配線基板２１の上に、エポキシ樹脂からなる非導電性ペースト２５ａを塗布し、半硬化させる。この非導電性ペースト２５ａの熱膨張係数はエポキシ樹脂を用いているので一般的に１０〜４０ｐｐｍ／℃である。非導電性ペースト２５ａを塗布する際、配線基板２１に形成された柱状電極２７に対する濡れ上がりが生じるため、非導電性ペースト２５ａが柱状電極２７の上部にまで配置されることになる。
次に、バンプ２４を備えたＷＬＣＳＰ等のベアチップＩＣ２３を用意する。このベアチップＩＣ２３の機能面は、保護膜２８で覆われている。この保護膜２８はポリイミド樹脂膜等の有機膜やＳｉＮ等の無機膜で構成されている。この保護膜２８の熱膨張係数は１０〜６４ｐｐｍ／℃である。このベアチップＩＣ２３を前記非導電性ペースト２５ａの上に配置する。配置する位置は、配線基板２１上の柱状電極２７の位置である。その後、加熱圧着にてバンプ２４を柱状電極２７と接合させるとともに、非導電性ペースト２５ａを硬化させることで、第１の樹脂層２５を形成する。なお、バンプ２４と柱状電極２７の間の半硬化状態の非導電性ペースト２５ａは、加熱圧着することで溶融するため、バンプ２４と柱状電極２７の接続が可能となる。
次に、前記第１の樹脂層２５と前記ベアチップＩＣ２３との間に、エポキシ樹脂からなる液状樹脂２６ａを充填する。この液状樹脂２６ａの熱膨張係数はエポキシ樹脂を用いているので一般的に１０〜４０ｐｐｍ／℃である。液状樹脂２６ａおよび非導電性ペースト２５ａは、第２の実施形態と同様に、それぞれ所望の熱膨張係数となるようなエポキシ樹脂が選定されている。
その後、加熱して液状樹脂２６ａを硬化させることで、第２の樹脂層２６を形成する。
前述の通り、非導電性ペースト２５ａを塗布する際、柱状電極２７に対する濡れ上がりが生じる。その結果、柱状電極２７の周囲では第１の樹脂層２５が厚くなる。一方、柱状電極２７の間中央付近では、第２の樹脂層２６が厚くなる。
柱状電極２７と第１の樹脂層２５の熱膨張係数は近いため、第１の樹脂層２５が厚くなり柱状電極２７との接触面積が増えることで、柱状電極２７と第１の樹脂層２５の剥離不良が削減できる。
（第３の実施形態の変形例１）
第３の実施形態の回路モジュールの変形例１について、第３の実施形態との相違点についてのみ説明する。配線基板２１の上に塗布し、半硬化させたエポキシ樹脂からなる非導電性ペースト２５ａの上に、前記液状樹脂２６ａの代わりにエポキシ樹脂からなる非導電性ペースト２６ｂを塗布する。この非導電性ペースト２６ｂの熱膨張係数はエポキシ樹脂を用いているので一般的に１０〜４０ｐｐｍ／℃である。非導電性ペースト２５ａおよび非導電性ペースト２６ｂは、第２の実施形態と同様に、それぞれ所望の熱膨張係数となるようなエポキシ樹脂が選定されている。
次に、バンプ２４を備えたＷＬＣＳＰ等のベアチップＩＣ２３を非導電性ペースト２６ｂの上に配置する。配置する位置は、柱状電極２７の位置である。その後、加熱圧着にてバンプ２４を柱状電極２７と接合させるとともに、非導電性ペースト２５ａおよび非導電性ペースト２６ｂを硬化させることで、第１の樹脂層２５および第２の樹脂層２６を形成する。なお、バンプ２４と柱状電極２７の間の半硬化状態の非導電性ペースト２５ａと非導電ペースト２６ｂは、加熱圧着することで溶融するため、バンプ２４と柱状電極２７の接続が可能となる。
（実験例）
第１の実施形態から第３の実施形態（変形例１）のように、配線基板とベアチップＩＣの間に樹脂充填された製品について、吸湿リフロー試験を行った。各実施形態の条件は次の通りである。
第１の実施形態：配線基板＝セラミック基板、配線基板の熱膨張係数＝１２ｐｐｍ／℃、エポキシ樹脂＝６０ｐｐｍ／℃、ベアチップＩＣ保護膜の熱膨張係数＝３０ｐｐｍ／℃
第２の実施形態：配線基板＝プリント基板、配線基板の熱膨張係数＝２５ｐｐｍ／℃、第１の樹脂層（非導電性フィルム）の厚さ＝５０μｍ、第１の樹脂層（非導電性フィルム）の熱膨張係数＝２５ｐｐｍ／℃、第２の樹脂層（非導電性フィルム）の厚さ＝５０μｍ、第２の樹脂層（非導電性フィルム）の熱膨張係数＝３０ｐｐｍ／℃、ベアチップＩＣ保護膜の熱膨張係数＝３０ｐｐｍ／℃
第２の実施形態の変形例１：配線基板＝プリント基板、配線基板の熱膨張係数＝２５ｐｐｍ／℃、第１の樹脂層（非導電性フィルム）の厚さ＝５０μｍ、第１の樹脂層（非導電性フィルム）の熱膨張係数＝２５ｐｐｍ／℃、第２の樹脂層（液状樹脂）の熱膨張係数＝３０ｐｐｍ／℃、ベアチップＩＣ保護膜の熱膨張係数＝３０ｐｐｍ／℃
第２の実施形態の変形例２：配線基板＝プリント基板、配線基板の熱膨張係数＝２５ｐｐｍ／℃、第１の樹脂層（非導電性フィルム）の厚さ＝５０μｍ、第１の樹脂層（非導電性フィルム）の熱膨張係数＝２５ｐｐｍ／℃、第２の樹脂層（非導電性フィルム）の厚さ＝５０μｍ、第２の樹脂層（非導電性フィルム）の熱膨張係数＝３０ｐｐｍ／℃、ベアチップＩＣ保護膜の熱膨張係数＝３０ｐｐｍ／℃
第３の実施形態：配線基板＝プリント基板、配線基板の熱膨張係数＝２５ｐｐｍ／℃、第１の樹脂層（非導電性ペースト）の熱膨張係数＝２５ｐｐｍ／℃、第２の樹脂層（液状樹脂）の熱膨張係数＝３０ｐｐｍ／℃、ベアチップＩＣ保護膜の熱膨張係数＝３０ｐｐｍ／℃
第３の実施形態の変形例１：配線基板＝プリント基板、配線基板の熱膨張係数＝２５ｐｐｍ／℃、第１の樹脂層（非導電性ペースト）の熱膨張係数＝２５ｐｐｍ／℃、第２の樹脂層（非導電性ペースト）の熱膨張係数＝３０ｐｐｍ／℃、ベアチップＩＣ保護膜の熱膨張係数＝３０ｐｐｍ／℃
試験の内容は次の通りである。１２５℃で２４時間ベーキングした後、温度６０℃、湿度６０％の状態で１２０時間維持した。その後、２６０℃のピークリフローを５回通した。各実施形態の製品について、超音波探傷観察による不良数を調べた結果を表１に示す。
Figure 0005625578
この表１から明らかなように、実施例は不良率が０％となっている。
１、１１、２１：配線基板
２、１２、２２：電極
３、１３、２３：ベアチップＩＣ
４、１４、２４：バンプ
５：樹脂
８、１８、２８：保護膜
１５、２５：第１の樹脂層
１６、２６：第２の樹脂層
１７、２７：柱状電極
１０１：ベアチップＩＣ
１０２：端子電極
１０３：半田バンプ
１０４：基板
１０５：配線パターン
１０６：ソルダーレジスト
１０７：アンダーフィル樹脂
１０８：保護膜

Claims (3)

  1. 配線基板と、
    機能面を保護膜で覆われ、前記配線基板の上に配置されたベアチップＩＣと、
    前記配線基板と前記ベアチップＩＣとを接続するバンプと、
    前記配線基板と前記ベアチップＩＣとの間に充填された樹脂とを備え、
    前記樹脂の熱膨張係数は、前記配線基板の近傍では前記配線基板の熱膨張係数に近い状態となっており、前記ベアチップＩＣの前記保護膜の近傍では前記配線基板の近傍の前記樹脂の熱膨張係数と異なり、かつ前記ベアチップＩＣの前記保護膜の熱膨張係数に近い状態となっており、
    前記樹脂は、互いに熱膨張係数が異なる、前記配線基板の近傍に配置された第１の樹脂層と、前記ベアチップＩＣの近傍に配置された第２の樹脂層とを含み、
    前記配線基板は、前記バンプと接合される複数の柱状電極を含み、
    前記柱状電極の周囲では、前記第１の樹脂層の方が前記第２の樹脂層より厚く、
    前記柱状電極同士の間の中央付近では、前記第２の樹脂層の方が前記第１の樹脂層より厚い、回路モジュール。
  2. 前記配線基板の近傍の前記樹脂の熱膨張係数と、前記ベアチップＩＣの前記保護膜の近傍の前記樹脂の熱膨張係数との差は、前記樹脂内のフィラーの分布状態の変化によるものである、請求項１に記載の回路モジュール。
  3. 前記樹脂内の前記フィラーの分布状態において、前記配線基板の近傍の前記フィラーの密度が前記ベアチップＩＣの前記保護膜の近傍の前記フィラーの密度より高くなっている、請求項２に記載の回路モジュール。
JP2010164795A 2010-07-22 2010-07-22 回路モジュール Expired - Fee Related JP5625578B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010164795A JP5625578B2 (ja) 2010-07-22 2010-07-22 回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010164795A JP5625578B2 (ja) 2010-07-22 2010-07-22 回路モジュール

Publications (2)

Publication Number Publication Date
JP2012028497A JP2012028497A (ja) 2012-02-09
JP5625578B2 true JP5625578B2 (ja) 2014-11-19

Family

ID=45781092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010164795A Expired - Fee Related JP5625578B2 (ja) 2010-07-22 2010-07-22 回路モジュール

Country Status (1)

Country Link
JP (1) JP5625578B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119094B2 (ja) * 2011-12-27 2017-04-26 住友ベークライト株式会社 半導体装置
JP5919910B2 (ja) * 2012-03-14 2016-05-18 株式会社日本自動車部品総合研究所 接合部材及びその製造方法
JP6455784B2 (ja) * 2015-03-25 2019-01-23 パナソニックＩｐマネジメント株式会社 フィルム材およびこれを用いた電子部品ならびに電子部品の製造方法
JP6119832B2 (ja) * 2015-12-04 2017-04-26 住友ベークライト株式会社 半導体装置
DE102018106434B4 (de) 2017-06-30 2023-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
US11121050B2 (en) 2017-06-30 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacture of a semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4097378B2 (ja) * 1999-01-29 2008-06-11 松下電器産業株式会社 電子部品の実装方法及びその装置

Also Published As

Publication number Publication date
JP2012028497A (ja) 2012-02-09

Similar Documents

Publication Publication Date Title
JP5625578B2 (ja) 回路モジュール
US8367539B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
TWI377656B (en) Method for manufacturing packaging substrate
TW201503771A (zh) 配線基板
JP2011222986A (ja) 半導体装置の製造方法
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
TWI517272B (zh) Solder precoating method
JP6444269B2 (ja) 電子部品装置及びその製造方法
KR100636364B1 (ko) 플립칩 패키지의 솔더패드 접합방법
JP2008218629A (ja) 半導体パッケージおよび電子部品
JP2000340712A (ja) ポリマ補強カラム・グリッド・アレイ
JP2009200067A (ja) 半導体チップおよび半導体装置
TW201429328A (zh) 印刷電路板及其製造方法
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP2017130521A (ja) スティフナ付き半導体パッケージ基板、および半導体パッケージと、それらの製造方法
JP2007234930A (ja) 電子部品内蔵モジュールおよび電子部品内蔵モジュールの製造方法
JP2018186121A (ja) 半導体パッケージ基板、半導体パッケージ、および半導体装置
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
WO2016098296A1 (ja) 半導体装置及びその製造方法
JP6464762B2 (ja) 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法
US8952531B2 (en) Packaging method using solder coating ball and package having solder pattern including metal pattern
JP6069960B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140109

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140902

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140915

R150 Certificate of patent or registration of utility model

Ref document number: 5625578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees