JP2005167100A - 半導体装置の製造方法およびそのためのマスク - Google Patents

半導体装置の製造方法およびそのためのマスク Download PDF

Info

Publication number
JP2005167100A
JP2005167100A JP2003406621A JP2003406621A JP2005167100A JP 2005167100 A JP2005167100 A JP 2005167100A JP 2003406621 A JP2003406621 A JP 2003406621A JP 2003406621 A JP2003406621 A JP 2003406621A JP 2005167100 A JP2005167100 A JP 2005167100A
Authority
JP
Japan
Prior art keywords
mask
semiconductor chip
squeegee
thickness
sealing material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003406621A
Other languages
English (en)
Inventor
Yoshiyuki Arai
良之 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003406621A priority Critical patent/JP2005167100A/ja
Publication of JP2005167100A publication Critical patent/JP2005167100A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置を印刷封止する際の封止層の厚みの均一化を図り、外形寸法精度を向上させる。
【解決手段】 半導体チップ１２を搭載した配線基板１１上に、スキージ移動方向に沿う半導体チップ１２の存在区間Ａでその他の区間Ｂよりも厚みが小さくなるようにマスク厚を調整したマスク１４を重ね、このマスク１４の上面に供給する液状の封止材料１５をスキージ１６で刷って開口部１４ａ内に充填する。これにより、半導体チップ１２の存在区間Ａでスキージ１６による封止材料１５の充填量が少なくなり、封止層厚みが均一化される。
【選択図】 図３

Description

本発明は、配線基板に搭載した半導体チップを液状の封止材料で封止して半導体装置を製造する半導体装置の製造方法およびそのためのマスクに関する。
従来、半導体チップを封止するパッケージングの方法の一つとして、半導体チップを搭載した配線基板上に、前記半導体チップを内側に配置可能な開口部を設けたマスクを重ね、このマスクの上面に供給する液状の封止材料をスキージで刷って開口部内に充填し封止する、いわゆる印刷封止法が実用化されている。この印刷封止法は、大面積を一定の厚みで、かつ比較的薄く封止できるため、複数の半導体チップを配列して搭載した配線基板を一括封止するのに適しており、生産効率が高いのが特長である。
従来の印刷封止法について図面を用いて具体的に説明する。
図７は被封止体（以降ワークと称する）を示す平面図である。ワーク１００においては、配線基板１０１に半導体チップ１０２が３×３のマトリックス状に計９個搭載され、各半導体チップ１０２と配線基板１０１とがワイヤー１０３にて電気的に接続されている。
図８はワーク１００をマスクにセットした状態を示す平面図である。マスク１０４には開口部１０４ａが４箇所設けられており、図７に示したワーク１００が４個、それぞれの半導体チップ１０２が開口部１０４ａの内側に配置されるように位置決めされ、その配線基板１０１の上に載るようにマスク１０４が重ねられている。計３６個の半導体チップ１０２を一括して封止できるセット状態である。
図９により封止工程を順に説明する。図９（ａ）は図８のセット状態を示した断面図である。ここでは簡略のためにマスク１０４の１箇所の開口部１０４ａのみ示している。このセット状態において、図９（ｂ）に示すように、マスク１０４上に液状の封止材料１０５を供給し、マスク１０４の上面に倣ってスキージ１０６を移動させることにより、封止材料１０５を開口部１０４ａに押込んで充填する。次に、図９（ｃ）に示すように、封止材料１０５で封止されたワーク１００をマスク１０４から分離し、封止材料１０５を硬化させた後に、図９（ｄ）に示すように各個片に分離することで半導体装置１０６が完成する。
しかしこの印刷封止法は、上述した特長を有する反面、印刷された封止材料１０５よりなる封止層の厚みが必ずしも均一にならないことが知られている。そのため、分離された半導体装置１０６の封止層表面が平坦にならず、各半導体装置１０６をマザー基板（図示せず）に実装する際に封止層表面を吸着できなかったり、また吸着できても封止層表面の凹凸ゆえに半導体装置１０６が傾斜して実装位置ズレが発生し、不良に至る原因となっていた。
その対応策として、例えば特許文献１及び特許文献２に、マスクの開口部の断面形状を工夫することにより、封止層の厚みを均一化させる方法が開示されている。また特許文献３に、マスクの厚みをスキージ移動方向からみて開口部の入口よりも出口側を薄くすることにより、封止層の厚みを均一化させる方法が開示されている。
特開平１１−７４２９３号公報（第３頁、第９−１３図） 特開平１１−７４２９４号公報（第３頁、第７−１１図） 特開２００１−２６７３４１号公報（第３頁、第１図）
しかしながら、上記した特許文献１，２，３の方法では、一括封止した全体の面積内では厚み均一化が図れるものの、個片化した個々の半導体装置内及び半導体装置どうしの間での厚み不均一は解消されない。なぜなら、封止層の厚み不均一はワーク上の個々の半導体チップに依存しても発生するからであり、そのために分離された個々の半導体装置において封止層表面の平坦度や平行度の悪化を来たす。
封止層の厚みの不均一が生じる原因は大きく２点挙げられる。一つは封止材料のマスク開口部への充填量がスキージの移動に伴い変動する現象であり、もう一つはマスク離れ時にマスク開口部端面から封止材料が引き伸ばされる現象（糸引き現象）である。後者の糸引き現象に関しては、マスク開口部の開口周縁部付近のみにおける現象である為、マスク開口周縁部の形状を工夫する従来技術で対応できる。しかし前者に関しては、マスク開口部の開口周縁部付近と中央領域との両方に生じる為、開口周縁部付近にのみ対応した従来技術では解決できない。以下に詳しく説明する。
スキージがマスク上を移動してマスク開口部に封止材料を充填する際、封止材料にはその粘性によってスキージ移動方向に引きずられる力が印加される。そうしたスキージ移動に伴う封止材料の流動によって、スキージ移動方向における入口側では封止材料が開口部端面から引き剥がされて充填量が減少し、出口側では開口部端面が引きずりに対する抵抗となって充填量が多くなる。その結果、マスク開口部の入口側で封止層の厚みが薄くなり、逆に出口側で厚くなる。同様に、開口部内側に配置された構造物（半導体チップ及びワイヤー）は封止材料の流動に対して抵抗として働く為、そうした構造物のある箇所では充填量が多くなり、ない箇所では少なくなる。その結果、構造物のある箇所で封止層が厚くなり、ない箇所で薄くなる（図９（ｃ）（ｄ）参照）。
これらの内、開口部の入口側及び出口側での封止層厚みの不均一に対しては、マスク開口周縁部の形状を工夫する上記した従来技術で対応できるが、開口部内側の構造物に起因する封止層厚みの不均一には従来技術では対応できない。そのため、上述したように半導体装置の外形寸法精度が悪化して良品率が下がり、またマザー基板への実装時に不具合が発生する。
本発明は上記事情に鑑みてなされたものであり、マスク開口部の内側に配置される構造物による封止層厚みの不均一を軽減し、半導体装置の外形寸法精度を向上させることを目的とする。
上記課題を解決するために、本発明の半導体装置の製造方法は、半導体チップを搭載した配線基板上に前記半導体チップを露出させる開口部を設けたマスクを重ね、前記マスクの上面に供給する液状の封止材料をスキージで前記開口部内に充填して前記半導体チップを封止する半導体装置の製造方法において、前記スキージの移動方向における半導体チップの存在区間でその他の区間よりも厚みが小さい前記マスクの上面に前記スキージを倣わせることを特徴とする。
また本発明のマスクは、半導体チップを搭載した配線基板上に重ねられて前記半導体チップを露出させる開口部を有し、前記半導体チップを封止する液状の封止材料がスキージにより前記開口部内に充填されるマスクであって、前記スキージの移動方向における半導体チップの存在区間でその他の区間よりも厚みが小さいことを特徴とする。
前述の通り、マスク開口部内の中央領域で封止層厚みが不均一になる原因は、半導体チップ及びワイヤーといった構造物であり、なかでもその体積からいって半導体チップが大きく影響する。上記各発明では、マスクの厚みを、半導体チップの存在区間で小さくしたため、半導体チップの存在区間でスキージによる封止材料の充填量が少なくなり、封止層厚みが均一化される。
半導体チップの存在区間でその他の区間よりも厚みが５０μｍ〜２００μｍ小さいマスクを用いるのが好ましい。上記したように、マスク開口部内側の構造物に応じて厚みを変えたマスクを用いることで、封止材料の充填量を調整して封止層厚みの均一化を達成することができる。構造物の有無に伴うマスク厚みの変化は少なすぎても効果はないし、また逆に大きすぎても封止層の凹凸が従来と逆になって無意味である。マスク厚は求める封止層の厚み及び封止材料の液状特性によって決定されるべきである。実験により、厚みの差に基づく段差５０μｍ〜２００μｍが好適であることがわかった。
封止材料は粘度５０Ｐａ・ｓ〜１５０Ｐａ・ｓ（２５℃）であるのが好ましい。封止材料は粘度が低いと流れやすくなる為、印刷後に自然流動して平坦化（レベリング）が起きやすい。しかし同時に封止の外周部（開口周縁部）においてダレが生じやすくなる為、同じ配線基板上に搭載された複数の半導体装置の内、外周部に配置された半導体装置において封止層表面の傾斜が発生しやすくなる。逆に粘度が高いと、封止外周部でのダレは少なくなるがスキージ移動起因の引きずり力が大きくなり、またレベリング作用が働きにくくなる為、内部構造物に基づく封止層厚みバラツキが大きくなる。実験により、粘度５０Ｐａ・ｓ〜１５０Ｐａ・ｓ（２５℃）が適当であることがわかった。
液状の封止材料を刷って半導体チップを封止する工程を１００Ｔｏｒｒ以下の減圧雰囲気で行うのが好ましい。液状の封止材料を使用する印刷封止法では、エアの巻き込みによるボイドが発生しやすい。しかし印刷作業を大気圧より減圧した環境下で行うと、脱泡によりエア巻き込みが減少するだけでなく、印刷終了後に大気圧に戻したときの差圧によるボイド押し潰し効果が発生するため、ボイドに起因する信頼性劣化や外観不良を抑制できる。
本発明は、複数の半導体チップを印刷封止法によって一括封止する際に用いるマスクを、スキージの移動方向における半導体チップの存在区間でその他の区間よりも薄いものとしたことにより、マスクの開口部への封止材料の充填量を調整して封止層厚みを均一化できる。よって、半導体装置の外形寸法精度を向上させることができ、良品率を高めることが可能になると共に、マザー基板への実装時の吸着ミスや実装不良を防止することができ、生産効率を向上させることが可能になる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の実施の形態１における半導体装置の製造方法で加工対象とするワークの平面図、図２は同半導体装置の製造方法の一工程を示す平面図、図３は同半導体装置の製造方法の工程を順に示す断面図である。
図１において、ワーク１０は、配線基板１１に複数個の半導体チップ１２が搭載され、配線基板１１と各半導体チップ１２とがワイヤー１３にて電気的に接続されている被封止体であり、封止完了後に個々の半導体チップ１２ごとに分割されて１個の半導体装置として機能するよう完成される。このワーク１０では、１枚の配線基板１１上に半導体チップ１２が計９個、３×３のマトリックス状に配置されている。
配線基板１１は、配線となる導体を有するシート状の絶縁体であって、完成後の半導体装置が搭載されるマザー基板（図示せず）と半導体チップ１２との電気的接続を中継する役割を担っている。配線基板１１を構成する絶縁体の一般的な材料としては、無機物ではアルミナ等のセラミック、有機物ではエポキシ、ＢＴレジン、ポリイミド等が使用される。また配線となる導体としてはＣｕやＷ等が使用される。
半導体チップ１２は一般にはＳｉを主体としており、その表面に所定の機能を有する電子回路が形成されている。Ｓｉに代えてＧａＡｓやＳｉＧｅ等といった化合物半導体を使用することはもちろん可能である。ワイヤー１３は一般にＡｕやＡｌ等よりなり、半導体チップ１２と基板１１とを電気的に接続する役割を担っている。その接続方法としては超音波併用熱圧着ボンディング法が主として用いられる。
図２および図３により封止工程を順に説明する。
まず、図２に示すように、ワーク１０をマスク１４にセットする。図３（ａ）は同セット状態を示す断面図である。図３では簡略のためにマスク１４の一部のみ示している。
マスク１４は、ステンレス板等の金属板に開口部１４ａを複数箇所（１箇所でもよい）、主にエッチング法で形成したものであり、開口部１４ａの形状は所望の封止形状に合わせて決定されている。ここではマスク１４には、開口部１４ａが４箇所マトリックス状に設けられていて、４個のワーク１０の上に、各ワーク１００の半導体チップ１２が開口部１４ａの内側に配置されるよう位置決めして重ねられている。計３６個の半導体チップを一括して封止できるセット状態である。スキージ移動方向は矢印で示したように各開口部１４ａの一組の対向辺に沿う方向である。
またマスク１４には、開口部１４ａに臨んだ端面の高さが一部領域で異なるように段差が設けられている。高さが異なる領域を区分しているのは、マスク開口部１４ａ内で半導体チップ１２が存在している区間Ａと存在していない区間Ｂであり、マスク１４は、スキージ移動方向に沿って区間Ａが区間Ｂよりも低くなるように厚みが変えられている。開口部１４ａ以外の領域の厚みは区間Ａの厚みと同じである。これは、スキージ移動方向と直交する方向に延びる凸条がストライプ状に配置された形状である。こうした形状はハーフエッチングにより加工することが可能である。
次に、図３（ｂ）に示す印刷工程において、液状の封止材料１５をマスク１４上に所定量だけ供給し、スキージ１６をマスク１４上面に倣って移動させることにより、封止材料１５を刷って開口部１４ａに押込み、充填する。
充填される封止材料１５の体積は、開口部１４ａに臨んだ端面の高さ（マスク厚）と開口部１４ａの開口面積との積で算出されるが、マスク１４に区間Ａと区間Ｂとで段差が設けられているため区間Ａと区間Ｂとで充填量が変動する。マスク厚がより小さい区間Ａで充填量が少なくなり、より大きい区間Ｂで充填量が多くなる。一方、こうした印刷封止法では、前述したように、封止材料１５は構造物（ここでは半導体チップ１２とワイヤー１３）が存在する領域（区間Ａにほぼ等しい）で厚く印刷され、存在しない領域（区間Ｂにほぼ等しい）で薄く印刷される。
これらのことから、構造物のある区間Ａは、厚く印刷される傾向にありながら充填量が少なく抑えられ、構造物のない区間Ｂは、薄く印刷される傾向にありながら充填量が多くなり、封止層の表面の凹凸は平坦化され、最終的には封止層厚みが均一な形状が得られる。
その後に、図３（ｃ）に示すマスク離れ工程において、封止済みのワークをマスク１４から分離させる。このとき、マスク１４の開口部１４ａ周縁の端面から封止材料１５の糸引き現象が発生するが、引き伸ばされた封止外周部の封止材料１５は最終的には途中でちぎれ、開口部１４ａの端面側とワーク側とに分離して付着する。
マスク離れ工程終了後の封止材料１５は液状のままなので、ワーク１０をオーブンに投入して封止材料１５を熱硬化させる。一般には１５０℃〜１８０℃程度の温度で１ｈ〜６ｈ程度処理することで封止材料１５を硬化させる。なおこのときには、オーブンの温度プロファイルを２段階に分け、１００℃程度で約１ｈ予備硬化を行った後、１５０℃〜１８０℃で数時間本硬化を行うようにすると、硬化後のワーク反りの低減に効果がある。
最後に、図３（ｄ）に示す個片分割工程において、一括封止された複数の半導体装置を個々のパッケージに分割することで、半導体装置１７が完成する。分割方法としては一般に、ダイシングソーで切削して分割する、いわゆるダイシング法が用いられる。
最終のパッケージ形態がＢＧＡ(Ball Grid Array)なら、この半導体装置１６をマザー基板に実装する為の半田ボールを配線基板１１の裏面に搭載する必要がある。この半田ボール搭載工程は、封止材料１５の硬化後であれば個片分割工程の前でも後でも実施可能である。しかし印刷封止法が一括封止に適していることを考慮すると、個片分割工程の前に一括して半田ボール搭載を行う方が、個片のそれぞれに半田ボール搭載するよりも生産効率の向上を図れるため好ましい。ただし、その際に配線基板１１の反りが大きいと半田ボール搭載不良の原因となる為、この反りを低く抑えるよう材料面及び工法面で工夫することは重要である。
以下、印刷工程について詳述する。
当然のことながら、構造物の形状及び封止材料１５の液状特性は封止層厚みの出来映えに大きく影響する。構造物の形状として具体的に挙げられるのは、半導体チップ１２の形状や厚み及びその位置、またワイヤー１３の径や本数及びそのループ高さである。封止材料１５の液状特性としては、粘度やチキソトロピー指数を挙げることが出来る。
半導体チップ１２は、その面積が広く、厚みが厚いほど、封止材料１５の流動に対しての抵抗となり、それに伴って半導体チップ１２上での封止層厚みも厚くなる。実際に生産される半導体装置における半導体チップ１２は、平面形状が０．３ｍｍ角から１０ｍｍ角以上、厚さが１００μｍ〜４００μｍ程度と非常に幅広い。配線基板１１のサイズもまちまちであり、また配線基板１１に搭載する半導体チップ１２の数も数個〜数百個程度まで存在し、それらの配置マトリックスの構成も様々である。マスク１４の形状を検討する際には、これらの数値を考慮し、封止材料１５の液状特性に合わせて、その必要に応じて区間Ａおよび区間Ｂの位置と厚さを決定する必要がある。
ワイヤー１３は、その径が太く、数が多く、更にそのループ高さが高いほど、封止材料１５の流動に対しての抵抗となり、それに伴ってワイヤー１３上での封止層厚みも厚くなる。実際に生産される半導体装置では、ワイヤー径は１８μｍ〜３５μｍ程度、数は数１０本〜数１００本程度、ループ高さは半導体チップ上で１００μｍ〜２００μｍ程度と非常に幅広い。マスク１４の形状を検討する際には、これらの数値を考慮し、封止材料１５の液状特性に合わせて、その必要に応じて区間Ａおよび区間Ｂの位置と厚さを決定する必要がある。
封止材料１５は一般にエポキシ樹脂等を主剤とした熱硬化性樹脂よりなり、求める特性に応じて硬化剤、硬化促進剤、フィラー、カップリング剤、難燃剤等を添加している。フィラーには一般にシリカ粒が用いられるが、その量や粒径分布は封止材料の特性に大きな影響を及ぼす。
印刷封止法に使用される封止材料１５の液状特性は様々であるが、特にその粘性によって封止層の出来映えが大きく変動するのは前に説明したとおりである。本発明者の実験結果によれば、粘度５０Ｐａ・ｓ〜１５０Ｐａ・ｓ（２５℃）の範囲内であることが好ましい。印刷中に封止材料１５が硬化しない程度にワークを加熱することにより、封止材料１５の粘度を一時的に低下させて流動性を高める手法も有効である。さらに、チキソトロピー指数、すなわち液体に印加される力の変化に対する粘度の変化率は、封止層の出来映えに及ぼす影響が大きい。本発明者の実験によればこの数値は１．４（２５℃）以上であるのが好ましいことが判明しているが、その最適値は使用するワークの形状及び求める寸法精度により変動すると考えられる。ただし、こうした粘性に関する数値は、測定方法や測定装置、測定者による変動が大きい為、その取り扱いには注意しなければならない。異なる液状特性を持つ封止材料を複数用意して封止出来映えの比較評価をする際には、こうした粘性に関するデータは、測定方法、測定装置、測定者をすべて同一とし、絶対値としてではなく相対値として活用するのが好ましい。
なお、液状の封止材料１５の使用には、エアの巻き込みによるボイドが発生しやすいという欠点がある。しかし印刷作業を大気圧より減圧した環境下で行うと、脱泡によってエア巻き込みが減少するのに加えて、印刷終了後に大気圧に戻したときの差圧によるボイド押し潰し効果が発生する為、ボイドに起因する信頼性劣化や外観不良は発生しにくい。減圧する真空圧は１００Ｔｏｒｒ以下であることが好ましい。真空圧は低いほど望ましいが、真空引きに要する時間が長くなり生産性に支障が出るため、実用上は０．４ｔｏｒｒ程度が限度である。
さらにマスク１４として、区間Ａと区間Ｂとの厚み段差が５０μｍ〜２００μｍのものを使用するのが好ましい。本発明者の実験では、従来の平坦なマスクを用いて一括封止した同一配線板内における封止層厚は、個々の半導体装置間で比較した時の最大厚の差（最も厚い半導体装置の最大厚と最も薄い半導体装置の最大厚との差）が約５０μｍ、また分割後の各半導体装置内における封止層表面の平坦度（単一の半導体装置内における最大厚と最小厚との差）が最大約１５０μｍ、との結果を得ている。印刷封止法で転写される封止層の厚みが実際のマスク厚の９割程度であることや、封止材料の液状特性バラツキを考慮すると、本発明のマスク１４において区間Ａと区間Ｂとの厚み段差を５０μｍ〜２００μｍとすることが、半導体装置個々の封止層表面の平坦度や、同一配線板内で一括封止した半導体装置間の最大厚の差を解消するうえで好適であると判断できる。なお、マスク１４をステンレス鋼を材料としてハーフエッチングする際の精度が±１０μ程度であることを考えると、例えば２０μｍ程度の段差で封止層厚み均一化の効果を発生させることは困難であると考えられる。
マスク１４の区間Ａと区間Ｂとの段差部分には、図示したように段差を徐々に緩和する傾斜面１４ｂを設けておくのが好ましい。高位の面と低位の面とをつなぐ面がそれぞれに直角あるいはそれに近い角度で交わるものであると、印刷中にスキージ１６の先端が段差部分に引っかかり、印刷作業が阻害される恐れがあるからである。
スキージ１６は一般にウレタンやナイロン等のプラスチックで作成されている。マスク１４と接するスキージ先端部はある一定の角度を設けたテーパ形状にすることにより、封止材料１５の押し込み充填性や過剰な封止材料１５の掻きとり性が高められている。
印刷封止法を実施する設備の様々な設定条件の内、スキージ１６にかける印圧及び移動スピードを適正に設定するのは特に重要である。印圧、つまりスキージ１６をマスク１４に押し付ける力が低いと、充填不足や掻きとり不足が発生し、逆に高いと、充填した封止層表面が抉られたり、スキージ磨耗が激しくなる。移動スピードは、遅い方が充填性には優れるものの生産効率が落ちる為、充填性や封止層表面の出来映えと生産タクトとのバランスをとることが必要である。
さらに、ここではスキージ１６は片道移動させる趣旨で説明したが、往復してもよいし、また複数回往復してもよい。またスキージ１６を２種類使用して、往路では押し込み充填を主に行い、帰路では掻きとり整形を行うというようにその役割を分けてもよい。減圧環境下で印刷封止を行う場合には、スキージ１６の往路での真空度よりも帰路での真空度を大気圧側に近づけると、往路で封止材料１５を充填した際に生じた内部ボイドを、帰路で差圧により潰し、さらに封止層表面の凹凸を整形して平坦化できるため、好ましい。
なお、この実施の形態１では、１個の半導体装置１６に１個の半導体チップ１２を搭載するものと説明したが、これに代えて、１個の半導体装置に２個以上の半導体チップを搭載してもかまわない。その場合には、その複数の半導体チップは平面的に配列してもよいし、また積層して立体的に搭載してもよい。
また、半導体チップ１２と配線基板１１との電気的接続はワイヤー１３を用いて行なうものと説明したが、これに代えて、半導体チップ１２の回路面を配線基板１１に対向して搭載する、いわゆるフリップチップ方式としてもかまわない。その場合には、半導体チップ１２と配線基板１１とはバンプを介して電気的に接続させる。
（実施の形態２）
図４は本発明の実施の形態２における半導体装置の製造方法で加工対象とするワークの平面図、図５は同半導体装置の製造方法の一工程を示す平面図、図６は同半導体装置の製造方法の工程を順に示す断面図である。この実施の形態２では、上記した実施の形態１との相違点を主に説明し、重複する箇所に関しての説明は簡略化のため省略する。
図４に示すワーク２０において、１枚の配線基板２１上に半導体装置２６が２×３に配列されており、これら計６個の半導体装置２６を一括封止するようになっている。それぞれの半導体装置２６には、第１半導体チップ２２ａ、第２半導体チップ２２ｂ、第３半導体チップ２２ｃという計３個の半導体チップが搭載されており、いわゆるＭＣＭ（Multi Chip Module）の１種となっている。
第１半導体チップ２２ａ及び第３半導体チップ２２ｃはフリップチップ方式で配線基板２１に搭載されており、電気的な接続はバンプ（図示せず）が使用されている。第２半導体チップ２２ｂはワイヤー２３にて配線基板２１と電気的に接続されている。第１半導体チップ２２ａは第２半導体チップ２２ｂ及び第３半導体チップ２２ｃよりもチップ厚が厚い。ＭＣＭにおいて、搭載される複数の半導体チップのチップ厚さが異なることは、それぞれの製造者が異なるなどの理由から一般に起こり得ることである。
図５はワーク２０をマスクにセットした状態を示す平面図である。図６（ａ）は同セット状態を示す断面図である。図５では簡略のためにマスクの一部のみ示している。
マスク２４は、開口部２４ａを１箇所のみ設けたものであり、ワーク２０の各半導体チップ２２ａ、２２ｂ、２２ｃが開口部２４ａの内側に配置するように位置決めしてワーク２０上に重ねられている。スキージ移動方向は矢印で示したように開口部２４ａの一組の対向辺に沿う方向である。
マスク２４には、開口部２４ａに臨んだ端面の高さが一部領域で異なるように段差が設けられている。高さが異なる領域を区分しているのは、スキージ移動方向に沿って、第２半導体チップ２２ｂが存在する区間Ａ１と、第３半導体チップ２２ｃ（図示せず）が存在する区間Ａ２と、半導体チップが存在していない区間Ｂとであり、マスク１４は、区間Ａ１，Ａ２が区間Ｂよりも低くなるように厚みが変えられている。第３半導体チップ２２ｃ（図示せず）については段差は設けられていない。なぜなら、第３半導体チップ２２ｃよりも第２半導体チップ２２ｂの方がサイズが大きく、かつワイヤー２３がその電気的接続に使用されているため、印刷封止の出来映えには第２半導体チップ２２ｂの方がより大きな影響を与えると考えられるからである。これは、スキージ移動方向と直交する方向に延びる溝がストライプ状に配置された形状である。
このようなマスク２４にワーク２０をセットした状態で、図６（ｂ）に示すように、液状の封止材料１５をマスク２４上に所定量を供給し、スキージ１６をマスク２４上面に倣って移動させることにより、封止材料１５を擦って開口部２４ａに押込み、充填する。このことにより、区間Ａ１、Ａ２と区間Ｂとでマスク厚が異なることに基づき、実施の形態１で説明したのと同様に、開口部２４ａ上を通過するスキージ１６によって充填される封止材料の量が調整され、封止層の厚さが均一化される。
マスク２４の開口部２４ａへの封止材料１５の充填が終了したら、図６（ｃ）に示すマスク離れ工程において、封止済みのワーク２０をマスク２４から分離させる。最後に、図６（ｄ）に示す個片分割工程において、一括封止された複数の半導体装置２６を個々のパッケージに分割する。
詳述すると、この実施の形態２のマスク２４には、上述した実施の形態１のマスク１４と異なる構成が３点ある。１点目は、ワーク２０に平面形状の異なる複数の半導体チップ２２ａ，２２ｂ，２２ｃが搭載されているため、凹となる区間Ａ１とＡ２（それぞれ半導体チップ２２ａ，２２ｂに対応する）の溝幅が相違することである。２点目は、厚さの異なる複数の半導体チップ２２ａ，２２ｂ，２２ｃが搭載されていることに応じて、凹となる区間Ａ１と区間Ａ２とでマスク厚が相違することである。３点目は、スキージ１６の移動区間の中で、区間Ａ１とＡ２のみが溝状に形成されていることである。区間Ａ１とＡ２以外では、開口部２４ａの内外とも区間Ｂとして同じマスク厚に形成されている。
１点目及び２点目の目的は、内部構造物の構成寸法に合わせてマスク２４の形状を最適化することであり、そうでない場合に比べて、マスク開口部２４ａへの封止材料１５の充填量がより細かく調整される。これにより、封止層の厚さがより均一化されることは明らかである。３点目に関しては、実施の形態１に比べて開口部２４ａの入口側と出口側の凸形状を省略できる為、スキージ１６の移動の障害となる段差の数を減らすことが出来、印刷作業がスムーズになる。
さらに、この実施の形態２では、マスク２４を、その開口部２４ａにセットするワーク２０の短辺とスキージ移動方向とが平行になるように段差を設けて形成している。これにより、ワークの長辺とスキージ移動方向とが平行になるようにマスクを形成するのに比べて、スキージ１６の移動ストロークを短くすることができ、生産タクトを短くし、生産効率を高めることが出来る。またワークの長辺とスキージ移動方向とが平行になるようにマスクを形成する場合には３個の半導体装置に対応する溝加工が必要であるのに比べて、溝加工の本数が２／３でよく、マスク２４の形状が単純化するため好ましい。
なお、この実施の形態２では、１個の半導体装置２６に３個の半導体チップ２２ａ，２２ｂ，２２ｃを平面的に配置する例を示したが、より多数の半導体チップを配置する場合、さらには積層して立体的な構造とする場合も、本発明構成を適用することは当然可能である。
また、実施の形態１、２とも、半導体チップのみ搭載した例を示したが、コンデンサやコイル、抵抗といった受動部品を必要に応じて配線基板に搭載し、本発明方法を適用して一括封止することは当然可能である。
本発明の半導体装置の製造方法およびマスクは、複数の半導体チップなどを液状の封止材料で一括して封止する印刷封止法に好適であり、封止層の厚みを均一化して半導体装置の外形寸法精度を向上させるのに有用である。
本発明の実施の形態１における半導体装置の製造方法で加工対象とするワークの平面図 同実施の形態１における半導体装置の製造方法の一工程を示す平面図 同実施の形態１における半導体装置の製造方法の工程を順に示す断面図 本発明の実施の形態２における半導体装置の製造方法で加工対象とするワークの平面図 同実施の形態２における半導体装置の製造方法の一工程を示す平面図 同実施の形態２における半導体装置の製造方法の工程を順に示す断面図 従来の半導体装置の製造方法で加工対象とするワークの平面図 従来の半導体装置の製造方法の一工程を示す平面図 従来の半導体装置の製造方法の工程を順に示す断面図
符号の説明
１１ 配線基板
１２ 半導体チップ
１３ ワイヤー
１４ マスク
１４ａ 開口部
１５ 封止材料
１６ スキージ
Ａ 半導体チップが存在する区間
Ａ１ 半導体チップが存在する区間
Ａ２ 半導体チップが存在する区間
Ｂ 半導体チップが存在しない区間

Claims (5)

  1. 半導体チップを搭載した配線基板上に前記半導体チップを露出させる開口部を設けたマスクを重ね、前記マスクの上面に供給する液状の封止材料をスキージで前記開口部内に充填して前記半導体チップを封止する半導体装置の製造方法において、
    前記スキージの移動方向における半導体チップの存在区間でその他の区間よりも厚みが小さい前記マスクの上面に前記スキージを倣わせる半導体装置の製造方法。
  2. スキージ移動方向における半導体チップの存在区間でその他の区間よりも厚みが５０μｍ〜２００μｍ小さいマスクを用いる請求項１記載の半導体装置の製造方法。
  3. 封止材料が粘度５０Ｐａ・ｓ〜１５０Ｐａ・ｓ（２５℃）である請求項１または請求項２のいずれかに記載の半導体装置の製造方法。
  4. 液状の封止材料を刷って半導体チップを封止する工程を１００Ｔｏｒｒ以下の減圧雰囲気で行う請求項１〜請求項３のいずれかに記載の半導体装置の製造方法。
  5. 半導体チップを搭載した配線基板上に重ねられて前記半導体チップを露出させる開口部を有し、前記半導体チップを封止する液状の封止材料がスキージにより前記開口部内に充填されるマスクであって、
    前記スキージの移動方向における半導体チップの存在区間でその他の区間よりも厚みが小さいマスク。
JP2003406621A 2003-12-05 2003-12-05 半導体装置の製造方法およびそのためのマスク Pending JP2005167100A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003406621A JP2005167100A (ja) 2003-12-05 2003-12-05 半導体装置の製造方法およびそのためのマスク

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003406621A JP2005167100A (ja) 2003-12-05 2003-12-05 半導体装置の製造方法およびそのためのマスク

Publications (1)

Publication Number Publication Date
JP2005167100A true JP2005167100A (ja) 2005-06-23

Family

ID=34728915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003406621A Pending JP2005167100A (ja) 2003-12-05 2003-12-05 半導体装置の製造方法およびそのためのマスク

Country Status (1)

Country Link
JP (1) JP2005167100A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200465A (ja) * 2008-01-23 2009-09-03 Sanyu Rec Co Ltd 電子装置の製造方法
JP2011035313A (ja) * 2009-08-05 2011-02-17 Nitto Denko Corp 電子部品装置集合体およびその製造方法
US8023277B2 (en) 2006-03-02 2011-09-20 Panasonic Corporation Electronic component integrated module
JP2017502521A (ja) * 2013-12-27 2017-01-19 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子製品中のダイボンディングプロセス
JP7475416B2 (ja) 2021-11-10 2024-04-26 エーエスエムピーティー・エスエムティー・シンガポール・ピーティーイー・リミテッド 堆積物の平滑化

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023277B2 (en) 2006-03-02 2011-09-20 Panasonic Corporation Electronic component integrated module
JP2009200465A (ja) * 2008-01-23 2009-09-03 Sanyu Rec Co Ltd 電子装置の製造方法
JP4744573B2 (ja) * 2008-01-23 2011-08-10 サンユレック株式会社 電子装置の製造方法
JP2011035313A (ja) * 2009-08-05 2011-02-17 Nitto Denko Corp 電子部品装置集合体およびその製造方法
JP2017502521A (ja) * 2013-12-27 2017-01-19 ヘンケル アイピー アンド ホールディング ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子製品中のダイボンディングプロセス
JP7475416B2 (ja) 2021-11-10 2024-04-26 エーエスエムピーティー・エスエムティー・シンガポール・ピーティーイー・リミテッド 堆積物の平滑化

Similar Documents

Publication Publication Date Title
US7768125B2 (en) Multi-chip package system
US7456088B2 (en) Integrated circuit package system including stacked die
US7682874B2 (en) Chip scale package (CSP) assembly apparatus and method
JP3544895B2 (ja) 樹脂封止型半導体装置及びその製造方法
KR20050063700A (ko) 반도체장치의 제조방법 및 반도체장치
TWI411065B (zh) 具有插入器之覆晶晶片，以及製造其之方法
TWI596721B (zh) Method of manufacturing semiconductor device
CN109887890B (zh) 一种扇出型倒置封装结构及其制备方法
US20110084374A1 (en) Semiconductor package with sectioned bonding wire scheme
JP2006344898A (ja) 半導体装置及びその製造方法
JP2007036273A (ja) 半導体集積回路装置の製造方法
JP2000012575A (ja) 半導体チップのモールド方法およびこれに用いるモールド装置
US20110241187A1 (en) Lead frame with recessed die bond area
JP2005167100A (ja) 半導体装置の製造方法およびそのためのマスク
TWI567882B (zh) 半導體元件及其製造方法
JP2006073586A (ja) 半導体装置の製造方法
WO2017104169A1 (ja) 電子部品およびその製造方法ならびに電子部品製造装置
TWI618160B (zh) Semiconductor device having a multi-wafer stack, a gold bond wire, and a fan-out type RDL layer Low cost manufacturing method
KR20210020198A (ko) 반도체 패키지 및 그의 제조 방법
US8823170B2 (en) Apparatus and method for three dimensional integrated circuits
TWI692042B (zh) 半導體封裝結構及其製作方法
TW201340196A (zh) 薄化半導體封裝之方法與裝置
TWI595616B (zh) 晶片封裝體及其形成方法
CN102104030A (zh) 重构晶片的组装
US7691676B1 (en) Mold array process for semiconductor packages