JP2005144522A - はんだ付け方法およびこのはんだ付け方法を用いた実装物品 - Google Patents

はんだ付け方法およびこのはんだ付け方法を用いた実装物品 Download PDF

Info

Publication number
JP2005144522A
JP2005144522A JP2003388654A JP2003388654A JP2005144522A JP 2005144522 A JP2005144522 A JP 2005144522A JP 2003388654 A JP2003388654 A JP 2003388654A JP 2003388654 A JP2003388654 A JP 2003388654A JP 2005144522 A JP2005144522 A JP 2005144522A
Authority
JP
Japan
Prior art keywords
solder
electrode
compound layer
melting point
soldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003388654A
Other languages
English (en)
Inventor
Haruhiko Ikeda
治彦 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003388654A priority Critical patent/JP2005144522A/ja
Publication of JP2005144522A publication Critical patent/JP2005144522A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】接合性を低下させる化合物層を形成させないか、あるいはその化合物層の成長を抑制し、接合信頼性の高いはんだ付け方法を提供する。
【解決手段】Znを含有する第1はんだと、第1はんだより融点が低くかつ実質的にZnを含有しない第2はんだとを混合したはんだペーストを、Cu電極、Ni/Au電極、Ni/Ag電極またはCu/Ag電極上に塗布し、第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させ、電極と反応させて化合物層を形成する。この温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、化合物層を安定させた後、第1はんだの融点以上の温度に加熱し、第1はんだを溶融させてはんだ付けを行う。これにより、はんだと電極との界面に脆い化合物層が形成されず、信頼性の高いはんだ付けが可能になる。
【選択図】 図1

Description

本発明ははんだ付け方法およびこのはんだ付け方法を用いて作製した実装物品に関する。
近年、世界的な環境問題に対する関心の高まりから、鉛フリーはんだ材料の実用化が進んでおり、Sn−Ag系はんだやSn−Zn系はんだが注目されている。特に、Sn−Zn系はんだはSn−Ag系はんだなどの他の鉛フリーはんだより低融点でありかつ低コストである点で有利である。
基板電極や部品電極にはCu電極、Ni/Au電極、Ni/Ag電極、Cu/Ag電極が広く使用されている。ところが、このような電極上にSn−Zn系はんだのようなZnを含有するはんだを用いてはんだ付けを行う場合、次のような不具合が発生していた。
(a)Ni/Au電極の場合
Ni/Au電極は、Cu電極などの下地電極の上にNiを形成し、その上にAuを形成したものである。この電極上にZnを含有しないはんだ(例えばSn−Bi系はんだ、Sn−In系はんだ、Sn−Ag系はんだなど)を用いてはんだ付けすると、はんだが溶融すると同時にAuははんだ中に拡散するために、接合界面近傍に接合信頼性を低下させるAuを含有する化合物は層状に形成されない。
一方、Ni/Au電極にZnを含有するはんだ(例えばSn−Zn−Bi系はんだ、Sn−Zn系はんだなど)を用いてはんだ付けすると、AuとZnは優先的に反応し、接合界面近傍にAu−Zn化合物層が層状に形成される。この形成されたAu−Zn化合物は非常に脆いため、応力が加わった時に化合物層が割れ、強度低下や電気特性の劣化を引き起こす。その結果、接合信頼性を低下させる原因となっている。
(b)Cu電極の場合
Cu電極上にZnを含有するはんだを用いてはんだ付けすると、CuとZnとが優先的に反応して接合界面近傍にCu−Zn化合物層を形成する。このCu−Zn化合物層も脆いため、接合信頼性を低下させるとともに、接合界面近傍にCuとZnの拡散速度の違いによるボイドが発生する可能性があり、接合信頼性を一層低下させる問題がある。
(c)Ni/Ag電極の場合
この場合も、Ni/Au電極と同様に、Znを含有するはんだを用いてはんだ付けすると、AgとZnは優先的に反応し、接合界面近傍にAg−Zn化合物層が層状に形成される。Ag−Zn化合物は非常に脆いため、接合信頼性を低下させる。
(d)Cu/Ag電極の場合
Cu/Ag電極は、Cu電極上にAgを形成したものである。この電極上にZnを含有しないはんだ(例えばSn−Bi系はんだ、Sn−In系はんだ、Sn−Ag系はんだなど)を用いてはんだ付けすると、はんだが溶融すると同時にAgははんだ中に拡散するために、接合信頼性を低下させるAgを含有する化合物は層状に形成されない。
一方、Cu/Ag電極にZnを含有するはんだ(例えばSn−Zn−Bi系はんだ、Sn−Zn系はんだなど)を用いてはんだ付けすると、AgとZnは優先的に反応し、接合界面近傍にAg−Zn化合物層が層状に形成される。この形成されたAg−Zn化合物は非常に脆いため、応力が加わった時に化合物層が割れ、強度低下や電気特性の劣化を引き起こす。その結果、接合信頼性を低下させる原因となっている。
このように、Ni/Au電極、Cu電極、Ni/Ag電極、Cu/Ag電極に対して、Znを含有するはんだを使用することは、接合信頼性の面で問題があった。
非特許文献1には、Sn−8Zn−3Biはんだと無電解Ni/Auめっき電極基板を用いたCSP(Chip Size Package )接合部のはんだ付け初期特性に関して、強度試験や繰返し曲げ試験などを実施した結果、電極のAuめっき厚が厚い(0.5μm)場合、接合界面に厚いAu−Zn層が形成され、このAu−Zn層のために接合強度および破断寿命が低くなる点が記載されている。
特許文献1には、段落0028および段落0031において、比較例として第1粉末(Zn含有はんだ)と第2粉末(Zn含有はんだより融点が低くかつ実質的にZnを含有しないはんだ)の2種類のはんだ合金粉末を混合したはんだペーストが開示されている。
同文献の段落0023には、はんだペーストを用いてリフロー炉で実装部品をはんだ付けする際、順次加熱温度を上昇させることが記載されている。これにより、まず第2粉末を溶融させ、続いて第1粉末を溶融させ、さらに加熱することで第2粉末と第1粉末とを溶け合わせてはんだ合金を形成するものである。
しかしながら、単に加熱温度を上昇させるだけでは、上述のようにAu−Zn化合物層やCu−Zn化合物層のような脆い化合物層が接合界面に厚く形成されるため、接合信頼性が低いという問題があった。
9th Symposium on"Microjoining and Assembly Technology in Electronics ", (2003)p.309-314 特開平9−277082号公報
そこで、本発明の目的は、接合性を低下させる化合物層を形成させないか、あるいはその化合物層の成長を抑制し、接合信頼性の高いはんだ付け方法およびこの方法を用いた実装部品を提供することにある。
上記目的を達成するため、請求項1に係る発明は、Znを含有する第1はんだと、第1はんだより融点が低くかつ実質的にZnを含有しない第2はんだとを混合したはんだペーストを用いて、Cu電極上にはんだ付けする方法において、上記第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させ、上記Cu電極と反応させて実質的にZnを含まないCu化合物層を形成させる工程と、上記温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、上記Cu化合物層を安定させる工程と、上記第1はんだの融点以上の温度に加熱し、第1はんだを溶融させてはんだ付けを行う工程と、を有することを特徴とするはんだ付け方法を提供する。
請求項2に係る発明は、Znを含有する第1はんだと、第1はんだより融点が低くかつ実質的にZnを含有しない第2はんだとを混合したはんだペーストを用いて、Ni/Au電極またはNi/Ag電極上にはんだ付けする方法において、上記第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させ、電極表面のAuまたはAgをはんだ中に溶解・拡散させ、Ni電極界面に実質的にZnを含まないNi化合物層を形成する工程と、上記温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、上記Ni化合物層を安定させる工程と、上記第1はんだの融点以上の温度に加熱し、第1はんだを溶融させて上記Ni化合物層をはんだ中に溶解させ、Ni電極界面にZn化合物層を形成する工程と、を有することを特徴とするはんだ付け方法を提供する。
請求項3に係る発明は、Znを含有する第1はんだと、第1はんだより融点が低くかつ実質的にZnを含有しない第2はんだとを混合したはんだペーストを用いて、Cu/Ag電極上にはんだ付けする方法において、上記第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させ、電極表面のAgをはんだ中に溶解・拡散させ、Cu電極界面に実質的にZnを含まないCu化合物層を形成する工程と、上記温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、上記Cu化合物層を安定させる工程と、上記第1はんだの融点以上の温度に加熱し、第1はんだを溶融させてはんだ付けを行う工程と、を有することを特徴とするはんだ付け方法を提供する。
請求項1(Cu電極の場合)
Znを含有する第1はんだ(Sn−Zn−Bi系はんだ、Sn−Zn系はんだなど)と、第1はんだより融点が低くかつ実質的にZnを含有しない第2はんだ(Sn−Bi系はんだ、Sn−In系はんだなど)とを混ぜ合わせたはんだペーストを用いる。
混合はんだペーストをCu電極上に塗布し、まず第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させる。このとき、第2はんだとCu電極とが反応して実質的にZnを含まないCu化合物層(例えばCu−Sn化合物層)を形成する。この化合物層は、Cu−Znに比べて強度が大きく、接合信頼性が高い。
Cu化合物層を形成した状態で、その温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、Cu化合物層を安定させる。
次に、第1はんだの融点以上の温度に加熱し、第1はんだを溶融させてはんだ付けを行う。この時、既にCu電極上には接合強度の高いCu化合物層が形成され、バリア層として機能するので、Cu電極と第1はんだのZnとが直接反応せず、Cu−Zn化合物層のような脆い化合物層の成長が抑制される。そのため、信頼性の高い接合界面を形成することができる。
なお、Cu化合物層にもCuが存在するが、この化合物層からCuを取り除いてCu−Zn化合物を生成するには、Cu電極からCuを取り除く場合に比べて高いエネルギーを必要とするので、バリア層としての効果を有する。
Cu化合物層は、請求項4のようにCu−Sn化合物層に限るものではなく、Zn以外の元素を含んでもよい。
請求項2(Ni/Au(Ag)電極の場合)
混合はんだペーストをNi/Au(Ag)電極上に塗布し、第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させる。第2はんだが溶融すると、電極表面のAu(Ag)がはんだ中に溶解・拡散し、Ni電極界面には実質的にZnを含まないNi化合物層(例えばNi−Sn化合物層)が形成される。
Ni化合物層を形成した状態で、その温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、Ni化合物層を安定させる。
次に、第1はんだの融点以上の温度に加熱し、第1はんだを溶融させてはんだ付けを行う。この時、既に接合界面に形成されていたNi化合物層ははんだ中に溶解し、その後、Ni電極との界面にZn化合物層(例えばNi−Zn化合物層)が形成される。このZn化合物層は、Au(Ag)−Zn化合物に比べて強度が大きく、接合信頼性が高い。このように接合界面にAu(Ag)−Zn化合物層のような脆い化合物層が層状に形成されないので、信頼性の高い接合界面を形成することができる。
Ni化合物層は、請求項5のようにNi−Sn化合物層に限るものではなく、Zn以外の元素を含んでもよい。また、Zn化合物層はNi−Zn化合物層に限るものではなく、それ以外の元素を含んでもよい。
請求項3(Cu/Ag電極の場合)
混合はんだペーストをCu/Ag電極上に塗布し、第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させる。第2はんだが溶融すると、電極表面のAgがはんだ中に溶解・拡散し、Cu電極界面には実質的にZnを含まないCu化合物層(例えばCu−Sn化合物層)が形成される。
Cu化合物層を形成した状態で、その温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、Cu化合物層を安定させる。
次に、第1はんだの融点以上の温度に加熱し、第1はんだを溶融させてはんだ付けを行う。この時、既にCu電極上には接合強度の高いCu化合物層が形成され、バリア層として機能するので、Cu電極と第1はんだのZnとが直接反応せず、Cu−Zn化合物層のような脆い化合物層の成長が抑制される。また、接合界面近傍にはAgを含有する化合物が層状に形成されない。そのため、信頼性の高い接合界面を形成することができる。
なお、Cu化合物層にもCuが存在するが、この化合物層からCuを取り除いてCu−Zn化合物を生成するには、Cu電極からCuを取り除く場合に比べて高いエネルギーを必要とするので、バリア層としての効果を有する。
Cu化合物層は、請求項4のようにCu−Sn化合物層に限るものではなく、Zn以外の元素を含んでもよい。
請求項6のように、上記化合物層を安定させる工程は、第2はんだの融点よりも低い温度にして実質的に第2はんだを凝固させるのがよい。
第2はんだを溶融させた後、第2はんだの融点よりも低い温度にして実質的に第2はんだを凝固させれば、第2はんだと電極との間に形成される化合物層を一層安定化させることができ、Cu−Zn化合物層、Au−Zn化合物層、Ag−Zn化合物層のような脆い化合物層の成長を抑制できる。
請求項7のように、実質的にZnを含有しない第2はんだとは、SnにBiまたはInを含有させたものがよい。
Sn−BiはんだやSn−Inはんだは、低融点かつ鉛フリーはんだであるから好ましい。
請求項8のように、Znを含有する第1はんだとは、Sn−Zn系はんだまたはSn−Zn−Bi系はんだが好ましい。
Sn−Zn系はんだやSn−Zn−Bi系はんだは、鉛フリーかつSn−Ag−Cuはんだより低融点であり、高価な金属を含んでいないため、安価であるから好ましい。
請求項1に係る発明によれば、Cu電極にはんだ付けする場合に、まず第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させ、第2はんだと電極とを反応させて接合強度の大きな実質的にZnを含まないCu化合物層を形成した後、その温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、上記Cu化合物層を安定させ、その後で第1はんだの融点以上の温度に加熱し、第1はんだを溶融させてはんだ付けを行うようにしたので、Cu−Zn化合物層のような脆い化合物層の成長を抑制でき、信頼性の高い接合界面を形成することができる。
請求項2に係る発明によれば、Ni/Au電極またはNi/Ag電極上にはんだ付けする場合に、まず第2はんだを溶融させ、電極表面のAuまたはAgをはんだ中に溶解・拡散させ、Ni電極界面に実質的にZnを含まないNi化合物層を形成し、この温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、Ni化合物層を安定させた後、第1はんだを溶融させて上記Ni化合物層をはんだ中に溶解させ、Ni電極界面にZn化合物層を形成するようにしたので、接合界面にAu(Ag)−Zn化合物層のような脆い化合物層が形成されず、信頼性の高い接合界面を形成することができる。
請求項3に係る発明によれば、Cu/Ag電極上にはんだ付けする場合に、まず第2はんだを溶融させ、電極表面のAgをはんだ中に溶解・拡散させ、Cu電極界面に実質的にZnを含まないCu化合物層を形成し、この温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、Cu化合物層を安定させ、その後で第1はんだの融点以上の温度に加熱し、第1はんだを溶融させてはんだ付けを行うようにしたので、接合界面近傍にはAg-Zn化合物層のような脆い化合物層が層状に形成されず、また、Cu−Zn化合物層のような脆い化合物層の成長を抑制でき、信頼性の高い接合界面を形成することができる。
以下に、本発明の実施の形態を、実施例を参照して説明する。
この実施例は、Cu下地電極(厚み約35μm、サイズ1×5mm)上にNi/Auめっき(Niめっき厚:約3μm、Auめっき厚:約0.5μm)を施した電極にはんだ付けする場合を示す。
この実施例では、第1はんだとしてSn−8Zn(融点:約199℃)はんだペーストを用い、第2はんだとしてSn−58Bi(融点:約139℃、但し不純物としてZnを0.001wt%程度含む場合もある)はんだペーストを用い、これらを重量比で1:1の割合で混ぜ合わせた。
この混合はんだペーストを、Ni/Auめっきを施した電極に、電極形状と同形状でメタルマスク(厚み150μm)を用いて印刷した後、図1に示す2通りの温度プロファイルA,Bでリフローはんだ付けした。
温度プロファイルAは、第2はんだを溶融させた後、その温度で一定時間維持した後、第1はんだを溶融させるものであり、その条件は次の通りである。
(1)T1sからT2s−20(℃)までの時間:60s〜180s
(2)T1sからT1s+10(℃)までの時間:50s〜170s
(3)ピーク温度:T2s+3(℃)以上
(4)第1はんだの溶融時間:3s以上
但し、T1sは第2はんだの融点、T2sは第1はんだの融点である。
温度プロファイルBは、第2はんだを溶融させ(Aゾーン)、化合物を凝固(Bゾーン)させた後、第1はんだを溶融させる(Cゾーン)ものであり、その条件は次の通りである。
(1)Aゾーンの時間:5s〜180s
(2)Bゾーンの時間:3s以上
(3)Cゾーンの時間:5s〜180s
(4)T1s<TAmax<T2s−5(℃)
(5)TBmin<T1s−3(℃)
(6)T2s+3<TCmax(℃)
但し、TAmaxとはAゾーンのピーク温度(℃)、TBminとはBゾーンの最低温度(℃)、TCmaxとはCゾーンのピーク温度(℃)である。
図2の(a)は温度プロファイルAではんだ付けした場合の接合界面の顕微鏡写真を図形化したものであり、(b)は温度プロファイルBではんだ付けした場合の接合界面写真を図形化したものである。
温度プロファイルA,Bの具体的条件は次の通りである。
温度プロファイルA:140〜148℃で約60s保持した後、220℃のピークとする。140〜148℃で保持している期間中に第2はんだを溶融させると同時にAuを第2はんだ中に拡散させ、Auの下地のNiとSnを反応させ、Ni−Snの金属間化合物層を形成させる。その後、220℃ピークのはんだ付けを行い、第1はんだを溶融させる。この時、既に接合界面に形成されていたNi−Sn化合物層ははんだ中に溶解し、その後、Ni電極との界面にNi−Zn化合物層が形成される。
温度プロファイルB:Aゾーンのピーク温度TAmax=175(℃)に加熱し、第2はんだの融点以上の温度で約50s保持した後、Bゾーンとして、TBmin=120℃まで降温させ、約50s保持する。その後、Cゾーンのピーク温度TCmax=220(℃)に加熱し、第1はんだの融点以上の温度で約30s保持する。
図2に示すように、いずれの温度プロファイルではんだ付けしても、Ni/はんだ界面にはNi−Zn化合物層が形成されており、脆いAu−Zn化合物層は形成されていなかった。そのため、接合信頼性の高い接合界面を得ることができた。
なお、Ni−Zn化合物の下層にNi−P層が形成されているが、この層は無電解ニッケルめっきにおいては、意図せずとも形成される層であり、接合信頼性に影響を与えるものではない。
図3の(a)は、比較例としてNi/Auめっき電極にSn−Zn−Bi系はんだを用いてはんだ付けした場合の界面構造の変化を示す原理図であり、(b)は、本発明における第1はんだと第2はんだとを用い、上記の温度プロファイルA,Bではんだ付けした場合の界面構造の変化を示す原理図である。
(a)では、はんだのZnとAuめっきとが優先的に反応して、Niめっきとはんだとの界面に脆いAu−Zn化合物層が形成されるため、接合信頼性が低い。
これに対し、(b)では、第2はんだ(Sn−Bi)が先に溶融してAuを拡散せ、その後で第1はんだ(Sn−Zn)が溶融することで、はんだとNiめっきとの界面にNi−Zn化合物層が形成される。つまり、下層からCu/Ni/Ni−Zn化合物層/Sn−Zn−Biはんだの順で形成される。はんだ中にはAu−Zn化合物が分散状態で存在するが、層状に形成されないので、はんだの接合信頼性に影響を与えない。
図4は本発明によるはんだ付け方法を用いて作成した実装部品の一例を示す。
図において、1は基板、2は基板1の表面に形成された電極、3はチップ部品よりなる電子部品素子、4は素子3の両端部に形成された電極である。電子部品素子3の電極4は基板1の電極2に対してはんだ5によって接続されている。はんだ付け方法としては例えばリフローはんだ付け法が用いられる。
上記基板1の電極2および電子部品素子3の電極4は、共にCuの下地電極上にNi/Auめっきを施したものであり、はんだ5は第1はんだと第2はんだとを混合させ、上記温度プロファイルAまたはBによってはんだ付けしたものである。
上述のようにはんだ5と電極2,4との接合信頼性が高いので、基板1に応力が加わった時でも、はんだ付け部分の剥離や割れを防止でき、電気特性の劣化を防止できる。
この実施例では、第1はんだとしてSn−8Znを使用し、第2はんだとしてSn−58Biを使用したが、第1はんだはSn−8Zn合金に限らず、Sn−8Zn−3Bi、Sn−7.5Zn−3Bi、Sn−9Zn、Sn−8Zn−Alなどの他のZnを含有しているはんだでも構わない。また、第2はんだとしては、Sn−58Biはんだに限らず、第1はんだより融点より低く、実質的にZnが含有しないはんだであれば、Sn−InはんだやSn−Bi−Inはんだでも構わない。第1はんだと第2はんだの混合割合は1:1に限らず、1:99〜99:1の範囲で任意に選択できる。はんだペースト供給法に関してもメタルマスクを用いた印刷法の他、メッシュスクリーンを用いた印刷法、ディスペンサを用いた供給法などでも構わない。
電極構造に関しては、今回例示したAuめっき厚は0.5μmであるが、0.001〜1μmの範囲であれば構わない。また、Auめっきの下層の電極材質に関しては、Ni(電解Niめっき、無電解Niめっき)に限らず、Pd、CuなどZnを含有しない金属なら構わない。
この実施例は、Cu電極(厚み約35μm、サイズ1×5mm)にはんだ付けする場合を示す。
実施例1と同様に、第1はんだとしてSn−8Zn(融点:約199℃)はんだペーストを用い、第2はんだとしてSn−58Bi(融点:約139℃、但し不純物としてZnを0.001wt%程度含む場合もある)はんだペーストを用い、これらを重量比で1:1の割合で混ぜ合わせた。
この混合はんだペーストを、Cu電極に電極形状と同形状でメタルマスク(厚み150μm)を用いて印刷した後、図1と同じ温度プロファイルA,Bではんだ付けした。
すなわち、温度プロファイルAは、140〜148℃で約60s保持した後、220℃のピークとする。140〜148℃で保持している期間中に第2はんだを溶融させると同時にCu電極とSnを反応させ、Cu−Snの金属間化合物を形成させる。その後、220℃ピークのはんだ付けを行い、第1はんだを溶融させる。
温度プロファイルBは、Aゾーンのピーク温度TAmax=175(℃)に加熱して第2はんだの融点以上の温度で約50s保持し、第2はんだを溶融させた後、Bゾーンとして、TBmin=120℃まで降温させ、約50s保持することで、Cu−Sn化合物層を形成、安定させる。その後、Cゾーンのピーク温度TCmax=220(℃)に加熱し、第1はんだの融点以上の温度で約30s保持して第1はんだを溶融させる。
図5の(a)は温度プロファイルAではんだ付けした場合の接合界面写真を図形化したものであり、(b)は温度プロファイルBではんだ付けした場合の接合界面写真を図形化したものである。
図5に示すように、いずれの温度プロファイルではんだ付けした場合でも、Cu電極とはんだとの接合界面は、下層から順にCu/Cu−Sn化合物層/Cu−Zn化合物層/はんだとなっていた。このように、Cu界面にはCu−Sn化合物層が形成されており、この層がバリア層となって脆いCu−Zn化合物層の成長を抑制するので、接合信頼性の高い接合界面を得ることができた。
図6の(a)は、比較例としてCu電極にSn−Zn−Bi系はんだを用いてはんだ付けした場合の界面構造の変化を示す原理図であり、(b)は本発明における第1はんだと第2はんだとを用い、上記の温度プロファイルA,Bではんだ付けした場合の界面構造の変化を示す原理図である。
(a)では、はんだのZnとCu電極とが優先的に反応して、Cu電極とはんだとの界面に脆いCu−Zn化合物層が形成されるため、接合信頼性が低い。
これに対し、(b)では、第2はんだ(Sn−Bi)が先に溶融してCu−Sn化合物層を形成し、その後で第1はんだ(Sn−Zn)が溶融することで、Cu−Zn化合物層が形成されるが、Cu−Sn化合物層がバリア層としてCu−Zn化合物層の成長を抑制するので、はんだの接合信頼性に影響を与えない。
この実施例は、Cu下地電極(厚み約35μm、サイズ1×5mm)上にNi/Agめっき(Niめっき厚:約3μm、Agめっき厚:約0.2μm)を施した電極にはんだ付けする場合を示す。
この実施例も、実施例1と同様に、第1はんだとしてSn−8Zn(融点:約199℃)はんだペーストを用い、第2はんだとしてSn−58Bi(融点:約139℃、但し不純物としてZnを0.001wt%程度含む場合もある)はんだペーストを用い、これらを重量比で1:1の割合で混ぜ合わせた。
この混合はんだペーストを、Ni/Agめっき電極に電極形状と同形状でメタルマスク(厚み150μm)を用いて印刷した後、図1と同じ温度プロファイルA,Bではんだ付けした。
図7の(a)は、比較例としてNi/Agめっき電極にSn−Zn−Bi系はんだを用いてはんだ付けした場合の界面構造の変化を示す原理図であり、(b)は、本発明における第1はんだと第2はんだとを用い、上記の温度プロファイルA,Bではんだ付けした場合の界面構造の変化を示す原理図である。
(a)では、はんだのZnとAgめっきとが優先的に反応して、Niめっきとはんだとの界面に脆いAg−Zn化合物層が形成されるため、接合信頼性が低い。
これに対し、(b)では、第2はんだ(Sn−Bi)が先に溶融してAgを拡散せ、その後で第1はんだ(Sn−Zn)が溶融することで、はんだとNiめっきとの界面にNi−Zn化合物層が形成される。つまり、下層からCu/Ni/Ni−Zn化合物層/Sn−Zn−Biはんだの順で形成される。はんだ中にはAg−Zn化合物が分散状態で存在するが、層状に形成されないので、はんだの接合信頼性に影響を与えない。
この実施例は、Cu下地電極(厚み約35μm、サイズ1×5mm)上にAgめっき(Agめっき厚:約0.1μm)を施した電極にはんだ付けする場合を示す。
この実施例も、実施例1と同様に、第1はんだとしてSn−8Zn(融点:約199℃)はんだペーストを用い、第2はんだとしてSn−58Bi(融点:約139℃、但し不純物としてZnを0.001wt%程度含む場合もある)はんだペーストを用い、これらを重量比で1:1の割合で混ぜ合わせた。
この混合はんだペーストを、Cu/Agめっき電極に電極形状と同形状でメタルマスク(厚み150μm)を用いて印刷した後、図1と同じ温度プロファイルA,Bではんだ付けした。
図8の(a)は、比較例としてCu/Agめっき電極にSn−Zn−Bi系はんだを用いてはんだ付けした場合の界面構造の変化を示す原理図であり、(b)は、本発明における第1はんだと第2はんだとを用い、上記の温度プロファイルA,Bではんだ付けした場合の界面構造の変化を示す原理図である。
(a)では、はんだのZnとAgめっきとが優先的に反応して、Cu電極とはんだとの界面に脆いAg−Zn化合物層が層状に形成されるため、接合信頼性が低い。
これに対し、(b)では、第2はんだ(Sn−Bi)が先に溶融してAgを拡散せ、その後で第1はんだ(Sn−Zn)が溶融することで、はんだとCu電極との界面にCu−Sn化合物層が形成される。つまり、下層からCu/Cu-Sn/Cu−Zn化合物層/Sn−Zn−Biはんだの順で形成される。はんだ中にはAg−Zn化合物が分散状態で存在するが、層状に形成されないので、はんだの接合信頼性に影響を与えない。
上記第1、第3、第4実施例では、Ni/Auめっき電極、Ni/Agめっき電極、Cu/Agめっき電極について説明したが、めっき電極に限るものではない。
図4では、基板1の電極2および電子部品素子3の電極4として、共にCuの下地電極上にNi/Auめっきを施したものを用いたが、第1〜第4実施例におけるCu電極、Ni/Au電極、Ni/Ag電極、Cu/Ag電極を任意に組み合わせてもよい。
本発明の第1実施例におけるはんだ付け方法の温度プロファイルの例を示す図である。 本発明の第1実施例のはんだ付け方法を用いた接合界面の顕微鏡写真を図形化したものである。 比較例と本発明の第1実施例とのNi/Auめっき電極におけるはんだ付けの様子を示す原理図である。 第1実施例によるはんだ付け方法を用いて作成した実装部品の一例の断面図である。 本発明の第2実施例のはんだ付け方法を用いた接合界面の顕微鏡写真を図形化したものである。 比較例と本発明の第2実施例とのCu電極におけるはんだ付けの様子を示す原理図である。 比較例と本発明の第3実施例とのNi/Agめっき電極におけるはんだ付けの様子を示す原理図である。 比較例と本発明の第4実施例とのCu/Agめっき電極におけるはんだ付けの様子を示す原理図である。
符号の説明
T1s 第2はんだの融点
T2s 第1はんだの融点

Claims (9)

  1. Znを含有する第1はんだと、第1はんだより融点が低くかつ実質的にZnを含有しない第2はんだとを混合したはんだペーストを用いて、Cu電極上にはんだ付けする方法において、
    上記第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させ、上記Cu電極と反応させて実質的にZnを含まないCu化合物層を形成させる工程と、
    上記温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、上記Cu化合物層を安定させる工程と、
    上記第1はんだの融点以上の温度に加熱し、第1はんだを溶融させてはんだ付けを行う工程と、を有することを特徴とするはんだ付け方法。
  2. Znを含有する第1はんだと、第1はんだより融点が低くかつ実質的にZnを含有しない第2はんだとを混合したはんだペーストを用いて、Ni/Au電極またはNi/Ag電極上にはんだ付けする方法において、
    上記第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させ、電極表面のAuまたはAgをはんだ中に溶解・拡散させ、Ni電極界面に実質的にZnを含まないNi化合物層を形成する工程と、
    上記温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、上記Ni化合物層を安定させる工程と、
    上記第1はんだの融点以上の温度に加熱し、第1はんだを溶融させて上記Ni化合物層をはんだ中に溶解させ、Ni電極界面にZn化合物層を形成する工程と、を有することを特徴とするはんだ付け方法。
  3. Znを含有する第1はんだと、第1はんだより融点が低くかつ実質的にZnを含有しない第2はんだとを混合したはんだペーストを用いて、Cu/Ag電極上にはんだ付けする方法において、
    上記第2はんだの融点より高く、かつ第1はんだの融点より低い温度で第2はんだを溶融させ、電極表面のAgをはんだ中に溶解・拡散させ、Cu電極界面に実質的にZnを含まないCu化合物層を形成する工程と、
    上記温度を一定時間保つか、あるいは第2はんだの融点よりも低い温度にし、上記Cu化合物層を安定させる工程と、
    上記第1はんだの融点以上の温度に加熱し、第1はんだを溶融させてはんだ付けを行う工程と、を有することを特徴とするはんだ付け方法。
  4. 上記Cu化合物層とはCu−Sn化合物層であることを特徴とする請求項1または請求項3に記載のはんだ付け方法。
  5. 上記Ni化合物層とはNi−Sn化合物層であり、上記Zn化合物層とはNi−Zn化合物層であることを特徴とする請求項2に記載のはんだ付け方法。
  6. 上記化合物層を固化・安定させる工程は、第2はんだの融点よりも低い温度にして実質的に第2はんだを凝固させることを特徴とする請求項1ないし5のいずれかに記載のはんだ付け方法。
  7. 上記実質的にZnを含有しない第2はんだとは、Sn−Bi系はんだまたはSn−In系はんだであることを特徴とする請求項1ないし6のいずれかに記載のはんだ付け方法。
  8. 上記Znを含有する第1はんだとは、Sn−Zn系はんだまたはSn−Zn−Bi系はんだであることを特徴とする請求項1ないし7のいずれかに記載のはんだ付け方法。
  9. 素子を基板にはんだ付けしてなる実装部品であって、
    上記素子の電極および基板の電極の少なくとも一方は、Cu電極、Ni/Au電極、Ni/Ag電極、またはCu/Ag電極よりなり、
    請求項1ないし8のいずれかに記載のはんだ付け方法を用いて上記素子の電極と基板の電極とをはんだ付けしたことを特徴とする実装部品。
JP2003388654A 2003-11-19 2003-11-19 はんだ付け方法およびこのはんだ付け方法を用いた実装物品 Pending JP2005144522A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003388654A JP2005144522A (ja) 2003-11-19 2003-11-19 はんだ付け方法およびこのはんだ付け方法を用いた実装物品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003388654A JP2005144522A (ja) 2003-11-19 2003-11-19 はんだ付け方法およびこのはんだ付け方法を用いた実装物品

Publications (1)

Publication Number Publication Date
JP2005144522A true JP2005144522A (ja) 2005-06-09

Family

ID=34695619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003388654A Pending JP2005144522A (ja) 2003-11-19 2003-11-19 はんだ付け方法およびこのはんだ付け方法を用いた実装物品

Country Status (1)

Country Link
JP (1) JP2005144522A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023277B2 (en) 2006-03-02 2011-09-20 Panasonic Corporation Electronic component integrated module
JP2011216813A (ja) * 2010-04-02 2011-10-27 Fujitsu Ltd はんだ接合方法、半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8023277B2 (en) 2006-03-02 2011-09-20 Panasonic Corporation Electronic component integrated module
JP2011216813A (ja) * 2010-04-02 2011-10-27 Fujitsu Ltd はんだ接合方法、半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP5045673B2 (ja) 機能部品用リッドとその製造方法
EP2017031B1 (en) Solder paste
WO2010122764A1 (ja) はんだ材料および電子部品接合体
JP5278616B2 (ja) Bi−Sn系高温はんだ合金
KR102156373B1 (ko) 솔더 페이스트
JP2007203373A (ja) 無鉛はんだ合金
JP2008098212A (ja) 電子装置およびその製造方法
JP5041102B2 (ja) 鉛フリーはんだ合金、接合用部材及びその製造法、並びに電子部品
WO2013132942A1 (ja) 接合方法、接合構造体およびその製造方法
JP2003234433A (ja) 半導体装置、半導体装置の実装方法、ならびに実装体およびその製造方法
WO2008056676A1 (fr) Pâte à braser sans plomb, carte de circuit électronique utilisant cette pâte à braser sans plomb, et procédé de fabrication de carte de circuit électronique
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
JP4959539B2 (ja) 積層はんだ材およびそれを用いたはんだ付方法ならびにはんだ接合部
JP2005340275A (ja) 電子部品接合体、その製造方法、およびそれを含む電子装置
JP5724088B2 (ja) 金属フィラー及びこれを含む鉛フリーはんだ
JP2002120086A (ja) 無鉛はんだ及びその製造方法
JP2005072173A (ja) 電子部品およびソルダペースト
JP2002185130A (ja) 電子回路装置及び電子部品
JP2005144522A (ja) はんだ付け方法およびこのはんだ付け方法を用いた実装物品
JP2000015479A (ja) はんだ合金及び電子部品の実装方法
JP2005297011A (ja) ソルダーペーストおよび半田付け物品
JP4071049B2 (ja) 鉛フリー半田ペースト
JP2008093701A (ja) はんだ合金
JP2004095907A (ja) ハンダ接合構造およびハンダペースト
JP2006000909A (ja) はんだ材料および該はんだ材料を用いてはんだ付けされた電子部品