JP2007183928A - フラッシュメモリカードの形成方法とその構造 - Google Patents

フラッシュメモリカードの形成方法とその構造 Download PDF

Info

Publication number
JP2007183928A
JP2007183928A JP2006317096A JP2006317096A JP2007183928A JP 2007183928 A JP2007183928 A JP 2007183928A JP 2006317096 A JP2006317096 A JP 2006317096A JP 2006317096 A JP2006317096 A JP 2006317096A JP 2007183928 A JP2007183928 A JP 2007183928A
Authority
JP
Japan
Prior art keywords
memory card
flash memory
molding material
module substrate
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006317096A
Other languages
English (en)
Inventor
En-Min Jow
恩民 卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jow En Min
Original Assignee
Jow En Min
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW095121679A external-priority patent/TW200727176A/zh
Application filed by Jow En Min filed Critical Jow En Min
Publication of JP2007183928A publication Critical patent/JP2007183928A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

【課題】フラッシュメモリカードの形成方法とその構造を提供する。
【解決手段】本発明のフラッシュメモリカードの形成方法とその構造は、基板上に、複数の独立したメモリカードモジュール基板を排列し、複数の連接段により基板と接続し、チップを適当な位置に配置し、成形材料を鋳造した後、成形材料はそれぞれ、チップとメモリカードモジュール基板の上表面を被覆し、メモリカードモジュールの下表面を露出し、成形材料は、上金型と支承基板により鋳造工程を実行して直接面取り外形を塑成し、その後、パンチと研磨、面取りにより、複数のパンチにより生成された連接段凸起を滑らかにして、製品のぎざぎざをなくし、且つ、コストを減少させる。
【選択図】図１０Ｃ

Description

本発明は、半導体パッケージ構造に関するものであって、特に、フラッシュメモリカードの形成方法とその構造に関するものである。
マイクロＳＤメモリカード（ｍｉｃｒｏ Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ Ｍｅｍｏｒｙ Ｃａｒｄ，ｍｉｃｒｏ ＳＤ Ｃａｒｄ）は、小型の携帯可能なデータ保存装置であり、パソコン、携帯電話、デジタルカメラ等、各種異なる電子装置に用いることができる。公知のマイクロＳＤメモリカードの個片化工程は、モールディング（ｍｏｌｄｉｎｇ）後の複数の成形材料を単体の成形材料に切断する。図１Ａ、及び、図１Ｂは、それぞれ、マイクロＳＤメモリカードの正面図と背面図である。マイクロＳＤメモリカード１００の形状は多辺で、且つ、一側に突起と凹部の形状１０２を有する。
図２は、公知の単一のマイクロＳＤメモリカードの形成方法を示す正面図で、基板１１０上に複数の単一のマイクロＳＤメモリカードモジュール基板１２０を配列し、チップ（図示しない）を適当な位置に配置した後、成形材料１３０により、単体のマイクロＳＤメモリカードモジュール基板１２０を含む基板１１０表面全体を被覆し、成形材料１３０の硬化後、ウォータージェット（ｗａｔｅｒ ｊｅｔ）、或いは、レーザー切断（ｌａｓｅｒ ｃｕｔｔｉｎｇ）（図示しない）により、複数の成形材料を精確に、図１Ａで示されるような単体のマイクロＳＤメモリカードに個片化する。しかし、レーザー切断、及び、ウォータージェットは高価な設備であり、ウォータージェット設備においては、更に、研磨剤（ａｂｒａｓｉｖｅ）を別途に購買しなければならない。また、ウォータージェット、或いは、レーザー切断の方式で行う個片化工程は、精確な校正、緩慢な個片化には非常に時間がかかり、生産率も低い。また、個片化面が粗雑で、尺寸が制御しにくく、使用時の抜き挿しが容易でないという問題が生じる。
図８Ａ〜図８Ｃは、公知の個片化技術による単一のマイクロＳＤメモリカード１００を個片化した側面と上視図である。図８Ａで示されるように、マイクロＳＤメモリカードモジュール基板１２０は、マイクロＳＤメモリカード１００の側面に露出し、マイクロＳＤメモリカードモジュール基板１２０上の金属配線１２２が露出して外に突出し、差込や抜き出し後に、金属屑による汚染や接触不良を起こしやすい。ソルダーマスク（ｓｏｌｄｅｒ ｍａｓｋ）の辺縁に穴を開け、エッチバック（ｅｔｃｈ ｂａｃｋ）方式により金属配線をエッチング除去し、更に、公知の形成工程を実行するという解決方法がある。しかし、図８Ｂと図８Ｃで示されるように、個片化が完成した単一のマイクロＳＤメモリカード１００は面取り工程後、斜角箇所は、相同の方式でマイクロＳＤメモリカードモジュール基板１２０上の金属配線１２２が露出して外に突出する問題を解決できない。
製品の個片化における端のぎざぎざを生じないようにするため、高価な設備の使用、低生産率、高コストの欠点がある。よって、いかにしてこの問題を克服するかが重要な課題である。
本発明は、フラッシュメモリカードの形成方法とその構造を提供し、基板上に複数の独立したメモリカードモジュール基板、及び、複数の連接段を設計することにより、この基板が鋳造工程時、メモリカードモジュール基板上に成形材料を注入するだけであり、成形材料の浪費を防止し、成形材料のコストを減少させることを目的とする。
本発明は、フラッシュメモリカードの形成方法とその構造を提供し、基板上に、複数の独立したメモリカードモジュール基板、及び、複数の連接段を設計することにより、基板上で鋳造を実行する時、メモリカードモジュール基板上に成形材料を注入するだけであり、成形材料の被覆面積は、メモリカードモジュール基板の面積より大きく、故に、尺寸精良の特殊形状を設計し、且つ、製造工程が安定して、大範囲の個片化後の辺修正を不要にすることをもう一つの目的とする。
本発明は、フラッシュメモリカードの形成方法とその構造を提供し、パンチ方式により、基板上の連接段を分割し、基板とメモリカード成形材料を直接分離し、ウォータージェット、或いは、レーザー切断等の高価な個片化装置を使用しなくても、個片化工程を実行することができ、生産設備コストを減少させ、生産率を向上することを目的とする。
本発明は、フラッシュメモリカードの形成方法とその構造を提供し、パンチ装置（プレスカッティング）により、成形材料の個片化工程を実行し、パンチ装置による切断速度は公知のレーザー切断、或いは、ウォータージェット切断より速く、生産率を向上することを目的とする。
本発明は、フラッシュメモリカードの形成方法とその構造を提供し、基板上の連接段の設計により、パンチ工程時に成形材料に接近しすぎて成形材料が剥落したり、断裂したりするのを防止し、歩留まりを向上させることを目的とする。
本発明は、フラッシュメモリカードの形成方法とその構造を提供し、鋸歯ツール、チップ個片化装置のダイシング、或いは、高速回転のプリント回路板成形のルータを利用して、成形材料がパンチ個片化後に生じる端のぎざぎざを磨削して、製品の端を滑らかにすることを目的とする。
本発明は、フラッシュメモリカードの形成方法とその構造を提供し、成形材料は、直接、面取り化標準外形を塑成して、面取り工程を簡潔にし、且つ、成形材料の被覆面積は、メモリカードモジュール基板の面積より大きく、故に、メモリカードモジュール基板上の金属配線は、側面で露出して、その後の使用時に、金属屑（ｄｕｓｔ）により汚染、或いは、接触不良を起こすのを防止することを目的とする。
上述の目的によると、本発明の一実施例は、フラッシュメモリカードの形成方法を提供し、基板上に複数のメモリカードモジュール基板を配列し、複数の連接段により基板と接続するメモリカードモジュール基板を提供する工程と、成形材料によりそれぞれメモリカードモジュール基板を被覆し、一部の連接段を露出する工程と、連接段を分割して、複数のメモリカード成形材料を形成する工程と、メモリカード成形材料横の突出した連接段を円滑化する工程と、からなる。
本発明のもう一つの実施例は、フラッシュメモリカードのパッケージ構造を提供し、複数のメモリカードモジュール基板を有し、且つ、各メモリカードモジュール基板は複数の連接段により接続する基板と、メモリカードモジュール基板を被覆し、一部の連接段を露出する成形材料と、からなる。
本発明のもう一つの実施例は、フラッシュメモリカードのパッケージ構造を提供し、複数の連接段を有し、基板と接続するメモリカードモジュール基板と、メモリカードモジュール基板を被覆し、連接段を露出する成形材料と、からなる。
本発明のフラッシュメモリカードは、連接段と成形材料間に緩衝空間を有することにより、パンチが成形材料に接近しすぎて、成形材料が剥落、或いは、成形材料が断裂するのを防止し、よって、成形材料の歩留まりが向上する。また、鋳造工程時、基板全体を完全に被覆する必要がなく、メモリカードモジュール基板上で鋳造工程を実行するだけでよいので、成形材料のコストが節約できる。更に、パンチ装置はレーザー機器やウォータージェット機器よりはるかに安価であり、生産率も向上し、生産コストも減少させることができる。
好ましい実施例により、本発明の実施例のフラッシュメモリカードの形成方法とその構造を説明する。
まず、図３Ａは、本発明の一実施例による基板設計を示す図である。図で示されるように、本実施例中、基板１０上に複数のメモリカードモジュール基板２０を配列し、且つ、複数の連接段２２と基板１０を連接する。連接段２２の間は、基板１０の中空領域である。図３Ｂは、本発明の成形材料（ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）３０、例えば、エポキシ材料により、各メモリカードモジュール基板２０と連接段２２を被覆すると共に、一部の連接段２２を露出し、成形材料３０の幾何外形はメモリカードモジュール基板２０と相似しているが、メモリカードモジュール基板２０の尺寸より大きい。この他、鋳造工程時にゲルが溢れるのを防止するため、モールド表面（図示しない）にテープを貼り、基板１０、メモリカードモジュール基板２０と注入ツール（図示しない）を完全に緊貼して溢れないようにする。続いて、個片化（ｓｉｎｇｕｌａｔｉｏｎ）工程を実行し、パンチ装置（ｐｕｎｃｈ ｄｅｖｉｃｅ）、例えば、プレスカッティングにより、複数の連接段２２を分割し、複数の独立したメモリカードモジュールパッケージ体を形成する。
図３Ｃは、本実施例の個片化後のメモリカードを示す図である。パンチ工程中、パンチがメモリカードパッケージ体に接近しすぎて、成形材料３０が剥落したり、成形材料が断裂したりするのを防止するため、パンチの距離は、メモリカードパッケージ体と若干距離があり、よって、パンチを経て個片化後のメモリカード成形材料横は凸起を有し、ＡＡ’線の側視図が図３Ｄで示されるように、これは、基板１０上の元の連接段２２の部分である。引き続き、図３Ｃを参照すると、本発明のフラッシュメモリカードパッケージ構造は、複数の連接段２２を有し、基板（図示しない）と接続するメモリカードモジュール基板２０と、メモリカードモジュール基板２０と連接段２２を被覆する成形材料３０と、からなる。一部の連接段２２は成形材料３０外に露出する。
続いて、図４Ａは、本発明の実施例による円滑化工程を示す図である。鋸歯ツール（ｓａｗ−ｔｏｏｔｈ）４０により、メモリカード成形材料横の連接段２２の凸起を磨いて滑らかにする。一実施例中、細部の研磨（ｇｒｉｎｄ、ｐｏｌｉｓｈ）は、異なる研磨ツールにより、若干の段階に分けて実行する。例えば、円滑化初期段階で、パンチ個片化により形成された連接段２２の凸起を快速に除去したい場合、粗い顆粒、或いは、ツールで凸起を研磨する。図４Ｂで示されるように、凸起がほとんど消失する時、小さい顆粒、或いは、ツールにより、メモリカード成形材料の辺縁を円滑化する。図４Ｃで示されるように、端のぎざぎざが滑らかになった後、面取り（ｃｈａｍｆｅｒ）工程を実行し、メモリカード成形材料を標準外形にする。面取りは段階的に実行できる。円滑化工程を経て、パンチ個片化後のメモリカード成形材料の尺寸は、円滑化工程でぎざぎざが除去されて、図４Ｄで示されるように、国際基準尺寸になる。注意すべきことは、円滑化過程中で使用するツールは、鋸歯に限定されず、チップ個片化装置のダイシング（ｄｉｃｉｎｇ）により、成形材料と間隔が小さい辺の凸起を磨くか、或いは、高速回転のプリント回路板ルーターにより、パンチ個片化後に形成される凸起を研磨してぎざぎざをなくす。
図５は、本発明の実施例によるフローチャートである。同時に、図３Ｂと図５を参照すると、複数のメモリカードモジュール基板２０を有する基板１０を提供し、メモリカードモジュール基板２０は複数の連接段２２により基板１０と連接し、メモリカードモジュール基板２０の適当な位置にチップを固定する（工程１０）。その後、成形材料３０により、メモリカードモジュール基板を被覆すると共に（工程２０）、一部の連接段２２を露出する。形成工程完成後、成形材料３０の硬化を待って、複数のメモリカードパッケージ体を個片化する（工程３０）。その後、円滑化工程により、辺縁の連接段を円滑化し（工程４０）、円滑化は、研磨と面取りを含む。
図６は、本発明の異なる実施例による基板１０上の複数の連接段２２’を設置した分布を説明した図である。これらの連接段２２’は複数のメモリカードモジュール基板２０を連接するのに用いられる。故に、連接段２２’は基板１０上の位置、形状、大きさはこの二実施例で示されるものに限定されない。連接段２２’はメモリカードモジュール基板２０の基板１０上の異なる配列方式に基づいて、異なる位置、形状、大小の変化を有し、多辺形、棒状、円形、或いは、弧度を有する形状である。
図７は、フラッシュメモリＳＩＭカードの構造を示す図であり、本実施例中、フラッシュメモリＳＩＭカードの成形材料３０の被覆面積はメモリカードモジュール基板２０より大きく、且つ、フラッシュメモリＳＩＭカードの背面のメモリカードモジュール基板２０上に、ゴールドフィンガー２４を設置する。本発明中、マイクロＳＤメモリカード、或いは、マイクロＳＤメモリカードパッケージに応用できるが、この限りではなく、本発明は各フラッシュメモリカードのパッケージに応用できる。
図９と図３Ｂを参照すると、まず、複数のメモリカードモジュール基板２０を有する基板１０を提供し、メモリカードモジュール基板２０は、複数の連接段２２により基板と接続し、チップ（図示しない）をメモリカードモジュール基板２０上の適当な位置に固定する（工程１０）と共に、チップを、各メモリカードモジュール基板２０と電気的に接続する（工程１２）。その後、上金型基板と支承基板により、鋳造工程を実行して、成形材料がそれぞれ、チップとメモリカードモジュール基板２０の上表面を被覆し、メモリカードモジュール基板２０の下表面と一部の連接段２２を露出する（工程２２）。成形材料は、直接、面取り標準外形を塑成する。成形材料の硬化後、パンチを施して、複数のメモリカード成形材料を形成する（工程３０）。その後、円滑化ツールにより、メモリカード成形材料横の突出した連接段２２を円滑化する（工程４０）。円滑化は、メモリカード成形材料横の突出した連接段２２を研磨する工程を含む。成形材料は、直接面取り標準外形を塑成するので、故に、本実施例中、各メモリカード成形材料に対し、面取りの処理を施す必要はない。
図１０Ａ〜図１０Ｃを参照すると、本実施例中、上金型基板６０と支承基板６２により鋳造工程を実行し、成形材料３０を形成する。上金型基板６０は、鋳造孔６４を有し、成形材料３０は、鋳造孔６４から注入形成される。支承基板６２は、支承功能を提供するもので、承接プラットホームやベースにより代替することもできる。成形材料３０は、それぞれ、チップ５０とメモリカードモジュール基板２０の上表面を被覆すると共に、メモリカードモジュール基板２０の下表面と一部の連接段（図示しない）を露出する。本実施例中、図１０Ｂで示されるように、成形材料３０の面取り標準外形は、上金型基板６０により塑形される。しかし、本発明はこれに制限されず、成形材料３０の面取り標準外形は、図１０Ａで示されるように、支承基板６２によりその形状を変更して塑形を加えることもできる。
継続して図１０Ｃを参照すると、図１０Ｃは図３Ｃ中のＢＢ’に沿った断面図である。本実施例の構造中、少なくとも一つのチップ５０をメモリカードモジュール基板２０上に設置し、チップ５０は、金属ボンディングワイヤかその他の方式でメモリカードモジュール基板２０と電気的に接続される。成形材料３０は、チップ５０とメモリカードモジュール基板２０の上表面を被覆し、メモリカードモジュール基板２０の下表面を露出する。成形材料３０は、直接面取り標準外形を塑成する。また、成形材料３０が連接段（図示されない）を被覆するかどうかは必要に応じて変化できる。メモリカードモジュール基板２０の下表面は、ゴールドフィンガー（図示しない）を有する。
上述によると、本発明の特徴は、基板上に数個のメモリカードモジュールを排列すると共に、数個の連接段により、基板、及び、メモリカードモジュール基板を接続する。パンチ方式により、連接段を分割し、形成された複数のメモリカード成形材料を分離する。連接段と成形材料間に緩衝空間を有することにより、パンチが成形材料に接近しすぎて、成形材料が剥落、或いは、成形材料が断裂するのを防止し、よって、成形材料の歩留まりが向上する。また、鋳造工程時、基板全体を完全に被覆する必要がなく、メモリカードモジュール基板上で鋳造工程を実行するだけでよいので、成形材料のコストが節約できる。更に、パンチ装置はレーザー機器やウォータージェット機器よりはるかに安価であり、生産率も向上し、生産コストも減少させることができる。
上述を総合すると、本発明の一実施例は、基板に複数のメモリカードモジュール基板、及び、複数の連接段を設計し、基板上での鋳造工程時、メモリカードモジュール基板上で成形材料を注入するだけであり、成形材料の浪費を防止し、成形材料のコストを減少させる。成形材料の被覆面積はメモリカードモジュール基板の面積より大きく、故に、尺寸精良の特殊形状を設計し、且つ、製造工程が安定し、大範囲の個片化後の辺の修正が不要である。パンチ方式で基板上の連接段を分割し、基板とメモリカード成形材料を直接分離する。例えば、ウォータージェット、或いは、レーザー切断等の高価な個片化装置を使用しなくても、個片化工程を実行することができ、生産設備コストを減少させる。パンチ装置（プレスカッティング）により、成形材料の個片化工程を実行し、パンチ装置による切断速度は公知のレーザー切断、或いは、ウォータージェット切断より速く、生産率を向上する。本発明の基板上の連接段の設計は、パンチが成形材料に接近しすぎて、成形材料が剥落したり、断裂したりするのを防止し、成形材料の歩留まりを大幅に上昇させる。鋸歯ツール、チップ個片化装置のダイシング、或いは、高速回転のプリント回路板成形のルータを利用して、成形材料がパンチ個片化後に生じる端のぎざぎざを磨削して、製品の端を滑らかにする。本発明の成形材料は、直接面取り標準外形を塑成し、面取り工程を簡潔にし、且つ、成形材料の被覆面積は、メモリカードモジュール基板の面積より大きいので、基板側面の金属配線を被覆し、故に、メモリカードモジュール基板上の金属配線が側面で露出して使用時に金属屑により汚染、或いは、接触不良を生じるのを防止する。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
マイクロＳＤメモリカードモジュールの正面図である。 マイクロＳＤメモリカードモジュールの背面図である。 公知のウォータージェット、或いは、レーザー切断を示した説明図である。 本発明の一実施例の基板設計を示す図である。 本発明の一実施例を示す図である。 本発明の一実施例を示す図である。 図３CのＡＡ‘断面を示す図である。 本発明の実施例による円滑化工程を示した図である。 本発明の実施例によるフローチャートである。 本発明の異なる実施例を示した説明図である。 本発明の異なる実施例を示した説明図である。 公知のマイクロＳＤメモリカードの側視図と上視図である。 本発明の実施例によるフローチャートである。 それぞれ、本発明の異なる実施例を説明した図である。
符号の説明
１００ マイクロＳＤメモリカード
１０２ 突起と凹部の形状
１１０ 基板
１２０ マイクロＳＤメモリカードモジュール基板
１３０ 成形材料
１０ 基板
２０ メモリカードモジュール基板
２２ 連接段
２２’連接段
２４ ゴールドフィンガー
３０ 成形材料
４０ 鋸歯ツール
５０ チップ
６０ 上金型基板
６２ 支承基板
６４ 鋳造孔

Claims (33)

  1. フラッシュメモリカードの形成方法であって、
    複数のメモリカードモジュール基板を有し、前記メモリカードモジュール基板は、複数の連接段により接続する基板を提供する工程と、
    成形材料により、前記メモリカードモジュール基板を被覆すると共に、一部の前記連接段を露出する工程と、
    前記連接段を分割して、複数のメモリカード成形材料を形成する工程と、
    前記メモリカード成形材料横の突出した前記連接段を円滑化する工程と、
    からなることを特徴とするフラッシュメモリカードの形成方法。
  2. 前記成形材料はエポキシ樹脂からなることを特徴とする請求項１に記載のフラッシュメモリカードの形成方法。
  3. 前記分割する工程はパンチ装置を利用し、前記複数の連接段を分割することを特徴とする請求項１に記載のフラッシュメモリカードの形成方法。
  4. 前記円滑化工程は鋸歯ツールを利用し、前記の各メモリカード成形材料横の突出した前記連接段を除去することを特徴とする請求項１に記載のフラッシュメモリカードの形成方法。
  5. 前記円滑化工程はチップ個片化装置のダイシングにより、前記の各メモリカード成形材料横の突出した前記連接段を研磨することを特徴とする請求項１に記載のフラッシュメモリカードの形成方法。
  6. 前記円滑化工程はルーターの高速回転を利用して、前記の各メモリカード成形材料横の突出した前記連接段を個片化することを特徴とする請求項１に記載のフラッシュメモリカードの形成方法。
  7. 前記連接段は、多辺形、長方形、円形、或いは、弧度を有する形状であることを特徴とする請求項１に記載のフラッシュメモリカードの形成方法。
  8. 更に、上金型と支承基板を使用し、鋳造工程を実行して、成形材料料を形成することを特徴とする請求項１に記載のフラッシュメモリカードの形成方法。
  9. 前記成形材料は、直接、面取り標準外形に塑成することを特徴とする請求項８に記載のフラッシュメモリカードの形成方法。
  10. 前記メモリカードモジュール基板の下表面は、ゴールドフィンガーを有することを特徴とする請求項１に記載のフラッシュメモリカードの形成方法。
  11. 更に、チップを前記メモリカードモジュール基板上に固定し、前記チップは前記メモリカードモジュール基板と電気的に接続することを特徴とする請求項１に記載のフラッシュメモリカードの形成方法。
  12. 前記成形材料は、それぞれ、前記メモリカードモジュール基板の上表面を被覆し、前記メモリカードモジュール基板の下表面と一部の連接段を露出することを特徴とする請求項１に記載のフラッシュメモリカードの形成方法。
  13. フラッシュメモリカードのパッケージ構造であって、
    複数のメモリカードモジュール基板を有し、且つ、各メモリカードモジュール基板は複数の連接段により接続する基板と、
    メモリカードモジュール基板を被覆し、一部の連接段を露出する成形材料と、
    からなることを特徴とするフラッシュメモリカードのパッケージ構造。
  14. 前記成形材料はエポキシ樹脂から構成されることを特徴とする請求項１３に記載のフラッシュメモリカードのパッケージ構造。
  15. 前記連接段は、多辺形、長方形、円形、或いは、弧度を有する形状であることを特徴とする請求項１３に記載のフラッシュメモリカードのパッケージ構造。
  16. 前記メモリカードモジュール基板は、更に、前記メモリカードと電気的に接続するチップを有することを特徴とする請求項１３に記載のフラッシュメモリカードのパッケージ構造。
  17. 前記成形材料が前記メモリカードモジュール基板を被覆する被覆面の面積は、任意の前記メモリカードモジュール基板の面積より大きいことを特徴とする請求項１３に記載のフラッシュメモリカードのパッケージ構造。
  18. 前記成形材料は、上金型基板と支承基板により鋳造工程を実行して形成されることを特徴とする請求項１３に記載のフラッシュメモリカードのパッケージ構造。
  19. 前記成形材料は、直接、面取り標準外形に塑成することを特徴とする請求項１８に記載のフラッシュメモリカードのパッケージ構造。
  20. 前記メモリカードモジュール基板の下表面は、ゴールドフィンガーを有することを特徴とする請求項１３に記載のフラッシュメモリカードのパッケージ構造。
  21. 前記成形材料は、チップ、前記メモリカードモジュール基板の上表面を被覆し、前記メモリカードモジュール基板の下表面と一部の連接段を露出することを特徴とする請求項１３に記載のフラッシュメモリカードのパッケージ構造。
  22. フラッシュメモリカードのパッケージ構造であって、
    複数の連接段により、基板と接続するメモリカードモジュール基板と、
    前記メモリカードモジュール基板と連接段を被覆する成形材料と、
    からなることを特徴とするフラッシュメモリカードのパッケージ構造。
  23. 前記一部の連接段は前記成形材料外に露出することを特徴とする請求項２２に記載のフラッシュメモリカードのパッケージ構造。
  24. 前記成形材料はエポキシ樹脂から構成されることを特徴とする請求項２２に記載のフラッシュメモリカードのパッケージ構造。
  25. 前記連接段は、多辺形、長方形、円形、或いは、弧度を有する形状であることを特徴とする請求項２２に記載のフラッシュメモリカードのパッケージ構造。
  26. 前記メモリカードモジュール基板は、更に、チップをその上に固定していることを特徴とする請求項２２に記載のフラッシュメモリカードのパッケージ構造。
  27. 前記成形材料が前記メモリカードモジュール基板を被覆する被覆面の面積は、任意の前記メモリカードモジュール基板の面積より大きいことを特徴とする請求項２２に記載のフラッシュメモリカードのパッケージ構造。
  28. 前記成形材料は、上金型基板と支承基板により鋳造工程を実行して形成されることを特徴とする請求項２２に記載のフラッシュメモリカードのパッケージ構造。
  29. 前記成形材料は、直接、面取り標準外形に塑成することを特徴とする請求項２８に記載のフラッシュメモリカードのパッケージ構造。
  30. 前記メモリカードモジュール基板の下表面は、ゴールドフィンガーを有することを特徴とする請求項２２に記載のフラッシュメモリカードのパッケージ構造。
  31. 前記一部の連接段は前記成形材料外に露出することを特徴とする請求項２２に記載のフラッシュメモリカードのパッケージ構造。
  32. 更に、前記メモリカードモジュール基板上に、電気的に接続するチップを有することを特徴とする請求項２２に記載のフラッシュメモリカードのパッケージ構造。
  33. 前記成形材料は、チップ、前記カードモジュール基板の上表面、前記連接段を被覆し、前記メモリカードモジュールの下表面を露出することを特徴とする請求項２２に記載のフラッシュメモリカードのパッケージ構造。
JP2006317096A 2006-01-05 2006-11-24 フラッシュメモリカードの形成方法とその構造 Pending JP2007183928A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW95100500 2006-01-05
TW095121679A TW200727176A (en) 2006-01-05 2006-06-16 Package method for flash memory card and structure thereof
TW095135543A TW200727177A (en) 2006-01-05 2006-09-26 Package method for flash memory card and structure thereof

Publications (1)

Publication Number Publication Date
JP2007183928A true JP2007183928A (ja) 2007-07-19

Family

ID=38223372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006317096A Pending JP2007183928A (ja) 2006-01-05 2006-11-24 フラッシュメモリカードの形成方法とその構造

Country Status (3)

Country Link
US (1) US20070152071A1 (ja)
JP (1) JP2007183928A (ja)
KR (1) KR20070073583A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007293800A (ja) * 2006-03-31 2007-11-08 Toshiba Corp 半導体装置とそれを用いたメモリカード
JP2008310400A (ja) * 2007-06-12 2008-12-25 Disco Abrasive Syst Ltd メモリカードの製造方法
JP2010539583A (ja) * 2007-09-14 2010-12-16 ハンミ セミコンダクター カンパニー リミテッド メモリーカード加工装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011104510A1 (de) * 2011-06-17 2012-12-20 Giesecke & Devrient Gmbh Verfahren zur Herstellung eines Datenträgers
TWI451535B (zh) * 2012-02-22 2014-09-01 Advanced Semiconductor Eng 不規則形狀之封裝結構及其製造方法
CN102543909B (zh) * 2012-03-01 2016-08-17 日月光半导体制造股份有限公司 不规则形状的封装结构及其制造方法
USD730907S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730910S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD730908S1 (en) * 2014-05-02 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD727912S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD730909S1 (en) * 2014-06-27 2015-06-02 Samsung Electronics Co., Ltd. Memory card
USD729251S1 (en) * 2014-06-27 2015-05-12 Samsung Electronics Co., Ltd. Memory card
USD727913S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD727911S1 (en) * 2014-06-27 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD736214S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736215S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD736212S1 (en) * 2014-07-01 2015-08-11 Samsung Electronics Co., Ltd. Memory card
USD727910S1 (en) * 2014-07-02 2015-04-28 Samsung Electronics Co., Ltd. Memory card
USD773466S1 (en) * 2015-08-20 2016-12-06 Isaac S. Daniel Combined secure digital memory and subscriber identity module
USD798868S1 (en) * 2015-08-20 2017-10-03 Isaac S. Daniel Combined subscriber identification module and storage card
USD783621S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card
USD783622S1 (en) * 2015-08-25 2017-04-11 Samsung Electronics Co., Ltd. Memory card

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488620B2 (en) * 2005-12-29 2009-02-10 Sandisk Corporation Method of fabricating leadframe based flash memory cards including singulation by straight line cuts

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007293800A (ja) * 2006-03-31 2007-11-08 Toshiba Corp 半導体装置とそれを用いたメモリカード
JP2008310400A (ja) * 2007-06-12 2008-12-25 Disco Abrasive Syst Ltd メモリカードの製造方法
JP2010539583A (ja) * 2007-09-14 2010-12-16 ハンミ セミコンダクター カンパニー リミテッド メモリーカード加工装置

Also Published As

Publication number Publication date
KR20070073583A (ko) 2007-07-10
US20070152071A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
JP2007183928A (ja) フラッシュメモリカードの形成方法とその構造
US7488620B2 (en) Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
JP2006286968A (ja) 半導体装置の製造方法
JP2003174345A (ja) 表面弾性波フィルターパッケージ製造方法
JP2005005380A (ja) 半導体装置の製造方法
JP2006332078A (ja) 半導体チップの製造方法
CN101752273A (zh) 半导体器件的制造方法
JP2007258590A (ja) パッケージ基板の分割方法
JP2007116141A (ja) Ｗｌｐのパッケージ分離方法
KR102631711B1 (ko) 웨이퍼의 가공 방법
JP2017107984A (ja) ウエーハの加工方法
JP6482454B2 (ja) 電子部品の製造方法ならびに電子部品製造装置
CN112185827A (zh) 芯片晶圆、芯片封装结构及封装方法
JP2007183899A (ja) マイクロｓｄメモリカードの形成方法
US20070164120A1 (en) Forming method of Micro SD card
JP2008016606A (ja) 半導体装置及びその製造方法
JP2018060882A (ja) パッケージ基板の加工方法
JP2005166807A (ja) 半導体素子の製造方法および基板の個片化方法
JP2009182100A (ja) バンプが形成されたウェーハを処理するウェーハ処理方法
JP2007005366A (ja) 半導体装置の製造方法
JP2007227726A (ja) 集合基板加工方法
JP6558541B2 (ja) ウエーハの加工方法
JP7378890B2 (ja) 目立てボード及び切削ブレードの目立て方法
CN101008988A (zh) 快闪记忆卡的封装方法及其结构
TWM312752U (en) Package structure of flash memory card

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100302