TWI451535B - 不規則形狀之封裝結構及其製造方法 - Google Patents

不規則形狀之封裝結構及其製造方法 Download PDF

Info

Publication number
TWI451535B
TWI451535B TW101105875A TW101105875A TWI451535B TW I451535 B TWI451535 B TW I451535B TW 101105875 A TW101105875 A TW 101105875A TW 101105875 A TW101105875 A TW 101105875A TW I451535 B TWI451535 B TW I451535B
Authority
TW
Taiwan
Prior art keywords
substrate
package structure
sealant
die
gap
Prior art date
Application number
TW101105875A
Other languages
English (en)
Other versions
TW201336023A (zh
Inventor
Ho Ming Tong
Chi Sheng Chung
Keng Tuan Chang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW101105875A priority Critical patent/TWI451535B/zh
Publication of TW201336023A publication Critical patent/TW201336023A/zh
Application granted granted Critical
Publication of TWI451535B publication Critical patent/TWI451535B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

不規則形狀之封裝結構及其製造方法
本發明係關於一種半導體封裝結構及其製造方法，詳言之，係關於一種不規則形狀之封裝結構及其製造方法。
習知半導體封裝結構之外觀形狀係，大多為立方體結構。因此，該習知半導體封裝結構在封裝完成後即無法再設置任何元件(例如被動元件或連接器)於其上，亦即其沒有多餘之可利用空間。此外，承載該習知半導體封裝結構之電路板之邊緣通常會有缺口，使得該習知半導體封裝結構無法對應該缺口而設置於電路板之邊緣，導致電路佈局受到限制。
因此，有必要提供一創新且富進步性的不規則形狀之封裝結構及其製造方法，以解決上述問題。
本發明提供一種不規則形狀之封裝結構，其包括一基板、一晶粒及一封膠。該基板具有一表面。該晶粒附著至該基板之該表面，且電性連接至該基板。該封膠位於該基板之該表面，且包覆該晶粒，該封膠具有至少一封膠缺口，其中該基板具有至少一外露部分，該至少一外露部分係未被該封膠所覆蓋且對應該至少一封膠缺口。如此，其他元件可置放於該封膠缺口，進而增加電路佈局之彈性。
本發明另提供一種不規則形狀之封裝結構，其包括一基板、一晶粒及一封膠。該基板具有一表面與一基板缺口。該晶粒附著至該基板之該表面，且電性連接至該基板。該封膠位於該基板之該表面，且包覆該晶粒，該封膠具有至少一封膠缺口，其中該基板缺口係對應該封膠缺口。如此，該封裝結構可對應於一位於電路板邊緣的缺口而設置，進而增加電路佈局之彈性。
本發明另提供一種不規則形狀之封裝結構之製造方法，其包括以下步驟：(a)提供一基板，該基板具有一表面；(b)附著至少一晶粒至該基板之該表面，其中該至少一晶粒係電性連接至該基板；(c)形成一封膠於該基板之該表面以包覆該至少一晶粒，其中該封膠具有至少一封膠開口；及(d)沿著複數條切割線切割該基板及該封膠，以形成複數個封裝結構，其中每一封裝結構之封膠具有至少一封膠缺口，該至少一封膠缺口係對應該至少一封膠開口。
參考圖1，繪示本發明不規則形狀之封裝結構之一實施例之示意圖。該不規則形狀之封裝結構1包括一基板11、一晶粒12及一封膠13。該基板11具有一表面111及至少一外露部分112。
該晶粒12係附著至該基板11之該表面111，且電性連接至該基板11。在本實施例中，該晶粒12係利用複數條銲線121電性連接至該基板11；然而在其他實施例中，該晶粒12係以覆晶方式電性連接至該基板11，亦即其係透過數個銲球電性連接於該基板11。
該封膠13係位於該基板11之該表面111，且包覆該晶粒12。該封膠13具有至少一封膠缺口131及一封膠上表面。該基板11之外露部分112係未被該封膠上表面所覆蓋且對應該至少一封膠缺口131。亦即，該基板11之外露部分112之表面係未被封膠13所覆蓋而被該封膠缺口131所顯露。換言之，該封膠13並未延伸至該基板11的外露部分112的表面的上方。
較佳地，該不規則形狀之封裝結構1更包括至少一連接器14及一線路層15，該連接器14係位於該基板11之該外露部分112，而該線路層15係位於該基板11上，且該線路層15之一部分被該封膠13所覆蓋，另一部分則被該封膠缺口131所顯露。該晶粒12及該連接器14係分別電性連接至該線路層15，使得該連接器14得以電性連接至該基板11及該晶粒12，如此，外部訊號即可藉由一與該連接器電性連接的軟性電路板(Flexible Print Circuit Board，FPCB)而傳送至該連接器14，進而為該晶粒12所接收。因此，該外露部分112係為可利用之空間而可再設置元件於其上。亦即，其他元件例如：被動元件、封裝結構或發光二極體(Light-Emitting Diode，LED)可置放於基板11之外露部分112之表面而與基板11電性連接，亦即設置於該封膠缺口131。
在本實施例中，該封膠缺口131係位於該封膠13之一角落，使得該封膠13以俯視觀之係為L形。
參考圖2，繪示本發明不規則形狀之封裝結構之另一實施例之示意圖。本實施例之封裝結構1a與圖1所示之封裝結構1大致相同，其不同處在於，在該封裝結構1a中，該 基板11更具有至少一基板缺口113，該至少一基板缺口113係對應該至少一封膠缺口131。亦即，以俯視觀之，該基板11之形狀係與該封膠13之形狀相同。因此，在本實施例中，該基板11具有複數個側面114，該封膠13具有複數個側面133，且該基板11之該等側面114係分別與該封膠13之該等側面133實質上共平面。
參考圖3，繪示圖2之封裝結構置放於第一種電路板之示意圖。該電路板2之一邊緣具有一電路板缺口21。該封裝結構1a置放於該電路板2時，僅需將該基板缺口113及該封膠缺口131對準該電路板缺口21即可。如此，可增加電路佈局之彈性。然而本發明並不侷限於此，例如該基板缺口113及該封膠缺口131亦可對準電路板上的貫孔，且該貫孔並非設置於電路板2之邊緣。
參考圖4，繪示圖2之封裝結構置放於第二種電路板之示意圖。該電路板2a之一邊緣不具有缺口，然而卻因為電路佈局之故而設置一電性元件22(例如：被動元件、封裝結構或連接器等)，該封裝結構1a置放於該電路板2時，僅需將該基板缺口113及該封膠缺口131對應該電性元件22設置即可。如此，可增加電路佈局之彈性，且增加該電路板2a所承載之電性元件22之數目。
參考圖5，繪示本發明不規則形狀之封裝結構之另一實施例之示意圖。本實施例之封裝結構1b與圖1所示之封裝結構1大致相同，其不同處在於，在該封裝結構1b中，該基板11具有四個外露部分112，分別位於該基板11之四角 落。同時，該封膠13具有四個封膠缺口131，分別位於該封膠13之四角落，且分別對應於基板11之該等外露部分112。因此，該封膠13以俯視觀之係為十字形，且於基板11之該等外露部分112可再置放四個連接器14或其他電性元件。
參考圖6，繪示本發明不規則形狀之封裝結構之另一實施例之示意圖。本實施例之封裝結構1c與圖2所示之封裝結構1a大致相同，其不同處在於，在該封裝結構1c中，該基板11具有四個基板缺口113，分別位於該基板11之四角落。同時，該封膠13具有四個封膠缺口131，分別位於該封膠13之四角落，且分別對應該等基板缺口113。因此，該封膠13及該基板11以俯視觀之皆為十字形。
參考圖7，繪示本發明不規則形狀之封裝結構之另一實施例之示意圖。本實施例之封裝結構1d與圖1所示之封裝結構1大致相同，其不同處在於，在該封裝結構1d中，該基板11具有一個外露部分112，位於該基板11之一側邊。同時，該封膠13具有一個封膠缺口131，位於該封膠13之一側邊，且對應該基板11之外露部分112。因此，該封膠13以俯視觀之係為ㄈ形，且可再置放一個連接器14或其他電性元件於該基板11之外露部分112。
參考圖8，繪示本發明不規則形狀之封裝結構之另一實施例之示意圖。本實施例之封裝結構1e與圖2所示之封裝結構1a大致相同，其不同處在於，在該封裝結構1e中，該基板11具有一個基板缺口113，位於該基板11之一側邊。 同時，該封膠13具有一個封膠缺口131，位於該封膠13之一側邊，且對應該基板缺口113。因此，該封膠13及該基板11以俯視觀之皆為ㄈ形。
參考圖9，繪示本發明不規則形狀之封裝結構之另一實施例之示意圖。本實施例之封裝結構1f與圖1所示之封裝結構1大致相同，其不同處在於，在該封裝結構1f中，該基板11具有二個外露部分112，分別位於該基板11之二角落。同時，該封膠13具有二個封膠缺口131，分別位於該封膠13之二角落，且分別對應該等外露部分112。因此，該封膠13以俯視觀之係為凸字形，且可再置放二個連接器14或其他電性元件於該基板11之外露部分112。
參考圖10，繪示本發明不規則形狀之封裝結構之另一實施例之示意圖。本實施例之封裝結構1g與圖2所示之封裝結構1a大致相同，其不同處在於，在該封裝結構1g中，該基板11具有二個基板缺口113，分別位於該基板11之二角落。同時，該封膠13具有二個封膠缺口131，分別位於該封膠13之二角落，且分別對應該等基板缺口113。因此，該封膠13及該基板11以俯視觀之皆為凸字形。
參考圖11，繪示本發明不規則形狀之封裝結構之另一實施例之示意圖。本實施例之封裝結構1h與圖1所示之封裝結構1大致相同，其不同處在於，在該封裝結構1h中，該基板11具有一個外露部分112，且該外露部分112係位於該基板11之中間。同時，該封膠13具有一個封膠缺口131，且該封膠缺口131係位於該封膠13之中間，且對應該基板 11之外露部分112。因此，該封膠13以俯視觀之係為回字形。一實施例中，一發光二極體(Light-Emitting Diode，LED)對應該封膠缺口131而設置於基板11，因此發光二極體的亮光可以透過該封膠缺口131而發散，較佳地，該封膠缺口131可以填充一透明膠以保護該發光二極體。
參考圖12至圖15，繪示本發明不規則形狀之封裝結構之製造方法之一實施例之示意圖。
參考圖12，提供一基板11。該基板11具有一表面111。接著，附著至少一晶粒12至該基板11之該表面111，其中該晶粒12係電性連接至該基板11。在本實施例中，該晶粒12係利用複數條銲線121電性連接至該基板11；然而在其他實施例中，該晶粒12係以覆晶方式電性連接至該基板11。
參考圖13，形成一封膠13於該基板11之該表面111以包覆該晶粒12。
參考圖14，移除部分該封膠13，以形成至少一封膠開口132，使得部分該基板11未被該封膠13所覆蓋而被該封膠開口132所顯露。較佳地，係利用雷射或刀具移除部分該封膠13。
參考圖15，沿著複數條切割線16切割該基板11及該封膠13，以形成複數個如圖1所示之封裝結構1。每一封裝結構1之封膠13具有至少一封膠缺口131，該封膠缺口131係對應該至封膠開口132。在本實施例中，部分該等切割線16係穿過該封膠開口132之一中間位置使得一個封膠開口132 被切割成複數個(例如：二個)封膠缺口131。
參考圖16至圖20，繪示本發明不規則形狀之封裝結構之製造方法之另一實施例之示意圖。
參考圖16，提供一基板11。該基板11具有一表面111及至少一基板貫穿孔115。
參考圖17，附著至少一晶粒12至該基板11之該表面111，其中該晶粒12係電性連接至該基板11。在本實施例中，該晶粒12係利用複數條銲線121電性連接至該基板11；然而在其他實施例中，該晶粒12係以覆晶方式電性連接至該基板11。
參考圖18，提供一下模具31。該下模具31具有至少一突柱32。接著，置放該基板11於該下模具31上，其中該至少一突柱32係穿設該至少一基板貫穿孔115。接著，設置一上模具33於該下模具31上，以形成至少一模穴34，其中該上模具33係接觸該至少一突柱32。亦即，該至少一突柱32的頂部係抵該上模具33。
參考圖19，充填一封膠13於該至少一模穴34，以形成該封膠13於該基板11之該表面111上且包覆該至少一晶粒12及該等銲線121。該封膠13具有至少一封膠開口134，該至少一封膠開口134係對應該至少一突柱32及該至少一基板貫穿孔115。亦即，該封膠開口134係因該封膠13圍繞該突柱32而形成。
參考圖20，移除該上模具33及該下模具31。接著，沿著複數條切割線16切割該基板11及該封膠13，以形成複數個 如圖2所示之封裝結構1a。每一封裝結構1a之封膠13具有至少一封膠缺口131，該封膠缺口131係對應該至封膠開口134。在本實施例中，部分該等切割線16係穿過該封膠開口134，使得一個封膠開口134被切割成複數個(例如：四個)封膠缺口131，較佳地，該等切割線16係穿過該封膠開口134之中間位置。
參考圖21至圖25，繪示本發明不規則形狀之封裝結構之製造方法之另一實施例之示意圖。
參考圖21，提供一基板11。該基板11具有一表面111及至少一基板貫穿孔116，較佳地，該至少一基板貫穿孔116係設置於基板邊緣。
參考圖22，附著至少一晶粒12至該基板11之該表面111，其中該晶粒12係電性連接至該基板11。在本實施例中，該晶粒12係利用複數條銲線121電性連接至該基板11；然而在其他實施例中，該晶粒12係以覆晶方式電性連接至該基板11。
參考圖23，提供一下模具31。該下模具31具有至少一突柱32。接著，置放該基板11於該下模具31上，其中該至少一突柱32係穿設該至少一基板貫穿孔116。接著，設置一上模具33於該下模具31上，以形成至少一模穴34，其中該上模具33係接觸該至少一突柱32。亦即，該至少一突柱32的上表面係與該上模具33接合。
參考圖24，充填一封膠13於該至少一模穴34，以形成該封膠13於該基板11之該表面111上且包覆該至少一晶粒12 及該等銲線121。該封膠13具有至少一封膠開口135，且該至少一封膠開口135係對應該至少一突柱32及該至少一基板貫穿孔116。亦即，該封膠開口135係因該封膠13圍繞該突柱32而形成。
參考圖25，移除該上模具33及該下模具31。接著，沿著複數條切割線16切割該基板11及該封膠13，以形成複數個如圖2所示之封裝結構1a。每一封裝結構1a之封膠13具有至少一封膠缺口131，該封膠缺口131係對應該至封膠開口134。在本實施例中，部分該等切割線16係穿過該至少一封膠開口135之一側邊位置使得一個封膠開口135被切割成一個封膠缺口131。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1‧‧‧本發明不規則形狀之封裝結構之一實施例
1a‧‧‧本發明不規則形狀之封裝結構之另一實施例
1b‧‧‧本發明不規則形狀之封裝結構之另一實施例
1c‧‧‧本發明不規則形狀之封裝結構之另一實施例
1d‧‧‧本發明不規則形狀之封裝結構之另一實施例
1e‧‧‧本發明不規則形狀之封裝結構之另一實施例
1f‧‧‧本發明不規則形狀之封裝結構之另一實施例
1g‧‧‧本發明不規則形狀之封裝結構之另一實施例
1h‧‧‧本發明不規則形狀之封裝結構之另一實施例
2‧‧‧電路板
2a‧‧‧電路板
11‧‧‧基板
12‧‧‧晶粒
13‧‧‧封膠
14‧‧‧連接器
15‧‧‧線路層
16‧‧‧切割線
21‧‧‧電路板缺口
22‧‧‧電性元件
31‧‧‧下模具
32‧‧‧突柱
33‧‧‧上模具
34‧‧‧模穴
111‧‧‧基板之表面
112‧‧‧外露部分
113‧‧‧基板缺口
114‧‧‧基板之側面
115‧‧‧基板貫穿孔
116‧‧‧基板貫穿孔
121‧‧‧銲線
131‧‧‧封膠缺口
132‧‧‧封膠開口
133‧‧‧封膠之側面
134‧‧‧封膠開口
135‧‧‧封膠開口
圖1顯示本發明不規則形狀之封裝結構之一實施例之示意圖；圖2顯示本發明不規則形狀之封裝結構之另一實施例之示意圖；圖3顯示圖2之封裝結構置放於第一種電路板之示意圖；圖4顯示圖2之封裝結構置放於第二種電路板之示意圖；圖5顯示本發明不規則形狀之封裝結構之另一實施例之示意圖； 圖6顯示本發明不規則形狀之封裝結構之另一實施例之示意圖；圖7顯示本發明不規則形狀之封裝結構之另一實施例之示意圖；圖8顯示本發明不規則形狀之封裝結構之另一實施例之示意圖；圖9顯示本發明不規則形狀之封裝結構之另一實施例之示意圖；圖10顯示本發明不規則形狀之封裝結構之另一實施例之示意圖；圖11顯示本發明不規則形狀之封裝結構之另一實施例之示意圖；圖12至圖15顯示本發明不規則形狀之封裝結構之製造方法之一實施例之示意圖；圖16至圖20顯示本發明不規則形狀之封裝結構之製造方法之另一實施例之示意圖；及圖21至圖25顯示本發明不規則形狀之封裝結構之製造方法之另一實施例之示意圖。
1．．．本發明不規則形狀之封裝結構之一實施例
11．．．基板
12．．．晶粒
13．．．封膠
14．．．連接器
15．．．線路層
111．．．基板之表面
112．．．外露部分
121．．．銲線
131．．．封膠缺口

Claims (8)

  1. 一種不規則形狀之封裝結構，包括：一基板，具有一表面；一晶粒，附著至該基板之該表面，且電性連接至該基板；及一封膠，位於該基板之該表面，且包覆該晶粒，該封膠具有至少一封膠缺口及一封膠上表面；其中該基板之該表面具有至少一外露部分，該至少一外露部分係未被該封膠上表面所覆蓋且對應該至少一封膠缺口。
  2. 如請求項1之封裝結構，更包括至少一連接器，位於該至少一外露部分，該至少一連接器係電性連接至該基板。
  3. 如請求項2之封裝結構，其中該基板更包括一線路層，該晶粒及該至少一連接器係電性連接該線路層。
  4. 一種不規則形狀之封裝結構，包括：一基板，具有一表面與一基板缺口；一晶粒，附著至該基板之該表面，且電性連接至該基板；及一封膠，位於該基板之該表面，且包覆該晶粒，該封膠具有至少一封膠缺口，其中該基板缺口係對應該封膠缺口；其中該基板具有複數個側面，該封膠具有複數個側面，該基板之該等側面係分別與該封膠之該等側面共平 面。
  5. 如請求項4之封裝結構，其中該基板之形狀係對應該封膠之形狀。
  6. 一種不規則形狀之封裝結構之製造方法，包括：(a)提供一基板，該基板具有一表面；(b)附著至少一晶粒至該基板之該表面，其中該至少一晶粒係電性連接至該基板；(c)形成一封膠於該基板之該表面以包覆該至少一晶粒，其中該封膠具有至少一封膠開口，該至少一封膠開口係移除部分該封膠所形成，且部分該基板未被該封膠所覆蓋；及(d)沿著複數條切割線切割該基板及該封膠，以形成複數個封裝結構，其中每一封裝結構之封膠具有至少一封膠缺口，該至少一封膠缺口係對應該至少一封膠開口。
  7. 如請求項6之製造方法，其中該步驟(c)中係利用雷射移除部分該封膠。
  8. 如請求項6之製造方法，其中該步驟(d)中，部分該等切割線係穿過該至少一封膠開口之一中間位置使得一個封膠開口被切割成複數個封膠缺口。
TW101105875A 2012-02-22 2012-02-22 不規則形狀之封裝結構及其製造方法 TWI451535B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW101105875A TWI451535B (zh) 2012-02-22 2012-02-22 不規則形狀之封裝結構及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101105875A TWI451535B (zh) 2012-02-22 2012-02-22 不規則形狀之封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201336023A TW201336023A (zh) 2013-09-01
TWI451535B true TWI451535B (zh) 2014-09-01

Family

ID=49627471

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101105875A TWI451535B (zh) 2012-02-22 2012-02-22 不規則形狀之封裝結構及其製造方法

Country Status (1)

Country Link
TW (1) TWI451535B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657298B1 (en) * 2001-07-18 2003-12-02 Amkor Technology, Inc. Integrated circuit chip package having an internal lead
TW200634937A (en) * 2005-03-21 2006-10-01 Chi-Pang Huang Method of packaging electronic components and electronic component made thereby
US20070152071A1 (en) * 2006-01-05 2007-07-05 En-Min Jow Package method for flash memory card and structure thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657298B1 (en) * 2001-07-18 2003-12-02 Amkor Technology, Inc. Integrated circuit chip package having an internal lead
TW200634937A (en) * 2005-03-21 2006-10-01 Chi-Pang Huang Method of packaging electronic components and electronic component made thereby
US20070152071A1 (en) * 2006-01-05 2007-07-05 En-Min Jow Package method for flash memory card and structure thereof

Also Published As

Publication number Publication date
TW201336023A (zh) 2013-09-01

Similar Documents

Publication Publication Date Title
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP6244147B2 (ja) 半導体装置の製造方法
US20070114654A1 (en) Stackable semiconductor package and method for its fabrication
JP2005354068A (ja) 側面が封止材で取り囲まれた半導体パッケージ、それを製造するのに利用されるモールド、及びそれを利用した半導体パッケージの製造方法
JP2012124191A (ja) 発光装置及びその製造方法
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
US8742567B2 (en) Circuit board structure and packaging structure comprising the circuit board structure
KR20050009036A (ko) 적층 패키지 및 그 제조 방법
US20160035647A1 (en) Semiconductor device having heat dissipation structure and laminate of semiconductor devices
JP2007019394A (ja) 半導体パッケージの製造方法及びこの製造方法により形成された半導体パッケージ
US20120153471A1 (en) Semiconductor device and semiconductor package
US20120264257A1 (en) Mold array process method to prevent exposure of substrate peripheries
US9299652B2 (en) Device and method of manufacturing the same
TWI451535B (zh) 不規則形狀之封裝結構及其製造方法
US20110104429A1 (en) Substrate member, module, electric equipment, and manufacturing method of modules
CN105977223B (zh) 不规则形状的封装结构及其制造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
TW201916317A (zh) 半導體裝置
CN102709199A (zh) 包覆基板侧边的模封阵列处理方法
TWI659511B (zh) 封裝體用基板、其製造方法以及封裝體
JP2020170803A (ja) 電子回路装置およびその製造方法
KR20180058174A (ko) 반도체 패키지
KR101148954B1 (ko) 회로 보드 구조, 패키징 구조 및 이들을 만드는 방법
KR20090121011A (ko) 필름 기판을 이용한 적층 반도체 패키지 및 그 제조방법
TWI449155B (zh) 半導體封裝結構及其製造方法