JP2020170803A - 電子回路装置およびその製造方法 - Google Patents

電子回路装置およびその製造方法 Download PDF

Info

Publication number
JP2020170803A
JP2020170803A JP2019071980A JP2019071980A JP2020170803A JP 2020170803 A JP2020170803 A JP 2020170803A JP 2019071980 A JP2019071980 A JP 2019071980A JP 2019071980 A JP2019071980 A JP 2019071980A JP 2020170803 A JP2020170803 A JP 2020170803A
Authority
JP
Japan
Prior art keywords
electronic circuit
electronic component
circuit device
electronic
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019071980A
Other languages
English (en)
Other versions
JP7354513B2 (ja
Inventor
緒方 敏洋
Toshihiro Ogata
敏洋 緒方
明彦 松延
Akihiko Matsunobe
明彦 松延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2019071980A priority Critical patent/JP7354513B2/ja
Publication of JP2020170803A publication Critical patent/JP2020170803A/ja
Application granted granted Critical
Publication of JP7354513B2 publication Critical patent/JP7354513B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Battery Mounting, Suspending (AREA)

Abstract

【課題】簡便に高密度実装、気密構造を実現することができる電子回路装置およびその製造方法を提供する。【解決手段】実装基板(集合基板1)の一方の面に形成した凹部2内に電子部品6aを実装して封止樹脂7で封止し、電子部品を気密状態で実装を可能とする。実装基板の他方の面には、別の電子部品6b〜6dを実装し、高密度実装を可能とする。【選択図】図8

Description

本発明は、電子部品が実装基板に実装されている電子回路装置およびその製造方法に関し、特に気密状態の実装が求められる電子部品が実装される電子回路装置およびその製造方法に関する。
スマートフォンやタブレット端末などのモバイル機器、腕時計型歩数計などのウェアラブル機器等では高機能化と小型化の要請が強く、これらの機器に搭載される電子回路装置は、小型化が求められている。
電子回路装置を小型化するためには、実装基板に電子部品を高密度実装するのが好ましい。高密度実装された電子回路装置は種々提案されている(例えば、特許文献1等)。
一方、実装基板に実装される電子部品の中には、大気中の水分等により特性が劣化するため、気密状態で実装する必要があることが知られている。例えば、全固体電池では、ガラス封止により気密状態を保つ方法が採用されている。(特許文献2)。
特開2002−76561号公報 特開2018−170297号公報
従来の高密度実装構造では、電子部品を気密状態に実装することができなかった。そのため、電子部品自体を気密構造とする複雑な製造工程を付加しなければならなかった。本発明はこのような実状に鑑み、簡便に高密度実装、気密構造を実現することができる電子回路装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項1に係る電子回路装置は、実装面と、該実装面に連続し断面形状をコの字型とする壁部とを備えた実装基板と、該実装基板の前記壁部の間の一方の表面に実装された第1の電子部品と、前記壁部間に充填され、前記第1の電子部品を被覆する封止樹脂と、前記実装基板の他方の表面に実装された第2の電子部品とを備え、前記壁部に直交する側面は、一部あるいは全部が前記封止樹脂で構成されていることと、前記壁部の表面に前記第1の電子部品あるいは前記第2の電子部品に接続する電極が露出していることを特徴とする。
請求項2に係る電子回路装置は、請求項1記載の電子回路装置において、前記第1の電子部品が全固体電池であることを特徴とする。
請求項3に係る電子回路装置の製造方法は、列状に配置される電子回路装置の形成予定領域に凹部を備えた集合基板を用意する工程と、前記集合基板上に外部引出電極と該外部引出電極に連続する内部配線を形成する工程と、前記凹部の底部に、第1の電子部品を実装する工程と、前記凹部内に樹脂を注入し、前記第1の電子部品を樹脂封止する工程と、前記集合基板の他方の面に、第2の電子部品を実装する工程と、樹脂封止された前記1の電子部品および前記第2の電子部品を含み、前記集合基板の表面に外部引出電極が露出する各電子回路装置に個片化する工程と、を含むことを特徴とする。
請求項4に係る電子回路装置の製造方法は、請求項3記載の電子回路装置の製造方法において、前記集合基板に凹部を形成する際、前記凹部の壁部に直交し、一部に切欠を有する別の壁部を形成する工程と、前記個片化の際、前記別の壁部の一部あるいは全部を切削除去する工程と、を含むことを特徴とする。
請求項5に係る電子回路の製造方法は、請求項3または4いずれか記載の電子回路装置の製造方法において、前記第1の電子部品として全固体電池を実装することを特徴とする。
本発明は、高密度実装が可能で、かつ電子部品を簡便に気密状態で実装することができる電子回路装置を提供することができ、また複雑な製造工程を経ることなく簡便に製造することができる。
特に本発明は、気密状態の実装が要求される電子部品、例えば全固体電池を封止樹脂による封止を行うのみで気密性良く封止でき、非常に簡便に全固体電池を備えた電子回路装置を形成することが可能となる。一方気密状態の実装が要求されない電子部品は、実装基板上に露出して実装された構造とすることができ、部品の交換等が容易となるという利点がある。
本発明は、実装基板に連続する壁部を備える構成とすることで、外部引出電極の形成が容易となる。さらに、電子回路装置が実装されるマザー基板等と熱膨張率が等しく、あるいは近い材料を選択することで、信頼性の向上も図ることが可能となる。
また両端の壁部に直交する位置に、一方から他方側に突出する別の壁部を形成する構成とすると、凹部間の間隔を狭くすることができるので集合基板上に多数の電子回路装置を形成することが可能となる。この別の壁部は、一部に切り欠きを有するため、製造工程で注入される樹脂厚のばらつきを抑えることができるという利点がある。
本発明の第1の実施例の電子回路装置の製造工程を説明する図である。 本発明の第1の実施例の電子回路装置の製造工程を説明する図である。 本発明の第1の実施例の電子回路装置の製造工程を説明する図である。 本発明の第1の実施例の電子回路装置の製造工程を説明する図である。 本発明の第1の実施例の電子回路装置の製造工程を説明する図である。 本発明の第1の実施例の電子回路装置の説明図である。 本発明の第2の実施例の電子回路装置の製造工程を説明する図である。 本発明の第2の実施例の電子回路装置の製造工程を説明する図である。 本発明の第2の実施例の電子回路装置の説明図である。 本発明の第3の実施例の電子回路装置の製造工程を説明する図である。 本発明の第3の実施例の電子回路装置の説明図である。 本発明の第4の実施例の電子回路装置の説明図である。
本発明の電子回路装置およびその製造方法は、気密状態の実装が求められる電子部品と、気密状態の実装が求められない電子部品とを高密度に実装することができる発明に関する。以下、本発明の実施例について詳細に説明する。
本発明の第1の実施例について、その製造工程に従い説明する。まず、エポキシ樹脂等からなる集合基板1を用意する。この種の集合基板1は、通常の半導体装置の製造工程で使用されている樹脂基板(有機基板)を使用することができる。集合基板は、完成する電子回路装置が実装されるマザー基板の材質に応じて、適宜選択するのが好ましく、例えば熱膨張率の等しいあるいは近い材質を選択すると、実装信頼性の向上を図ることができる。
図1は、凹部2が形成された集合基板の説明図で、図1(a)に断面図を、図1(b)に平面図を示している。図1には、後述する工程に従い、4個の電子回路装置が形成されるものとする。図1に示す凹部2を備えた集合基板1は、絶縁層の両面に導電膜を備えた両面板1aと、凹部2に相当する貫通孔を備えた枠板1bとを貼り合せ、周知の方法により貫通孔4、電極5、電極5に接続する図示しない内部配線を形成して用意することができる。
図1(a)に示すように、凹部2の両端には、壁部3が形成される。貫通孔4は、円形あるいは横長の楕円形状とする。貫通孔4の径は200μm程度、凹部2と貫通孔4との間に集合基板1(壁部3の厚さ)は0.5mm〜1.0mm程度とすると、集合基板1の強度を保つことができる。
次に図2に示すように、凹部2内に電子部品6aを実装する。凹部2の底面には、電子部品6aに接続する配線が形成されており、電子部品6aは所望の方法により接続される。このとき凹部2内には、隣接する電子回路装置の形成予定領域との間に壁部等が無いので、実装のために凹部2の底部への接着部材の滴下や、電子部品の搬送を容易に行うことができる。特に接着部材を滴下する際、ディスペンサーを用いて半田を凹部2の底面に塗布する方法を採用することで、深い凹部2の底面に、確実にはんだ等の接着部材を供給することができ、実装信頼性が確保でき好ましい。また、凹部2内に複数の電子部品を容易に実装することが可能となる。
凹部2内に実装される電子部品6aは、実装される電子部品のうち、気密状態の実装が求められるものを選択することができる。例えば、全固体電池を選択することができる。一般的に全固体電池は、大気中の水分等により特性が劣化してしまう。そこで、このような特性劣化を防止するため、図3に示すようにエポキシ樹脂等の封止樹脂7を凹部2内に充填して樹脂封止する。十分な気密性を保つためは、電子部品6aの表面を封止樹脂7で十分に覆う必要がある。そのため凹部2の深さ(換言すると、壁部3の高さ)は、集合基板1上に実装される電子部品6aの高さより深く(高く)するのが好ましい。具体的には、電子部品5aの高さが0.6mmのとき、凹部2の壁部3の高さを0.8mm程度とすることで、電子部品6aを凹部2の底部に実装するための接着部材の高さ等のばらつき等が発生しても、水分の侵入等のない気密構造を形成することができる。気密構造の形成するためさらに厚く封止樹脂7を形成する必要がある場合には、その厚さや、電子部品6aの高さ等を考慮し、枠板1bの厚さを適宜選択すればよい。
なお図2では、気密状態の実装が求められる電子部品6aを2個実装した例を示しているが、気密状態の実装が求められない別の種類の電子部品を組み合わせて実装しても良い。
このように集合基板1の表面は封止樹脂7により平坦化される(図3)。使用される封止樹脂7は、ディスペンサーから滴下して平坦化できるように、粘度100Pa・s程度以下が好ましい。また耐薬品性、耐リフロー性等を考慮し、例えばエポキシ系樹脂を選択するのが好ましい。二酸化シリコン等のフィラーの充填量を多くし(例えば60wt%程度以上)、吸水量を0.3wt%程度以下の樹脂を用いることで、気密状態の実装が可能となる。電子部品6aを実装する際、半田を用いた場合にはフラックス除去の工程を追加しても良い。なお、この平坦化は、実装される電子部品のいずれも気密封止が求められない場合であっても、後述する製造工程を進めるために好適となる。
その後、集合基板1の裏面(他方の面に相当)に別の電子部品を実装する。図4に示す例では、3個の電子部品6b、6c、6dを実装している。
図4に示すようにこの種の電子回路装置では、集合基板1上に様々な大きさの電子部品が実装される。このような場合、裏面側の電子部品6b〜6dを実装した後、表面側の電子部品6aを実装して樹脂封止する工程とすると、電子部品6b〜6dが脱落する可能性がある。そのため、上述のように表面側に電子部品6aを実装し、樹脂封止する工程を先に行うのが好ましい。当然ながら、電子部品の脱落等が無ければ、工程を逆にすることは可能である。
次に、集合基板を個片化する。この個片化は、電極5が電子回路装置の外周に露出するように行う。具体的には図5に示すように、貫通孔4の中央を通る格子状に、例えばダイシングソーを走行させて行う。その結果、図面左右方向の両端には、集合基板1の壁部3が残ることになる。一方図面上下方向の両端には、凹部2の側壁は残らない。図5に示す例では、4個の電子回路装置に個片化される。一般的に個片化工程は、集合基板を固定するためのシートに貼り付けて行うため、集合基板の裏面が平坦化されていることで、集合基板あるいは個片化後の電子回路装置をシートに確実に接着できる点で好ましい。また壁部3と電子部品6aとの隙間に切削屑が入り込むこともないので、集合基板の裏面が平坦化されていることは好ましい。
図6は、個片化後の電子回路装置の斜視図を示す。図6に示すように個片化された電子回路装置は、集合基板が個片化された実装基板8上に複数の電子部品6b、6c、6dが実装され、実装基板8の逆の面には、電子部品6aが封止樹脂7で被覆されている。また壁部3には、電子回路装置の外部引出用の電極5(外部引出電極に相当)が露出している。
本実施例の電子回路装置は、複数の電子部品6a〜6dを高密度実装することができ、さらに電子部品6aが、気密状態の実装が求められる場合には、封止樹脂によって被覆することで気密封止することが可能となっている。また、電極5が電子回路装置の側壁に露出する構造となっているため、電子回路装置を実装する際、はんだ等の接続部材が電極5の側壁を這い上がり、確実な接続を形成するができ、目視検査等も容易となる。
次に第2の実施例について説明する。上記第1の実施例では、電子回路装置の側壁に電極5が露出する構造としたが、電極構造を変更することも可能である。
具体的には、集合基板1の形状を変更する。図7は、第1の実施例で説明した図1に相当する図である。図1と比較して電極5aの形状が異なることがわかる。本実施例では凹部2が形成された集合基板1に、例えばドリル加工またはルーター加工等により円形の貫通孔4aを形成する。本実施例の貫通孔4aは、第1の実施例で説明した貫通孔4より小さい径となるように形成する。その後、導電性ペースト等を充填させ、集合基板の表面および裏面に表面電極を形成することで、電極5aを形成することができる。
以下、上記第1の実施例同様、凹部2内に電子部品6aを実装し、封止樹脂7を凹部2内に充填して樹脂封止する。その後、集合基板1の裏面(図8の表面側)に別の電子部品6b、6c、6dを実装し、個片化する。この個片化工程は、図8に示す貫通孔5aのない位置を通る格子状に、例えばダイシングソーを走行させて行う。
その結果、図9に斜視図を示す電子回路装置が完成する。このような形状の電子回路装置では、電極5aが外周部に露出せず、実装基板8の表面および裏面のみに露出するため、より高密度実装が可能となる。
次に第3の実施例について説明する。上記第1および第2の実施例では、集合基板1に形成される凹部2は、縦長の形状となっている。ここで、集合基板1から形成できる電子回路装置の数を多くするため、隣接する凹部2間の間隔を狭くすると、凹部2間に残る壁部を構成する集合基板1の一部が変形してしまうおそれがある。そこで、凹部2の形状を変形することも可能である。
図10は、上記第1の実施例で説明した図1に相当する図である。図10に示すように、凹部2内に突出部9(別の壁部に相当)を形成することができる。この突出部9は、個片化の際、切断領域となる位置に配置することで、電子部品を実装する領域に影響を及ぼすことはない。なお、突出部9は一方の壁部3から延出し、その先端は対向する壁部3との間に隙間を設けている。これは、例えば図3で説明したように凹部2内に封止樹脂を滴下した際、凹部2内の封止樹脂の厚さを均一にするためである。
この突出部9の形成は、凹部2を形成する際、例えばルーター加工により突出部9を残すように形成すれば良い。
以下、上記第1の実施例同様、凹部2内に電子部品6aを実装し、封止樹脂7を凹部2内に充填して封止する。その後、集合基板1の裏面(図7の表面側)に別の電子部品6b、6c、6dを実装し個片化する。この個片化は、図5に示す貫通孔5の中央と通る格子状に、例えばダイシングソーを走行させて行う。
突出部9の幅をダイシングソーにより切削除去される幅より狭い幅とすると、個片化の際、突出部9が切削除去され、図6に示す形状の電子回路装置が完成する。この場合、実装基板は実装面に連続したコの字型の壁面を有し、これに直交する側面は実装面に連続する壁部の全部が切り欠かれた構造となる。また突出部9の幅を切削除去される幅より広くし、突出部9の一部を残す形状とすると、図11に示す形状の電子回路装置が完成する。この場合、実装基板は実装面に連続したコの字型の側面を有し、これに直交する側面は、実装面に連続する壁部の一部が切り欠かれた構造となる。
この突出部9の配置は、図10に示す場合に限定されない。例えば、凹部2の長さが長く、突出部9を複数形成する必要がある場合には、一方の壁部から対向する壁部に向かって突出する配置としたり、両方の壁部から交互に対向する壁部に向かって突出する配置(千鳥構造)としたり、隣接する凹部内に配置される突出部の配置を変えたり、種々変更可能である。特に個片化の際、突出部9を全て除去する場合には、完成される電子回路装置に突出部9が残らないため、種々変更可能である。一方、突出部9の一部が残る場合には、完成される電子回路装置のどの位置に突出部9が残るかを考慮し、突出部9の配置を決定する必要がある。
この突出部9の高さも適宜変更可能で、凹部2内への接着部材の滴下を行う際にディスペンサーに接触する等の不具合があれば、突出部9の高さを低くすることも可能である。この突出部9の幅を切削除去される幅より狭い幅とすると、個片化の際、突出部9が切削除去され、図6に示す形状の電子回路装置を完成させることが可能である。この場合、実装基板は実装面に連続したコの字型の壁面を有し、これに直交する側面は実装面に連続する壁部の全部が切り欠かれた構造となる。また突出部9の幅を切削除去される幅より広くし、突出部9の一部を残す形状とすると、図12に示す形状の電子回路装置が完成する。この場合、実装基板は実装面に連続したコの字型の側面を有し、これに直交する側面は、実装面に連続する壁部の一部が切り欠かれた構造となる。
以上の説明は、上記第1の実施例で説明した電子回路装置の変更例として説明したが、電極構造の異なる上記第2の実施例に適用可能であることは言うまでもない。
以上本発明の実施例について説明したが、本発明はこれら実施例に限定されるものでないことは言うまでもない。例えば、電極5の形状は、電子回路装置が実装されるマザー基板との接続構造に応じて適宜変更可能である。また電極5の数は、電子回路装置上に実装される電子部品や回路構成に応じて適宜変更可能である。また電子回路装置に実装される電子部品の数も適宜変更可能である。
1: 集合基板、1a:両面板、1b:枠板、2:凹部、3:壁部、4、4a:貫通孔、5:電極、6a〜6d:電子部品、7:封止樹脂、8:実装基板、9:突出部

Claims (5)

  1. 実装面と、該実装面に連続し断面形状をコの字型とする壁部とを備えた実装基板と、
    該実装基板の前記壁部の間の一方の表面に実装された第1の電子部品と、
    前記壁部間に充填され、前記第1の電子部品を被覆する封止樹脂と、
    前記実装基板の他方の表面に実装された第2の電子部品とを備え、
    前記壁部に直交する側面は、一部あるいは全部が前記封止樹脂で構成されていることと、
    前記壁部の表面に前記第1の電子部品あるいは前記第2の電子部品に接続する電極が露出していることを特徴とする電子回路装置。
  2. 請求項1記載の電子回路装置において、
    前記第1の電子部品が全固体電池であることを特徴とする電子回路装置。
  3. 列状に配置される電子回路装置の形成予定領域に凹部を備えた集合基板を用意する工程と、
    前記集合基板上に外部引出電極と該外部引出電極に連続する内部配線を形成する工程と、
    前記凹部の底部に、第1の電子部品を実装する工程と、
    前記凹部内に樹脂を注入し、前記第1の電子部品を樹脂封止する工程と、
    前記集合基板の他方の面に、第2の電子部品を実装する工程と、
    樹脂封止された前記1の電子部品および前記第2の電子部品を含み、前記集合基板の表面に外部引出電極が露出する各電子回路装置に個片化する工程と、を含むことを特徴とする電子回路装置の製造方法。
  4. 請求項3記載の電子回路装置の製造方法において、
    前記集合基板に凹部を形成する際、前記凹部の壁部に直交し、一部に切欠を有する別の壁部を形成する工程と、
    前記個片化の際、前記別の壁部の一部あるいは全部を切削除去する工程と、を含むことを特徴とする電子回路装置の製造方法。
  5. 請求項3または4いずれか記載の電子回路装置の製造方法において、前記第1の電子部品として全固体電池を実装することを特徴とする電子回路装置の製造方法。
JP2019071980A 2019-04-04 2019-04-04 電子回路装置およびその製造方法 Active JP7354513B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019071980A JP7354513B2 (ja) 2019-04-04 2019-04-04 電子回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019071980A JP7354513B2 (ja) 2019-04-04 2019-04-04 電子回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020170803A true JP2020170803A (ja) 2020-10-15
JP7354513B2 JP7354513B2 (ja) 2023-10-03

Family

ID=72746828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019071980A Active JP7354513B2 (ja) 2019-04-04 2019-04-04 電子回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP7354513B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020194900A (ja) * 2019-05-29 2020-12-03 新日本無線株式会社 電子回路装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229766A (ja) * 2004-02-16 2005-08-25 Nec Tokin Corp 電源モジュールおよびその製造方法
JP2011155169A (ja) * 2010-01-28 2011-08-11 Nec Corp 電子部品の実装構造およびキャビティ基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005229766A (ja) * 2004-02-16 2005-08-25 Nec Tokin Corp 電源モジュールおよびその製造方法
JP2011155169A (ja) * 2010-01-28 2011-08-11 Nec Corp 電子部品の実装構造およびキャビティ基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020194900A (ja) * 2019-05-29 2020-12-03 新日本無線株式会社 電子回路装置
JP7332094B2 (ja) 2019-05-29 2023-08-23 日清紡マイクロデバイス株式会社 電子回路装置

Also Published As

Publication number Publication date
JP7354513B2 (ja) 2023-10-03

Similar Documents

Publication Publication Date Title
US9252113B2 (en) No-exposed-pad ball grid array (BGA) packaging structures and method for manufacturing the same
TWI734422B (zh) 系統級封裝及系統級封裝的組裝方法
JP2008166373A (ja) 半導体装置およびその製造方法
JP2008124435A (ja) マルチスタックパッケージ及びその製造方法
JP2015195263A (ja) 半導体装置及びその製造方法
JP2012253190A (ja) 半導体パッケージ及びその実装方法
JP4863935B2 (ja) 電子部品パッケージおよびその製造方法
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2020170803A (ja) 電子回路装置およびその製造方法
JP2010062316A (ja) 半導体装置及び半導体装置の製造方法
JP5547703B2 (ja) 半導体装置の製造方法
KR101893837B1 (ko) 멀티 패턴 배선 기판의 조립체 및 멀티 패턴 배선 기판의 조립 방법
JP2020194900A (ja) 電子回路装置
JP4497304B2 (ja) 半導体装置及びその製造方法
JP2010272734A (ja) 半導体装置及びその製造方法
JP2009099816A (ja) 半導体装置とその製造方法および半導体装置の実装方法
KR20180103661A (ko) 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법
JP2007123545A (ja) 半導体装置およびその製造方法
JP7206483B2 (ja) 半導体装置の製造方法及びパッケージ部材の製造方法
JP2013165230A (ja) 吸着コレット及び半導体装置の製造方法
KR101516371B1 (ko) 접합 홈을 구비하는 칩 원판 및 이를 봉지하기 위한 봉지부재
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR20120031423A (ko) 반도체 장치 및 그 제조 방법
JP2010238994A (ja) 半導体モジュールおよびその製造方法
JP2011061055A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230830

R150 Certificate of patent or registration of utility model

Ref document number: 7354513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150