JP2007180457A - 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置 - Google Patents

半田付け方法及び半導体モジュールの製造方法並びに半田付け装置 Download PDF

Info

Publication number
JP2007180457A
JP2007180457A JP2005380353A JP2005380353A JP2007180457A JP 2007180457 A JP2007180457 A JP 2007180457A JP 2005380353 A JP2005380353 A JP 2005380353A JP 2005380353 A JP2005380353 A JP 2005380353A JP 2007180457 A JP2007180457 A JP 2007180457A
Authority
JP
Japan
Prior art keywords
weight
solder
soldering
electronic component
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005380353A
Other languages
English (en)
Inventor
Masahiko Kanehara
雅彦 金原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2005380353A priority Critical patent/JP2007180457A/ja
Priority to CNA2006800444415A priority patent/CN101317501A/zh
Priority to EP06843532A priority patent/EP1968367A1/en
Priority to US12/086,376 priority patent/US20090134205A1/en
Priority to KR1020087013208A priority patent/KR101004587B1/ko
Priority to PCT/JP2006/326150 priority patent/WO2007074889A1/ja
Publication of JP2007180457A publication Critical patent/JP2007180457A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/101—Using electrical induction, e.g. for heating during soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/159—Using gravitational force; Processing against the gravity direction; Using centrifugal force
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

【課題】回路基板上に半導体素子等の電子部品を半田付けする際に、半田付けされた電子部品の温度が所定温度まで低下する時間を短くする。
【解決手段】回路基板１１上に設けられた接合部上に半田シート３３を介在させた状態で半導体素子１２を配置するとともに、半導体素子１２の上に錘３５を載置して、錘３５で加圧しながら加熱して半田を溶融させた後、加熱を停止する。溶融した半田が凝固した後、半田の温度が高温のうちに錘３５を半導体素子１２から離間させる。錘３５はフランジ３５ｂを有し、フランジ３５ｂが錘保持治具３６の上面に係止された状態で、錘保持治具駆動手段３７により駆動される錘保持治具３６と一体に移動可能に形成されている。
【選択図】図３

Description

本発明は、半田付け方法及び半導体モジュールの製造方法並びに半田付け装置に関する。
回路基板上に半導体素子やチップ抵抗、チップコンデンサ等の電子部品を実装する場合、回路基板と電子部品とを半田を介して接合する方法が一般的である。回路基板上に電子部品を半田付けする場合、電子部品と回路基板との間に介在する半田の溶融時に、電子部品が溶融した半田の表面張力でその位置がずれたり、電子部品の接合面全体に半田が拡がらずに接合されたりする場合がある。このような不具合を抑制する方法として、電子部品を基板（支持体）上に半田付けする際、電子部品上に載置された錘によって電子部品を加圧する方法が提案されている（例えば、特許文献１参照。）。特許文献１には、高融点材料からなる第１の半田の両面に、該第１の半田よりも低融点の材料からなる第２の半田が配設された三層半田を、半導体素子とこれを載置する支持体の間に挟み、三層半田に錘で圧力を付加し、加熱及び熱処理によって第２の半田のみを溶融させて半導体素子と支持体とを接合させる方法が提案されている。
また、半田を加熱溶融して電子部品をプリント配線基板に取り付ける電子部品取付用加熱溶融装置として、半田が加熱溶融した後凝固するまでの間、電子部品の上面の複数の点を弾性的に押圧する複数の押圧手段（ピン）を備えたものが提案されている（例えば、特許文献２参照。）。この押圧手段は、電子部品取付用加熱溶融装置内に配置されたプリント配線基板の上に配設された電子部品の上面の略一定の間隔の複数の点にそれぞれ下端が当接するとともに、それぞれ上端が加熱装置の下端に固着され、電子部品の上面の複数の点を弾性的に押圧する。
特開平６−１６３６１２号公報 特開２００１−１８５８４１号公報
半田付け時に電子部品（半田付けする部品）上に錘を載置すると、半田の溶融時に電子部品の位置ずれを抑制したり、電子部品の接合面全体に半田が拡がるのを助けたりする。しかし、半田を溶融加熱するための熱で錘も加熱される。そして、従来、錘を使用した半田付け方法では、加熱溶融された半田が凝固した後、電子部品が半田付けされた基板を取り出す所定温度に低下するまで錘は電子部品を押圧する位置に配置されていた。そのため、加熱された錘の温度が電子部品に伝達される状態で電子部品の温度が所定温度まで下がるのを待つ待ち時間が長くなり、半田付け作業に掛かる時間が長くなる。
特許文献２の電子部品取付用加熱溶融装置は、電子部品を錘ではなく複数のピンで押圧するため、錘を用いた場合と異なり、錘の熱により電子部品が所定の温度に低下する間での時間を長引かせるという問題はないが、構造が複雑になる。特に複数の電子部品を基板上に半田付けする場合は構造がより複雑になる。
本発明は前記従来の問題に鑑みてなされたものであって、その目的は、回路基板上に半導体素子等の電子部品を半田付けする際に、半田付けされた電子部品の温度が所定温度まで低下する時間を短くすることができる半田付け方法、半導体モジュールの製造方法及び半田付け装置を提供することにある。
前記の目的を達成するため請求項１に記載の発明は、回路基板と電子部品とを半田を介して接合する半田付け方法である。そして、前記回路基板の前記電子部品を接合すべき接合部と前記電子部品との間に半田を介在させた状態で前記回路基板が下側になるように配置するとともに、上側に配置された電子部品の上に錘を載置して、前記錘で加圧しながら加熱して前記半田を溶融させた後、前記溶融した半田が前記接合部及び前記電子部品の接合面の間に濡れ拡がった時点以降で、かつ前記溶融した半田が凝固した後、前記半田の温度が高温のうちに前記錘を前記電子部品から離間させる。ここで、「半田の温度が高温のうち」とは、半田の温度が半田の凝固点温度を確実に下回ったと判断される温度、例えば、凝固点温度−５０℃より高いうちという意味である。
この発明では、回路基板の接合部と電子部品との間に半田を介在させた状態で回路基板の上に電子部品を配置するとともに電子部品の上に錘を載置して、錘で加圧しながら半田を加熱溶融させる。そして、溶融した半田が前記接合部及び前記電子部品の接合面の間に濡れ拡がった時点以降で、かつ前記溶融した半田が凝固した後、半田の温度が高温のうちに錘を電子部品から離間させる。その結果、錘の熱が電子部品に伝達されなくなって、電子部品が所定温度まで冷却される時間が、錘を離間させない場合に比較して短くなる。ここで、「所定温度」とは、例えば、電子部品が半田接続された回路基板を半田付けの際に配置された位置から移動させるときの温度である。
請求項２に記載の発明は、請求項１に記載の発明において、前記溶融した半田が前記接合部及び前記電子部品の接合面の間に濡れ拡がった時点から半田が凝固するまでの間に前記錘を前記電子部品から離間させる。この発明では、溶融された半田が凝固するまでに錘が電子部品から離間するため、溶融した半田が凝固するまでの冷却速度を速めることができる。その結果、半田の結晶が微細化されて、使用時の熱疲労に対する耐久性が向上する。なお、溶融した半田が凝固する前であっても、溶融した半田が前記接合部及び電子部品の接合面の間に濡れ拡がった後であれば、錘による加圧を解除しても、半田がその表面張力で電子部品を持ち上げることがなく、半田は凝固時まで電子部品の接合面全体に拡がって濡れた状態に保持される。
請求項３に記載の発明は、請求項１に記載の発明において、前記半田を溶融させた後、加熱を停止し、前記溶融した半田が凝固した後、前記半田の温度が高温のうちに前記錘を前記電子部品から離間させる。従って、この発明では、錘を離間させる時期（タイミング）を容易に（例えば、加熱停止からの経過時間で）設定できる。
請求項４に記載の発明は、請求項１〜請求項３のいずれか一項に記載の発明において、前記錘は錘保持治具を介して加圧位置と、離間位置とに移動される。従って、この発明では、錘を直接保持して移動させる場合に比較して、複数の錘を移動させる場合に作業を容易にしかも効率良く行うことができる。
請求項５に記載の発明は、請求項４に記載の発明において、前記錘保持治具は板状に形成されるとともに前記錘が貫通する保持部を備え、前記錘は前記錘保持治具の上面に掛止可能な凸部を有し、前記錘は前記凸部が前記錘保持治具の上面に係止された状態で前記錘保持治具と一体に移動可能に形成されている。この発明では、錘保持治具の構成が簡単になる。
請求項６に記載の発明は、請求項５に記載の発明において、前記回路基板が下側に配置されるとともに、複数の電子部品を複数の錘で加圧した状態で半田付けが行われ、前記錘保持治具には前記複数の錘の位置関係を前記電子部品に対する加圧時の位置関係に保つように前記保持部が設けられ、複数の錘が同時に加圧位置から離間位置へ移動される。この発明では、複数の錘を移動させる場合に簡単な構成の錘保持治具で作業を容易に行うことができる。
請求項７に記載の発明は、請求項５又は請求項６に記載の発明において、前記錘は、下面に前記電子部品を吸着するための負圧を作用させることが可能な開口を有する通路を備えるとともに、前記通路を負圧源と接続可能な接続部が錘の下面以外の面に設けられており、錘を吸着部としても使用する。この発明では、例えば、複数の電子部品を錘の下面に吸着して接合部上に一括して載置（配置）することができる。
請求項８に記載の発明は、請求項４〜請求項７のいずれか一項に記載の発明において、前記半田付けは容器内で行われ、前記容器内に配設された錘保持治具駆動手段により、前記錘保持治具が加圧位置に配置されている前記錘を離間位置へ移動させる。従って、この発明では、容器の密閉状態においても、錘保持治具駆動手段により錘保持治具を加圧位置から離間位置へ移動させることができる。
請求項９に記載の発明は、請求項１〜請求項８のいずれか一項に記載の発明において、前記半田の加熱は、前記錘を誘導加熱で加熱するとともにその熱を前記電子部品を介して前記半田に伝達することにより行われる。従って、この発明では、半田に対して集中的に熱を伝えることができるため、回路基板全体や容器全体を加熱する場合に比べて効率的な加熱を実現することができる。
請求項１０に記載の発明は、請求項１〜請求項９のいずれか一項に記載の発明において、前記回路基板は、表面に金属回路を有するセラミック基板を金属製で冷媒流路を備えたヒートシンクと一体化した冷却回路基板である。この発明では、前記冷却回路基板に対して、電子部品を半田付けする場合、対応する前記請求項に記載の発明と対応する作用、効果を奏する。
請求項１１に記載の発明は、請求項１〜請求項１０いずれか一項に記載の半田付け方法を半田付け工程に使用する半導体モジュールの製造方法である。この発明では、半導体モジュールの製造方法において、対応する前記請求項に記載の発明の作用、効果を奏する。
請求項１２に記載の発明は、回路基板上に設けられた複数の接合部に複数の電子部品を半田付けする半田付け装置であって、容器と、前記容器内に設けられるとともに前記回路基板を位置決め支持する支持部と、前記支持部の上方に配置されるとともに、前記支持部上に位置決め支持された前記回路基板の前記複数の接合部と対向する位置に複数の錘を保持可能な錘保持治具とを備える。また、前記容器内に配設され、前記錘保持治具を該錘保持治具に保持される前記錘が、前記支持部上に位置決め支持された前記回路基板の接合部上に半田を介して載置された電子部品を前記回路基板側へ加圧可能な加圧位置と、前記電子部品から離間する離間位置とに移動させる錘保持治具駆動手段と、前記回路基板の接合部と前記電子部品との間に介在する半田を溶融加熱する加熱手段とを備えている。
この発明では、回路基板が容器内において支持部上に位置決めされた状態で配置され、回路基板の接合部上に半田を介して載置された電子部品が錘によって加圧された状態で、加熱手段によって半田が溶融状態になるまで加熱可能である。また、溶融した半田が凝固した後、錘が錘保持治具に保持された状態で錘保持治具駆動手段により加圧位置から離間位置へと移動可能である。従って、密閉容器内で半田付けする場合でも、錘を容易に加圧位置から離間位置へと移動することができる。
本発明によれば、回路基板上に半導体素子等の電子部品を半田付けする際に、半田付けされた電子部品の温度が所定温度まで低下する時間を短くすることができる。
（第１の実施形態）
以下、本発明を具体化した第１の実施形態を図１〜図５にしたがって説明する。
図１に示すように、半導体モジュール１０は、回路基板１１と、回路基板１１上に半田付けにより接合された電子部品としての複数の半導体素子１２とを備えている。回路基板１１は、表面に金属回路１３を有する複数（この実施形態では６枚）のセラミック基板１４を備えている。各セラミック基板１４上にはそれぞれ４個、全体で２４個の半導体素子１２が半田付けされている。半導体素子１２は、各セラミック基板１４上において一直線上に無い状態で少なくとも３個設けられている。
図２に示すように、回路基板１１は、表面に金属回路１３を有するセラミック基板１４が金属製のヒートシンク１５と金属板１６を介して一体化された冷却回路基板である。ヒートシンク１５は冷却媒体が流れる冷媒流路１５ａを備えている。ヒートシンク１５は、アルミニウム系金属や銅等で形成されている。アルミニウム系金属とはアルミニウム又はアルミニウム合金を意味する。金属板１６は、セラミック基板１４とヒートシンク１５とを接合する接合層として機能し、例えば、アルミニウムや銅などで形成されている。
金属回路１３は、例えば、アルミニウムや銅等で形成されている。セラミック基板１４は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成されている。半導体素子１２は、金属回路１３に接合（半田付け）されている。即ち、金属回路１３は半導体素子１２を回路基板１１上に接合するための接合部を構成する。図２における符号「Ｈ」は、半田層を示している。半導体素子１２としては、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor ）やダイオードが用いられている。
次に半導体モジュール１０の製造方法を説明する。
図３は、半田付け装置の構成を概略的に示している。半田付け装置ＨＫは、回路基板１１の金属回路１３に半導体素子１２を半田付けするための装置として構成されている。また、この実施形態の半田付け装置ＨＫは、図３に示す半導体モジュール１０、即ち、複数（６枚）のセラミック基板１４をヒートシンク１５と一体化した回路基板１１上に半導体素子１２が半田付けされて構成される半導体モジュール１０の半田付けを行う装置として構成されている。
半田付け装置ＨＫは、密閉可能な容器（チャンバ）１７を備え、当該容器１７は開口部１８ａを有する箱型の本体１８と、当該本体１８の開口部１８ａを開放及び閉鎖する蓋体１９とから構成されている。本体１８には、半導体モジュール１０を位置決めして支持する支持部としての支持台２０が設置されている。また、本体１８には、蓋体１９の装着部位にパッキン２１が配設されている。
蓋体１９は、本体１８の開口部１８ａを閉鎖可能な大きさで形成されており、本体１８に蓋体１９を装着することにより容器１７内には密閉空間Ｓが形成されるようになっている。また、蓋体１９において、密閉空間Ｓと対向する部位は、磁力線（磁束）を通す電気的絶縁材で形成されている。この実施形態では、電気的絶縁材としてガラスが用いられており、蓋体１９にはガラス板２２が組み付けられている。
また、本体１８には、容器１７内に還元性ガス（この実施形態では水素）を供給するための還元ガス供給部２３が接続されている。還元ガス供給部２３は、配管２３ａと、当該配管２３ａの開閉バルブ２３ｂと、水素タンク２３ｃとを備えている。また、本体１８には、容器１７内に不活性ガス（この実施形態では窒素）を供給するための不活性ガス供給部２４が接続されている。不活性ガス供給部２４は、配管２４ａと、当該配管２４ａの開閉バルブ２４ｂと、窒素タンク２４ｃとを備えている。また、本体１８には、容器１７内に充満したガスを外部に排出するためのガス排出部２５が接続されている。ガス排出部２５は、配管２５ａと、当該配管２５ａの開閉バルブ２５ｂと、真空ポンプ２５ｃとを備えている。半田付け装置ＨＫは、還元ガス供給部２３、不活性ガス供給部２４及びガス排出部２５を備えることにより、密閉空間Ｓ内の圧力を調整可能な構成とされており、密閉空間Ｓ内の圧力は、圧力調整によって加圧されたり、減圧されたりする。
また、本体１８には、半田付け後の容器１７内に熱媒体（冷却用ガス）を供給するための供給手段としての熱媒供給部２６が接続されている。熱媒供給部２６は、配管２６ａと、当該配管２６ａの開閉バルブ２６ｂと、ガスタンク２６ｃとを備えている。熱媒供給部２６は、容器１７内に収容した半導体モジュール１０のヒートシンク１５に冷却用ガスを供給するように接続されている。なお、熱媒供給部２６から供給される熱媒体を冷却液としてもよい。また、本体１８には、容器１７内の温度を計測するための温度センサ（例えば、熱電対など）２７が設置されている。
半田付け装置ＨＫの上部（蓋体１９の上部）には、加熱手段を構成する高周波加熱コイル２８が設置されている。この実施形態において高周波加熱コイル２８は、６枚のセラミック基板１４にそれぞれ対応するように、各セラミック基板１４の上側に１つずつ合計６つの高周波加熱コイル２８が配置されている。この実施形態の高周波加熱コイル２８は、１枚のセラミック基板１４を覆う大きさで、かつ後述する錘３５の上面の輪郭よりも大きく形成されている。また、各高周波加熱コイル２８は、渦巻き状（角形渦巻き状）に形成されており、平面的に展開されている。また、各高周波加熱コイル２８は、蓋体１９（ガラス板２２の装着部位）に対向するように配置されている。また、各高周波加熱コイル２８は、半田付け装置ＨＫが備える高周波発生装置２９に電気的に接続されているとともに、容器１７内に設置された温度センサ２７の計測結果に基づき、高周波発生装置２９の出力が制御されるようになっている。また、各高周波加熱コイル２８には、コイル内部に冷却水を通すための冷却路３０が形成されているとともに、半田付け装置ＨＫが備える冷却水タンク３１に接続されている。
図４は、半田付けを行う際に使用する治具３２（図４（ａ））と錘３５（図４（ｂ））を示している。治具３２は、回路基板１１を構成するセラミック基板１４と同一の大きさ（外形）をなす略平板状に形成されている。治具３２は、例えば、グラファイトやセラミックスなどの材料で形成されている。治具３２は、図３に示すように、半田付け時においてセラミック基板１４上に半田シート３３と、半導体素子１２と、錘３５とを位置決めするために使用される。このため、治具３２には、セラミック基板１４における半導体素子１２の接合部に対応する部位に位置決め用の孔３４が形成されている。孔３４は、半導体素子１２のサイズに応じた大きさで形成されている。そして、この実施形態においては、セラミック基板１４上に複数個（４つ）の半導体素子１２が接合されるので、治具３２には複数個（４つ）の孔３４が形成されている。
錘３５は、当該錘３５を通る磁束の変化により電流が発生し、自身の電気抵抗によって発熱する材料、即ち誘導加熱可能な材料を用いて形成されている。即ち、錘３５は、回路基板１１の接合部と半導体素子１２との間に介在する半田を溶融加熱する加熱手段を高周波加熱コイル２８と共に構成する。この実施形態の錘３５は、ステンレスで形成されている。錘３５は、半田付け時において治具３２で位置決めされた４個の半導体素子１２の直上において当該半導体素子１２の上面（非接合面）に接するように配置可能な大きさに形成されている。即ち、錘３５は、一直線上に無い少なくとも３個の半導体素子１２に跨った状態で載置される大きさに形成されている。
この実施形態においては、図４（ａ），（ｂ）に示すように、錘３５は、加圧面３５ａ側、即ち、半田付け時において半導体素子１２と当接する側が、治具３２の各孔３４に嵌挿可能な形状に形成されている。また、加圧面３５ａと反対側の端部には凸部としてのフランジ３５ｂが形成されている。図４（ａ）は錘３５の加圧面３５ａ側の外形を二点鎖線で示し、錘３５が治具３２の孔３４に嵌挿された際の治具３２と錘３５との位置関係を示している。
また、この実施形態においては、全ての錘３５を一括して半導体素子１２を回路基板１１側へ加圧可能な加圧位置へ配置可能、かつ全ての錘３５を一括して半導体素子１２から離間した離間位置へ配置可能に構成されている。具体的には、図３及び図６に示すように、支持台２０の上方に配置されるとともに、支持台２０上に位置決め支持された回路基板１１の複数の接合部と対向する位置に複数の錘３５を保持可能な錘保持治具３６と、錘保持治具３６を加圧位置と離間位置とに移動させる錘保持治具駆動手段３７とが容器１７内に配設されている。
錘保持治具３６は磁力線を通す絶縁材料（例えば、セラミックス）で板状に形成されるとともに、錘３５が貫通する保持部として錘３５のフランジ３５ｂより下側が嵌挿可能な孔３６ａを複数（錘３５の数だけ）備えている。錘３５のフランジ３５ｂを錘保持治具３６の上面で係止した状態で錘３５を半導体素子１２から離間した離間位置へ移動可能に形成されている。図５に示すように、孔３６ａは、孔３６ａに嵌挿された複数の錘３５の位置関係を半導体素子１２に対する加圧時の位置関係に保つように設けられている。
錘保持治具駆動手段３７は、電気シリンダ等の複数のリニアアクチュエータで構成され、そのピストンロッド３７ａが上方へ垂直に突出するように配設されとともに、ピストンロッド３７ａの先端で錘保持治具３６の下面を離間可能に支持するようになっている。そして、錘保持治具駆動手段３７は、ピストンロッド３７ａの移動により、錘保持治具３６を水平に保持した状態で、錘保持治具３６を該錘保持治具３６に保持される複数の錘３５を同時に、前記加圧位置と離間位置とに移動させる。図３に示すように、ピストンロッド３７ａは、その先端が錘保持治具３６の下面より下方に位置する状態まで下方に移動され、錘３５の加圧面３５ａが半導体素子１２の非接合面に当接するとともに、フランジ３５ｂが錘保持治具３６の上面から浮き上がった状態となって、錘３５が半導体素子１２を錘３５の自重で加圧するようになっている。
次に、前記半田付け装置ＨＫを用いて半導体モジュール１０の製造方法の一工程である半導体素子１２の半田付けを行う方法について説明する。なお、この実施形態の半田付け装置ＨＫを用いて半田付けを行うのに先立って、金属回路１３を有する複数（６枚）のセラミック基板１４をヒートシンク１５と一体化した回路基板１１を予め作製しておく。
半田付けを行う際には、最初に、本体１８から蓋体１９を外し、開口部１８ａを開放する。また、錘保持治具３６を本体１８の外に取り出す。そして、本体１８の支持台２０上に回路基板１１を置き、位置決めする。次に、回路基板１１の各セラミック基板１４上に治具３２を置き、治具３２の各孔３４内に半田シート３３と半導体素子１２を配置する。半田シート３３は、金属回路１３と半導体素子１２との間に配置する。
次に図６に示すように、錘保持治具３６を突出位置に配置されたピストンロッド３７ａに支持される位置に配置した後、蓋体１９を本体１８に取り付け、開口部１８ａを閉鎖して、容器１７内に密閉空間Ｓを形成する。次に錘保持治具駆動手段３７を駆動してピストンロッド３７ａとともに錘保持治具３６を下降移動させる。その結果、錘３５が錘保持治具３６とともに下降移動され、錘３５の加圧面３５ａ側が治具３２の孔３４に嵌挿される。そして、図３に示すように、錘３５の加圧面３５ａが半導体素子１２の非接合面（上面）に当接するとともに、フランジ３５ｂが錘保持治具３６の上面から離間した状態になり、各錘３５は４個の半導体素子１２に跨った状態で、錘３５の自重によって半導体素子１２を加圧する状態に配置される。この状態において、各セラミック基板１４上には、金属回路１３側から順に半田シート３３、半導体素子１２、錘３５が重なった状態で配置される。
密閉空間Ｓ内に回路基板１１、半田シート３３、半導体素子１２及び錘３５を収容した状態において、各高周波加熱コイル２８は、各錘３５の上方に配置されるとともに、各高周波加熱コイル２８と各錘３５との間には蓋体１９に組み付けられたガラス板２２が配置される。この実施形態では、高周波加熱コイル２８を錘３５の上方に配置した場合、当該錘３５の上面の輪郭によって形成される領域から高周波加熱コイル２８がはみ出るようになっている。この実施形態のように渦巻き状に形成した高周波加熱コイル２８は、中央寄りに磁束が多く発生することから、当該高周波加熱コイル２８の中央寄りに錘３５を配置することが好ましい。
次に、ガス排出部２５を操作して容器１７内を真空引きするとともに、不活性ガス供給部２４を操作して容器１７内に窒素を供給し、密閉空間Ｓ内を不活性ガスで充満させる。この真空引きと窒素の供給を数回繰り返した後、還元ガス供給部２３を操作して容器１７内に水素を供給し、密閉空間Ｓ内を還元ガス雰囲気とする。
次に、高周波発生装置２９を作動させ、各高周波加熱コイル２８に高周波電流を流す。すると、高周波加熱コイル２８には、対応する錘３５を通る高周波の磁束が発生し、錘３５には磁束の通過によって渦電流が発生する。高周波加熱コイル２８の磁束内に置かれた錘３５は、電磁誘導作用によって発熱し、その熱が錘３５の加圧面３５ａから半導体素子１２に伝わる。そして、回路基板１１の各接合部上に載置された半田シート３３には、錘３５に生じた熱が当該錘３５の加圧面３５ａ及び半導体素子１２を介して集中的（局所的）に伝わり、加熱される。この結果、半田シート３３は、半導体素子１２を介して伝わる熱で溶融温度以上の温度になることにより溶融する。
また、半導体素子１２は、錘３５によって回路基板１１側に加圧されているので、溶融した半田の表面張力で動かされることはない。そして、半田シート３３が完全に溶融したならば、高周波発生装置２９を停止させる。なお、容器１７内に設置した温度センサ２７の検出結果に基づき、各高周波加熱コイル２８に流れる高周波電流の大きさが制御される。また、容器１７（密閉空間Ｓ）内の圧力は、はんだ付け作業の進行状況に合わせて加圧及び減圧され、雰囲気調整が行われる。
半田シート３３が完全に溶融した後、高周波加熱コイル２８への電流供給を停止して加熱を停止する。また、冷却用の熱媒供給部２６を操作して容器１７内に冷却用ガスを供給する。冷却用ガスは、ヒートシンク１５の冷媒流路１５ａの入口又は出口に向かって吹き込まれるとともに、容器１７内に供給された冷却用ガスは、冷媒流路１５ａ及びヒートシンク１５の周囲を流れて、半田付け対象物（半導体モジュール１０）を冷却する。この結果、溶融した半田は、溶融温度未満に冷却されることによって凝固し、金属回路１３と半導体素子１２とを接合する。この状態において半田付けが終了し、半導体モジュール１０が完成する。
加熱を停止し、溶融した半田が凝固した後、半田の温度が高温のうちに錘保持治具駆動手段３７が駆動されて、ピストンロッド３７ａが上方へ移動される。そして、図６に示すように、錘保持治具３６と共に錘３５が半導体素子１２から離間する離間位置へ移動される。この状態において、半田の温度が所定温度まで低下した後、蓋体１９を本体１８から取り外し、錘保持治具３６及び治具３２を外した後に容器１７内から半導体モジュール１０を取り出す。
したがって、この実施形態によれば、以下に示す効果を得ることができる。
（１）回路基板１１の接合部と半導体素子１２（電子部品）との間に半田を介在させた状態で半導体素子１２上に錘３５を載置して、錘３５で加圧しながら加熱して半田を溶融させた後、加熱を停止し、溶融した半田が凝固した後、半田の温度が高温のうちに錘３５を半導体素子１２から離間させる。従って、半田付けがなされた後、錘３５の熱が半導体素子１２に伝達されなくなって、半導体素子１２が所定の温度まで冷却される時間が、錘３５を離間させない場合に比較して短くなる。その結果、半田付け作業に係る時間の短縮、ひいては半導体モジュール１０の製造時間の短縮を図ることができる。
（２）錘３５は錘保持治具３６を介して加圧位置と、離間位置とに移動される。従って、錘３５を直接保持して移動させる場合に比較して、複数の錘３５を移動させる場合に作業を容易にしかも効率良く行うことができる。
（３）錘保持治具３６は板状に形成されるとともに錘３５が貫通する孔３６ａを備えている。また、錘３５は錘保持治具３６の上面に掛止可能なフランジ３５ｂを有するとともに、フランジ３５ｂが錘保持治具３６の上面に係止された状態で錘保持治具３６と一体に移動可能に形成されている。従って、錘保持治具３６の構成が簡単になる。
（４）回路基板１１が下側に配置されるとともに、複数の半導体素子１２を複数の錘３５で加圧した状態で半田付けが行われ、錘保持治具３６には複数の錘３５の位置関係を半導体素子１２に対する加圧時の位置関係に保つように孔３６ａが設けられ、複数の錘３５が同時に加圧位置から離間位置へ移動される。従って、複数の錘３５を移動させる場合に簡単な構成の錘保持治具３６で作業を容易に行うことができる。
（５）半田付けは容器１７内で行われ、容器１７内に配設された錘保持治具駆動手段３７により、錘保持治具３６が加圧位置に配置されている錘３５を離間位置へ移動させる。従って、容器１７の密閉状態においても、錘保持治具駆動手段３７により錘保持治具３６を加圧位置から離間位置へ移動させることができる。
（６）ピストンロッド３７ａが上方に突出するように容器１７内に配設されるとともに、ピストンロッド３７ａの先端で錘保持治具３６を離間可能に支持する複数のリニアアクチュエータで錘保持治具駆動手段３７を構成した。従って、錘保持治具駆動手段３７の構成が簡単になるとともに、回路基板１１上の所定位置に半田シート３３及び半導体素子１２を載置する際に、錘保持治具３６が作業の支障にならない。
（７）半田の加熱は、錘３５を誘導加熱で加熱するとともにその熱を半導体素子１２を介して半田に伝達することにより行われる。従って、半田に対して集中的に熱を伝えることができるため、回路基板１１全体や容器１７全体を加熱する場合に比べて効率的な加熱を実現することができる。
（８）一直線上に無い少なくとも３個の半導体素子１２に跨った状態で半導体素子１２上に錘３５が配置されて、錘３５により各半導体素子１２が回路基板１１側へ加圧された状態で半田が加熱溶融される。従って、半田が溶融状態になった場合、錘３５が個別に各半導体素子１２上に載置される場合と異なり、錘３５は、水平状態又はほぼ水平状態で各半導体素子１２を接合面側へ加圧する。そのため、半導体素子１２と金属回路１３との間に存在する溶融状態の半田は、半導体素子１２の金属回路１３と対向する面全体に拡がり、半田の溶融温度以下に冷却した状態では、各接合部における半田の厚さむらが抑制された状態で半田付けが行われる。
（９）半導体モジュール１０は、回路基板１１として、表面に金属回路１３を有するセラミック基板１４を金属製で冷媒流路１５ａを備えたヒートシンク１５と一体化した冷却回路基板を備えている。そして、各半導体素子１２は回路基板１１の金属回路１３と対向する面全体に半田が行き渡るとともに半田の厚さのむらが抑制された状態で半田付けが行われている。従って、半導体モジュール１０において、半田が介在して接合されている半導体素子１２と金属回路１３の線膨張率の差を吸収する応力緩和機能が良好に発揮され、熱サイクルの疲労寿命のばらつきが抑制される。
（１０）複数のセラミック基板１４を備えた回路基板１１への半田付けを行う場合に、各セラミック基板１４（錘３５）に対して１つの高周波加熱コイル２８を対応付けて配置し、当該セラミック基板１４に配置した錘３５を発熱させるようにした。このため、複数のセラミック基板１４に配置される複数の錘３５を纏めて１つの高周波加熱コイル２８で発熱させる場合に比べて効率が良い。
（１１）高周波加熱コイル２８を容器１７の外部に配置することにより、容器１７内に加熱部材（この実施形態では高周波加熱コイル２８）を配置する構成に比べて容器１７の容積が小さくなる。したがって、容器１７の小型化を図ることができる。また、雰囲気調整としては、主に、容器１７内からの空気の排出（真空引き）、不活性ガス（窒素ガスなど）の供給と排出、還元性ガス（水素など）の供給と排出がある。このため、容積を小さくすることにより、例えば、空気の排出においては排出に掛かる時間を短くしたり、排出に掛かるエネルギー（例えば、真空ポンプ２５ｃを動作させる）の消費量を少なくしたりすることができる。また、不活性ガスや還元性ガスの供給又は排出においては、供給又は排出に掛かる時間を短くしたり、供給又は排出に掛かるエネルギーの消費量を少なくしたり、あるいは供給するガスの消費量を少なくしたりすることができる。
（１２）冷却時において、セラミック基板１４に接合されたヒートシンク１５に冷却用ガスを供給し、冷却するようにした。このため、ヒートシンク１５を通じて金属回路１３の接合部を効率的に冷却することができ、冷却時間の短縮化を図ることができる。
（第２の実施形態）
次に、本発明を具体化した第２の実施形態を図７を参照しながら説明する。なお、第２の実施形態は、錘３５の構成が異なりその他の構成は第１の実施形態と基本的に同様であるため、同様の部分についてはその詳細な説明を省略する。
この実施形態では、錘３５は、下面（加圧面３５ａ）に半導体素子１２等を吸着するための負圧を作用させることが可能な開口を有する通路３８を備えるとともに、通路３８を容器１７の外部に設けられた負圧源（図示せず）と接続可能な接続部３９が錘３５の下面以外の面に設けられている。通路３８は、各加圧面３５ａに垂直に延びる部分を備えており、その下端が開口になっている。接続部３９はフレキシブルな配管（図示せず）を介して負圧源に接続可能に構成されている。
この実施形態の半田付け装置ＨＫを使用して半田付け作業を行う場合、半田シート３３及び半導体素子１２を各セラミック基板１４上に載置された治具３２の孔３４と対応する位置に配置する作業が錘３５を吸着部として使用することによって行われる。例えば、半田シート３３を治具３２の孔３４と対応する位置に配置する場合は、蓋体１９を取り外すとともに、本体１８の外部において、必要な数の半田シート３３を回路基板１１上の配置位置に対応した位置に配置し、その半田シート３３に各錘３５の加圧面３５ａが対応する状態に錘保持治具３６を配置する。その状態で接続部３９を配管を介して負圧源に接続し、各錘３５の通路３８に負圧源の負圧を作用させる。そして、各錘３５の加圧面３５ａに半田シート３３を吸着させた状態で錘保持治具３６を移動させて、ピストンロッド３７ａに支持される位置に配置した後、錘保持治具駆動手段３７を駆動する。錘保持治具駆動手段３７の駆動によりピストンロッド３７ａが下降移動されて、各錘３５の加圧面３５ａ側が半田シート３３を吸着した状態で治具３２の孔３４に嵌挿されて、半田シート３３が接合部と対応する位置に配置される。次に通路３８に対する負圧の作用を解除して、錘３５による吸着作用を解除した後、ピストンロッド３７ａを上昇移動させて錘保持治具３６と共に錘３５を治具３２より上方に移動させる。
次に本体１８の外部において、必要な数の半導体素子１２を回路基板１１上の配置位置に対応した位置に配置し、その半導体素子１２に各錘３５の加圧面３５ａが対応する状態に錘保持治具３６を配置する。その状態で各錘３５の通路３８に負圧源の負圧を作用させて各錘３５の加圧面３５ａに半導体素子１２を吸着させる。次に錘保持治具３６をピストンロッド３７ａに支持される位置に配置した後、錘保持治具駆動手段３７を駆動する。錘保持治具駆動手段３７の駆動によりピストンロッド３７ａが下降移動されて、錘３５の加圧面３５ａ側が治具３２の孔３４に嵌挿されて、各半導体素子１２が半田シート３３上に載置された状態になる。その結果、図７に示すように、各半導体素子１２及び各錘３５の所定位置への配置が完了する。その後、通路３８に対する負圧の作用を解除した後、接続部３９と配管との接続を解除し、蓋体１９を閉鎖位置に配置する。以下、第１の実施形態と同様にして半田付け作業が行われる。
この実施形態においては、前記第１の実施形態における効果（１）〜（１２）と同様な効果を有する他に次の効果を有する。
（１３）錘３５は、下面に半導体素子１２等を吸着するための負圧を作用させることが可能な開口を有する通路３８を備えるとともに、通路３８を負圧源と接続可能な接続部３９が錘３５の下面以外の面に設けられている。従って、錘３５を接続部３９を介して負圧源に接続して吸着部として使用することにより、複数の半導体素子１２や半田シート３３を錘３５の下面（加圧面３５ａ）に吸着して接合部（金属回路１３）上に一括して載置（配置）することができる。
（１４）負圧源が容器１７の外部に設けられるとともに、通路３８の接続部３９は配管を介して必要なときに負圧源と接続可能になっている。従って、配管が常に接続部３９に接続された構成に比較して、蓋体１９を本体１８から取り外したり閉鎖位置に取り付けたりする作業の際に、配管が作業の支障とならない。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 半導体モジュールを製造する際の半田付け工程において、接合部上に半田付けされる半導体素子１２の配置や大きさ、高さ等は前記両実施形態の配置や大きさ、高さ等に限らない。例えば。図８に示すように、異なる大きさ及び高さの半導体素子１２を接合する場合に適用してもよい。錘３５は、図８に図示された３個以外の図示しない半導体素子１２にも跨る大きさに形成されている。この場合も第２の実施形態と同様の効果が得られる。
○ 全ての錘３５が大きさ及び同じ形状である必要はなく、例えば、図９（ａ）に示すように、複数の半導体素子１２を異なる個数（図の場合３個と４個）で構成されるグーループに分けて配置し、錘３５（二点鎖線で図示）を各グループの半導体素子１２の配置に対応した形状に形成してもよい。この場合、図９（ｂ）に示すように、錘保持治具３６に形成される孔３６ａも錘３５の形状に対応して２種類形成される。
○ 錘３５を半導体素子１２（電子部品）から離間させる時期は、溶融した半田が凝固した後、半田の温度が高温のうちに限らず、半田が凝固する前であっても、半田が金属回路１３の接合部及び半導体素子１２の接合面の間に濡れ拡がった時点以降であればよい。即ち、溶融した半田が前記接合部及び電子部品の接合面の間に濡れ拡がった時点以降で、かつ溶融した半田が凝固した後、半田の温度が高温のうちであればよい。溶融した半田が金属回路１３の接合部及び半導体素子１２の接合面の間に濡れ拡がった時点の特定は、例えば、半導体素子１２の周囲にフィレットが形成されたことを光学的又は目視にて確認することでできる。
詳述すると、図１０（ａ）に示すように、金属回路１３上に半田シート３３、半導体素子１２（電子部品）及び錘３５が載置された状態で半田シート３３が加熱されて溶融すると、溶融初期で半田Ｈが濡れ拡がる前は、図１０（ｂ）に示すように、溶融状態の半田Ｈの周囲は外側に凸の曲面となる。しかし、半田Ｈが半導体素子１２の接合面全体に濡れ拡がった状態では図１０（ｃ）に示すように、フィレット４０が形成される。
また、図１１（ａ）に示すように。半導体素子１２の接合面の面積より広い面積の半田シート３３を半導体素子１２と金属回路１３との間に介在させた状態で半田シート３３が加熱されて溶融すると、図１１（ｂ）に示すように、溶融初期でも半田Ｈは半導体素子１２の接合面全体に拡がっている。しかし、半田が濡れていない状態では、フィレットは形成されずに、溶融状態の半田Ｈの周囲は外側に凸の曲面となっている。その後、半田が濡れた状態になり、図１０（ｃ）に示すように半導体素子１２の周囲にフィレット４０が形成される。なお、錘３５の加圧状態によっては、図１０（ａ）に示すように、半導体素子１２の接合面と同じ面積の半田シート３３を配置した場合でも、半田の溶融初期に図１１（ａ）に示すように、半田Ｈが半導体素子１２の接合面全体に拡がるが、まだ濡れた状態にならずに、その周囲が外側に凸の曲面となる場合がある。
フィレット４０が形成された状態で半導体素子１２の周辺の部分に光（矢印で図示）を照射すると、図１２（ａ）に示すように光が特定の方向に反射されるため、反射光を検出することによりフィレット４０が形成されたか否かを判断できる。 一方、半田Ｈの周面が半導体素子１２の接合面より外側に突出する曲面となっている状態で、半田Ｈの周面に光を照射すると、図１２（ｂ）に示すように、光は散乱されるため、フィレット４０が形成されている場合と区別できる。
フィレット４０が形成されたか否かを光学的に検出する方法としては、図１３（ａ），（ｂ）に示すように、半導体素子１２及び錘３５を位置決めする治具３２として、半導体素子１２の接合面周縁に向かって光を外部から照射可能な長孔３２ａが形成された治具３２を使用する。半田Ｈが濡れると半田は金属回路１３の面に拡がろうとするが、半導体素子１２の接合面の大きさが決まっているため、半導体素子１２の接合面に引っ張られて有る程度以上の面積には拡がることができずない。そのため、良好なフィレット４０は半導体素子１２の周辺にはみ出して形成されるので、良好なフィレット４０の位置は半導体素子１２の周辺に特定される。従って、長孔３２ａを形成すべき位置及び光の照射方向と金属回路１３の上面との成す角度は容易に設定することができる。
そして、図１３（ｂ）に示すように、投受光装置４１から長孔３２ａに向けて光（矢印で図示）を照射するとともに反射光を受光して、受光した光の強度でフィレット４０が形成されているか否かを判断する。判断基準は、例えば、予めフィレット４０が形成された状態で光を照射した場合と、外側に凸の曲面の状態で光を照射した場合との反射光の強度を試験で求めるとともに、その強度を元に基準値を設定する。投受光装置４１に代えて、投光装置と受光装置とが別体の装置を使用してもよい。また、長孔３２ａに限らず、投光装置からの光の照射及び受光装置での反射光の受光が可能な形状の孔であってもよい。
このように、溶融した半田が凝固する前に錘３５を半導体素子１２から離間させた場合は、溶融した半田が凝固するまでの冷却速度を速めることができる。その結果、半田の結晶が微細化されて、使用時の熱疲労に対する耐久性が向上する。なお、溶融した半田が凝固する前であっても、溶融した半田が前記接合部及び電子部品の接合面の間に濡れ拡がった後であれば、錘による加圧を解除しても、半田がその表面張力で電子部品を持ち上げることがなく、半田は凝固時まで電子部品の接合面全体に拡がって濡れた状態に保持される。半田が半導体素子１２の接合面全体に拡がった状態であっても、図１１（ｂ）のように半田が接合部や接合面に対して濡れていない状態で冷却した場合は、半田接合部の強度が、濡れた状態で冷却した場合に比較して低下する。しかし、この実施形態ではフィレット４０の形成を確認した後、冷却を開始するため、接合強度が高い半田付けを行うことができる。また、錘３５を半導体素子１２から離間させても、半田の厚さが変化するのを防止することができる。
○ フィレット４０が形成されたことの確認は、半導体素子１２の接合面周縁に光を照射するとともにその反射光の強度で行う方法に限らず、半導体素子１２の接合面周縁の画像情報に基づいてフィレット４０が形成されているか否かを判断してもよい。
○ フィレット４０が形成されたことの確認を治具３２に形成された長孔３２ａから半導体素子１２の接合面周縁を目視で観察して行ってもよい。
○ 加熱の停止及び錘３５の半導体素子１２からの離間はフィレット４０の形成を確認した後であればよく、必ずしも両者を同時に行う必要はなく、錘３５の離間を先に行っても、加熱の停止を先に行ってもよい。しかし、フィレット４０の形成を確認した時点で直ちに錘３５を半導体素子１２から離間させるとともに、加熱を停止すれば、溶融した半田が凝固するまでの冷却速度をより速めることができる。また、半田付けに要する時間を短縮することができる。
○ 半田付けを還元雰囲気でかつ還元ガスを供給しながら行う場合、フィレット４０が形成されたことを確認した後、直ちに還元ガスの供給を停止する。この場合、還元ガスの使用量を低減でき、半田付けにかかるコストを低減できる。
○ 半田が濡れ拡がったことの確認は、フィレット４０が形成されたことを前記のように投受光装置４１等で直接確認する代わりに、半田が濡れ拡がるタイミング（例えば、加熱開始からの経過時間）を予め試験で求めておき、基準時点からの経過時間で行ってもよい。この場合、半田が濡れ拡がったか否かの確認を行うための構成が簡単になる。半田が濡れ拡がるタイミングの試験は、治具３２が無い状態で行っても、有る状態で行ってもどちらでもよい。
○ 錘保持治具駆動手段３７は錘保持治具３６の下方に配置されるとともに、錘保持治具３６を下方から支持して上下方向へ移動させる構成に限らない。例えば、錘保持治具３６の上方に配置されて、錘保持治具３６の上面、側面及び下面のいずれかを支持して錘保持治具３６を上下方向へ移動させる構成としてもよい。具体的には、例えば、リニアアクチュエータをピストンロッドが下方へ突出する状態に配設し、ピストンロッドの先端に電磁石を取り付けるとともに、錘保持治具３６には前記電磁石と対応する位置に磁性体製の被吸着部を設ける。そして、電磁石で被吸着部を吸着してピストンロッドと共に錘保持治具３６を移動させる。
○ 錘保持治具駆動手段３７を錘保持治具３６の上方に配置する構成として、リニアアクチュエータをピストンロッドが下方へ突出する状態に配設し、ピストンロッドの先端が錘保持治具３６に形成した孔を貫通する状態に配置する。そして、ピストンロッドの先端側に錘保持治具３６の下面に係合する係合部材を設け、係合部材で錘保持治具３６の下面を支持して移動させるようにしてもよい。
○ 錘保持治具駆動手段３７を錘保持治具３６の上側に設ける構成においては、錘保持治具駆動手段３７を蓋体１９に取り付ける構成としてもよい。
○ 錘３５を錘保持治具３６の孔３６ａに嵌挿した状態で移動させる場合、錘３５を錘保持治具３６に掛止するための構成はフランジ３５ｂに限らず、錘３５の上部の側面に複数の凸部を設けてもよい。
○ 錘３５の加圧面３５ａの大きさは、必ずしも対応する半導体素子１２の非接合面の全面に当接可能な大きさに限らず、それより大きくてもあるいは小さくてもよい。
○ 治具３２は、半田シート３３、半導体素子１２及び錘３５の位置決め機能を有する構成に限らず、半田シート３３及び半導体素子１２の位置決め機能のみを有する構成でもよい。
○ 誘導加熱で錘３５を加熱してその熱で半田を溶融させる構成において、錘３５はステンレス製に限らず、誘導加熱可能な材料であればよく、例えば、ステンレスに代えて、鉄やグラファイトで形成したり、熱伝導率の異なる２種類の導体材料を用いて構成したりしてもよい。
○ 半田は半田シート３３として金属回路１３の接合部と対応する箇所に配置する方法に限らず、半田ペーストを接合部と対応する箇所に塗布するようにしてもよい。
○ 半田を溶融温度以上に加熱する加熱方法は誘導加熱以外の方法であってもよい。例えば、加熱手段として容器１７内に電気ヒーターを設けて半田を加熱するようにしてもよい。
○ 回路基板１１は、セラミック基板１４が冷媒流路１５ａを有しないヒートシンク１５と一体化された構成や、ヒートシンク１５を有しない構成であってもよい。
○ 蓋体１９は、本体１８に対して取り外し不能な構成、例えば、開閉式でもよい。
○ 蓋体１９は、少なくとも高周波加熱コイル２８と対向する部位が電気的絶縁材で形成されているのが好ましく、当該部位をガラスに代えて、例えば、セラミックスや樹脂で形成してもよい。また、蓋体１９全体を同じ電気的絶縁材で形成してもよい。
○ 容器１７の内外の圧力差に対応して蓋体１９の強度を上げる必要がある場合には、蓋体１９を、例えば、グラスファイバーと樹脂との複合材（ＧＦＲＰ（ガラス繊維強化プラスチック）で構成してもよい。また、蓋体１９を、金属で構成してもよい。金属としては非磁性材の金属が好ましい。なお、蓋体１９に磁性材の金属を用いる場合には、錘３５よりも電気抵抗率が高いものを用いた方が良い。また、蓋体１９を金属と絶縁材との複合材で構成してもよい。また、錘３５に効果的に磁束を導くように錘３５直上部には強磁性体の電磁鋼板等を用いると良い。
○ 高周波加熱コイル２８は、複数の錘３５の上方に跨って配置する構成としてもよい。この場合、高周波加熱コイル２８に対する高周波電流の供給経路や冷却水の供給経路を少なくすることができ、半田付け装置ＨＫの構造をさらに簡素化できる。
○ 生産ライン化に伴って容器１７を移動可能とし、当該容器１７とともに移動する錘３５の移動経路に沿って高周波加熱コイル２８を配置してもよい。この場合、高周波加熱コイル２８を移動経路に沿った形状に構成して配置してもよいし、移動経路に沿って複数配置してもよい。このように構成することで、容器１７を移動させながら加熱することが可能である。
○ 高周波加熱コイル２８を、錘３５の側面に配置してもよい。
○ 高周波加熱コイル２８を、容器１７（密閉空間Ｓ）内に配置してもよい。
○ 電子部品は半導体素子１２以外の電子部品、例えば、チップ抵抗、チップコンデンサ等であってもよい。
○ 回路基板１１を下側に配置する代わりに、半導体素子１２等の電子部品を下側に配置するとともに半田を挟んで回路基板１１を上側に配置し、回路基板１１上に錘３５を載置して加圧状態で半田付けを行うようにしてもよい。
○ 半田付けは密閉可能な容器１７内に限らず、例えば、ベルトコンベヤ等の搬送手段上に載置されて回路基板１１が容器内に搬入される搬入口や、容器内から搬出される搬出口を介して外部と連通された構成の容器内で行うようにしたり、容器の無い状態、即ち半田付けを行う周囲を囲む部材の無い状態で半田付けを行うようにしてもよい。
以下の技術的思想（発明）は前記実施形態から把握できる。
（１）請求項８に記載の発明において、前記ヒートシンクはアルミニウム製又は銅製である。
（２）請求項１０に記載の発明において、前記加熱手段は前記錘が誘導加熱可能な導電材料により形成されるとともに、かつ該錘を誘導加熱する高周波加熱コイルを設けることで構成されている。
（３）請求項２に記載の発明において、前記濡れ拡がった時点で、直ちに前記加熱を停止して冷却工程に移行する半田付け方法。
（４）請求項２又は前記技術的思想（３）に記載の発明において、前記濡れ拡がった時点で、直ちに前記錘を前記電子部品から離間させる半田付け方法。
（５）請求項１、請求項２及び前記技術的思想（３），（４）のいずれか一項に記載の発明において、前記濡れ拡がった時点の確認は、前記電子部品の接合面周辺の部分に光を照射するとともに、反射光の変化からフィレットが形成されたことを確認することで行う半田付け方法。
第１の実施形態の半導体モジュールの平面図。 図１のＡ−Ａ線に対応する端面図。 第１の実施形態の半田付け方法に用いる半田付け装置の概略断面図。 （ａ）は治具の平面図、（ｂ）は錘の斜視図。 錘保持治具の平面図。 半田付け装置の作用を示す概略縦断面図。 第２の実施形態における半田付け装置の部分概略断面図。 別の実施形態における半田付け装置の部分断面図。 （ａ）は別の実施形態における半導体素子の配置及び錘の形状を示す模式平面図、（ｂ）は支持プレートの平面図。 （ａ）〜（ｃ）は別の実施形態における半田溶融時のフィレット形成過程を示す模式図。 （ａ），（ｂ）は同じく半田溶融時のフィレット形成途中を示す模式図。 （ａ）はフィレットに光が照射されたときの反射状態を示す模式図、（ｂ）はフィレット未形成の状態で光が照射されたときの反射状態を示す模式図。 （ａ）は治具の平面図、（ｂ）は投受光装置、治具、セラミック基板、金属回路、半田、電子部品の配置を示す模式図。
符号の説明
Ｈ…半田、ＨＫ…半田付け装置、１０…半導体モジュール、１１…回路基板、１３…金属回路、１４…セラミック基板、１５…ヒートシンク、１５ａ…冷媒流路、１７…容器、３３…半田としての半田シート、３５…錘、３５ｂ…凸部としてのフランジ、３６…錘保持治具、３７…錘保持治具駆動手段、３８…通路、３９…接続部。

Claims (12)

  1. 回路基板と電子部品とを半田を介して接合する半田付け方法であって、
    前記回路基板の前記電子部品を接合すべき接合部と前記電子部品との間に半田を介在させた状態で前記回路基板が下側になるように配置するとともに、上側に配置された電子部品の上に錘を載置して、前記錘で加圧しながら加熱して前記半田を溶融させた後、前記溶融した半田が前記接合部及び前記電子部品の接合面の間に濡れ拡がった時点以降で、かつ前記溶融した半田が凝固した後、前記半田の温度が高温のうちに前記錘を前記電子部品から離間させる半田付け方法。
  2. 前記溶融した半田が前記接合部及び前記電子部品の接合面の間に濡れ拡がった時点から半田が凝固するまでの間に前記錘を前記電子部品から離間させる請求項１に記載の半田付け方法。
  3. 前記半田を溶融させた後、加熱を停止し、前記溶融した半田が凝固した後、前記半田の温度が高温のうちに前記錘を前記電子部品から離間させる請求項１に記載の半田付け方法。
  4. 前記錘は錘保持治具を介して加圧位置と、離間位置とに移動される請求項１〜請求項３のいずれか一項に記載の半田付け方法。
  5. 前記錘保持治具は板状に形成されるとともに前記錘が貫通する保持部を備え、前記錘は前記錘保持治具の上面に掛止可能な凸部を有し、前記錘は前記凸部が前記錘保持治具の上面に係止された状態で前記錘保持治具と一体に移動可能に形成されている請求項４に記載の半田付け方法。
  6. 複数の電子部品を複数の錘で加圧した状態で半田付けが行われ、前記錘保持治具には前記複数の錘の位置関係を前記電子部品に対する加圧時の位置関係に保つように前記保持部が設けられ、複数の錘が同時に加圧位置から離間位置へ移動される請求項５に記載の半田付け方法。
  7. 前記錘は、下面に前記電子部品を吸着するための負圧を作用させることが可能な開口を有する通路を備えるとともに、前記通路を負圧源と接続可能な接続部が錘の下面以外の面に設けられており、錘を吸着部としても使用する請求項５又は請求項６に記載の半田付け方法。
  8. 前記半田付けは容器内で行われ、前記容器内に配設された錘保持治具駆動手段により、前記錘保持治具が加圧位置に配置されている前記錘を離間位置へ移動させる請求項４〜請求項７のいずれか一項に記載の半田付け方法。
  9. 前記半田の加熱は、前記錘を誘導加熱で加熱するとともにその熱を前記電子部品を介して前記半田に伝達することにより行われる請求項１〜請求項８のいずれか一項に記載の半田付け方法。
  10. 前記回路基板は、表面に金属回路を有するセラミック基板を金属製で冷媒流路を備えたヒートシンクと一体化した冷却回路基板である請求項１〜請求項９のいずれか一項に記載の半田付け方法。
  11. 請求項１〜請求項１０のいずれか一項に記載の半田付け方法を半田付け工程に使用する半導体モジュールの製造方法。
  12. 回路基板上に設けられた複数の接合部に複数の電子部品を半田付けする半田付け装置であって、
    容器と、
    前記容器内に設けられるとともに前記回路基板を位置決め支持する支持部と、
    前記支持部の上方に配置されるとともに、前記支持部上に位置決め支持された前記回路基板の前記複数の接合部と対向する位置に複数の錘を保持可能な錘保持治具と、
    前記容器内に配設され、前記錘保持治具を該錘保持治具に保持される前記錘が、前記支持部上に位置決め支持された前記回路基板の接合部上に半田を介して載置された電子部品を前記回路基板側へ加圧可能な加圧位置と、前記電子部品から離間する離間位置とに移動させる錘保持治具駆動手段と、
    前記回路基板の接合部と前記電子部品との間に介在する半田を溶融加熱する加熱手段とを備えた半田付け装置。
JP2005380353A 2005-12-28 2005-12-28 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置 Pending JP2007180457A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2005380353A JP2007180457A (ja) 2005-12-28 2005-12-28 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
CNA2006800444415A CN101317501A (zh) 2005-12-28 2006-12-27 锡焊方法与半导体模块的制造方法以及锡焊装置
EP06843532A EP1968367A1 (en) 2005-12-28 2006-12-27 Soldering method, semiconductor module manufacturing method and soldering apparatus
US12/086,376 US20090134205A1 (en) 2005-12-28 2006-12-27 Soldering Method, Method for Manufacturing Semiconductor Module, and Soldering Apparatus
KR1020087013208A KR101004587B1 (ko) 2005-12-28 2006-12-27 납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치
PCT/JP2006/326150 WO2007074889A1 (ja) 2005-12-28 2006-12-27 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005380353A JP2007180457A (ja) 2005-12-28 2005-12-28 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置

Publications (1)

Publication Number Publication Date
JP2007180457A true JP2007180457A (ja) 2007-07-12

Family

ID=38218111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005380353A Pending JP2007180457A (ja) 2005-12-28 2005-12-28 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置

Country Status (6)

Country Link
US (1) US20090134205A1 (ja)
EP (1) EP1968367A1 (ja)
JP (1) JP2007180457A (ja)
KR (1) KR101004587B1 (ja)
CN (1) CN101317501A (ja)
WO (1) WO2007074889A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267161A (ja) * 2008-04-25 2009-11-12 Toyota Industries Corp 位置決め治具
JP2011512025A (ja) * 2008-01-18 2011-04-14 ケイエムダブリュ インコーポレーテッド プリント回路基板の装着方法
JP2015126212A (ja) * 2013-12-27 2015-07-06 本田技研工業株式会社 半導体装置の製造方法および製造治具
KR20160001223U (ko) * 2016-03-03 2016-04-14 주식회사 케이엠더블유 인쇄 회로 기판을 구비하는 전기, 전자 장비
JP2016219509A (ja) * 2015-05-15 2016-12-22 富士電機株式会社 加熱冷却方法及び加熱冷却機器
JP2022519993A (ja) * 2019-01-04 2022-03-28 プロテック カンパニー リミテッド フリップチップレーザーボンディングシステム

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525187B2 (en) * 2006-10-13 2009-04-28 Infineon Technologies Ag Apparatus and method for connecting components
JP5838881B2 (ja) * 2012-03-27 2016-01-06 富士通株式会社 光射出部材の実装方法及び実装装置
JP2013229579A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
US9296056B2 (en) * 2014-07-08 2016-03-29 International Business Machines Corporation Device for thermal management of surface mount devices during reflow soldering
JP6481085B2 (ja) * 2016-09-16 2019-03-13 株式会社ワンダーフューチャーコーポレーション はんだ接合方法及びはんだ接合装置
CN108393552B (zh) * 2018-03-02 2020-06-12 上海航天电子通讯设备研究所 一种电子产品真空均热装配焊接装置及其焊接方法
CN113518512B (zh) * 2021-03-23 2022-08-26 沙桂林 电子器件的焊接方法及线路板焊接设备
CN115003148B (zh) * 2022-06-02 2023-08-29 连云港杰瑞电子有限公司 一种功率转换模块感应焊接装置及其焊接方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586190A (en) * 1978-12-25 1980-06-28 Fujitsu Ltd Method of soldering lead terminal
JPS61289964A (ja) * 1985-06-18 1986-12-19 Fuji Electric Co Ltd ろう付け方法
JPH05235238A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 電子部品およびその実装方法
JPH05337865A (ja) * 1992-06-10 1993-12-21 Sony Corp 半導体実装装置とこれを用いた実装方法
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JPH11260859A (ja) * 1998-03-10 1999-09-24 Fujitsu Ltd 半導体素子の実装方法
JP2003008195A (ja) * 2001-06-27 2003-01-10 Sony Corp 電子部品の実装方法及び実装装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084315A (en) * 1976-12-30 1978-04-18 Honeywell Information Systems Inc. Fixture for soldering integrated circuit chips to a multilayer substrate
US4607779A (en) * 1983-08-11 1986-08-26 National Semiconductor Corporation Non-impact thermocompression gang bonding method
JPH03169029A (ja) * 1989-11-28 1991-07-22 Mitsubishi Electric Corp 半導体装置の実装方法
US5297333A (en) * 1991-09-24 1994-03-29 Nec Corporation Packaging method for flip-chip type semiconductor device
JPH06163612A (ja) 1992-11-25 1994-06-10 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
US5532457A (en) * 1994-06-22 1996-07-02 International Business Machines Corporation Modified quartz plate to provide non-uniform light source
US5626280A (en) * 1995-06-05 1997-05-06 He Holdings, Inc. Infrared transparent soldering tool and infrared soldering method
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JP3330037B2 (ja) * 1996-11-29 2002-09-30 富士通株式会社 チップ部品の接合方法および装置
US5927589A (en) * 1997-11-25 1999-07-27 Lucent Technologies Inc. Method and fixture for use in bonding a chip to a substrate
US6337509B2 (en) * 1998-07-16 2002-01-08 International Business Machines Corporation Fixture for attaching a conformal chip carrier to a flip chip
WO2000022883A1 (en) * 1998-10-10 2000-04-20 Trucco Horacio Andres Matrix-inductor soldering apparatus and soldering process
JP2000260815A (ja) * 1999-03-10 2000-09-22 Mitsubishi Electric Corp バンプの溶融方法および溶融装置、ならびに半導体装置の製造方法
US6206272B1 (en) * 1999-04-08 2001-03-27 Intel Corporation Alignment weight for floating field pin design
JP2001185841A (ja) 1999-12-27 2001-07-06 Suzuka Fuji Xerox Co Ltd 電子部品取付用加熱溶融装置
JP4509430B2 (ja) * 2001-07-09 2010-07-21 株式会社日立製作所 はんだバンプレベリング方法
JP2003083866A (ja) * 2001-09-12 2003-03-19 Marcom:Kk はんだペースト特性試験装置およびはんだペースト特性試験方法
US7288472B2 (en) * 2004-12-21 2007-10-30 Intel Corporation Method and system for performing die attach using a flame
JP2007142343A (ja) * 2005-11-22 2007-06-07 Toyota Industries Corp 半田付け装置及び半田付け方法
JP2007180456A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け方法及び半導体モジュールの製造方法
US8030760B2 (en) * 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586190A (en) * 1978-12-25 1980-06-28 Fujitsu Ltd Method of soldering lead terminal
JPS61289964A (ja) * 1985-06-18 1986-12-19 Fuji Electric Co Ltd ろう付け方法
JPH05235238A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 電子部品およびその実装方法
JPH05337865A (ja) * 1992-06-10 1993-12-21 Sony Corp 半導体実装装置とこれを用いた実装方法
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JPH11260859A (ja) * 1998-03-10 1999-09-24 Fujitsu Ltd 半導体素子の実装方法
JP2003008195A (ja) * 2001-06-27 2003-01-10 Sony Corp 電子部品の実装方法及び実装装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011512025A (ja) * 2008-01-18 2011-04-14 ケイエムダブリュ インコーポレーテッド プリント回路基板の装着方法
US9254531B2 (en) 2008-01-18 2016-02-09 Kmw Inc. PCB mounting method
JP2009267161A (ja) * 2008-04-25 2009-11-12 Toyota Industries Corp 位置決め治具
JP2015126212A (ja) * 2013-12-27 2015-07-06 本田技研工業株式会社 半導体装置の製造方法および製造治具
JP2016219509A (ja) * 2015-05-15 2016-12-22 富士電機株式会社 加熱冷却方法及び加熱冷却機器
KR20160001223U (ko) * 2016-03-03 2016-04-14 주식회사 케이엠더블유 인쇄 회로 기판을 구비하는 전기, 전자 장비
KR200484049Y1 (ko) * 2016-03-03 2017-07-26 주식회사 케이엠더블유 인쇄 회로 기판을 구비하는 전기, 전자 장비
JP2022519993A (ja) * 2019-01-04 2022-03-28 プロテック カンパニー リミテッド フリップチップレーザーボンディングシステム
JP7185052B2 (ja) 2019-01-04 2022-12-06 プロテック カンパニー リミテッド フリップチップレーザーボンディングシステム

Also Published As

Publication number Publication date
US20090134205A1 (en) 2009-05-28
KR20080064901A (ko) 2008-07-09
WO2007074889A1 (ja) 2007-07-05
CN101317501A (zh) 2008-12-03
KR101004587B1 (ko) 2010-12-28
EP1968367A1 (en) 2008-09-10

Similar Documents

Publication Publication Date Title
JP2007180457A (ja) 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
JP4640170B2 (ja) 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
US20090266811A1 (en) Soldering Apparatus and Soldering Method
EP1968107A1 (en) Soldering method and semiconductor module manufacturing method
JP5852702B2 (ja) 自動車窓アセンブリを形成する方法及び装置
WO2007077877A1 (ja) 半田付け方法、半田付け装置、及び半導体装置の製造方法
JP2007194477A (ja) 位置決め治具、位置決め方法、半導体モジュールの製造方法及び半田付け装置
JP2008112955A (ja) 半導体装置、金属接合材料、半田付け方法及び電子機器の製造方法
JP2008147555A (ja) 半田付け方法及び錘並びに電子機器の製造方法
JP5029279B2 (ja) 半田付け装置、半田付け方法及び電子機器の製造方法
JP2008141188A (ja) 電子部品の接合方法及び電子機器の製造方法
CN109935538B (zh) 部件接合装置及部件接合方法
JPH11345816A (ja) はんだバンプ形成方法および装置
JP2007234723A (ja) 電子部品の実装方法及び電子部品の実装装置並びに半導体装置の製造方法
JP2008140815A (ja) 半田付け方法及び電子機器の製造方法
JP4888097B2 (ja) 半田付け方法及び電子機器の製造方法
WO2007105426A1 (ja) 半導体装置のリペア方法及び半導体装置のリペア装置
KR100826052B1 (ko) 판형 열전달 장치의 케이스 접합 방법 및 장치
JPH09205104A (ja) 半導体素子のマウント方法およびその装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110308