JP4888097B2 - 半田付け方法及び電子機器の製造方法 - Google Patents

半田付け方法及び電子機器の製造方法 Download PDF

Info

Publication number
JP4888097B2
JP4888097B2 JP2006334751A JP2006334751A JP4888097B2 JP 4888097 B2 JP4888097 B2 JP 4888097B2 JP 2006334751 A JP2006334751 A JP 2006334751A JP 2006334751 A JP2006334751 A JP 2006334751A JP 4888097 B2 JP4888097 B2 JP 4888097B2
Authority
JP
Japan
Prior art keywords
solder
circuit board
semiconductor element
soldering
chip component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006334751A
Other languages
English (en)
Other versions
JP2008147518A (ja
Inventor
雅彦 金原
秀人 久保
繁和 東元
崇詞 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2006334751A priority Critical patent/JP4888097B2/ja
Publication of JP2008147518A publication Critical patent/JP2008147518A/ja
Application granted granted Critical
Publication of JP4888097B2 publication Critical patent/JP4888097B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は、回路基板上に設けられた接合部にチップ部品を半田付けする半田付け方法及び電子機器の製造方法に関する。
回路基板上に半導体素子や電子部品を実装する場合、回路基板と半導体素子等とを半田を介して接合する方法が一般的である。ところが、回路基板上に半導体素子等を半田付けする場合には、半導体素子等と回路基板との間に介在する半田の溶融時に、半導体素子等が溶融した半田の表面張力でその位置がずれたり、半導体素子等の接合面全体に半田が拡がらずに接合されたりする場合がある。
従来、半田付けされる電子部品の傾斜や浮き上がり等の位置ずれを有効に防止する半田付け部品の浮き防止治具が提案されている(例えば、特許文献1参照。)。この浮き防止治具は、図6(a)に示すように、プリント基板60上に載置されたリレー61を跨いでプリント基板60上に載置可能とすべく、リレー61におけるプリント基板60上の高さに対応する深さの電子部品収容凹部62を有する部品押さえ治具63から構成されている。部品押さえ治具63はその自重により、プリント基板60上の載置位置で保持される。電子部品収容凹部62は、プリント基板60の載置面側に向かって漸次拡開するテーパ状に形成されている。そして、フローソルダ等の半田付け装置によって噴流される半田上を通過させることにより、プリント基板60側の回路と各リード64との半田付けがなされる。電子部品収容凹部62の底面62aとリレー61の上面61aとの間には0.1mm程度のクリアランスを有する構造とされている。
特開2002−261433号公報
図6(b)に示すように、回路基板70上へチップ部品71(半田付けする部品)を半田付けする際には、回路基板70、半田72、チップ部品71の順に積層させる。そして、回路基板70とチップ部品71との間に介在する半田72を溶融させることで半田付けする。ところが、半田の種類や、半田を溶融させる際の条件によっては、図6(c)に示すように、半田72が溶融する際に濡れ広がらずチップ部品71が持ち上げられる(図6(c)で矢視する。)とともに、半田72がチップ部品71と接触する面積がチップ部品の面積より小さくなる場合がある。この場合、チップ部品71は、濡れ広がっていない状態の半田72を介して半田付けされることになる。
特許文献1では、半田付けされる電子部品の傾斜や浮き上がり等の位置ずれを有効に防止する目的で部品押さえ治具63を使用する。しかし、特許文献1の電子部品はリード64を備えたリード部品であり、半田付けも噴流される半田上をプリント基板60を透過させて行う方法に関してのみ記載されている。また、特許文献1に記載された発明の目的は、プリント基板60の搬送中の振動や衝撃を主原因とした電子部品の傾斜や浮き上がりの防止である。そのため、電子部品とプリント基板60との間に、半田が介在することはない。即ち、基板、半田、電子部品の順に積層させ、その後、その積層状態で半田を溶融させて半田付けを行う場合に発生する前記問題に関しては何ら配慮されていない。
本発明は前記従来の問題に鑑みてなされたものであって、その目的は、回路基板上に設けられた接合部に、半田、チップ部品の順に積層させた状態で半田付けする際に、チップ部品の回路基板に対する接合強度を高めることができる半田付け方法及び電子機器の製造方法を提供することにある。
前記の目的を達成するために請求項1に記載の発明は、回路基板上に設けられた接合部の上に半田及びチップ部品をその順に積層配置した後、半田溶融時における前記チップ部品の浮き上がりを規制する規制部材を、前記チップ部品の上方に間隔を空けて配置し、その状態で前記半田を溶融させるとともに、半田溶融時に前記チップ部品の浮き上がりを前記規制部材で規制して前記接合部に前記チップ部品を半田付けする半田付け方法であって、前記規制部材は、半田付け時に前記回路基板上に載置可能な足部と、前記足部に支持されるとともに、前記規制部材が前記回路基板上に載置された状態で、前記チップ部品の上方に隙間を有する状態で配置される規制部とを備え、かつ溶融した半田の表面張力に打ち勝つことが可能な重量を有するように構成されており、前記足部は、前記規制部と別体に構成され、前記回路基板上に前記足部を載置した後、前記足部の内側に前記半田、前記チップ部品の順に積層し、その後、前記規制部を前記足部上に配置した状態で前記半田を溶融することを要旨とする。
この発明では、回路基板上に設けられた接合部上に半田を介してチップ部品が配置される。そして、規制部材がチップ部品の上方に位置するように配置された状態で半田が溶融される。溶融した半田は表面張力により球に近づく形状に成ろうとし、溶融した半田によってチップ部品が持ち上げられる。持ち上げられたチップ部品が、規制部材に当接すると、規制部材によってチップ部品の浮き上がりは規制される。したがって、チップ部品は、半田がチップ部品の接合面全面に接合した状態で、回路基板に接合されるため、チップ部品の回路基板に対する接合強度が高められる。
また、この発明では、規制部材を回路基板上に自立させた状態で押さえ部をチップ部品の上方に位置させることができる。したがって、回路基板に対して接合するチップ部品が同じであれば、回路基板に対する接合位置が変わっても、規制部材を変更後の接合位置に対応する位置で自立させれば規制部をチップ部品の上方に位置させることができる。このため、チップ部品の回路基板に対する接合位置の変更に容易に対応することができる。
例えば、足部と規制部とが一体である場合、足部を載置すると規制部によって回路基板における半田及びチップ部品の配置位置が覆われるため、半田及びチップ部品の配置を観察しながら規制部材と半田及びチップ部品との位置関係を調整するのが難しい。この発明では、先に足部だけを回路基板の接合部付近に載置し、その後、半田、チップ部品を配置することができる。したがって、半田、チップ部品を配置する際、足部を目安にすることで回路基板上の目的の位置に規制部材、半田、チップ部品を容易に配置することができる。
請求項2に記載の発明は、請求項1に記載の発明において、前記足部は前記チップ部品を前記回路基板に対して位置決め可能な位置決め部を有し、前記接合部上に前記チップ部品の接合面より大きな前記半田を配置した後、足部を前記回路基板上に載置し、その後、前記チップ部品を前記位置決め部によって位置決めされた状態で前記半田上に配置し、前記規制部を前記足部上に配置した後、前記半田を溶融することを要旨とする。
この発明では、回路基板上に半田を配置し、その後、チップ部品を配置する時には、位置決め部によって半田上の所定位置にチップ部品を位置決めすることができる。したがって、チップ部品を精度よく所望の位置に接合させることができる。
請求項3に記載の発明は、請求項1に記載の発明において、前記半田は、前記チップ部品の接合面より大きいことを要旨とする。
半田の面積がチップ部品の接合面の面積以下の場合、チップ部品の浮き上がり量が小さく、半田付け終了後にフィレットが半田に形成されにくい。この発明では、溶融半田量が多いため、半田付け終了後の半田にフィレットが形成され易く、回路基板に対するチップ部品の接合強度を高めることができる。
請求項4に記載の発明は、請求項1〜請求項3のいずれか一項に記載の半田付け方法を半田付け工程に使用する電子機器の製造方法である。この発明では、電子機器の製造方法において、対応する前記各請求項に記載の発明の作用、効果を奏する。
本発明によれば、回路基板上に設けられた接合部に、半田、チップ部品の順に積層させた状態で半田付けする際に、チップ部品の回路基板に対する接合強度を高めることができる。
以下、本発明を電子機器の部品となる半導体モジュールの製造方法の一工程である半導体素子の半田付け方法に具体化した実施形態を図1〜図3にしたがって説明する。
図1(a),(b)に示すように、半導体モジュール10は、回路基板11と、回路基板11上に半田付けにより接合されたチップ部品としての1個の半導体素子12とを備えている。回路基板11は、表面に金属回路13を有する絶縁体としてのセラミック基板14が金属製のヒートシンク15と金属板16を介して一体化された冷却回路基板(ヒートシンク付き基板)である。ヒートシンク15は冷却媒体が流れる冷媒流路15aを備えている。ヒートシンク15は、アルミニウム系金属や銅等で形成されている。アルミニウム系金属とはアルミニウム又はアルミニウム合金を意味する。金属板16は、セラミック基板14とヒートシンク15とを接合する接合層として機能し、例えば、アルミニウムや銅等で形成されている。
金属回路13は、例えば、アルミニウムや銅等で形成されている。セラミック基板14は、例えば、窒化アルミニウム、アルミナ、窒化ケイ素等により形成されている。半導体素子12は、フィレットFが形成された半田Hを介して金属回路13に接合(半田付け)されている。即ち、金属回路13は半導体素子12を回路基板11上に接合するための接合部を構成する。なお、図面の都合上、半導体モジュール10の各部材の寸法比は、実際の半導体モジュールとは異なる寸法比で図示している。
次に半導体モジュールの製造方法を説明する。
図2(a)は、半田付け装置の構成を概略的に示している。図2(a)に示すように、半導体モジュール10の製造に使用する半田付け装置HKは、密閉可能な容器(チャンバ)17を備え、当該容器17は開口部18aを有する箱型の本体18と、当該本体18の開口部18aを開放及び閉鎖する蓋体19とから構成されている。本体18には、半導体モジュール10を位置決めして支持する支持台20が設置されている。また、本体18には、蓋体19の装着部位にパッキン21が配設されている。
蓋体19は、本体18の開口部18aを閉鎖可能な大きさで形成されており、本体18に蓋体19を装着することにより容器17内には密閉空間Sが形成されるようになっている。
また、本体18には、容器17内に還元性ガス(この実施形態では水素)を供給するための還元ガス供給部23が接続されている。還元ガス供給部23は、配管23aと、当該配管23aの開閉バルブ23bと、水素タンク23cとを備えている。また、本体18には、容器17内に不活性ガス(この実施形態では窒素)を供給するための不活性ガス供給部24が接続されている。不活性ガス供給部24は、配管24aと、当該配管24aの開閉バルブ24bと、窒素タンク24cとを備えている。また、本体18には、容器17内に充満したガスを外部に排出するためのガス排出部25が接続されている。ガス排出部25は、配管25aと、当該配管25aの開閉バルブ25bと、真空ポンプ25cとを備えている。半田付け装置HKは、還元ガス供給部23、不活性ガス供給部24及びガス排出部25を備えることにより、密閉空間S内の圧力を調整可能な構成とされており、密閉空間S内の圧力は、圧力調整によって加圧されたり、減圧されたりする。
また、本体18には、半田付け後の容器17内に熱媒体(冷却用ガス)を供給するための供給手段としての熱媒供給部(図示せず)が接続されている。
半田付け装置HKの内部(密閉空間S)には、加熱手段としての電気ヒータ26が設置されている。電気ヒータ26は、図示しない電源供給装置と電気的に接続されるとともに、電源供給装置から電気が供給されると電気ヒータ26が稼動するようになっている。
次に、半導体モジュール10を製造する際に用いられる半田シート27、半導体素子12及び規制部材28について説明する。
半導体素子12としては、例えば、IGBT(Insulated Gate Bipolar Transistor )やダイオードが用いられている。図2(a)に示すように、半田シート27は半導体素子12の接合面12a(下面)よりも大きいものが使用される。半田シート27は、Sn(錫)−Cu(銅)−Ni(ニッケル)−P(リン)系の鉛フリー半田からなる。
規制部材28は、コ字状に形成されるとともに半導体素子12の上部を覆うことが可能に構成されている。規制部材28は、平面視矩形状であるとともに、半田シート27が溶融した時に生じる表面張力よりも大きい重力が作用する重量を有している。この実施形態では、規制部材28は、ステンレスからなっている。また、規制部材28は、図2(a)の上下方向に延びる一対の足部29と、一対の足部29に跨るように形成された規制部としての押さえ部30とを備えている。
一対の足部29は、規制部材28を回路基板11に対して自立可能に構成する。足部29は、その下面がそれぞれ金属回路13に当接する接地面29aとして構成されるとともに、互いの長さが同じとなるように形成されている。足部29の長さは、半田シート27及び半導体素子12が積層されている状態で、押さえ部30が半導体素子12と接触しない長さに設定されている。すなわち、足部29の長さは、半田シート27及び半導体素子12を積層した状態において、半田シート27の最下部(接合面)から半導体素子12の最上部(上面12b)までの距離T1より長く設定されている。したがって、半導体素子12の上面12bと押さえ部30との間には、所定の間隔T2が存在しており、この間隔T2は、距離T1の10分の1以内に設定される。足部29は、断面長方形状であるとともに、長辺の長さが半導体素子12及び半田シート27の一辺より長くなっている。一対の足部29は、互いに対向するとともに、一対の足部29の間に半田シート27及び半導体素子12が位置するように規制部材28を回路基板11上に載置できるように形成されている。
図2(a)に示すように、押さえ部30は、平板状に形成されるとともに、半田溶融時に浮き上がった半導体素子12の上面12bと当接可能な当接面30aを有する。当接面30aは、平滑面であるとともに、規制部材28が回路基板11上に載置された状態において半導体素子12の上面12b(非接合面)と平行となる面に形成されている。そして、当接面30aは、半導体素子12が浮き上がった場合に半導体素子12の上面12b全体を押さえることができるように、その面積が半導体素子12の上面12bより大きく形成されている。
次に、前記半田付け装置HKを用いて回路基板11に対する半導体素子12の半田付けを行う方法について説明する。なお、半田付け装置HKを用いて半田付けを行うのに先立って、金属回路13を有するセラミック基板14をヒートシンク15と一体化した回路基板11を予め作製しておく。
半田付けを行う際には、最初に、本体18から蓋体19を外し、開口部18aを開放する。そして、図2(a)に示すように本体18の支持台20上に回路基板11を置き位置決めする。次に、金属回路13上に、半田シート27、半導体素子12を順番に載置する。この時、図2(b)に示すように、半田シート27と、半導体素子12とを、各自の中央位置がセラミック基板14の中央位置と一致するように配置する。次に規制部材28を金属回路13上に載置する。規制部材28は、両足部29の外縁の一部が金属回路13の一辺と一致するように配置され、規制部材28は、回路基板11上で自立した状態となる。規制部材28が回路基板11上で自立している時、押さえ部30は所定の間隔T2を空けて半導体素子12より上方に位置する状態に保持される。この状態において、セラミック基板14上には、金属回路13側から順に半田シート27、半導体素子12が積層された状態となっている。
次に蓋体19を閉じる。蓋体19が閉じると、規制部材28は、電気ヒータ26の直下に位置する状態になる。
次に、ガス排出部25を操作して容器17内を真空引きするとともに、不活性ガス供給部24を操作して容器17内に窒素を供給し、密閉空間S内を不活性ガスで充満させる。この真空引きと窒素の供給を数回繰り返した後、還元ガス供給部23を操作して容器17内に水素を供給し、密閉空間S内を還元ガス雰囲気とする。
次に、電気ヒータ26を作動させる。そして、回路基板11の接合部上に載置された半田シート27には、規制部材28及び金属回路13を介して熱が伝わり加熱され、溶融温度以上の温度になることにより溶融する。半田シート27が溶融すると、溶融半田は表面積が小さくなる様に流動して半導体素子12を持ち上げるように作用する。そして、溶融半田によって半導体素子12が上方に持ち上げられると、図3に示すように、半導体素子12の上方には押さえ部30が位置しているため、半導体素子12は、上面12bが押さえ部30の当接面30aと当接してその浮き上がりが規制される。そして、半田溶融時において、半導体素子12の上面12bが当接面30aと当接している間、半導体素子12の高さ位置が維持されつつ半田は溶融する。その結果、半田がその溶融温度以下に冷却した状態では、半導体素子12の外縁の直下付近における半田部分にフィレットが形成されることになり、半導体素子12を金属回路13に接合する半田の面積が広くなる。
そして、半田が完全に溶融した後、電気ヒータ26の稼動を停止させる。なお、容器17内(密閉空間S)の圧力は、半田付け作業の進行状況に合わせて加圧及び減圧され、雰囲気調整が行われる。
そして、電気ヒータ26の稼動を停止させた後、冷却用の熱媒供給部を操作して容器17内に冷却用ガスを供給する。冷却用ガスは、ヒートシンク15の冷媒流路15aの入口又は出口に向かって吹き込まれるとともに、容器17内に供給された冷却用ガスは、冷媒流路15a及びヒートシンク15の周囲を流れて、半田付け対象物(回路基板11及び半導体素子12)を冷却する。この結果、溶融した半田は、溶融温度未満に冷却されることによって凝固し、金属回路13と半導体素子12とを接合する。この状態において、半田付けが終了し、半導体モジュール10が完成する。そして、蓋体19を本体18から取り外し、規制部材28を外した後に容器17内から半導体モジュール10を取り出す。
この実施形態によれば、以下に示す効果を得ることができる。
(1)回路基板11上に設けられた接合部に半導体素子12を半田付けする半田付け方法において、半田溶融時の半導体素子12の浮き上がりを規制する規制部材28を半導体素子12の上方に間隔を空けて配置する。そして、金属回路13上で半田を溶融させるとともに、半導体素子12の浮き上がりを半導体素子12の上面12bを当接面30aに当接させることで規制する。したがって、半田が凝固して半田付けが終了した後、半導体素子12は、フィレットが形成された半田を介して回路基板11に接合されるため、半導体素子12の回路基板11に対する接合強度が高められる。
(2)規制部材28は、半田付け時に回路基板11上に載置可能な一対の足部29と、足部29に支持される押さえ部30とを備える。また、規制部材28は、溶融した半田の表面張力に打ち勝つことが可能な重量を有する。したがって、規制部材28を回路基板11上に自立させることができるため、回路基板11に対して半導体素子12を接合する位置が変わっても、規制部材28を変更後の接合位置に対応する位置で自立させれば押さえ部30を半導体素子12の上方に位置させることができる。このため、半導体素子12の回路基板11に対する接合位置の変更に容易に対応することができる。
(3)半田シート27は、半導体素子12の接合面12a(下面)よりも面積が大きく形成されている。したがって、溶融半田量が多いため、半田付け終了後の半田にフィレットが形成され易く、回路基板11に対する半導体素子12の接合強度を高めることができる。
(4)一対の足部29は、それぞれその外縁の一部が金属回路13の一辺と一致するように配置される。したがって、規制部材28を回路基板11上に載置する時の載置位置の目安にすることができる。
(5)電子機器の部品となる半導体モジュール10の製造方法の一工程である半導体素子12の半田付け工程において前記の方法で半田付けを行っている。したがって、電子機器の製造方法において、前記各効果を得ることができる。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
○ 規制部材28が備える足部と押さえ部とを別体に構成してもよい。例えば、図4に示すように、足部31を四角枠状に形成し、足部31を回路基板11上に載置する。その後、足部31の内側で、回路基板11上に半田シート27、半導体素子12の順に配置して、最後に、足部31上に押さえ部32を載置するようにしてもよい。この場合、足部31だけを先に回路基板11上に配置できるため、足部31を目安にすることで回路基板11上の目的の位置に半田シート27、半導体素子12を容易に配置することができる。
○ 半田シート27の面積が半導体素子12の接合面12aの面積よりも大きい場合、回路基板11に対する半導体素子12の位置を位置決めしてもよい。この場合、図5に示すように、押さえ部30とは別体に構成されるとともに位置決め部を有する足部として、位置決め治具33を用意する。位置決め治具33は、その裏面に、半田シート27が収容可能な凹部34を備え、凹部34の中央に半導体素子12のサイズに応じた大きさで形成された位置決め用の孔35を有する。なお、位置決め治具33の下面33a(接地面)から上面33b(非接地面)までの距離T3は、半田シート27の厚みと半導体素子12の厚みの和よりも大きくなっている。回路基板11に対する半導体素子12の半田付けを行う際には、回路基板11上に半田シート27を置き、凹部34内に半田シート27が収容されるように位置決め治具33を置く。そして、孔35内に半導体素子12を配置する。その後、位置決め治具33上に押さえ部30を配置すれば、半導体素子12が回路基板11に対して位置決めされた状態で、押さえ部30を半導体素子12の上方に位置させることができる。したがって、半導体素子12を精度良く回路基板11における所望の位置で接合させることができる。
○ 規制部材28を回路基板11の所定位置に位置決め位置決め可能な位置決め部を規制部材28に設けてもよい。例えば、足部29の接地面29aに金属回路13の周縁部と係合可能な凹部を形成し、足部29を載置する際に凹部が金属回路13の周縁部と係合した状態でセラミック基板14上に載置する。この場合、規制部材28を回路基板11の所望の位置に精度良く配置することができる。
○ 足部29の数を変更してもよい。例えば、足部29を3つ以上設けるようにしてもよい。また、足部29を四角枠状ではなく、一つの足部29から押さえ部30を片持ち状態で半導体素子12の上方に延び出る形状にしてもよい。
○ 規制部材28は足部29で自立する構成に限らない。例えば、蓋体19に半導体素子12の浮き上がりを規制する規制部(押さえ部30)を支持する支持部材を設け、支持部材によって規制部が支持されるようにする。そして、蓋体19を本体18に取り付けた時に、規制部が所定の間隔を空けて半導体素子12の上方に位置するように支持部材を構成すれば、規制部によって半田溶融時の半導体素子12の浮き上がりを規制することができる。なお、規制部材28は、蓋体19ではなく、本体18に支持部材を介して支持してもよい。規制部材28を支持部材で支持する構成では、規制部材28の重量は、半田溶融時における半田の表面張力に打ち負けるような重量であってもよい。
○ 回路基板11上に設けられるセラミック基板14の数は1個に限らず複数であってもよい。また、回路基板11上に設けられるセラミック基板14の数が1個の場合、複数の回路基板11を容器17に収容して同時に半田付けをするようにしてもよい。
○ 半導体素子12(チップ部品)は、例えば、トランジスタとダイオードでは一般に厚さが異なるため、規制部材28として足部29の長さが異なるものを準備しておき、半田付けすべきチップ部品に対応して最適な長さの足部29を有する規制部材28を使用するようにしてもよい。
○ 電気ヒータ26によって発生させた熱で半田を溶融させる構成において、規制部材28はステンレス製に限らず、他の金属に変更してもよい。例えば、規制部材28を銅で形成してもよい。
○ 半導体素子12の接合面の面積と同様の面積に形成された半田シート27を用いて、半導体素子12を回路基板11に接合してもよい。この場合、押さえ部30と半導体素子12の上面12bとの間の距離T1は、極力小さくした方が好ましい。
○ 半田は半田シート27として金属回路13の接合部と対応する箇所に配置する方法に限らず、半田ペーストを接合部と対応する箇所に塗布するようにしてもよい。
○ 半田を溶融温度以上に加熱する加熱方法を変更してもよい。例えば、誘導加熱によって半田を加熱してもよい。この場合、蓋体19と対向する位置に高周波加熱コイルを配置し、高周波発生装置に電気的に接続し、規制部材28を誘導加熱できる材料から構成する。このように構成すれば、規制部材28は、自身の電気抵抗によって発熱し、金属回路13を介して半田シート27に熱が伝達され、半田シート27は加熱される。
○ 回路基板11は、セラミック基板14が冷媒流路15aを有しないヒートシンク15と一体化された構成や、ヒートシンク15を有しない構成であってもよい。
○ 蓋体19は、本体18に対して取り外し不能な構成、例えば、開閉式でもよい。
○ 回路基板11上に設けられた接合部(金属回路23)に接合される電子部品は、接合部と対向する面全体が接合されるものに限らず、チップ抵抗やチップコンデンサ等のように電子部品の両端に端子を有し、各端子が異なる接合部に接合されるものであってもよい。
(a)はセラミック基板が1枚の半導体モジュールの平面図、(b)は(a)のA−A線断面図。 (a)は本実施形態の半田付け方法に用いる半田付け装置の概略縦断面図、(b)は金属回路、足部等の関係を示す模式図。 半田付け時の状態を示す半田付け装置の概略縦断面図。 別実施形態における半田付け時の状態を示す模式断面図。 別実施形態における半田付け時の状態を示す模式断面図。 (a)は従来技術を示す模式断面図、(b)は従来行われている半田付け方法を示す模式断面図、(c)は従来の半田付け方法を実施した時の状態を示す模式断面図。
符号の説明
H…半田、HK…半田付け装置、F…フィレット、T2…間隔、10…半導体モジュール、11…回路基板、12…チップ部品としての半導体素子、12a…接合面、27…半田シート、28…規制部材、29,31…足部、30…規制部としての押さえ部、30a…当接面、33…位置決め治具。

Claims (4)

  1. 回路基板上に設けられた接合部の上に半田及びチップ部品をその順に積層配置した後、半田溶融時における前記チップ部品の浮き上がりを規制する規制部材を、前記チップ部品の上方に間隔を空けて配置し、その状態で前記半田を溶融させるとともに、半田溶融時に前記チップ部品の浮き上がりを前記規制部材で規制して前記接合部に前記チップ部品を半田付けする半田付け方法であって、
    前記規制部材は、半田付け時に前記回路基板上に載置可能な足部と、前記足部に支持されるとともに、前記規制部材が前記回路基板上に載置された状態で、前記チップ部品の上方に隙間を有する状態で配置される規制部とを備え、かつ溶融した半田の表面張力に打ち勝つことが可能な重量を有するように構成されており、
    前記足部は、前記規制部と別体に構成され、前記回路基板上に前記足部を載置した後、前記足部の内側に前記半田、前記チップ部品の順に積層し、その後、前記規制部を前記足部上に配置した状態で前記半田を溶融することを特徴とする半田付け方法。
  2. 前記足部は前記チップ部品を前記回路基板に対して位置決め可能な位置決め部を有し、前記接合部上に前記チップ部品の接合面より大きな前記半田を配置した後、前記足部を前記回路基板上に載置し、その後、前記チップ部品を前記位置決め部によって位置決めされた状態で前記半田上に配置し、前記規制部を前記足部上に配置した後、前記半田を溶融する請求項1に記載の半田付け方法。
  3. 前記半田は、前記チップ部品の接合面より大きい請求項1に記載の半田付け方法。
  4. 請求項1〜請求項3のいずれか一項に記載の半田付け方法を半田付け工程に使用することを特徴とする電子機器の製造方法。
JP2006334751A 2006-12-12 2006-12-12 半田付け方法及び電子機器の製造方法 Expired - Fee Related JP4888097B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006334751A JP4888097B2 (ja) 2006-12-12 2006-12-12 半田付け方法及び電子機器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006334751A JP4888097B2 (ja) 2006-12-12 2006-12-12 半田付け方法及び電子機器の製造方法

Publications (2)

Publication Number Publication Date
JP2008147518A JP2008147518A (ja) 2008-06-26
JP4888097B2 true JP4888097B2 (ja) 2012-02-29

Family

ID=39607337

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006334751A Expired - Fee Related JP4888097B2 (ja) 2006-12-12 2006-12-12 半田付け方法及び電子機器の製造方法

Country Status (1)

Country Link
JP (1) JP4888097B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62250687A (ja) * 1986-04-23 1987-10-31 日本電気株式会社 電子部品の実装方法
JPS6328095A (ja) * 1986-07-21 1988-02-05 沖電気工業株式会社 形状記憶合金を用いた半導体パツケ−ジの実装装置
JPS63150994A (ja) * 1986-12-15 1988-06-23 富士通株式会社 表面実装用部品の押え機構
JPH0338089A (ja) * 1989-07-05 1991-02-19 Meidensha Corp Icの固定方法
JPH03165530A (ja) * 1989-11-24 1991-07-17 Fujitsu Ltd 半田付け治具及び半田付け方法
JP2002111196A (ja) * 2000-09-29 2002-04-12 Murata Mfg Co Ltd 表面実装部品の手搭載冶具
JP2002261433A (ja) * 2001-02-28 2002-09-13 Sumitomo Wiring Syst Ltd ハンダ付け部品の浮き防止治具

Also Published As

Publication number Publication date
JP2008147518A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
JP4640170B2 (ja) 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
KR101004587B1 (ko) 납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치
EP1968107A1 (en) Soldering method and semiconductor module manufacturing method
EP1954110A1 (en) Soldering apparatus and soldering method
US20090218386A1 (en) Soldering Method, Soldering Apparatus and Method for Manufacturing Semiconductor Device
JP2009253157A (ja) 半田付け方法及び半導体装置の製造方法
CA2314036A1 (en) Inert atmosphere soldering apparatus
TWI395300B (zh) 通孔焊接構造
JP2007194477A (ja) 位置決め治具、位置決め方法、半導体モジュールの製造方法及び半田付け装置
TW201906062A (zh) 焊接頭及具有其的焊接裝置
JP5751258B2 (ja) 半導体装置の製造方法
JP2008147555A (ja) 半田付け方法及び錘並びに電子機器の製造方法
JP4888097B2 (ja) 半田付け方法及び電子機器の製造方法
JP2000013005A (ja) ワークの熱圧着装置
JP4985536B2 (ja) 位置決め治具
KR101134171B1 (ko) 메탈 피씨비와 연성회로를 접합시키는 방법 및 그 장치
JP2008140815A (ja) 半田付け方法及び電子機器の製造方法
JP2009095873A (ja) 半田付け装置、半田付け方法及び電子機器の製造方法
JP3573104B2 (ja) 導電性ボールの搭載装置および搭載方法
JP2007053268A (ja) 接合構造体の製造方法、ハンダ接合方法及びハンダ接合装置
TWI637450B (zh) Mounting device and mounting method
JP4900035B2 (ja) 半田付け方法、半田付け装置、及び半導体装置の製造方法
JP2010240670A (ja) 半田付け装置
WO2007105426A1 (ja) 半導体装置のリペア方法及び半導体装置のリペア装置
JP2011066359A (ja) 半田付け方法および半田付け装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111012

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111115

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

R151 Written notification of patent or utility model registration

Ref document number: 4888097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees