JP4888097B2 - 半田付け方法及び電子機器の製造方法 - Google Patents
半田付け方法及び電子機器の製造方法 Download PDFInfo
- Publication number
- JP4888097B2 JP4888097B2 JP2006334751A JP2006334751A JP4888097B2 JP 4888097 B2 JP4888097 B2 JP 4888097B2 JP 2006334751 A JP2006334751 A JP 2006334751A JP 2006334751 A JP2006334751 A JP 2006334751A JP 4888097 B2 JP4888097 B2 JP 4888097B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- circuit board
- semiconductor element
- soldering
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Description
半田の面積がチップ部品の接合面の面積以下の場合、チップ部品の浮き上がり量が小さく、半田付け終了後にフィレットが半田に形成されにくい。この発明では、溶融半田量が多いため、半田付け終了後の半田にフィレットが形成され易く、回路基板に対するチップ部品の接合強度を高めることができる。
図1(a),(b)に示すように、半導体モジュール10は、回路基板11と、回路基板11上に半田付けにより接合されたチップ部品としての1個の半導体素子12とを備えている。回路基板11は、表面に金属回路13を有する絶縁体としてのセラミック基板14が金属製のヒートシンク15と金属板16を介して一体化された冷却回路基板(ヒートシンク付き基板)である。ヒートシンク15は冷却媒体が流れる冷媒流路15aを備えている。ヒートシンク15は、アルミニウム系金属や銅等で形成されている。アルミニウム系金属とはアルミニウム又はアルミニウム合金を意味する。金属板16は、セラミック基板14とヒートシンク15とを接合する接合層として機能し、例えば、アルミニウムや銅等で形成されている。
図2(a)は、半田付け装置の構成を概略的に示している。図2(a)に示すように、半導体モジュール10の製造に使用する半田付け装置HKは、密閉可能な容器(チャンバ)17を備え、当該容器17は開口部18aを有する箱型の本体18と、当該本体18の開口部18aを開放及び閉鎖する蓋体19とから構成されている。本体18には、半導体モジュール10を位置決めして支持する支持台20が設置されている。また、本体18には、蓋体19の装着部位にパッキン21が配設されている。
半田付け装置HKの内部(密閉空間S)には、加熱手段としての電気ヒータ26が設置されている。電気ヒータ26は、図示しない電源供給装置と電気的に接続されるとともに、電源供給装置から電気が供給されると電気ヒータ26が稼動するようになっている。
半導体素子12としては、例えば、IGBT(Insulated Gate Bipolar Transistor )やダイオードが用いられている。図2(a)に示すように、半田シート27は半導体素子12の接合面12a(下面)よりも大きいものが使用される。半田シート27は、Sn(錫)−Cu(銅)−Ni(ニッケル)−P(リン)系の鉛フリー半田からなる。
次に、ガス排出部25を操作して容器17内を真空引きするとともに、不活性ガス供給部24を操作して容器17内に窒素を供給し、密閉空間S内を不活性ガスで充満させる。この真空引きと窒素の供給を数回繰り返した後、還元ガス供給部23を操作して容器17内に水素を供給し、密閉空間S内を還元ガス雰囲気とする。
(1)回路基板11上に設けられた接合部に半導体素子12を半田付けする半田付け方法において、半田溶融時の半導体素子12の浮き上がりを規制する規制部材28を半導体素子12の上方に間隔を空けて配置する。そして、金属回路13上で半田を溶融させるとともに、半導体素子12の浮き上がりを半導体素子12の上面12bを当接面30aに当接させることで規制する。したがって、半田が凝固して半田付けが終了した後、半導体素子12は、フィレットが形成された半田を介して回路基板11に接合されるため、半導体素子12の回路基板11に対する接合強度が高められる。
○ 規制部材28が備える足部と押さえ部とを別体に構成してもよい。例えば、図4に示すように、足部31を四角枠状に形成し、足部31を回路基板11上に載置する。その後、足部31の内側で、回路基板11上に半田シート27、半導体素子12の順に配置して、最後に、足部31上に押さえ部32を載置するようにしてもよい。この場合、足部31だけを先に回路基板11上に配置できるため、足部31を目安にすることで回路基板11上の目的の位置に半田シート27、半導体素子12を容易に配置することができる。
○ 半田を溶融温度以上に加熱する加熱方法を変更してもよい。例えば、誘導加熱によって半田を加熱してもよい。この場合、蓋体19と対向する位置に高周波加熱コイルを配置し、高周波発生装置に電気的に接続し、規制部材28を誘導加熱できる材料から構成する。このように構成すれば、規制部材28は、自身の電気抵抗によって発熱し、金属回路13を介して半田シート27に熱が伝達され、半田シート27は加熱される。
○ 蓋体19は、本体18に対して取り外し不能な構成、例えば、開閉式でもよい。
Claims (4)
- 回路基板上に設けられた接合部の上に半田及びチップ部品をその順に積層配置した後、半田溶融時における前記チップ部品の浮き上がりを規制する規制部材を、前記チップ部品の上方に間隔を空けて配置し、その状態で前記半田を溶融させるとともに、半田溶融時に前記チップ部品の浮き上がりを前記規制部材で規制して前記接合部に前記チップ部品を半田付けする半田付け方法であって、
前記規制部材は、半田付け時に前記回路基板上に載置可能な足部と、前記足部に支持されるとともに、前記規制部材が前記回路基板上に載置された状態で、前記チップ部品の上方に隙間を有する状態で配置される規制部とを備え、かつ溶融した半田の表面張力に打ち勝つことが可能な重量を有するように構成されており、
前記足部は、前記規制部と別体に構成され、前記回路基板上に前記足部を載置した後、前記足部の内側に前記半田、前記チップ部品の順に積層し、その後、前記規制部を前記足部上に配置した状態で前記半田を溶融することを特徴とする半田付け方法。 - 前記足部は前記チップ部品を前記回路基板に対して位置決め可能な位置決め部を有し、前記接合部上に前記チップ部品の接合面より大きな前記半田を配置した後、前記足部を前記回路基板上に載置し、その後、前記チップ部品を前記位置決め部によって位置決めされた状態で前記半田上に配置し、前記規制部を前記足部上に配置した後、前記半田を溶融する請求項1に記載の半田付け方法。
- 前記半田は、前記チップ部品の接合面より大きい請求項1に記載の半田付け方法。
- 請求項1〜請求項3のいずれか一項に記載の半田付け方法を半田付け工程に使用することを特徴とする電子機器の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334751A JP4888097B2 (ja) | 2006-12-12 | 2006-12-12 | 半田付け方法及び電子機器の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006334751A JP4888097B2 (ja) | 2006-12-12 | 2006-12-12 | 半田付け方法及び電子機器の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008147518A JP2008147518A (ja) | 2008-06-26 |
JP4888097B2 true JP4888097B2 (ja) | 2012-02-29 |
Family
ID=39607337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006334751A Expired - Fee Related JP4888097B2 (ja) | 2006-12-12 | 2006-12-12 | 半田付け方法及び電子機器の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4888097B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62250687A (ja) * | 1986-04-23 | 1987-10-31 | 日本電気株式会社 | 電子部品の実装方法 |
JPS6328095A (ja) * | 1986-07-21 | 1988-02-05 | 沖電気工業株式会社 | 形状記憶合金を用いた半導体パツケ−ジの実装装置 |
JPS63150994A (ja) * | 1986-12-15 | 1988-06-23 | 富士通株式会社 | 表面実装用部品の押え機構 |
JPH0338089A (ja) * | 1989-07-05 | 1991-02-19 | Meidensha Corp | Icの固定方法 |
JPH03165530A (ja) * | 1989-11-24 | 1991-07-17 | Fujitsu Ltd | 半田付け治具及び半田付け方法 |
JP2002111196A (ja) * | 2000-09-29 | 2002-04-12 | Murata Mfg Co Ltd | 表面実装部品の手搭載冶具 |
JP2002261433A (ja) * | 2001-02-28 | 2002-09-13 | Sumitomo Wiring Syst Ltd | ハンダ付け部品の浮き防止治具 |
-
2006
- 2006-12-12 JP JP2006334751A patent/JP4888097B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008147518A (ja) | 2008-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4640170B2 (ja) | 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置 | |
KR101004587B1 (ko) | 납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치 | |
EP1968107A1 (en) | Soldering method and semiconductor module manufacturing method | |
EP1954110A1 (en) | Soldering apparatus and soldering method | |
US20090218386A1 (en) | Soldering Method, Soldering Apparatus and Method for Manufacturing Semiconductor Device | |
JP2009253157A (ja) | 半田付け方法及び半導体装置の製造方法 | |
CA2314036A1 (en) | Inert atmosphere soldering apparatus | |
TWI395300B (zh) | 通孔焊接構造 | |
JP2007194477A (ja) | 位置決め治具、位置決め方法、半導体モジュールの製造方法及び半田付け装置 | |
TW201906062A (zh) | 焊接頭及具有其的焊接裝置 | |
JP5751258B2 (ja) | 半導体装置の製造方法 | |
JP2008147555A (ja) | 半田付け方法及び錘並びに電子機器の製造方法 | |
JP4888097B2 (ja) | 半田付け方法及び電子機器の製造方法 | |
JP2000013005A (ja) | ワークの熱圧着装置 | |
JP4985536B2 (ja) | 位置決め治具 | |
KR101134171B1 (ko) | 메탈 피씨비와 연성회로를 접합시키는 방법 및 그 장치 | |
JP2008140815A (ja) | 半田付け方法及び電子機器の製造方法 | |
JP2009095873A (ja) | 半田付け装置、半田付け方法及び電子機器の製造方法 | |
JP3573104B2 (ja) | 導電性ボールの搭載装置および搭載方法 | |
JP2007053268A (ja) | 接合構造体の製造方法、ハンダ接合方法及びハンダ接合装置 | |
TWI637450B (zh) | Mounting device and mounting method | |
JP4900035B2 (ja) | 半田付け方法、半田付け装置、及び半導体装置の製造方法 | |
JP2010240670A (ja) | 半田付け装置 | |
WO2007105426A1 (ja) | 半導体装置のリペア方法及び半導体装置のリペア装置 | |
JP2011066359A (ja) | 半田付け方法および半田付け装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110712 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111128 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4888097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |