KR101004587B1 - 납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치 - Google Patents

납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치 Download PDF

Info

Publication number
KR101004587B1
KR101004587B1 KR1020087013208A KR20087013208A KR101004587B1 KR 101004587 B1 KR101004587 B1 KR 101004587B1 KR 1020087013208 A KR1020087013208 A KR 1020087013208A KR 20087013208 A KR20087013208 A KR 20087013208A KR 101004587 B1 KR101004587 B1 KR 101004587B1
Authority
KR
South Korea
Prior art keywords
solder
weight
electronic components
soldering
circuit board
Prior art date
Application number
KR1020087013208A
Other languages
English (en)
Other versions
KR20080064901A (ko
Inventor
마사히코 김바라
Original Assignee
가부시키가이샤 도요다 지도숏키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도요다 지도숏키 filed Critical 가부시키가이샤 도요다 지도숏키
Publication of KR20080064901A publication Critical patent/KR20080064901A/ko
Application granted granted Critical
Publication of KR101004587B1 publication Critical patent/KR101004587B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H01L2224/75704—Mechanical holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/101—Using electrical induction, e.g. for heating during soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/159—Using gravitational force; Processing against the gravity direction; Using centrifugal force
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/163—Monitoring a manufacturing process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

회로 기판에 전자 부품을 납땜하는 납땜 방법이 개시된다. 그 납땜 방법은, 전자 부품 (12) 을 회로 기판 (11) 의 접합부 (13) 상에 땜납 (H) 을 개재하여 재치하는 것과, 전자 부품 상에 추 (35) 를 탑재하는 것과, 추에 의해 전자 부품을 회로 기판을 향하여 압압하면서 땜납을 가열하여 용융시키는 것을 구비한다. 용융된 땜납이 접합부와 전자 부품의 접합면 사이에 젖어 퍼진 시점으로부터, 용융된 땜납이 응고된 후로서 땜납의 온도가 고온인 시점까지의 사이에, 추가 전자 부품으로부터 이간된다.

Description

납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치{SOLDERING METHOD, SEMICONDUCTOR MODULE MANUFACTURING METHOD AND SOLDERING APPARATUS}
본 발명은 납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치에 관한 것이다.
회로 기판 상에 반도체 소자, 칩 저항, 칩 콘덴서 등과 같은 전자 부품을 실장하는 경우, 회로 기판과 전자 부품을 땜납을 통하여 접합하는 방법이 일반적이다. 회로 기판 상에 전자 부품을 납땜하는 경우, 전자 부품과 회로 기판 사이에 개재하는 땜납의 용융시에, 용융된 땜납의 표면 장력으로 전자 부품의 위치가 어긋나거나, 전자 부품의 접합면 전체에 땜납이 퍼지지 않고 전자 부품이 접합되거나 하는 경우가 있다.
이와 같은 문제를 억제하는 방법으로서, 예를 들어, 특허 문헌 1,2 에 개시된 바와 같은 방법이 제안되어 있다. 특허 문헌 1 에는, 전자 부품을 지지체인 기판 상에 납땜할 때, 전자 부품 상에 추를 탑재함으로써 전자 부품을 기판에 대하여 압압하는 방법이 제안되어 있다. 특허 문헌 1 에 개시된 납땜에 사용되는 땜납은 3 층 땜납이다. 이 3 층 땜납은, 고융점 재료로 이루어지는 제 1 땜납층과, 그 제 1 땜납층의 양면에 배치되는 제 2 땜납층을 구비하고, 제 2 땜납층은 제 1 땜납층보다 저융점 재료로 이루어진다. 3 층 땜납은, 반도체 소자와 이것을 탑재하는 지지체 사이에 배치되고, 3 층 땜납에는 추에 의해 압력이 부가된다. 그리고, 제 2 땜납층만이 가열 및 열처리에 의해 용융됨으로써, 반도체 소자와 지지체의 접합이 실시된다.
또, 특허 문헌 2 에는, 땜납을 용융함으로써 전자 부품을 프린트 배선 기판에 장착하는 장치로서, 땜납이 용융되고 나서 응고될 때까지, 전자 부품의 상면을 복수 지점에서 탄성적으로 압압하기 위한 복수의 압압 부재 (핀) 를 구비한 것이 제안되어 있다. 이들 핀의 하단은, 프린트 배선 기판 상에 배치된 전자 부품의 상면에 대략 일정한 간격으로 맞닿음과 함께, 그들의 상단은, 가열 장치의 하단에 고착되어 있다.
특허 문헌 1 에 개시되어 있는 방법에서는, 납땜시에 전자 부품, 즉, 납땜 되는 부품 상에 추가 탑재되므로, 땜납이 용융되었을 때에 발생되는 전자 부품의 위치 어긋남이 억제됨과 함께, 전자 부품의 접합면 전체에 땜납이 퍼지기 쉬워진다. 그러나, 땜납을 가열 및 용융하기 위한 열이 추에 전해져 추가 가열된다. 종래, 추를 사용한 납땜 방법에서는, 용융된 땜납이 응고된 후, 전자 부품이 소정 온도로 저하될 때까지, 추를 전자 부품 상에 탑재한 채로 하고 있었다. 그 때문에, 가열된 추의 온도가 전자 부품에 전해지므로, 전자 부품의 온도가 소정 온도까지 떨어지는 데에 필요한 시간이 길어져, 납땜 작업에 걸리는 시간이 길어진다.
특허 문헌 2 에 개시되어 있는 장치에서는, 전자 부품을 추가 아닌 복수의 핀에 의해 압압한다. 이 때문에, 추를 사용한 경우와 상이하게, 전자 부품이 소정 온도까지 저하되는데 필요한 시간이 길어지지 않는다. 그러나, 복수의 핀을 형성할 필요가 있기 때문에, 구조가 복잡해진다. 특히 복수의 전자 부품을 기판 상에 납땜하는 경우에는 구조가 보다 복잡해진다.
특허 문헌 1 : 일본 공개특허공보 평6-163612호
특허 문헌 2 : 일본 공개특허공보 2001-185841호
발명의 개시
본 발명의 목적은, 회로 기판 상에 전자 부품을 납땜할 때에, 납땜된 전자 부품의 온도가 소정 온도까지 저하되는 데에 필요한 시간을 짧게 할 수 있는 납땜 방법, 반도체 모듈의 제조 방법 및 납땜 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 본 발명의 일 양태에 따라, 회로 기판에 형성된 접합부에 전자 부품의 접합면을 납땜하는 납땜 방법이 제공된다. 그 납땜 방법은, 상기 전자 부품을, 상기 회로 기판의 상기 접합부 상에 땜납을 개재하여 탑재하는 것과, 상기 전자 부품 상에 추를 탑재하는 것과, 상기 추에 의해 상기 전자 부품을 상기 회로 기판을 향하여 압압하면서 상기 땜납을 가열하여 용융시키는 것과, 상기 용융된 땜납이 상기 접합부와 상기 전자 부품의 접합면 사이에 젖어 퍼진 시점 이후로서, 상기 땜납의 온도가 고온일 때, 상기 추를 상기 전자 부품으로부터 이간시키는 것을 구비한다.
또, 본 발명의 일 양태에 따라, 회로 기판에 형성된 접합부에 전자 부품의 접합면을 납땜하여 이루어지는 반도체 모듈의 제조 방법이 제공된다. 그 반도체 모듈의 제조 방법은, 상기 전자 부품을, 상기 회로 기판의 상기 접합부 상에 땜납을 개재하여 탑재하는 것과, 상기 전자 부품 상에 추를 탑재하는 것과, 상기 추 에 의해 상기 전자 부품을 상기 회로 기판을 향하여 압압하면서 상기 땜납을 가열하여 용융시키는 것과, 상기 용융된 땜납이 상기 접합부와 상기 전자 부품의 접합면 사이에 젖어 퍼진 시점 이후로서, 상기 땜납의 온도가 고온일 때, 상기 추를 상기 전자 부품으로부터 이간시키는 것을 구비한다.
또 본 발명의 일 양태에 따라, 회로 기판 상에 형성된 복수의 접합부에 각각 전자 부품을 납땜하는 납땜 장치가 제공된다. 그 납땜 장치는, 용기로서, 상기 회로 기판에 있어서의 복수의 접합부 상에 땜납을 개재하여 상기 전자 부품이 각각 탑재된 상태에서, 회로 기판이 용기 내에 수용되는 것과, 상기 전자 회로를 상기 회로 기판을 향하여 압압하기 위하여, 상기 전자 부품 상에 각각 탑재할 수 있는 복수의 추와, 상기 용기 내에 형성되어, 상기 회로 기판을 위치 결정 지지하는 지지부와, 상기 지지부의 상방에 배치되고, 상기 지지부 상의 상기 회로 기판에 있어서의 상기 접합부와 각각 대향하는 위치에, 상기 추를 유지할 수 있는 추 유지 지그와, 상기 용기 내에 배치되고, 상기 추 유지 지그에 유지되는 상기 추가, 상기 지지부 상에 위치 결정된 상기 회로 기판 상의 전자 부품을 압압할 수 있는 압압 위치와, 상기 전자 부품으로부터 이간되는 이간 위치로 이동할 수 있도록, 상기 추 유지 지그를 구동하는 구동 장치와, 상기 땜납을 가열하여 용융시키는 가열 장치를 구비한다.
도 1 은 본 발명에 있어서의 반도체 모듈의 평면도이다.
도 2 는 도 1 의 2-2 선을 따른 단면도이다.
도 3 은 도 1 의 반도체 모듈에 납땜을 실시하기 위한 제 1 실시형태에 관련된 납땜 장치의 개략 단면도이다.
도 4a 는 납땜시에 사용되는 지그의 평면도, 도 4b 는 납땜시에 사용되는 추의 사시도이다.
도 5 는 납땜시에 사용되는 추 유지 지그의 평면도이다.
도 6 은 도 3 의 납땜 장치의 작용을 나타내는 개략 종단면도이다.
도 7 은 도 1 의 반도체 모듈에 납땜을 실시하기 위한 제 2 실시형태에 관련된 납땜 장치의 부분 개략 단면도이다.
도 8 은 별도의 실시형태에 있어서의 납땜 장치의 부분 단면도이다.
도 9a 는 별도의 실시형태에 관련된 반도체 소자의 배치 및 추의 형상을 나타내는 모식 평면도, 도 9b 는 지지 플레이트의 평면도이다.
도 10a ∼ 도 10c 는 별도의 실시형태에 관련되는 땜납 용융시의 피렛트 형성 과정을 나타내는 모식도이다.
도 11a, 도 11b 는 동등하게 땜납 용융시의 피렛트 형성 과정 중을 나타낸다 모식도이다.
도 12a 는 피렛트에 광이 조사되었을 때의 반사 상태를 나타내는 모식도, 도 12b 는 피렛트 미형성 상태에서 광이 조사되었을 때의 반사 상태를 나타내는 모식 도이다.
도 13a 는 지그의 평면도, 도 13b 는 투수광 장치, 지그, 세라믹 기판, 금속 회로, 땜납, 전자 부품의 배치를 나타내는 모식도이다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명을 구체화한 제 1 실시형태를 도 1 ∼ 도 6 에 따라 설명한다.
도 1 에 나타난 바와 같이, 반도체 모듈 (10) 은, 회로 기판 (11) 과, 전자 부품으로서의 복수의 반도체 소자 (12) 를 구비하고 있다. 복수의 반도체 소자 (12) 는, 회로 기판 (11) 상에 납땜에 의해 접합되어 있다. 회로 기판 (11) 은, 복수 (이 실시형태에서는 6 장) 의 세라믹 기판 (14) 을 구비하고 있다. 각 세라믹 기판 (14) 의 표면에는 금속 회로 (13) 가 형성되어 있다. 각 세라믹 기판 (14) 상에는, 4 개의 반도체 소자 (12) 가 납땜되어 있다. 각 세라믹 기판 (14) 상에는, 적어도 3 개의 반도체 소자 (12) 가 일직선상에 없는 상태로 형성되어 있다.
도 2 에 나타난 바와 같이, 회로 기판 (11) 은, 표면에 금속 회로 (13) 를 갖는 세라믹 기판 (14) 과, 상기 세라믹 기판 (14) 에 금속판 (16) 을 개재하여 고정된 금속제의 히트 싱크 (15) 를 포함한다. 즉, 회로 기판 (11) 은, 히트 싱크 (15) 를 구비한 냉각 회로 기판이다. 히트 싱크 (15) 는 알루미늄계 금속이나 구리 등으로 형성되어 있고, 냉각 매체가 흐르는 냉매 유로 (15a) 를 구비하고 있다. 알루미늄계 금속이란 알루미늄 또는 알루미늄 합금을 의미한다. 금 속판 (16) 은, 세라믹 기판 (14) 과 히트 싱크 (15) 를 접합하는 접합층으로서 기능하고, 예를 들어, 알루미늄이나 구리 등으로 형성되어 있다.
금속 회로 (13) 는, 예를 들어, 알루미늄이나 구리 등으로 형성되어 있다. 세라믹 기판 (14) 은, 예를 들어, 질화알루미늄, 알루미나, 질화규소 등에 의해 형성되어 있다. 반도체 소자 (12) 는, 금속 회로 (13) 에 접합 (납땜) 되어 있다. 즉, 금속 회로 (13) 는 반도체 소자 (12) 를 회로 기판 (11) 상에 접합하기 위한 접합부를 구성한다. 도 2 에 있어서의 부호 「H」 는, 땜납층을 나타내고 있다. 반도체 소자 (12) 로는, 예를 들어, IGBT (Insulated Gate Bipolar Transistor) 나 다이오드가 사용되고 있다.
다음으로 반도체 모듈 (10) 의 제조 방법을 설명한다.
도 3 은, 납땜 장치 (HK) 의 구성을 개략적으로 나타내고 있다. 납땜 장치 (HK) 는, 회로 기판 (11) 에 형성된 금속 회로 (13) 에 반도체 소자 (12) 를 납땜하기 위한 장치로서 구성되어 있다. 또, 이 실시형태의 납땜 장치 (HK) 는, 도 3 에 나타내는 반도체 모듈 (10), 즉, 히트 싱크 (15) 상에 복수 (6 장) 의 세라믹 기판 (14) 을 구비한 반도체 모듈 (10) 을 위한 납땜 장치로서 구성되어 있다.
납땜 장치 (HK) 는, 밀폐 가능힌 용기 (챔버) (17) 를 구비하고, 당해 용기 (17) 는 개구부 (18a) 를 갖는 상형의 본체 (18) 와, 당해 본체 (18) 의 개구부 (18a) 를 개방 및 폐쇄하는 뚜껑체 (19) 를 포함한다. 본체 (18) 에는, 반도체 모듈 (10) 을 위치 결정 또한 지지하는 지지부로서의 지지대 (20) 가 형성되어 있다. 또, 본체 (18) 의 개구 가장자리에는, 뚜껑체 (19) 와 밀착할 수 있는 패킹 (21) 이 배치되어 있다.
뚜껑체 (19) 는, 본체 (18) 의 개구부 (18a) 를 폐쇄할 수 있는 크기로 형성되어 있다. 본체 (18) 에 뚜껑체 (19) 를 장착함으로써, 용기 (17) 내에는 밀폐 공간 (S) 이 형성된다. 또, 뚜껑체 (19) 는, 밀폐 공간 (S) 과 대향하는 부위 (22) 를 갖고, 당해 부위 (22) 는, 자력선 (자속) 을 통과하는 전기적 절연재로 형성되어 있다. 이 실시형태에서는, 전기적 절연재로서 유리가 사용되어 있고, 뚜껑체 (19) 의 당해 부위 (22) 는 유리판으로 이루어진다.
또, 본체 (18) 에는, 용기 (17) 내에 환원성 가스 (이 실시형태에서는 수소) 를 공급하기 위한 환원 가스 공급부 (23) 가 접속되어 있다. 환원 가스 공급부 (23) 는, 배관 (23a) 과, 당해 배관 (23a) 에 형성된 개폐 밸브 (23b) 와, 수소 탱크 (23c) 를 구비하고 있다. 또, 본체 (18) 에는, 용기 (17) 내에 불활성 가스 (이 실시형태에서는 질소) 를 공급하기 위한 불활성 가스 공급부 (24) 가 접속되어 있다. 불활성 가스 공급부 (24) 는, 배관 (24a) 과, 당해 배관 (24a) 에 형성된 개폐 밸브 (24b) 와, 질소 탱크 (24c) 를 구비하고 있다. 또, 본체 (18) 에는, 용기 (17) 내에 충만한 가스를 외부로 배출하기 위한 가스 배출부 (25) 가 접속되어 있다. 가스 배출부 (25) 는, 배관 (25a) 과, 당해 배관 (25a) 에 형성된 개폐 밸브 (25b) 와, 진공 펌프 (25c) 를 구비하고 있다. 납땜 장치 (HK) 는, 환원 가스 공급부 (23), 불활성 가스 공급부 (24) 및 가스 배출부 (25) 를 구비함으로써, 밀폐 공간 (S) 내의 압력을 조정할 수 있게 구성되어 있고, 밀폐 공간 (S) 은 압력 조정에 의해 가압되거나 감압되거나 한다.
또, 본체 (18) 에는, 납땜 후에 용기 (17) 내에 열 매체 (냉각용 가스) 를 공급하는 공급부 (열매 공급부) (26) 가 접속되어 있다. 열매 공급부 (26) 는, 배관 (26a) 과, 당해 배관 (26a) 에 형성된 개폐 밸브 (26b) 와, 가스 탱크 (26c) 를 구비하고 있다. 열매 공급부 (26) 는, 용기 (17) 내에 수용한 반도체 모듈 (10) 의 히트 싱크 (15) 에 대하여, 냉각용 가스를 공급한다. 또한, 열매 공급부 (26) 로부터 공급되는 열매체는 냉각액이어도 된다. 또, 본체 (18) 에는, 용기 (17) 내의 온도를 계측하기 위한 온도 센서 (예를 들어, 열전대 등) (27) 가 설치되어 있다.
납땜 장치 (HK) 의 상부, 구체적으로는 뚜껑체 (19) 의 상방에는, 복수의 고주파 가열 코일 (28) 이 설치되어 있다. 이 실시형태의 납땜 장치 (HK) 는, 6개의 고주파 가열 코일 (28) 을 갖고 있다. 도 3 에 나타내는 바와 같이, 이들 고주파 가열 코일 (28) 은, 6 장의 세라믹 기판 (14) 에 각별하게 대응하도록, 세라믹 기판 (14) 의 상방에 각각 배치되어 있다. 이 실시형태에서는, 각 고주파 가열 코일 (28) 은, 상방으로부터 보았을 때에, 1 장의 세라믹 기판 (14) 을 덮을 수 있는 크기를 갖고, 또한 후술하는 추 (35) 의 상면의 윤곽보다 크다. 또, 각 고주파 가열 코일 (28) 은, 일 평면 내에서 소용돌이상 (각형 소용돌이상) 을 이루도록 형성되고, 전체로서 거의 사각 판상을 이루고 있다. 또, 각 고주파 가열 코일 (28) 은, 뚜껑체 (19) 에 대향하도록, 구체적으로는, 유리판 (22) 에 대향하도록 배치되어 있다. 또, 각 고주파 가열 코일 (28) 은, 납땜 장치 (HK) 가 구비하는 고주파 발생 장치 (29) 에 전기적으로 접속되고, 용기 (17) 내에 설치된 온도 센서 (27) 의 계측 결과에 기초하여, 고주파 발생 장치 (29) 의 출력이 제어된다. 각 고주파 가열 코일 (28) 은, 내부에 냉각수를 통과하기 위한 냉각로 (30) 를 가짐과 함께, 납땜 장치 (HK) 에 구비된 냉각수 탱크 (31) 에 접속되어 있다.
도 4a 는, 납땜을 실시할 때에 사용하는 지그 (32) 를 나타내고, 도 4b 는 납땜을 실시할 때에 사용하는 추 (35) 를 나타내고 있다. 지그 (32) 는, 평판상으로 형성되고, 회로 기판 (11) 에 있어서의 세라믹 기판 (14) 과 동일한 크기를 갖는다. 지그 (32) 는, 예를 들어, 그라파이트나 세라믹스 등의 재료로 형성되어 있고, 도 3 에 나타내는 바와 같이, 납땜시에 있어서 땜납 시트 (33) 와, 반도체 소자 (12) 와, 추 (35) 를 세라믹 기판 (14) 에 대하여 위치 결정하기 위해서 사용된다. 이 때문에, 지그 (32) 에는, 위치 결정용의 구멍 (34) 이 형성된다. 그들 구멍 (34) 은, 반도체 소자 (12) 가 접합되는 세라믹 기판 (14) 상의 부위 (접합부) 에 대응하여 지그 (32) 에 형성되어 있다. 각 구멍 (34) 은, 대응하는 반도체 소자 (12) 의 사이즈에 따른 크기를 갖는다. 그리고, 이 실시형태에 있어서는, 세라믹 기판 (14) 상에 복수 (4 개) 의 반도체 소자 (12) 가 접합되기 때문에, 지그 (32) 에도 복수 (4 개) 의 구멍 (34) 이 형성되어 있다.
추 (35) 는, 전자 유도 작용에 의해 발열할 수 있는 재료, 즉 자신을 통과하는 자속의 변화에 의해 전류가 발생했을 때에 자체적인 전기 저항에 기인하여 발열하는 재료를 사용하여 형성되어 있다. 즉, 추 (35) 는, 회로 기판 (11) 의 접 합부와 반도체 소자 (12) 사이에 개재하는 땜납을 가열 및 용융하는 가열 장치를 고주파 가열 코일 (28) 과 함께 구성한다. 이 실시형태에 있어서, 추 (35) 는 스테인리스로 형성되어 있다. 추 (35) 는, 납땜시에 있어서, 지그 (32) 로 위치 결정된 4 개의 반도체 소자 (12) 의 바로 윗쪽에 탑재 되고, 4 개의 반도체 소자 (12) 의 상면 (비접합면) 에 접하는 크기를 갖고 있다. 즉, 추 (35) 는, 일직선상에 없는 적어도 3 개의 반도체 소자 (12) 에 걸친 상태로 탑재되는 크기로 형성되어 있다.
도 4a 및 도 4b 에 나타내는 바와 같이, 추 (35) 는, 납땜시에 있어서 4 개의 반도체 소자 (12) 와 맞닿는 측에서, 그것들 4 개의 반도체 소자 (12) 의 배치와 대응하는 형상을 갖는 압압면을 구비하고 있다. 본 실시 형태에 있어서는, 추 (35) 의 압압면은 4 개의 압압면 (35a) 으로 분할되고, 그것들 압압면 (35a) 은, 지그 (32) 의 4 개의 구멍 (34) 에 각각 끼워 넣을 수 있는 형상으로 형성되고, 대응하는 반도체 소자 (12) 에 맞닿을 수 있다. 또, 추 (35) 는, 압압면 (35a) 과 반대측의 부위에, 볼록부로서의 플랜지 (35b) 를 갖고 있다. 도 4a 는 추 (35) 의 압압면 (35a) 측의 외형을 이점쇄선으로 나타내고, 추 (35) 가 지그 (32) 의 구멍 (34) 에 끼워 넣어진 때의 지그 (32) 와 추 (35) 의 위치 관계를 나타내고 있다.
또, 이 실시형태에 있어서는, 납땜 장치 (HK) 는, 모든 추 (35) 를 일괄하여 반도체 소자 (12) 를 회로 기판 (11) 을 향하여 압압할 수 있는 압압 위치에 배치 할 수 있게 구성됨과 함께, 모든 추 (35) 를 일괄하여 반도체 소자 (12) 로부터 이 간된 이간 위치로 퇴거할 수 있게 구성되어 있다. 구체적으로는, 도 3 및 도 6 에 나타내는 바와 같이, 용기 (17) 내에는 추 유지 지그 (36) 와 복수의 구동 장치 (37) 가 배치되어 있다. 추 유지 지그 (36) 는, 지지대 (20) 의 상방에 배치되고, 지지대 (20) 상에 위치 결정된 회로 기판 (11) 의 복수의 접합부와 대향하는 위치에 추 (35) 를 유지한다. 구동 장치 (37) 는, 추 유지 지그 (36) 를 압압 위치와 이간 위치로 이동시킨다.
추 유지 지그 (36) 는, 자력선을 통과하는 전기적 절연 재료 (예를 들어, 세라믹스) 로 판상으로 형성되어 있고, 플랜지 (35b) 보다 하측의 추 (35) 의 부위의 끼워서 통과하는 것을 허가하는 유지부로서의 구멍 (36a) 을 추 (35) 의 개수분만큼 구비하고 있다. 추 유지 지그 (36) 는, 추 (35) 의 플랜지 (35b) 를 추 유지 지그 (36) 의 상면에서 걸린 상태에서 추 (35) 를 반도체 소자 (12) 로부터 이간된 이간 위치로 이동할 수 있도록 형성되어 있다. 도 5 에 나타내는 바와 같이, 구멍 (36a) 은, 당해 구멍 (36a) 에 각각 끼워 넣어진 복수의 추 (35) 를, 당해 추 (35) 가 반도체 소자 (12) 를 압압할 때의 위치에 유지하도록 형성되어 있다.
도 3 에 나타난 바와 같이 , 각 구동 장치 (37) 는, 전기 실린더와 같은 리니어 액츄에이터로 구성되고, 그 피스톤 로드 (37a) 가 상방을 향하여 수직으로 돌출하도록 배치되어 있다. 피스톤 로드 (37a) 의 선단은 추 유지 지그 (36) 의 하면을 지지 가능함과 함께, 추 유지 지그 (36) 의 하면으로부터 이간할 수 있다. 구동 장치 (37) 는, 피스톤 로드 (37a) 의 상방에 대한 이동에 의해, 추 유지 지그 (36) 를 수평으로 유지한 상태에서, 추 유지 지그 (36) 를 그 추 유지 지그 (36) 에 유지되는 복수의 추 (35) 와 함께, 상기 압압 위치로부터 이간 위치로 이동시킨다 (도 6 참조). 구동 장치 (37) 는, 피스톤 로드 (37a) 의 하방에 대한 이동에 의해, 추 유지 지그 (36) 를 수평으로 유지한 상태에서, 추 유지 지그 (36) 를 그 추 유지 지그 (36) 에 유지되는 복수의 추 (35) 와 함께, 상기 이간 위치로부터 압압 위치로 이동시킨다 (도 3 참조).
도 3 에 나타내는 바와 같이, 피스톤 로드 (37a) 의 선단은 추 유지 지그 (36) 의 하면으로부터 하방으로 이동된다. 이로써, 추 (35) 의 압압면 (35a) 이 반도체 소자 (12) 의 비접합면에 맞닿음과 함께, 플랜지 (35b) 가 추 유지 지그 (36) 의 상면으로부터 부상한 상태가 되어, 추 (35) 가 반도체 소자 (12) 를 추 (35) 의 자중에 의하여 압압하게 되어 있다.
다음으로, 상기 납땜 장치 (HK) 를 사용하여 반도체 소자 (12) 의 납땜을 실시하는 방법에 대해 설명한다. 납땜 공정은, 반도체 모듈 (10) 의 제조 방법의 한 공정이다. 또한, 납땜 장치 (HK) 를 사용하여 납땜을 실시하기에 앞서, 금속 회로 (13) 를 갖는 복수 (6 장) 의 세라믹 기판 (14) 을 하나의 히트 싱크 (15) 에 접합한 것 (이하, 「납땜 대상물」 이라고 한다) 을 미리 제작해 둔다. 즉, 납땜 대상물은, 도 1 에 나타내는 반도체 모듈 (10) 로부터 반도체 소자 (12) 를 제외한 것에 상당한다.
납땜을 실시하려면, 최초로, 본체 (18) 로부터 뚜껑체 (19) 를 벗기고, 개구부 (18a) 를 개방한다. 또, 추 유지 지그 (36) 를 본체 (18) 로부터 밖으로 꺼 낸다. 그리고, 본체 (18) 의 지지대 (20) 상에 납땜 대상물을 두고, 지지대 (20) 에 대하여 위치 결정한다. 다음으로, 납땜 대상물의 각 세라믹 기판 (14) 상에 지그 (32) 를 두어, 지그 (32) 의 각 구멍 (34) 내에 땜납 시트 (33) 와 반도체 소자 (12) 를 배치한다. 땜납 시트 (33) 는, 금속 회로 (13) 와 반도체 소자 (12) 사이에 배치된다.
다음으로 도 6 에 나타내는 바와 같이, 추 유지 지그 (36) 를, 돌출 위치 (상승 위치) 에 배치된 피스톤 로드 (37a) 에 의해 지지를 받는 위치에 배치한다. 그 후, 뚜껑체 (19) 를 본체 (18) 에 장착, 개구부 (18a) 를 폐쇄하여, 용기 (17) 내에 밀폐 공간 (S) 을 형성한다. 다음으로 피스톤 로드 (37a) 를 하강 이동시키도록 구동 장치 (37) 를 구동함으로써, 추 유지 지그 (36) 를 하강 이동시킨다. 그 결과, 추 (35) 가 추 유지 지그 (36) 와 함께 하강 이동되어, 추 (35) 의 압압면 (35a) 측의 부위가 지그 (32) 의 대응하는 구멍 (34) 에 끼워 넣어진다. 그리고, 도 3 에 나타내는 바와 같이, 압압면 (35a) 이 대응하는 반도체 소자 (12) 의 비접합면 즉 상면에 맞닿음과 함께, 플랜지 (35b) 가 추 유지 지그 (36) 의 상면으로부터 이간된 상태가 된다. 각 추 (35) 는 4 개의 반도체 소자 (12) 에 걸친 상태에서, 추 (35) 의 자중에 의해 그것들 반도체 소자 (12) 를 압압하도록 배치된다. 이 상태에 있어서, 각 세라믹 기판 (14) 상에는, 금속 회로 (13) 측으로부터 순서대로 땜납 시트 (33), 반도체 소자 (12), 추 (35) 가 겹친 상태로 배치된다.
밀폐 공간 (S) 내에 회로 기판 (11), 땜납 시트 (33), 반도체 소자 (12) 및 추 (35) 를 수용한 상태에 있어서, 복수의 고주파 가열 코일 (28) 은, 대응하는 추 (35) 의 상방에 각각 배치된다. 각 고주파 가열 코일 (28) 과 그것에 상당하는 추 (35) 의 사이에는, 뚜껑체 (19) 에 장착된 유리판 (22) 이 배치되어 있다. 이 실시형태에서는, 고주파 가열 코일 (28) 을 상방으로부터 보았을 때에, 추 (35) 의 상면의 윤곽에 의해 형성되는 영역으로부터 고주파 가열 코일 (28) 이 비어져 나오도록, 고주파 가열 코일 (28) 이 구성 및 배치되어 있다. 이 실시형태와 같이 소용돌이상으로 형성된 고주파 가열 코일 (28) 은, 그 중앙 부근에 자속이 많이 발생되기 때문에, 당해 고주파 가열 코일 (28) 의 중앙 근처에 추 (35) 를 배치하는 것이 바람직하다.
다음으로, 가스 배출부 (25) 를 조작하여 용기 (17) 내를 진공한다. 또한 불활성 가스 공급부 (24) 를 조작하여 용기 (17) 내에 질소를 공급하고, 밀폐 공간 (S) 내를 불활성 가스로 충만시킨다. 이 진공과 질소의 공급을 수 회 반복한 후, 환원 가스 공급부 (23) 를 조작하여 용기 (17) 내에 수소를 공급하고, 밀폐 공간 (S) 내를 환원 가스 분위기로 한다.
다음으로, 고주파 발생 장치 (29) 를 작동시켜, 각 고주파 가열 코일 (28) 에 고주파 전류를 흘린다. 그러면, 고주파 가열 코일 (28) 은, 대응하는 추 (35) 를 통과하는 고주파의 자속을 발생하고, 추 (35) 에는 자속의 통과에 의해 와전류가 발생한다. 그 결과, 고주파 가열 코일 (28) 의 자속 내에 놓여진 추 (35) 는, 전자 유도 작용에 의해 발열하고, 그 열이 추 (35) 의 압압면 (35a) 으로부터 반도체 소자 (12) 에 전해진다. 그리고, 회로 기판 (11) 의 각 접합부 상 에 탑재된 땜납 시트 (33) 에는, 추 (35) 에 발생된 열이 당해 추 (35) 의 압압면 (35a) 및 반도체 소자 (12) 를 개재하여 집중적으로 전해져, 땜납 시트 (33) 가 가열된다. 이 결과, 땜납 시트 (33) 는, 자체적인 용융 온도 이상의 온도가 되어 용융된다.
반도체 소자 (12) 는, 추 (35) 에 의해 회로 기판 (11) 을 향하여 압압되어 있기 때문에, 용융된 땜납의 표면 장력으로 작동되는 경우는 없다. 그리고, 땜납 시트 (33) 가 완전하게 용융되었을 때, 고주파 발생 장치 (29) 를 정지시킨다. 또한, 각 고주파 가열 코일 (28) 에 흐르는 고주파 전류의 크기는, 용기 (17) 내에 설치한 온도 센서 (27) 의 검출 결과에 기초하여 제어된다. 또, 용기 (17) (밀폐 공간 (S)) 내의 분위기, 즉 용기 (17) 내의 압력은, 납땜 작업의 진행 상황에 따라 가압 및 감압된다.
땜납 시트 (33) 가 완전히 용융된 후, 고주파 가열 코일 (28) 에 대한 전류 공급을 정지하여 가열을 정지한다. 또, 열매 공급부 (26) 를 조작하여 용기 (17) 내에 냉각용 가스를 공급한다. 냉각용 가스는, 히트 싱크 (15) 의 냉매 유로 (15a) 의 입구 또는 출구를 향하여 송풍된다. 또한 용기 (17) 내에 공급된 냉각용 가스는, 냉매 유로 (15a) 및 히트 싱크 (15) 의 주위를 흘러, 납땜 대상물을 냉각한다. 이 결과, 용융된 땜납은, 용융 온도 미만으로 냉각됨으로써 응고되고, 금속 회로 (13) 와 반도체 소자 (12) 를 접합한다. 이 상태에 있어서 납땜 작업이 종료되고, 반도체 모듈 (10) 이 완성된다.
용융된 땜납이 응고된 후, 땜납의 온도가 고온인 동안에 피스톤 로드 (37a) 가 상방으로 이동하도록 구동 장치 (37) 를 구동한다. 이 결과, 도 6 에 나타내는 바와 같이, 추 유지 지그 (36) 와 함께 추 (35) 가 반도체 소자 (12) 로부터 이간되는 이간 위치로 이동된다. 이 상태에 있어서, 땜납의 온도가 소정 온도까지 저하된 후, 뚜껑체 (19) 를 본체 (18) 로부터 떼어내, 추 유지 지그 (36) 및 지그 (32) 를 제외한 후에 용기 (17) 내로부터 반도체 모듈 (10) 을 꺼낸다.
이 실시형태는, 이하의 이점을 갖는다.
(1) 회로 기판 (11) 의 접합부와 반도체 소자 (12) (전자 부품) 사이에 땜납을 개재시킨 상태에서 반도체 소자 (12) 상에 추 (35) 를 탑재한다. 그리고, 반도체 소자 (12) 를 추 (35) 로 압압하면서 가열하여 땜납을 용융시킨 후, 그 가열을 정지한다. 용융된 땜납이 응고된 후, 땜납의 온도가 고온 중에서 추 (35) 를 반도체 소자 (12) 로부터 이간시킨다. 따라서, 납땜된 후, 추 (35) 의 열이 반도체 소자 (12) 에 전달되지 않게 된다. 따라서, 반도체 소자 (12) 가 소정의 온도에까지 냉각되는 데에 필요한 시간이, 추 (35) 를 이간시키지 않는 경우와 비교하여 짧아진다. 그 결과, 납땜 작업에 필요로 하는 시간을 단축할 수 있고, 반도체 모듈 (10) 의 제조 시간의 단축을 도모할 수 있다.
(2) 복수의 추 (35) 는 추 유지 지그 (36) 에 유지된 상태에서 압압 위치와 이간 위치 사이를 일괄하여 이동된다. 따라서, 각 추 (35) 를 직접 유지하여 이동시키는 경우와 비교하여, 작업을 용이하게 또한 효율적으로 실시할 수 있다.
(3) 추 유지 지그 (36) 는, 판상으로 형성되고, 추 (35) 의 플랜지 (35b) 보다 하측 부위의 끼워서 통과하는 것을 허용하는 구멍 (36a) 을 구비하고 있다. 또, 추 (35) 는 추 유지 지그 (36) 의 상면에 걸리게 할 수 있는 플랜지 (35b) 를 갖고 있고, 플랜지 (35b) 가 추 유지 지그 (36) 의 상면에 걸린 상태에서 추 유지 지그 (36) 와 함께 이동할 수 있게 형성되어 있다. 따라서, 추 유지 지그 (36) 의 구성이 간단해진다.
(4) 복수의 반도체 소자 (12) 를 회로 기판 (11) 상에 탑재함과 함께 복수의 추 (35) 로 압압한 상태에서 납땜을 실시한다. 추 유지 지그 (36) 는, 복수의 추 (35) 의 위치 관계를 그들의 추 (35) 가 반도체 소자 (12) 를 압압할 때의 위치 관계로 유지하기 위한 복수의 구멍 (36a) 을 구비하고 있다. 따라서 간단한 구성의 추 유지 지그 (36) 를 사용하여, 복수의 추 (35) 를 용이하게 압압 위치와 이간 위치 사이에서 이동시킬 수 있다.
(5) 납땜은 용기 (17) 내에서 실시되고, 용기 (17) 내에 배치된 구동 장치 (37) 에 의해, 추 유지 지그 (36) 가 추 (35) 를 압압 위치와 이간 위치 사이에서 이동시킨다. 따라서, 용기 (17) 가 밀폐된 상태에서도, 추 (35) 를 압압 위치와 이간 위치 사이에서 이동시킬 수 있다.
(6) 피스톤 로드 (37a) 가 상방에 돌출하도록, 리니어 액츄에이터로 이루어지는 복수의 구동 장치 (37) 가 용기 (17) 내에 배치되어 있다. 구동 장치 (37) 는 피스톤 로드 (37a) 의 선단에서 추 유지 지그 (36) 를 지지하고, 추 유지 지그 (36) 는 피스톤 로드 (37a) 에 대하여 이간할 수 있다. 따라서, 구동 장치 (37) 의 구성이 간단해짐과 함께, 회로 기판 (11) 상의 소정 위치에 땜납 시트 (33) 및 반도체 소자 (12) 를 탑재할 때에, 추 유지 지그 (36) 가 작업의 지장이 되지 않는다.
(7) 땜납의 가열은, 추 (35) 를 유도 가열에 의해 가열함과 함께 그 열을 반도체 소자 (12) 를 통하여 땜납에 전달함으로써 실시된다. 따라서, 땜납에 대하여 집중적으로 열을 전할 수가 있기 때문에, 회로 기판 (11) 전체나 용기 (17) 전체를 가열하는 경우에 비해 땜납의 효율적인 가열을 실현할 수 있다.
(8) 추 (35) 는, 일직선상에 없는 적어도 3 개의 반도체 소자 (12) 에 걸친 상태로, 그것들 반도체 소자 (12) 상에 배치된다. 그리고, 추 (35) 에 의해 복수의 반도체 소자 (12) 가 회로 기판 (11) 을 향하여 압압된 상태에서 땜납이 가열 및 용융된다. 따라서, 땜납의 용융 상태에 있어서, 추 (35) 는, 수평 상태 또는 거의 수평 상태에서 복수의 반도체 소자 (12) 를 금속 회로 (13) 를 향하여 압압한다. 그 때문에, 반도체 소자 (12) 와 금속 회로 (13) 사이에 존재하는 용융 상태의 땜납은, 반도체 소자 (12) 의 금속 회로 (13) 에 대향하는 면 전체에 불균일 없이 퍼진다. 땜납이 자체적인 용융 온도 이하로 냉각되면, 접합부에 있어서의 땜납의 두께 불균일이 억제된 상태에서 땜납이 응고된다.
(9) 반도체 모듈 (10) 은, 냉각 회로 기판으로서의 회로 기판 (11) 을 구비하고 있다. 회로 기판 (11) 은, 표면에 금속 회로 (13) 를 갖는 적어도 1 개의 세라믹 기판 (14) 이 냉매 유로 (15a) 를 구비한 금속제의 히트 싱크 (15) 에 고정되어 구성되어 있다. 그리고, 땜납은, 금속 회로 (13) 와 대향하는 각 반도체 소자 (12) 의 면 전체에 고루 미쳐지고, 또한 두께 불균일이 억제된 상태에서 응고된다. 따라서, 땜납은 반도체 소자 (12) 와 금속 회로 (13) 사이에 있어서의 선팽창률의 차이를 흡수하는 응력 완화 기능을 양호하게 발휘하고, 거기에 따라 접합부의 피로 수명의 편차가 억제된다.
(10) 복수의 세라믹 기판 (14) 을 구비한 회로 기판 (11) 에 대한 납땜을 실시하는 경우에, 각 세라믹 기판 (14) 에 대하여 1 개의 고주파 가열 코일 (28) 을 대응시켜 배치하고, 당해 각 세라믹 기판 (14) 상에 배치한 1 개의 추 (35) 를 1 개의 고주파 가열 코일 (28) 을 사용하여 발열시키도록 하였다. 이 때문에, 복수의 세라믹 기판 (14) 상에 각각 배치되는 복수의 추 (35) 를 모아 1 개의 고주파 가열 코일 (28) 로 발열시키는 경우에 비해 효율이 좋다.
(11) 고주파 가열 코일 (28) 을 용기 (17) 의 내부가 아닌 용기 (17) 의 외부에 배치함으로써, 용기 (17) 의 용적을 최대한 작게 하여 용기 (17) 의 소형화를 도모할 수 있다. 또, 분위기 조정은, 주로, 용기 (17) 내로부터의 공기의 배출 (진공), 불활성 가스 (질소 가스 등의 공급과 배출, 환원성 가스 (수소 등) 의 공급과 배출을 포함한다. 이 때문에, 용기 (17) 의 용적을 작게함으로써, 예를 들어, 공기의 배출에 관해서는, 배출에 필요로 하는 시간을 짧게 하거나 배출에 필요로 하는 에너지 (예를 들어, 진공 펌프 (25c) 를 동작시키는 데에 필요한 에너지) 의 소비량을 줄이거나 할 수 있다. 또, 불활성 가스나 환원성 가스의 공급 또는 배출에 관해서는, 공급 또는 배출에 필요로 하는 시간을 짧게 하거나, 공급 또는 배출에 필요로 하는 에너지의 소비량을 줄이거나, 또는 공급하는 가스의 소비량을 줄이거나 할 수 있다.
(12) 세라믹 기판 (14) 에 접합된 히트 싱크 (15) 에 냉각용 가스가 공급됨 으로써, 금속 회로 (13) 의 접합부가 냉각된다. 이 때문에, 히트 싱크 (15) 를 통해서 금속 회로 (13) 의 접합부를 효율적으로 냉각할 수 있고, 냉각 시간의 단축화를 도모할 수 있다.
다음으로, 본 발명을 구체화한 제 2 실시형태를 도 7 을 참조하면서 설명한다. 또한, 제 2 실시형태는, 제 1 실시형태와 비교하여 추 (35) 의 구성이 상이하고, 그 밖의 구성은 제 1 실시형태와 기본적으로 동일하기 때문에, 동일한 부분에 대해서는 그 상세한 설명을 생략한다.
이 실시형태에 있어서는, 추 (35) 는 통로 (38) 를 갖고 있고, 통로 (38) 는 추 (35) 의 하면 (압압면 (35a)) 에 개구되어 있다. 상기 통로 (38) 는, 반도체 소자 (12) 등을 압압면 (35a) 에 흡착하기 위하여 개구를 통해서 압압면 (35a) 에 부압을 작용시킬 수 있다. 추 (35) 의 하면 이외의 면에는, 통로 (38) 를 용기 (17) 의 외부에 형성된 부압원 (V) 과 접속할 수 있게 하는 접속부 (39) 가 형성되어 있다. 통로 (38) 는, 추 (35) 의 복수의 압압면 (35a) 을 향하여 각각 수직으로 연장된 부분을 구비하고 있고, 그들 부분의 하단이 대응하는 압압면 (35a) 에 개구되어 있다. 접속부 (39) 는 플렉시블 배관 (도시 생략) 을 개재하여 부압원 (V) 에 접속할 수 있게 구성되어 있다.
이 실시형태의 납땜 장치 (HK) 를 사용하여 납땜 작업을 실시하는 경우, 땜납 시트 (33) 및 반도체 소자 (12) 는, 추 (35) 를 흡착부로서 사용함으로써, 각 세라믹 기판 (14) 상에 탑재된 지그 (32) 의 구멍 (34) 과 대응하는 위치에 배치된다. 예를 들어, 땜납 시트 (33) 를 구멍 (34) 에 대응하는 위치에 배치하는 경 우에는, 뚜껑체 (19) 를 떼어냄과 함께, 본체 (18) 의 외부에 있어서, 필요한 수의 땜납 시트 (33) 를 회로 기판 (11) 상에 있어서의 땜납 시트 (33) 의 배치에 대응하도록 배치한다. 그리고, 각 추 (35) 의 압압면 (35a) 이 그들 땜납 시트 (33) 에 대응하도록 추 유지 지그 (36) 를 배치한다. 그 상태에서 접속부 (39) 를 배관을 개재하여 부압원 (V) 에 접속하고, 각 추 (35) 의 통로 (38) 에 부압원 (V) 의 부압을 작용시킨다. 그리고, 각 추 (35) 의 압압면 (35a) 에 땜납 시트 (33) 를 흡착시킨 상태에서 추 유지 지그 (36) 를 이동시켜, 추 유지 지그 (36) 를 피스톤 로드 (37a) 에 지지를 받는 위치에 배치한다. 그 후, 피스톤 로드 (37a) 를 하강 이동시키도록 구동 장치 (37) 를 구동한다. 이 결과, 각 추 (35) 의 압압면 (35a) 이 땜납 시트 (33) 를 흡착한 상태에서 지그 (32) 의 구멍 (34) 에 끼워 넣어져, 땜납 시트 (33) 가 접합부와 대응하는 위치에 배치된다. 다음으로 통로 (38) 에 대한 부압의 작용을 해제하고, 추 (35) 에 의한 흡착 작용을 해제한 후, 피스톤 로드 (37a) 를 상승 이동시키도록 구동 장치 (37) 를 구동시킨다. 이 결과, 추 유지 지그 (36) 와 함께 추 (35) 가 지그 (32) 보다 상방에 이동된다.
다음으로 본체 (18) 의 외부에 있어서, 필요한 수의 반도체 소자 (12) 를 회로 기판 (11) 상에 있어서의 반도체 소자 (12) 의 배치에 대응하도록 배치하고, 그들의 반도체 소자 (12) 에 각 추 (35) 의 압압면 (35a) 이 대응하도록 추 유지 지그 (36) 를 배치한다. 그 상태에서 각 추 (35) 의 통로 (38) 에 부압원 (V) 의 부압을 작용시켜, 각 추 (35) 의 압압면 (35a) 에 반도체 소자 (12) 를 흡착시킨 다. 다음으로 추 유지 지그 (36) 를 피스톤 로드 (37a) 에 지지를 받는 위치에 배치한 후, 피스톤 로드 (37a) 를 하강 이동시키도록 구동 장치 (37) 를 구동한다. 이 결과, 각 추 (35) 의 압압면 (35a) 이 반도체 소자 (12) 를 흡착한 상태에서 지그 (32) 의 구멍 (34) 에 끼워 넣어져, 각 반도체 소자 (12) 가 땜납 시트 (33) 상에 탑재된 상태가 된다. 이상에 의해, 도 7 에 나타내는 바와 같이, 각 반도체 소자 (12) 및 각 추 (35) 의 소정 위치에 대한 배치가 완료된다. 그 후, 통로 (38) 에 대한 부압의 작용을 해제한 후, 접속부 (39) 와 배관 접속을 해제하고, 뚜껑체 (19) 를 폐쇄 위치에 배치한다. 이하, 제 1 실시형태와 동일하게 하여 납땜 작업을 한다.
이 실시형태에 있어서는, 상기 제 1 실시형태에 있어서의 이점 (1) ∼ (12) 과 동일한 이점을 갖는 이외에 다음의 이점을 갖는다.
(13) 추 (35) 는, 반도체 소자 (12) 등을 흡착하기 위한 부압을 압압면 (35a) 에 작용시킬 수 있는 개구를 갖는 통로 (38) 를 구비하고 있다. 또, 통로 (38) 를 부압원 (V) 과 접속할 수 있게 하는 접속부 (39) 가 추 (35) 의 하면 이외의 면에 형성되어 있다. 따라서, 추 (35) 를 흡착부로서 사용할 수 있고, 복수의 반도체 소자 (12) 나 땜납 시트 (33) 를 추 (35) 의 하면 (압압면 (35a)) 에 흡착하여 접합부 (금속 회로 (13)) 상에 일괄하여 배치할 수 있다.
(14) 통로 (38) 의 접속부 (39) 는 배관을 개재하고, 필요한 때에만, 용기 (17) 의 외부에 형성된 부압원 (V) 과 접속할 수 있게 되어 있다. 따라서, 배관이 항상 접속부 (39) 에 접속된 구성과 비교하여, 뚜껑체 (19) 를 본체 (18) 로 부터 떼어내거나 폐쇄 위치에 장착하거나 하는 작업시에, 배관이 작업의 지장이 되지 않는다.
실시형태는 상기에 한정되는 것이 아니고, 예를 들어, 다음과 같이 구체화해도 된다. 반도체 소자 (12) 의 배치나 크기, 높이 등은, 도시된 상기 양 실시형태에 한정되지 않는다. 예를 들어, 도 8 에 나타내는 바와 같이, 상이한 크기 및 높이를 갖는 복수의 반도체 소자 (12) 를 세라믹 기판 (14) 상에 접합하도록 해도 된다. 추 (35) 는, 도 8 에 도시된 3 개의 반도체 소자 (12) 이외의 도시되지 않은 반도체 소자에도 걸치는 크기로 형성되어 있다. 이 경우도 제 2 실시형태와 동일한 효과가 얻어진다.
모든 추 (35) 가 동일한 크기 및 동일한 형상일 필요는 없고, 예를 들어, 도 9a 에 나타내는 바와 같이, 복수의 반도체 소자 (12) 를, 서로 상이한 개수의 반도체 소자 (12) 를 포함하는 복수의 그룹 (도면의 예에서는, 3 개의 반도체 소자 (12) 를 포함하는 그룹과 4 개의 반도체 소자 (12) 를 포함하는 그룹) 으로 나누어 배치하고, 추 (35) (이점쇄선으로 도시) 를 각 그룹의 반도체 소자 (12) 의 배치에 대응한 형상으로 형성해도 된다. 이 경우, 도 9b 에 나타내는 바와 같이, 2 종류의 구멍 (36a) 이 2 종류의 추 (35) 의 형상에 대응하여 추 유지 지그 (36) 에 형성된다.
추 (35) 를 반도체 소자 (12) (전자 부품) 로부터 이간시키는 시기는, 용융된 땜납이 응고된 후로서 땜납의 온도가 고온 중에서 한정되지 않고, 땜납이 응고되기 전이어도 되고, 예를 들어 땜납이 금속 회로 (13) 의 접합부와 반도체 소자 (12) 의 접합면 사이에 젖어 퍼진 시점 이후이면 된다. 즉, 추 (35) 를 전자 부품으로부터 이간시키는 시기는, 용융된 땜납이 상기 접합부와 전자 부품의 접합면 사이에 젖어 퍼진 시점으로부터, 용융된 땜납이 응고된 후로서 땜납의 온도가 고온인 시점까지의 사이이면 된다. 용융된 땜납이 금속 회로 (13) 의 접합부와 반도체 소자 (12) 의 접합면 사이에 젖어 퍼진 시점의 특정은, 예를 들어, 반도체 소자 (12) 의 주위에 피렛트가 형성된 것을 광학적 또는 육안으로 확인함으로써 가능하다.
상세히 서술하면, 도 10a 에는, 금속 회로 (13) 상에 땜납 시트 (33), 반도체 소자 (12) (전자 부품) 및 추 (35) 가 탑재된 상태를 나타낸다. 이 땜납 시트 (33) 가 가열되어 용융되면, 땜납 (H) 이 젖어 퍼지기 전의 용융 초기에서는, 도 10b 에 나타내는 바와 같이, 용융 상태의 땜납 (H) 의 주위의 표면은 외측으로 볼록한 곡면이 된다. 그러나, 땜납 (H) 이 반도체 소자 (12) 의 접합면 전체에 젖고 퍼진 상태에서는 도 10c 에 나타내는 바와 같이, 피렛트 (40) 가 형성된다.
또, 도 11a 에는, 반도체 소자 (12) 의 접합면의 면적보다 넓은 면적의 땜납 시트 (33) 를, 반도체 소자 (12) 와 금속 회로 (13) 사이에 개재시킨 상태를 나타낸다. 이 땜납 시트 (33) 가 가열되어 용융되면, 도 11b 에 나타내는 바와 같이, 용융 초기라도 땜납 (H) 은 반도체 소자 (12) 의 접합면 전체에 퍼져 있다. 그러나, 땜납 (H) 이 젖어 있지 않은 상태에서는, 그 땜납 (H) 주위의 표면은 외측으로 볼록한 곡면이 되어 있어 피렛트는 형성되어 있지 않다. 그 후, 땜납 (H) 이 젖은 상태가 되면, 도 10c 에 나타내는 바와 같이 반도체 소자 (12) 의 주 위에는 피렛트 (40) 가 형성된다. 또한, 추 (35) 의 압압 상태에 의해서는, 도 10a 에 나타내는 바와 같이, 반도체 소자 (12) 의 접합면과 같은 면적의 땜납 시트 (33) 를 배치한 경우라도, 땜납 (H)의 용융 초기에 있어서 도 11b 에 나타내는 바와 같이, 땜납 (H) 이 반도체 소자 (12) 의 접합면 전체에 퍼지는 경우가 있다. 그러나, 땜납 (H) 이 젖은 상태가 되지 않으면, 땜납 (H) 주위의 표면이 외측으로 볼록한 곡면이 된다.
땜납 (H) 에 피렛트 (40) 가 형성된 때에 반도체 소자 (12) 의 주위 부분에 광 (화살표로 도시) 을 조사하면, 도 12a 에 나타내는 바와 같이 광이 특정 방향으로 반사된다. 한편, 땜납 (H) 주위의 부분이 반도체 소자 (12) 의 접합면으로부터 외측으로 돌출하는 곡면이 되어 있을 때, 땜납 (H) 주위의 부분에 광을 조사하면, 도 12b 에 나타내는 바와 같이, 광은 산란된다. 이 때문에, 반사광을 검출함으로써, 피렛트 (40) 가 형성되었는지의 여부를 판단할 수 있다.
피렛트 (40) 가 형성되었는지의 여부를 광학적으로 검출하는 방법으로는, 도 13a 및 도 13b 에 나타내는 바와 같이, 세라믹 기판 (14) 에 대하여 반도체 소자 (12) 및 추 (35) 를 위치 결정하는 지그 (32) 로서, 반도체 소자 (12) 의 접합면의 둘레 가장자리를 향하여 외부로부터 광을 조사할 수 있는 긴 구멍 (32a) 이 형성된 지그 (32) 를 사용한다. 땜납 (H) 이 젖으면, 땜납 (H) 은 금속 회로 (13) 의 면에 퍼지지만, 반도체 소자 (12) 의 접합면에 당겨지기 때문에, 그 접합면을 크게 초과해서는 퍼지지 않는다. 양호한 피렛트 (40) 는 반도체 소자 (12) 의 주변에는 비어져 나와 형성되므로, 양호한 피렛트 (40) 의 위치는 반도체 소자 (12) 의 주변에 특정된다. 따라서, 긴 구멍 (32a) 을 통과한 광이 반도체 소자 (12) 의 주변에 조사되도록, 긴 구멍 (32a) 을 형성해야 할 위치, 및 긴 구멍 (32a) 에 입사하는 광의 방향과 금속 회로 (13) 의 상면과 이루는 각도가 설정된다.
도 13b 에 나타내는 바와 같이, 투수광 장치 (41) 로부터 긴 구멍 (32a) 을 향하여 광 (화살표로 도시) 을 조사함과 함께, 반도체 소자 (12) 의 주변에서 반사된 반사광을 수광한다. 그리고, 수광한 광의 강도에 기초하여 피렛트 (40) 가 형성되어 있는지의 여부를 판단한다. 피렛트 (40) 가 형성되어 있는지의 여부의 판단 기준은, 예를 들어, 미리 피렛트 (40) 가 형성된 상태에서 광을 조사했을 때의 반사광의 강도와, 외측으로 볼록한 곡면이 형성된 상태에서 광을 조사했을 때의 반사광의 강도를 시험으로 미리 구함과 함께, 그들의 강도에 기초하여 기준치를 설정한다. 투수광 장치 (41) 대신에, 서로 독립적으로 구성된 투광 장치와 수광 장치를 갖는 장치를 사용해도 된다. 또, 긴 구멍 (32a) 에 한정하지 않고, 투광 장치로부터의 광의 조사 및 수광 장치에서의 반사광의 수광이 가능한 형상의 구멍이면 된다.
이와 같이, 용융된 땜납 (H) 이 응고되기 전에 추 (35) 를 반도체 소자 (12) 로부터 이간시킨 경우에는, 용융된 땜납 (H) 이 응고될 때까지의 냉각 속도를 빨리 할 수 있다. 그 결과, 땜납 (H) 의 결정이 미세화되고, 사용시의 열피로에 대한 내구성이 향상된다. 또한, 용융된 땜납 (H) 이 응고되기 전이어도, 용융된 땜납 (H) 이 상기 접합부와 전자 부품의 접합면 사이에 젖어 퍼진 후이면, 추 (35) 에 의한 압압을 해제해도, 땜납 (H) 이 그 표면 장력으로 전자 부품을 들어 올리지 않고, 땜납 (H) 은 응고시까지 전자 부품의 접합면 전체에 퍼져 젖은 상태로 유지된다. 땜납 (H) 이 반도체 소자 (12) 의 접합면 전체에 퍼진 상태라도, 도 11b 과 같이 땜납 (H) 이 접합부나 접합면에 대하여 젖어 있지 않은 상태에서 납땜 대상물을 냉각한 경우에는, 땜납 접합부의 강도가 젖은 상태에서 냉각한 경우와 비교하여 저하된다. 그러나, 이 실시형태에서는 피렛트 (40) 의 형성을 확인한 후, 납땜 대상물의 냉각을 개시하기 때문에, 접합 강도가 높은 납땜을 실시할 수 있다. 또, 추 (35) 를 반도체 소자 (12) 로부터 이간시켜도, 땜납 (H) 의 두께가 변화하는 것을 방지할 수 있다.
피렛트 (40) 가 형성된 것을 확인하는 방법은, 반도체 소자 (12) 의 접합면의 둘레 가장자리에 조사된 광의 반사광의 강도에 기초한 것에 한정되지 않고, 반도체 소자 (12) 의 접합면의 둘레 가장자리의 화상 정보에 기초하여 피렛트 (40) 가 형성되어 있는지의 여부를 확인하도록 해도 된다.
피렛트 (40) 가 형성된 것의 확인을, 지그 (32) 에 형성된 긴 구멍 (32a) 으로부터 반도체 소자 (12) 의 접합면의 둘레 가장자리를 육안으로 봄으로써 실시해도 된다.
땜납 (H) 에 대한 가열의 정지 및 추 (35) 의 반도체 소자 (12) 로부터의 이간은, 피렛트 (40) 가 형성된 것을 확인한 후이면 되고, 반드시 양자를 동시에 실시할 필요는 없다. 추 (35) 의 이간을 가열의 정지보다 먼저 실시해도, 가열의 정지 후에 실시해도 된다. 단, 피렛트 (40) 의 형성이 확인된 시점에서 즉시 추 (35) 를 반도체 소자 (12) 로부터 이간시킴과 함께, 땜납 (H) 에 대한 가열을 정지하면, 용융된 땜납이 응고될 때까지의 냉각 속도를 보다 빨리 할 수 있다. 또, 납땜에 필요로 하는 시간을 단축할 수 있다.
납땜을 환원 분위기로 또한 환원 가스를 공급하면서 실시하는 경우, 피렛트 (40) 가 형성된 것을 확인한 후, 즉시 환원 가스의 공급을 정지한다. 이 경우, 환원 가스의 사용량이 저감되기 때문에, 납땜에 소요되는 비용이 저감된다.
땜납이 젖어 퍼진 것의 확인은, 피렛트 (40) 가 형성된 것을 상기와 같이 투수광 장치 (41) 등으로 직접 확인하는 대신에, 땜납이 젖어 퍼지는 타이밍 (예를 들어, 가열 개시부터의 경과 시간) 을 미리 시험으로 구해두고, 기준 시점으로부터의 경과 시간에 기초하여 실시해도 된다. 이 경우, 땜납이 젖어 펼쳐졌는지의 여부의 확인을 실시하기 위한 구성이 간단해진다. 땜납이 젖어 퍼지는 타이밍의 시험은, 지그 (32) 가 없는 상태에서 실시해도, 있는 상태에서 실시해도 어느 쪽이어도 된다.
구동 장치 (37) 는 추 유지 지그 (36) 의 하방에 배치됨과 함께, 추 유지 지그 (36) 를 하방으로부터 지지하여 당해 추 유지 지그 (36) 를 상하 방향으로 이동시키는 구성에 한정되지 않는다. 예를 들어, 구동 장치 (37) 는, 추 유지 지그 (36) 의 상방에 배치되어, 추 유지 지그 (36) 의 상면, 측면 및 하면 중 어느 하나를 지지하여 추 유지 지그 (36) 를 상하 방향으로 이동시키는 구성이어도 된다. 구체적으로는, 예를 들어, 피스톤 로드가 하방을 향하여 돌출하도록 리니어 액츄에이터를 배치하고, 그 피스톤 로드의 선단에 전자석을 장착함과 함께, 추 유지 지그 (36) 에는 상기 전자석과 대응하는 위치에 자성체제의 피흡착부를 형성한다. 그리고, 전자석으로 피흡착부를 흡착하여 피스톤 로드와 함께 추 유지 지그 (36) 를 이동시킨다.
구동 장치 (37) 가 추 유지 지그 (36) 보다 상방에 배치되는 구성으로서, 리니어 액츄에이터를 피스톤 로드가 하방으로 돌출하는 상태로 배치하고, 피스톤 로드의 선단이 추 유지 지그 (36) 에 형성한 구멍을 관통할 수 있게 한다. 그리고, 피스톤 로드의 선단측에 추 유지 지그 (36) 에 하면에 걸어맞추는 걸어맞춤 부재를 형성하고, 걸어맞춤 부재로 추 유지 지그 (36) 의 하면을 지지하여 추 유지 지그 (36) 를 이동시키도록 해도 된다.
구동 장치 (37) 가 추 유지 지그 (36) 의 상방에 형성되는 구성에 있어서는, 구동 장치 (37) 는 뚜껑체 (19) 에 장착되어도 된다.
추 유지 지그 (36) 에 걸리는 추 (35) 의 부위는 플랜지 (35b) 에 한정되지 않는다. 예를 들어, 추 (35) 의 상부의 측면에 추 유지 지그 (36) 에 걸려지는 복수의 볼록부를 형성해도 된다.
추 (35) 의 압압면 (35a) 은, 반드시 대응하는 반도체 소자 (12) 의 비접합면의 전면에 맞닿을 수 있는 크기에 한정하지 않고, 그것보다 커도 또는 작아도 된다. 지그 (32) 는, 땜납 시트 (33), 반도체 소자 (12) 및 추 (35) 의 위치 결정 기능을 갖는 구성에 한정하지 않고, 땜납 시트 (33) 및 반도체 소자 (12) 의 위치 결정 기능만을 갖는 구성이어도 된다.
유도 가열로 추 (35) 를 가열하여 그 열로 땜납을 용융시키는 구성에 있어서, 추 (35) 는 스테인리스제에 한정되지 않고, 유도 가열할 수 있는 재료이면 되 고, 예를 들어, 스테인리스 대신에, 철이나 그라파이트로 형성하거나 열전도율이 상이한 2 종류의 도체 재료를 사용하여 구성하거나 해도 된다.
땜납 시트 (33) 를 금속 회로 (13) 의 접합부와 대응하는 지점에 배치하는 것 대신에, 땜납 페이스트를 접합부와 대응하는 지점에 도포하도록 해도 된다.
땜납을 용융 온도 이상으로 가열하는 가열 방법은 유도 가열 이외의 방법이어도 된다. 예를 들어, 가열 장치로서 용기 (17) 내에 전기 히터를 형성하여 땜납을 가열하도록 해도 된다.
회로 기판 (11) 은, 세라믹 기판 (14) 이 냉매 유로 (15a) 를 갖지 않는 히트 싱크 (15) 에 고정된 구성이어도 된다. 또, 회로 기판 (11) 은, 히트 싱크 (15) 를 갖지 않는 구성이어도 된다.
뚜껑체 (19) 는, 본체 (18) 에 대하여 떼어내는 것이 불가능한 구성, 예를 들어, 개폐 가능하게 본체 (18) 에 연결되어도 된다.
뚜껑체 (19) 는, 적어도 고주파 가열 코일 (28) 과 대향하는 부위가 전기적 절연재로 형성되어 있는 것이 바람직하고, 당해 부위를 유리 대신에, 예를 들어, 세라믹스나 수지로 형성해도 된다. 또, 뚜껑체 (19) 전체를 동일한 전기적 절연재로 형성해도 된다.
용기 (17) 의 내외의 압력 차에 대응하여 뚜껑체 (19) 의 강도를 올릴 필요가 있는 경우에는, 뚜껑체 (19) 를, 예를 들어, 유리 섬유와 수지의 복합재 (GFRP (유리 섬유 강화 플라스틱)) 로 구성해도 된다. 또, 뚜껑체 (19) 를, 금속으로 구성해도 된다. 금속으로는 비자성재의 금속이 바람직하다. 또한, 뚜껑체 (19) 에 자성재의 금속을 사용하는 경우에는, 추 (35) 보다 전기 저항률이 높은 것을 사용하는 쪽이 좋다. 또, 뚜껑체 (19) 를 금속과 절연재의 복합재로 형성해도 된다. 또, 추 (35) 에 효과적으로 자속을 유도하도록, 추 (35) 의 직상부에는 강자성체의 전자 강판 등을 사용하면 된다.
고주파 가열 코일 (28) 은, 복수의 추 (35) 의 상방에 있어서, 복수의 추 (35) 에 걸쳐 배치되어도 된다. 이 경우, 고주파 가열 코일 (28) 에 대한 고주파 전류의 공급 경로나 냉각수의 공급 경로를 줄일 수 있어, 납땜 장치 (HK) 의 구조를 더욱 간소화할 수 있다.
생산 라인화에 수반하여 용기 (17) 를 이동할 수 있게 하고, 당해 용기 (17) 와 함께 이동하는 추 (35) 의 이동 경로를 따라 고주파 가열 코일 (28) 을 배치해도 된다. 이 경우, 고주파 가열 코일 (28) 을 이동 경로를 따른 형상으로 형성해도 되고, 이동 경로를 따라 복수 배치해도 된다. 이와 같이 구성함으로써, 용기 (17) 는 이동되면서 가열될 수 있다.
고주파 가열 코일 (28) 은, 추 (35) 의 측면에 대향하도록 배치되어도 된다.
고주파 가열 코일 (28) 은, 용기 (17) (밀폐 공간 (S)) 내에 배치되어도 된다.
전자 부품은, 반도체 소자 (12) 이외의 전자 부품, 예를 들어, 칩 저항, 칩 콘덴서 등이어도 된다.
납땜은 밀폐 가능한 용기 (17) 내에서 실시되는 것에 한정되지 않고, 예를 들어, 벨트 컨베이어 등과 같은 반송 장치상에 탑재된 회로 기판 (11) 이 반입되는 반입구와, 당해 회로 기판 (11) 이 반출되는 반출구를 갖는 용기 내에서 납땜을 실시해도 된다. 또, 용기가 없는 상태, 즉 주위를 둘러싸는 부재가 없는 상태에서 납땜을 실시하도록 해도 된다.

Claims (18)

  1. 회로 기판에 형성된 접합부에 복수의 전자 부품의 접합면을 납땜하는 납땜 방법에 있어서,
    상기 복수의 전자 부품을, 상기 회로 기판의 상기 접합부 상에 땜납을 개재하여 탑재하는 단계와,
    상기 복수의 전자 부품 상에 추를 탑재하는 단계와,
    상기 추에 의해 상기 복수의 전자 부품을 상기 회로 기판을 향하여 압압하면서 상기 땜납을 가열하여 용융시키는 단계와,
    상기 용융된 땜납이 상기 접합부와 상기 복수의 전자 부품의 접합면 사이에 젖어 퍼진 시점 이후로서, 상기 땜납의 온도가 고온일 때, 상기 추를 상기 복수의 전자 부품으로부터 이간시키는 단계를 구비하는 납땜 방법으로서,
    상기 복수의 전자 부품의 접합면 주변의 부분에 광을 조사하는 단계와,
    상기 광의 반사광에 기초하여, 땜납에 피렛트가 형성되었는지의 여부를 판단하는 단계와,
    피렛트가 형성된 시점을, 상기 땜납이 젖어 퍼진 시점으로서 특정하는 단계를 추가로 구비하는 납땜 방법.
  2. 제 1 항에 있어서,
    상기 용융된 땜납이 상기 접합부와 상기 복수의 전자 부품의 접합면 사이에 젖어 퍼진 시점으로부터, 상기 용융된 땜납이 응고된 후로서 상기 땜납의 온도가 고온인 시점까지의 사이에, 상기 추가 상기 복수의 전자 부품으로부터 이간되는 납땜 방법.
  3. 제 1 항에 있어서,
    상기 용융된 땜납이 상기 접합부와 상기 복수의 전자 부품의 접합면 사이에 젖어 퍼진 시점으로부터, 상기 용융된 땜납이 응고될 때까지의 사이에, 상기 추가 상기 복수의 전자 부품으로부터 이간되는 납땜 방법.
  4. 제 3 항에 있어서,
    상기 용융된 땜납이 상기 접합부와 상기 복수의 전자 부품의 접합면 사이에 젖어 퍼진 시점에서, 즉시 상기 땜납의 가열을 정지하고, 그 땜납의 냉각을 개시하는 단계를 추가로 구비하는 납땜 방법.
  5. 제 3 항에 있어서,
    상기 땜납이 젖어 퍼진 시점에서, 즉시 상기 추가 상기 복수의 전자 부품으로부터 이간되는 납땜 방법.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 땜납을 용융시킨 후, 상기 땜납의 가열을 정지하는 단계를 추가로 구비하고, 상기 용융된 땜납이 응고된 후로서 상기 땜납의 온도가 고온일 때, 상기 추가 상기 복수의 전자 부품으로부터 이간되는 납땜 방법.
  8. 제 1 항에 있어서,
    추 유지 지그를 사용하여 상기 추를, 상기 복수의 전자 부품을 압압하는 압압 위치와, 상기 복수의 전자 부품으로부터 이간되는 이간 위치 사이에서 이동시키는 단계를 추가로 구비하는 납땜 방법.
  9. 제 8 항에 있어서,
    상기 추 유지 지그는 판상임과 함께 상기 추를 끼워서 통과하는 것을 허용하는 유지부를 구비하고, 상기 방법은 또한,
    상기 추에 형성된 볼록부를 상기 추 유지 지그의 상면에 걸은 상태에서, 상기 추를 상기 추 유지 지그와 일체적으로 이동시키는 단계를 추가로 구비하는 납땜 방법.
  10. 제 9 항에 있어서,
    복수의 전자 부품을, 상기 회로 기판에 형성된 복수의 접합부 상에 각각 땜납을 개재하여 탑재하는 단계와,
    상기 복수의 전자 부품 상에 각각 대응하는 추를 탑재한 상태에서, 땜납의 가열 및 용융을 실시하는 단계와,
    상기 복수의 추의 위치 관계가, 그들 추가 상기 복수의 전자 부품을 압압할 때의 위치 관계로 유지되도록, 상기 추를 대응하는 유지부로 유지한 상태에서, 상기 복수의 추를 동시에 상기 압압 위치로부터 상기 이간 위치로 이동시키는 단계를 추가로 구비하는 납땜 방법.
  11. 제 9 항에 있어서,
    상기 추는 통로를 구비하고, 그 통로는 상기 복수의 전자 부품에 맞닿을 수 있게 추의 압압면에 개구하고, 상기 통로를 부압원에 접속할 수 있는 접속부가, 상기 압압면 이외의 추의 부위에 형성되고, 상기 방법은 또한,
    상기 부압원에서 발생된 부압을 상기 통로에 작용시킴으로써, 상기 추의 압압면에 상기 땜납 또는 상기 복수의 전자 부품을 흡착하는 단계와,
    압압면에 상기 땜납 또는 상기 복수의 전자 부품을 흡착한 상태에서, 그 땜납 또는 복수의 전자 부품을 상기 접합부까지 이동시키는 단계를 구비하는 납땜 방법.
  12. 제 8 항에 있어서,
    상기 납땜을 용기 내에서 실시하는 단계와,
    상기 용기 내에 배치된 구동 장치에 의해, 상기 추를 상기 추 유지 지그와 함께 상기 압압 위치로부터 상기 이간 위치로 이동시키는 납땜 방법.
  13. 제 1 항에 있어서,
    상기 추를 전자 유도 작용에 의해 발열시키고, 당해 추의 열을 상기 복수의 전자 부품을 개재하여 상기 땜납에 전달하는 단계를 추가로 구비하는 납땜 방법.
  14. 제 1 항 내지 제 5 항, 제 7 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 회로 기판은, 표면에 금속 회로를 갖는 세라믹 기판을, 냉매 유로를 구비한 금속제의 히트 싱크에 고정시킴으로써 형성되는 납땜 방법.
  15. 제 14 항에 있어서,
    상기 히트 싱크로서 알루미늄제 또는 구리제의 히트 싱크를 사용하는 단계를 추가로 구비하는 납땜 방법.
  16. 회로 기판에 형성된 접합부에 복수의 전자 부품의 접합면을 납땜하여 이루어지는 반도체 모듈의 제조 방법에 있어서,
    상기 복수의 전자 부품을, 상기 회로 기판의 상기 접합부 상에 땜납을 개재하여 탑재하는 단계와,
    상기 복수의 전자 부품 상에 추를 탑재하는 단계와,
    상기 추에 의해 상기 복수의 전자 부품을 상기 회로 기판을 향하여 압압하면서 상기 땜납을 가열하여 용융시키는 단계와,
    상기 용융된 땜납이 상기 접합부와 상기 복수의 전자 부품의 접합면 사이에 젖어 퍼진 시점 이후로서, 상기 땜납의 온도가 고온일 때, 상기 추를 상기 복수의 전자 부품으로부터 이간시키는 단계를 구비하는 반도체 모듈의 제조 방법으로서,
    상기 복수의 전자 부품의 접합면 주변의 부분에 광을 조사하는 단계와,
    상기 광의 반사광에 기초하여, 땜납에 피렛트가 형성되었는지의 여부를 판단하는 단계와,
    피렛트가 형성된 시점을, 상기 땜납이 젖어 퍼진 시점으로서 특정하는 단계를 추가로 구비하는 반도체 모듈의 제조 방법.
  17. 제 16 항에 있어서,
    상기 용융된 땜납이 상기 접합부와 상기 복수의 전자 부품의 접합면 사이에 젖어 퍼진 시점으로부터, 상기 용융된 땜납이 응고된 후로서 상기 땜납의 온도가 고온인 시점까지의 사이에, 상기 추가 상기 복수의 전자 부품으로부터 이간되는 반도체 모듈의 제조 방법.
  18. 삭제
KR1020087013208A 2005-12-28 2006-12-27 납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치 KR101004587B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005380353A JP2007180457A (ja) 2005-12-28 2005-12-28 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
JPJP-P-2005-00380353 2005-12-28

Publications (2)

Publication Number Publication Date
KR20080064901A KR20080064901A (ko) 2008-07-09
KR101004587B1 true KR101004587B1 (ko) 2010-12-28

Family

ID=38218111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087013208A KR101004587B1 (ko) 2005-12-28 2006-12-27 납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치

Country Status (6)

Country Link
US (1) US20090134205A1 (ko)
EP (1) EP1968367A1 (ko)
JP (1) JP2007180457A (ko)
KR (1) KR101004587B1 (ko)
CN (1) CN101317501A (ko)
WO (1) WO2007074889A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525187B2 (en) * 2006-10-13 2009-04-28 Infineon Technologies Ag Apparatus and method for connecting components
KR20090079595A (ko) 2008-01-18 2009-07-22 주식회사 케이엠더블유 인쇄 회로 기판의 장착 방법
JP4985536B2 (ja) * 2008-04-25 2012-07-25 株式会社豊田自動織機 位置決め治具
JP5838881B2 (ja) * 2012-03-27 2016-01-06 富士通株式会社 光射出部材の実装方法及び実装装置
JP2013229579A (ja) * 2012-03-30 2013-11-07 Mitsubishi Materials Corp パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール
JP6148171B2 (ja) * 2013-12-27 2017-06-14 本田技研工業株式会社 半導体装置の製造方法および製造治具
US9296056B2 (en) * 2014-07-08 2016-03-29 International Business Machines Corporation Device for thermal management of surface mount devices during reflow soldering
JP6575135B2 (ja) * 2015-05-15 2019-09-18 富士電機株式会社 加熱冷却方法及び加熱冷却機器
KR200484049Y1 (ko) * 2016-03-03 2017-07-26 주식회사 케이엠더블유 인쇄 회로 기판을 구비하는 전기, 전자 장비
CN109937110B (zh) * 2016-09-16 2021-06-08 株式会社旺得未来 焊接接合方法和焊接接合装置
CN108393552B (zh) * 2018-03-02 2020-06-12 上海航天电子通讯设备研究所 一种电子产品真空均热装配焊接装置及其焊接方法
KR102208065B1 (ko) * 2019-01-04 2021-01-27 주식회사 프로텍 플립칩 레이저 본딩 시스템
CN113518512B (zh) * 2021-03-23 2022-08-26 沙桂林 电子器件的焊接方法及线路板焊接设备
CN115003148B (zh) * 2022-06-02 2023-08-29 连云港杰瑞电子有限公司 一种功率转换模块感应焊接装置及其焊接方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JPH11260859A (ja) * 1998-03-10 1999-09-24 Fujitsu Ltd 半導体素子の実装方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4084315A (en) * 1976-12-30 1978-04-18 Honeywell Information Systems Inc. Fixture for soldering integrated circuit chips to a multilayer substrate
JPS5586190A (en) * 1978-12-25 1980-06-28 Fujitsu Ltd Method of soldering lead terminal
US4607779A (en) * 1983-08-11 1986-08-26 National Semiconductor Corporation Non-impact thermocompression gang bonding method
JPS61289964A (ja) * 1985-06-18 1986-12-19 Fuji Electric Co Ltd ろう付け方法
JPH03169029A (ja) * 1989-11-28 1991-07-22 Mitsubishi Electric Corp 半導体装置の実装方法
US5297333A (en) * 1991-09-24 1994-03-29 Nec Corporation Packaging method for flip-chip type semiconductor device
JPH05235238A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 電子部品およびその実装方法
JPH05337865A (ja) * 1992-06-10 1993-12-21 Sony Corp 半導体実装装置とこれを用いた実装方法
JPH06163612A (ja) 1992-11-25 1994-06-10 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
US5532457A (en) * 1994-06-22 1996-07-02 International Business Machines Corporation Modified quartz plate to provide non-uniform light source
US5626280A (en) * 1995-06-05 1997-05-06 He Holdings, Inc. Infrared transparent soldering tool and infrared soldering method
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JP3330037B2 (ja) * 1996-11-29 2002-09-30 富士通株式会社 チップ部品の接合方法および装置
US5927589A (en) * 1997-11-25 1999-07-27 Lucent Technologies Inc. Method and fixture for use in bonding a chip to a substrate
US6337509B2 (en) * 1998-07-16 2002-01-08 International Business Machines Corporation Fixture for attaching a conformal chip carrier to a flip chip
WO2000022883A1 (en) * 1998-10-10 2000-04-20 Trucco Horacio Andres Matrix-inductor soldering apparatus and soldering process
JP2000260815A (ja) * 1999-03-10 2000-09-22 Mitsubishi Electric Corp バンプの溶融方法および溶融装置、ならびに半導体装置の製造方法
US6206272B1 (en) * 1999-04-08 2001-03-27 Intel Corporation Alignment weight for floating field pin design
JP2001185841A (ja) 1999-12-27 2001-07-06 Suzuka Fuji Xerox Co Ltd 電子部品取付用加熱溶融装置
JP2003008195A (ja) * 2001-06-27 2003-01-10 Sony Corp 電子部品の実装方法及び実装装置
JP4509430B2 (ja) * 2001-07-09 2010-07-21 株式会社日立製作所 はんだバンプレベリング方法
JP2003083866A (ja) * 2001-09-12 2003-03-19 Marcom:Kk はんだペースト特性試験装置およびはんだペースト特性試験方法
US7288472B2 (en) * 2004-12-21 2007-10-30 Intel Corporation Method and system for performing die attach using a flame
JP2007142343A (ja) * 2005-11-22 2007-06-07 Toyota Industries Corp 半田付け装置及び半田付け方法
JP2007180456A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け方法及び半導体モジュールの製造方法
US8030760B2 (en) * 2006-12-05 2011-10-04 Kabushiki Kaisha Toyota Jidoshokki Semiconductor apparatus and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189845A (ja) * 1996-12-25 1998-07-21 Denso Corp 半導体素子の放熱装置
JPH11260859A (ja) * 1998-03-10 1999-09-24 Fujitsu Ltd 半導体素子の実装方法

Also Published As

Publication number Publication date
WO2007074889A1 (ja) 2007-07-05
US20090134205A1 (en) 2009-05-28
EP1968367A1 (en) 2008-09-10
KR20080064901A (ko) 2008-07-09
CN101317501A (zh) 2008-12-03
JP2007180457A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
KR101004587B1 (ko) 납땜 방법 및 반도체 모듈의 제조 방법 그리고 납땜 장치
JP4640170B2 (ja) 半田付け方法及び半導体モジュールの製造方法並びに半田付け装置
EP1954110A1 (en) Soldering apparatus and soldering method
EP1968107A1 (en) Soldering method and semiconductor module manufacturing method
EP2448707B1 (en) Method and apparatus for forming a vehicle window assembly
WO2007077877A1 (ja) 半田付け方法、半田付け装置、及び半導体装置の製造方法
KR20150063232A (ko) 반도체 제조 장치 및 방법
WO2007083738A1 (ja) 位置決め治具、位置決め方法、半導体モジュールの製造方法及び半田付け装置
CN110678288A (zh) 用于产生焊接连接部的方法
JP2010245195A (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP5029279B2 (ja) 半田付け装置、半田付け方法及び電子機器の製造方法
CN109935538B (zh) 部件接合装置及部件接合方法
WO2007099873A1 (ja) 電子部品の実装方法及び実装装置、並びに半導体装置の製造方法
TWI637450B (zh) Mounting device and mounting method
WO2007105426A1 (ja) 半導体装置のリペア方法及び半導体装置のリペア装置
JP2008140815A (ja) 半田付け方法及び電子機器の製造方法
JP4888097B2 (ja) 半田付け方法及び電子機器の製造方法
JPH09205104A (ja) 半導体素子のマウント方法およびその装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee