JP2007110110A - トレンチトランジスタの形成方法及び該当するトレンチトランジスタ - Google Patents

トレンチトランジスタの形成方法及び該当するトレンチトランジスタ Download PDF

Info

Publication number
JP2007110110A
JP2007110110A JP2006270791A JP2006270791A JP2007110110A JP 2007110110 A JP2007110110 A JP 2007110110A JP 2006270791 A JP2006270791 A JP 2006270791A JP 2006270791 A JP2006270791 A JP 2006270791A JP 2007110110 A JP2007110110 A JP 2007110110A
Authority
JP
Japan
Prior art keywords
trench
source
filling material
conductive filling
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006270791A
Other languages
English (en)
Inventor
Luyken Richard
ルイケン リヒャルト
Hans-Peter Moll
モル ハンス−ペーター
Martin Popp
ポップ マルティン
Till Schloesser
シュレーサー ティル
Strasser Marc
シュトラッサー マルク
Rolf Weis
バイス ロルフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of JP2007110110A publication Critical patent/JP2007110110A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】微細化トレンチゲートＭＯＳトランジスタの形成方法を提供する。
【解決手段】第１導電型の半導体基板に、トレンチ５を形成し、ゲート誘電体２０をトレンチ５内に形成し、第１導電性充填材料３０'をトレンチ５内にゲート電極３０として設け、第１ソース及びドレイン領域４を、第２導電型の不純物をトレンチ５横の基板１の表面に導入することにより形成し、トレンチ５内の第１導電性充填材料３０'を、所定の深さの位置まで後退するようにエッチバックし、第２ソース及びドレイン領域４'を、第２導電型の不純物をトレンチ５内の基板１の表面に導入し、絶縁スペーサ２５；２５'をトレンチ５内の第１導電性充填材料３０'の上に形成し、第２導電性充填材料３０''をトレンチ５内にゲート電極の上側部分として設ける工程と、を含む。
【選択図】図７Ａ

Description

本発明はトレンチトランジスタの形成方法及び該当するトレンチトランジスタに関する。
基本的に任意の集積回路に関連させることができるが、本発明、そして更には本発明を考案するに至る根拠となった課題を、シリコン技術における集積メモリ回路に関連させながら説明する。
特許文献１は、トレンチトランジスタを備える集積回路装置を形成する方法を開示している。この公知の方法は、トレンチ素子分離領域を集積回路基板に形成することにより活性領域を画定する工程と、マスクパターンを、集積回路基板の内、活性領域のサブチャネル領域及びサブチャネル領域の横のトレンチ素子分離領域を覆わない部分の上に形成する工程と、マスクパターンに覆われないトレンチ素子分離領域をエッチングして、凹部を第１の深さに達するまで第１マスクパターンをエッチングマスクとして使用して形成する工程と、サブチャネル領域をエッチングして、第１の深さよりも深い第２の深さを有するゲートトレンチを、マスクパターンをエッチングマスクとして使用して形成する工程と、ゲートトレンチを充填するリセスゲートを形成する工程と、を有する。
米国特許出願公開第２００５／００４２８３３号
このタイプのトレンチトランジスタの問題は、縦型ゲート及び高濃度ソース／ドレイン領域の重複によって生じる。前記重複によって高電界が生じ、この高電界によってリーク電流が遮断状態のトランジスタに生じる。更に、深さ、及びリセスのバラツキは、導通状態の電流に大きな影響を与える、というのは、ソース／ドレイン不純物領域がゲートの下に延在していない場合に、トランジスタのチャネルとソース／ドレインとの間の接続状態が悪くなるからである。
本発明を考案するに至る根拠となった目的は、トレンチトランジスタの形成方法を改善することであり、更に極めて縮小性の高い該当するトランジスタ、及び安定した形成方法を提供することにある。
本発明によれば、本目的は請求項１に記載の形成方法、及び請求項１０に記載の該当するトレンチトランジスタによって達成される。
本発明は自己整合イオン注入を使用することが好ましく、この自己整合イオン注入により、許容誤差に収まるトレンチ構造を有するソース／ドレイン不純物領域が実現する。
請求項１に記載の形成方法、及び請求項８に記載の該当するトレンチトランジスタの有利な展開及び改善は従属請求項に記載される。
一の好適な実施形態によれば、第２ソース及びドレイン領域の形成は、エッチバックにより形成される第１導電充填物をマスクとして使用するイオン注入工程によって行なわれる。これにより、自己整合構造が実現する。
別の好適な実施形態によれば、不純物添加絶縁スペーサが形成され、そして第２ソース及びドレイン領域の形成は拡散工程によって行なわれ、ドーパントは不純物添加絶縁スペ
ーサから半導体基板に外方拡散する。これにより同様に、自己整合構造が実現する。
別の好適な実施形態によれば、イオン注入工程が第１導電充填物をトレンチに埋め込む前に行なわれ、第１導電型の不純物をイオン注入することにより、不純物ドープ領域がトレンチの底面の下に位置するように、かつ不純物濃度が半導体基板において局所的に高くなるように形成される。これにより、不所望のパンチスルーを防止することができる。
別の好適な実施形態によれば、イオン注入工程が第１導電充填物をトレンチに埋め込んだ後に行なわれ、第１導電型の不純物をマスクを使用してイオン注入することにより、不純物ドープ領域がトレンチの横に位置するように、かつ不純物濃度が半導体基板において局所的に高くなるように形成される。これにより同様に、不所望のパンチスルーを防止することができる。
別の好適な実施形態によれば、イオン注入工程が絶縁スペーサを形成した後に行なわれ、第１導電型の不純物を第１ソース及びドレイン領域に絶縁スペーサをマスクとして使用してイオン注入することにより、カウンタドープ領域が第１ソース及びドレイン領域の絶縁スペーサに隣接して形成される。これにより、これらの位置における不所望の電界集中を防止することができる。
別の好適な実施形態によれば、トレンチトランジスタの形成領域が絶縁材料で充填された分離トレンチによって取り囲まれる。
本発明の好適な実施形態は図に例示され、そして以下の記述において説明される。これらの図では、同じ参照記号は同じ、または機能的に等価な構成要素を指す。
図１は、本発明の第１の実施形態としてのトレンチトランジスタの幾何学構造の模式平面図を示し、図１Ａ，Ｂは図１のラインＡ−Ａ'及び線Ｂ−Ｂ'にそれぞれ沿った２つの異なる模式断面を示す。
図１では、参照記号１は半導体基板を指し、この基板では、犠牲窒化膜層３が基板表面に設けられ、そして分離トレンチＩＴ'がトレンチトランジスタの形成領域ＲＴの横に設
けられ、分離トレンチＩＴ'は、基板１の上側表面にまで延びる絶縁材料としてのＳｉＯ
２によって充填される。詳細には、このような構造は、ＣＭＰプロセス（化学的機械研磨法）を使用して得られる。更に、図１Ａ，Ｂによれば、ソース／ドレイン領域４が半導体基板１の表面に、例えばイオン注入工程により形成される。
次に、マスク層の開口３ａを、方向Ｂ−Ｂ'に延び、かつ基板１を形成領域ＲＴの中心
領域において露出させるマスク層３に形成する。開口３ａは、トレンチ５の内、後続の工程で基板１においてエッチングされる予定の位置を画定する。
図１Ａ，Ｂ〜図７Ａ，Ｂは、本発明の第１の実施形態としてのトレンチトランジスタの図１Ａ，Ｂから始まる形成方法、及び該当するトレンチトランジスタの、図１のラインＡ−Ａ'及びＢ−Ｂ'にそれぞれ沿った２つの異なる模式断面を示している。
図２Ａ，Ｂに示す後続のプロセス工程では、トレンチトランジスタのトレンチ５はドライエッチングプロセスにより形成される。参照記号Ｕはトレンチ５の底面を指す。ドライエッチングプロセスは、この工程においてハードマスクとして機能するマスク層３がエッチングされないようにマスク層３に対して高い選択性を示すようにシリコンをエッチングする選択エッチングプロセスである。
図３Ａ，Ｂに示す次のプロセス工程では、図３Ｂからはっきりと分かるように、ウェットエッチングを行なって分離トレンチＩＴ'の酸化シリコンの内、トレンチ５の横の部分
をＢ−Ｂ'の方向に除去する。このウェットエッチング工程では、シリコン基板１のシリ
コンがエッチングされないようにシリコンに対して高い選択性を示すように酸化シリコンをエッチングする。このウェットエッチング工程では、トレンチ５はＢ−Ｂ'の方向に形
成され、そしてトレンチ５の底面Ｕの下方に位置し、かつトレンチ５の横に位置するアンダーカット領域５ａが方向Ｂ−Ｂ'に沿って形成される。前記アンダーカット領域５ａを
設けることにより、チャネル領域上のゲートに対する制御性が３ゲート構造によって向上する、というのは、ゲートが底面Ｕのエッジの下方にまで延びることができるからである。
その後、図４Ａ，Ｂに示すように、二酸化シリコンから成るゲート誘電体２０をトレンチ５の基板１の上に形成する。次に、トレンチ５、及び分離トレンチＩＴ'の隣接アンダ
ーカット領域５ａを、好適には堆積工程及び後続のＣＭＰプロセス工程において正確な形状になる導電性ポリシリコン充填材から成るゲート電極３０'で充填し、マスク層３は研
磨停止層として機能する。従って、ポリシリコンから成るゲート電極３０'はマスク層３
の表面にまで延びる。
図５Ａ，Ｂに示すように、次に、トレンチ５内のゲート電極３０'を、マスク層３をマ
スクとして使用してソース／ドレイン領域４の深さの位置の下方にまでエッチバックする。
図６Ａ，Ｂを参照すると、マスク層３が除去されることが分かる。後続のプロセス工程では、低濃度ソース／ドレイン領域４'（ＬＤＤ）を、エッチバックされたゲート電極３
０'の上のトレンチの壁の位置の半導体基板１に形成する。このイオン注入Ｉは自己整合
的に行なわれるので、ゲート電極３０'下のチャネル領域がソース／ドレイン領域４，４'に良好に接続される。トレンチ壁から始まる、半導体基板１内の低濃度ソース／ドレイン領域４'（ＬＤＤ）は横方向長さｄがソース／ドレイン領域４よりも短い。これにより、
ゲート近傍の電流の流れが良くなり、ポテンシャルが低下する経路を制御することができ、そして良好な耐圧特性が得られる。
図７Ａ，Ｂに示す後続のプロセス工程において、次に、酸化シリコンから成る絶縁スペーサ２５をエッチバックされたゲート電極３０'の上のトレンチ壁に形成する。この後、
導電性ポリシリコン層３０''を堆積させ、そして研磨により不要部分を除去してゲート電極の上側領域を形成する。
このようにして、第１の実施形態によるトレンチトランジスタが完成する。この後のプロセス工程（図示せず）においては、次に、ソース／ドレイン領域４及びゲート電極３０'，３０''を更に別の回路要素（ここには示さず）に接続する。
図６Ｃは、本発明の第１の実施形態の変形例を示している。この変形例では、半導体基板１の低濃度ソース／ドレイン領域４'ａ，４'ｂ（ＬＤＤ）は非対称であり、低濃度ソース／ドレイン領域４'ａ（ＬＤＤ）はソース／ドレイン領域４'ｂよりも短い横方向長さを有する。この構造は、２つのイオン注入Ｉａ，Ｉｂを異なる注入深さで行なうことにより可能になる。言うまでもないが、不純物タイプ及び／又は不純物原子濃度に関して非対称にすることもできる。
図８Ａ，Ｂは本発明の第２の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１のラインＡ−Ａ'及びＢ−Ｂ'にそれぞれ沿った２つの異なる模式断面を示している。図８Ａ，Ｂによる第２の実施形態では、ソース／ドレ
イン領域４'への不純物ドープを斜めイオン注入によって行なうのではなく、不純物添加
酸化シリコン膜スペーサ２５'を設け、続いて不純物添加酸化シリコン膜スペーサ２５'からの外方拡散を行なうことによっても行なうことができる。
図９Ａ，Ｂは本発明の第３の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１のラインＡ−Ａ'及びＢ−Ｂ'にそれぞれ沿った２つの異なる模式断面を示している。
図９Ａ，Ｂによる第３の実施形態では、不純物ドープ領域５０をトレンチ５の底面Ｕの下方にパンチスルー防止領域として形成するためのイオン注入Ｉ'を、ゲート誘電体２０
形成の前に、または後に、かつトレンチ５にゲート電極を形成する前に行なう。従って、深い位置でのパンチスルーによる電流経路の発生を抑制することができる。このイオン注入によって、トレンチ５の深さに依存しないチャネルドープ領域を形成することができ、そして勿論、このイオン注入を斜めの方向から行なって、ＤＲＡＭ半導体メモリ回路に使用される場合のノード側に対する距離を大きくすることができる。
図１０Ａ，Ｂは本発明の第４の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１のラインＡ−Ａ'及びＢ−Ｂ'にそれぞれ沿った２つの異なる模式断面を示している。
図１０Ａ，Ｂによる本発明の第４の実施形態では、非常に浅い斜めイオン注入Ｉ''を行なって、打ち返しのための逆導電型の不純物のイオン注入によって非常に薄い不純物濃度になったソース／ドレイン領域４''を形成する、すなわちソース／ドレイン領域４に横方向の不純物勾配が形成されるようにして当該領域に生じる高電界を緩和する。このイオン注入Ｉ''は都合上、内部絶縁スペーサ２５を形成した後に、当該スペーサをマスクとして使用して行なわれる。この実施形態は、第１の実施形態または第２の実施形態のいずれかと組み合わせることができる。
図１１Ａ，Ｂは本発明の第５の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１のラインＡ−Ａ'及びＢ−Ｂ'にそれぞれ沿った２つの異なる模式断面を示している。
図１１Ａ，Ｂに示す第５の実施形態では、トレンチ５に、ポリシリコンから成るゲート電極の上側部分３０''を充填した後、フォトレジストマスク７５を塗布し、その後、イオン注入Ｉ'''を行なって、非対称に位置し、かつパンチスルー防止領域として機能する不
純物ドープ領域５０'を半導体基板１に形成する。
本発明について好適な実施形態に関連する形で記載してきたが、本発明はこれらの実施形態に制限されるのではなく、この技術分野の当業者には明らかな方法により変更することができる。
詳細には、材料の選択はほんの一例であり、種々変えることができる。
本明細書において示した実施形態では、トレンチトランジスタの両側に不純物を、ソース／ドレイン領域４'に関して同じ程度にドープする。しかしながら、この構造が絶対に
必要である訳ではない。そうではなく、メモリ回路に使用される場合には、２つの側に不純物を異なる濃度でドープして、ビットライン側及びノード側が異なる不純物濃度を有するようにすることができることができる。
言うまでもないが、本発明は積層型ＤＲＡＭ半導体メモリ回路及びトレンチ構造ＤＲＡＭ半導体メモリ回路の両方に適用することができる。
本発明の第１の実施形態としてのトレンチトランジスタの幾何学構造の模式平面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 図１の線Ｂ−Ｂ'における断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ｂ−Ｂ'おける断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ｂ−Ｂ'おける断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ｂ−Ｂ'おける断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ｂ−Ｂ'おける断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ｂ−Ｂ'おける断面図。 第１の実施形態の別例を示す断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 本発明の第１の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ｂ−Ｂ'おける断面図。 本発明の第２の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 本発明の第２の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ｂ−Ｂ'おける断面図。 本発明の第３の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 本発明の第３の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ｂ−Ｂ'おける断面図。 本発明の第４の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 本発明の第４の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ｂ−Ｂ'おける断面図。 本発明の第５の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ａ−Ａ'における断面図。 本発明の第５の実施形態としてのトレンチトランジスタの形成方法、及び該当するトレンチトランジスタの、図１の線Ｂ−Ｂ'おける断面図。
符号の説明
ＲＴ…トレンチトランジスタの形成領域、１…シリコン半導体基板、ＩＴ’…分離トレンチ、２０…ゲート誘電体、３０’ …導電性充填材料、３０’’ …ゲート電極、６０…ゲートコンタクト、４０，５０…ソース、ドレイン、５…トレンチ、Ｕ…トレンチ５の底面、５ａ，５ａ’ …アンダーカット領域、４…高濃度ソース／ドレイン領域、４’…低濃
度ソース／ドレイン領域（ＬＤＤ）、４’’…カウンタードープ領域、Ｉ，Ｉ’，Ｉ’’…ＬＤＤイオン注入、３…窒化膜マスク層、３ａ…マスク層開口、７５…フォトレジストマスク。

Claims (12)

  1. 第１導電型の半導体基板（１）を設ける工程と、
    トレンチ（５）を基板（１）に形成する工程と、
    ゲート誘電体（２０）をトレンチ（５）内の基板（１）の上に形成する工程と、
    第１導電性充填材料（３０'）をトレンチ（５）内にゲート誘電体（２０）上のゲート
    電極（３０）として設ける工程と、
    第１ソース及びドレイン領域（４）を、第２導電型の不純物をトレンチ（５）横の基板（１）の表面に導入することにより形成する工程と、
    トレンチ（５）内の第１導電性充填材料（３０'）を、充填材料が第１ソース及びドレ
    イン領域（４）の下の深さの位置まで後退するようにエッチバックする工程と、
    第２ソース及びドレイン領域（４'）が第１ソース及びドレイン領域（４）に隣接し、
    かつ少なくともエッチバックされた第１導電性充填材料（３０'）の深さの位置にまで延
    びるように、第２ソース及びドレイン領域（４'）を、第２導電型の不純物をトレンチ（
    ５）内の基板（１）の表面に導入することにより形成する工程と、
    絶縁スペーサ（２５；２５'）をトレンチ（５）内のエッチバックされた第１導電性充
    填材料（３０'）の上に形成する工程と、
    第２導電性充填材料（３０''）をトレンチ（５）内にゲート電極の上側部分として設ける工程であって、当該上側部分が、エッチバックされた第１導電性充填材料（３０'）と
    電気的にコンタクトし、かつ第１及び第２ソース及びドレイン領域（４，４'）から絶縁
    スペーサ（２５；２５'）によって電気的に絶縁される、第２導電性充填材料（３０''）
    をゲート電極の上側部分として設ける工程とを備える、トレンチトランジスタの製造方法。
  2. 第２ソース及びドレイン領域（４'）の形成がイオン注入工程によって行なわれ、エッチ
    バックされた第１導電性充填材料（３０'）がマスクとして機能することを特徴とする、
    請求項１記載の製造方法。
  3. 不純物添加絶縁スペーサ（２５'）が形成され、第２ソース及びドレイン領域（４'）の形成が拡散工程によって行なわれ、及び、ドーパントが不純物添加絶縁スペーサ（２５'）
    から半導体基板（１）に向かって外方拡散することを特徴とする、請求項１記載の製造方法。
  4. イオン注入工程が第１導電性充填材料（３０'）をトレンチ（５）内に設ける前に行なわ
    れ、第１導電型の不純物をイオン注入することによって、トレンチ（５）の底面の下方に位置し、かつ局所的に高い不純物濃度を半導体基板（１）に有する不純物ドープ領域（５０）が形成されることを特徴とする、請求項１〜３のいずれか一項に記載の製造方法。
  5. イオン注入工程が第１導電性充填材料（３０'）をトレンチ（５）内に設けた後に行なわ
    れ、第１導電型の不純物をマスク（７５）を使用してイオン注入することによって、トレンチ（５）の横に位置し、かつ局所的に高い不純物濃度を半導体基板（１）に有する不純物ドープ領域（５０'）が形成されることを特徴とする、請求項１〜４のいずれか一項に
    記載の製造方法。
  6. イオン注入工程が絶縁スペーサ（２５；２５'）を形成した後に行なわれ、第１導電型の
    不純物を第１ソース及びドレイン領域（４）に絶縁スペーサ（２５；２５'）をマスクと
    して使用してイオン注入することによって、カウンタドープ領域が絶縁スペーサ（２５；２５'）に隣接するように第１ソース及びドレイン領域（４）内に形成されることを特徴
    とする、請求項１〜５のいずれか一項に記載の製造方法。
  7. トレンチトランジスタの形成領域（ＲＴ）が、絶縁材料によって充填された分離トレンチ（ＩＴ'）によって取り囲まれることを特徴とする、請求項１〜６のいずれか一項に記載
    の製造方法。
  8. 第１導電型の半導体基板（１）と、
    基板（１）内のトレンチ（５）と、
    トレンチ（５）内の基板（１）の上のゲート誘電体（２０）と、
    トレンチ（５）内に位置し、かつゲート誘電体（２０）上のゲート電極（３０）として設けられる第１導電性充填材料（３０'）と、
    トレンチ（５）横の基板（１）の表面に設けられる第１ソース及びドレイン領域（４）と、
    第１ソース及びドレイン領域（４）の下の深さの位置まで下方に延びるトレンチ（５）の内部の第１導電性充填材料（３０'）と、
    トレンチ（５）内の基板（１）の表面に設けられる第２ソース及びドレイン領域（４'
    ）であって、第１ソース及びドレイン領域（４）に隣接し、かつ少なくとも第１導電性充填材料（３０'）の深さの位置にまで延び、更にトレンチ（５）を起点として第１ソース
    及びドレイン領域（４）よりも短い横方向長さを有する第２ソース及びドレイン領域（４'）と、
    トレンチ（５）内の第１導電性充填材料（３０'）の上の絶縁スペーサ（２５；２５'）と、
    トレンチ（５）内に位置し、かつゲート電極の上側部分として設けられる第２導電性充填材料（３０''）であって、第１導電性充填材料（３０'）と電気的にコンタクトし、か
    つ第１及び第２ソース及びドレイン領域（４，４'）から絶縁スペーサ（２５；２５'）によって電気的に絶縁される第２導電性充填材料（３０''）とを備えるトレンチトランジスタ。
  9. トレンチ（５）の下方に位置し、かつ第１導電型の不純物の濃度が局所的に高くなる不純物ドープ領域（５０'）が半導体基板（１）内に形成されることを特徴とする、請求項８
    記載のトレンチトランジスタ。
  10. トレンチ（５）の横に位置し、かつ第１導電型の不純物の濃度が局所的に高くなる不純物ドープ領域（５０'）が半導体基板（１）内に形成されることを特徴とする、請求項８又
    は９記載のトレンチトランジスタ。
  11. 絶縁スペーサ（２５；２５'）に隣接するカウンタドープ領域（４' '）が第１ソース及びドレイン領域（４）内に形成されることを特徴とする、請求項８，９又は１０記載のトレンチトランジスタ。
  12. 第２ソース及びドレイン領域（４'）が非対称に形成されることを特徴とする、請求項８
    記載のトレンチトランジスタ。
JP2006270791A 2005-09-30 2006-10-02 トレンチトランジスタの形成方法及び該当するトレンチトランジスタ Withdrawn JP2007110110A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005047058A DE102005047058B4 (de) 2005-09-30 2005-09-30 Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor

Publications (1)

Publication Number Publication Date
JP2007110110A true JP2007110110A (ja) 2007-04-26

Family

ID=37886845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006270791A Withdrawn JP2007110110A (ja) 2005-09-30 2006-10-02 トレンチトランジスタの形成方法及び該当するトレンチトランジスタ

Country Status (6)

Country Link
US (1) US7605032B2 (ja)
JP (1) JP2007110110A (ja)
KR (1) KR100865073B1 (ja)
CN (1) CN1941300A (ja)
DE (1) DE102005047058B4 (ja)
TW (1) TW200713468A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184518A (ja) * 2005-12-30 2007-07-19 Hynix Semiconductor Inc フィン構造の半導体素子の形成方法
JP2007201396A (ja) * 2006-01-23 2007-08-09 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2009164612A (ja) * 2008-01-07 2009-07-23 Samsung Electronics Co Ltd 半導体素子のリセスゲート及びその製造方法
JP2010010192A (ja) * 2008-06-24 2010-01-14 Oki Semiconductor Co Ltd 半導体記憶装置および半導体記憶装置の製造方法
KR100971422B1 (ko) 2008-04-01 2010-07-21 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2011049410A (ja) * 2009-08-28 2011-03-10 National Institute Of Advanced Industrial Science & Technology 炭化珪素絶縁ゲート電界効果トランジスタを用いたインバータ回路および論理ゲート回路
JP2011233582A (ja) * 2010-04-23 2011-11-17 Elpida Memory Inc 半導体装置
JP4893971B2 (ja) * 2005-10-31 2012-03-07 マイクロン テクノロジー， インク． 溝形チャネルの負性微分抵抗をベースとするメモリセル
JP2012253122A (ja) * 2011-06-01 2012-12-20 Elpida Memory Inc 半導体装置の製造方法、並びにデータ処理システム

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080012067A1 (en) * 2006-07-14 2008-01-17 Dongping Wu Transistor and memory cell array and methods of making the same
US7381618B2 (en) * 2006-10-03 2008-06-03 Power Integrations, Inc. Gate etch process for a high-voltage FET
CN101320689B (zh) * 2007-06-07 2010-11-10 和舰科技(苏州)有限公司 一种沟槽型功率晶体管的沟槽结构的形成方法
US7741630B2 (en) 2008-02-08 2010-06-22 Qimonda Ag Resistive memory element and method of fabrication
KR101535222B1 (ko) * 2008-04-17 2015-07-08 삼성전자주식회사 반도체 소자 및 그의 제조 방법
KR101481708B1 (ko) * 2008-11-21 2015-01-12 삼성전자주식회사 리세스 채널 트랜지스터 및 이의 제조방법
WO2012102182A1 (en) * 2011-01-26 2012-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102956489B (zh) * 2011-08-23 2015-04-08 上海华虹宏力半导体制造有限公司 沟槽晶体管的制造方法
FR3038774B1 (fr) * 2015-07-08 2018-03-02 Stmicroelectronics (Rousset) Sas Procede de realisation d'un transistor haute tension a encombrement reduit, et circuit integre correspondant
CN108028277B (zh) * 2015-09-25 2021-12-21 英特尔公司 具有增大的接触面积的半导体器件接触

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0385766A (ja) * 1989-08-30 1991-04-10 Matsushita Electron Corp 半導体装置
JPH0385765A (ja) * 1989-08-30 1991-04-10 Matsushita Electron Corp 半導体装置の製造方法
GB9512089D0 (en) * 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
DE19603810C1 (de) * 1996-02-02 1997-08-28 Siemens Ag Speicherzellenanordnung und Verfahren zu deren Herstellung
KR19990056737A (ko) * 1997-12-29 1999-07-15 김영환 반도체 소자 및 그 제조방법
KR20030050995A (ko) * 2001-12-20 2003-06-25 동부전자 주식회사 고집적 트랜지스터의 제조 방법
US7326619B2 (en) * 2003-08-20 2008-02-05 Samsung Electronics Co., Ltd. Method of manufacturing integrated circuit device including recessed channel transistor
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4893971B2 (ja) * 2005-10-31 2012-03-07 マイクロン テクノロジー， インク． 溝形チャネルの負性微分抵抗をベースとするメモリセル
JP2007184518A (ja) * 2005-12-30 2007-07-19 Hynix Semiconductor Inc フィン構造の半導体素子の形成方法
JP2007201396A (ja) * 2006-01-23 2007-08-09 Hynix Semiconductor Inc 半導体素子及びその製造方法
US8357572B2 (en) 2006-01-23 2013-01-22 658868 N.B. Inc. Method of manufacturing semiconductor device with recess and Fin structure
JP2009164612A (ja) * 2008-01-07 2009-07-23 Samsung Electronics Co Ltd 半導体素子のリセスゲート及びその製造方法
US8012828B2 (en) 2008-01-07 2011-09-06 Samsung Electronics Co., Ltd. Recess gate transistor
KR100971422B1 (ko) 2008-04-01 2010-07-21 주식회사 하이닉스반도체 반도체 소자 제조 방법
US7923775B2 (en) 2008-04-01 2011-04-12 Hynix Semiconductor Inc. Semiconductor device and method for fabricating the same
JP2010010192A (ja) * 2008-06-24 2010-01-14 Oki Semiconductor Co Ltd 半導体記憶装置および半導体記憶装置の製造方法
JP2011049410A (ja) * 2009-08-28 2011-03-10 National Institute Of Advanced Industrial Science & Technology 炭化珪素絶縁ゲート電界効果トランジスタを用いたインバータ回路および論理ゲート回路
JP2011233582A (ja) * 2010-04-23 2011-11-17 Elpida Memory Inc 半導体装置
JP2012253122A (ja) * 2011-06-01 2012-12-20 Elpida Memory Inc 半導体装置の製造方法、並びにデータ処理システム

Also Published As

Publication number Publication date
TW200713468A (en) 2007-04-01
DE102005047058A1 (de) 2007-04-12
US20070075361A1 (en) 2007-04-05
KR100865073B1 (ko) 2008-10-24
KR20070037421A (ko) 2007-04-04
DE102005047058B4 (de) 2009-09-24
US7605032B2 (en) 2009-10-20
CN1941300A (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
JP2007110110A (ja) トレンチトランジスタの形成方法及び該当するトレンチトランジスタ
KR100689514B1 (ko) 반도체 소자 및 그의 제조 방법
TWI293777B (en) Asymmetric recessed gate mosfet and method for manufacturing the same
JP5341639B2 (ja) 半導体装置および半導体装置の製造方法
KR100924197B1 (ko) 반도체 소자 및 그 제조 방법
JP5113347B2 (ja) 半導体素子の製造方法
KR101088816B1 (ko) 반도체 소자 및 그의 제조방법
US7790551B2 (en) Method for fabricating a transistor having a recess gate structure
US20130221431A1 (en) Semiconductor device and method of manufacture thereof
US6541825B2 (en) Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same
JP4992211B2 (ja) 半導体素子の製造方法
US7354827B2 (en) Transistor having asymmetric channel region, semiconductor device including the same, and method of fabricating semiconductor device including the same
JP2009055027A (ja) Ｍｏｓトランジスタの製造方法、および、これにより製造されたｍｏｓトランジスタ
KR20030043597A (ko) 트렌치 분리를 갖는 반도체 장치 및 그 제조 방법
KR100681286B1 (ko) 리세스된 채널을 갖는 반도체 장치의 제조 방법
JP2007081107A (ja) 半導体装置及びその製造方法
WO2019109823A1 (zh) Mosfet结构及其制造方法
JP2009016480A (ja) 半導体装置、及び半導体装置の製造方法
WO2019109829A1 (zh) 绝缘栅双极型晶体管及其制造方法
US7859041B2 (en) Gate structure of semiconductor device
KR100900237B1 (ko) 반도체 소자 및 그의 제조방법
KR100745882B1 (ko) 반도체 소자 및 그의 제조 방법
KR100642649B1 (ko) 웰 바이어스 전압을 인가할 수 있는 반도체 소자 및 그제조방법
KR100671633B1 (ko) 반도체 소자 및 그의 제조방법
KR20020011549A (ko) 고전압 반도체 소자의 콘택 플러그 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081225

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090130