JP2007081371A - 不定形高電子移動度トランジスタの製造方法 - Google Patents
不定形高電子移動度トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2007081371A JP2007081371A JP2006170476A JP2006170476A JP2007081371A JP 2007081371 A JP2007081371 A JP 2007081371A JP 2006170476 A JP2006170476 A JP 2006170476A JP 2006170476 A JP2006170476 A JP 2006170476A JP 2007081371 A JP2007081371 A JP 2007081371A
- Authority
- JP
- Japan
- Prior art keywords
- electron mobility
- mobility transistor
- high electron
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 230000001681 protective effect Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000059 patterning Methods 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 55
- 238000005530 etching Methods 0.000 claims description 16
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 6
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229920001577 copolymer Polymers 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 235000001674 Agaricus brunnescens Nutrition 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 87
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 21
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 18
- 125000006850 spacer group Chemical group 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 238000011161 development Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000609 electron-beam lithography Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 210000002414 leg Anatomy 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7784—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with delta or planar doped donor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】活性領域が露出されず、かつ素子の破壊電圧が高い不定形高電子移動度トランジスタの製造方法を提供すること。
【解決手段】キャップ層２４が形成された基板を用意し、キャップ層２４上にソース電極２５及びドレイン電極２６を形成し、第１保護膜２７を形成した後、キャップ層２４が露出するように第１保護膜２７をパターニングし、そのキャップ層２４を除去して、第１リセス構造を形成し、第２保護膜２９を形成した後、基板が露出するように第２保護膜２９をパターニングして、第２リセス構造を形成し、感光膜３１，３２，３３を形成した後、基板２０が露出し、ゲート電極の形状の開口部を有するように感光膜３１，３２，３３をパターニングし、開口部が埋め込まれるように金属を蒸着した後、感光膜３１，３２，３３を除去して、基板２０に連結されるゲート電極３４を形成する。
【選択図】図２ｋ
【解決手段】キャップ層２４が形成された基板を用意し、キャップ層２４上にソース電極２５及びドレイン電極２６を形成し、第１保護膜２７を形成した後、キャップ層２４が露出するように第１保護膜２７をパターニングし、そのキャップ層２４を除去して、第１リセス構造を形成し、第２保護膜２９を形成した後、基板が露出するように第２保護膜２９をパターニングして、第２リセス構造を形成し、感光膜３１，３２，３３を形成した後、基板２０が露出し、ゲート電極の形状の開口部を有するように感光膜３１，３２，３３をパターニングし、開口部が埋め込まれるように金属を蒸着した後、感光膜３１，３２，３３を除去して、基板２０に連結されるゲート電極３４を形成する。
【選択図】図２ｋ
Description
本発明は、不定形高電子移動度トランジスタの製造方法に関し、より詳細には、異種接合半導体素子を用いた不定形高電子移動度トランジスタの製造方法に関する。
一般に、化合物半導体素子である不定形高電子移動度トランジスタ（ｐｓｅｕｄｏｍｏｒｐｈｉｃ ｈｉｇｈ ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒ；ＰＨＥＭＴ）は、素子内に組み込まれる１つ又はそれ以上の層が素子内の他の物質の格子定数と異なる格子定数を有し、このような格子の不一致に起因して、チャンネル層を形成する物質の構造が変形するようになる。
このような格子の不一致に起因する応力変形のため、不定形高電子移動度トランジスタの製造過程において基板上に層を成長させるのに困難性があるが、この不定形高電子移動度トランジスタは、チャンネル層に伝達される電荷密度が高く、かつ高電子移動度を有するので、従来の素子と比べて電力及びノイズ特性に優れている。
したがって、高い周波数でも動作することができ、シリコンを用いた素子に比べて電子の速度特性に優れているので、マイクロ波又はミリメートル波帯域の素子に広く応用されている。特に、優れた超高周波ノイズ特性などの長所は、高性能のミリメートル波帯域無線通信用回路及び部品や、数十Ｇｂｐｓ級以上の光通信用回路及び部品の開発に重要である。
高速素子は、高い変調動作のためにゲート電極の長さを短く、優れたノイズ特性のために低い抵抗値を有するようにゲート電極の断面積を広くしなければならない。このために、近年、Ｔ字状のゲート電極やキノコ形状のゲート電極が使われている。このようなＴ字状ゲート電極やキノコ形状のゲート電極は、通常、電子ビームリソグラフィ又はフォトリソグラフィ方法で形成することができるが、フォトリソグラフィ方法を用いて微細な線幅のゲート電極を形成するには、装備の解像力が不足することが現状なので、電子ビームリソグラフィ方法を用いてゲート電極を形成している。
図１は、従来の不定形高電子移動度トランジスタの製造方法の一例を説明するための断面図で、特許文献１には、ＡｌＧａＡｓ／ＩｎＧａＡｓ／ＧａＡｓ構造の基板を使用するＰＨＥＭＴが概略的に示されている。
従来の不定形高電子移動度トランジスタは、所定の層を備える半絶縁ＧａＡｓ基板１上に、ＤＥＧ（Ｄｅｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ）層を含むチャンネル層２と、ＡｌＧａＡｓスペーサ層３と、Ｓｉデルタドーピング層４と、ｎ−ＡｌＧａＡｓ層５と、エッチング停止層６と、ｎ−ＧａＡｓ層７及びＧａＡｓキャップ層８を形成し、このＧａＡｓキャップ層８上にソース電極９及びドレイン電極１０を形成している。
上部面の全体に感光膜（図示せず）を形成した後、パターニングし、パターニングされた感光膜をマスクとして用いたエッチング工程によりチャンネル領域の前記エッチング停止層６が露出するように、ＧａＡｓキャップ層８及びｎ−ＧａＡｓ層７をパターニングして、二重構造のリセス構造を形成している。
その後、二重リセス構造が埋め込まれるように、上部面の全体に金属を蒸着した後、所定の感光膜パターンをマスクとして用いたエッチング工程により金属をパターニングし、二重構造のリセス構造によりエッチング停止層６に連結されるようにゲート電極１１を形成している。
しかしながら、上述したような従来の製造方法は、ウェットエッチングを用いて二重構造のリセス構造を形成するので、ＧａＡｓキャップ層８及びｎ−ＧａＡｓ層７の側面エッチングにより線幅を正確に調節することが難しく、かつ活性領域の露出による酸化などの問題により素子の電気的特性が低下する。また、基板をエッチングする過程で、アンダーカットが発生して、ゲート電極１１の長さが増加し、ソース抵抗の増加を引き起こす。したがって、このような問題点により、素子の電気的特性が低下し、素子の高集積化が難しくなるという問題がある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、活性領域が露出されず、かつ素子の破壊電圧が高い不定形高電子移動度トランジスタの製造方法を提供することにある。
また、本発明の目的は、ゲート電極の線幅を最小化させ、ソース及びゲート抵抗を效果的に減少させることができ、ゲート電極とソース電極及びドレイン電極間のキャパシタンスを減少させることができる不定形高電子移動度トランジスタの製造方法を提供することにある。
本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、チャンネル層を有し、最上部にキャップ層が形成された基板を提供する段階と、前記キャップ層上にソース電極及びドレイン電極を形成する段階と、上部面の全体に第１保護膜を形成した後、チャンネル領域の前記キャップ層が露出するように前記第１保護膜をパターニングする段階と、露出した部分の前記キャップ層を除去して、第１リセス構造を形成する段階と、上部面の全体に第２保護膜を形成した後、前記第１リセス構造内の前記基板が露出するように前記第２保護膜をパターニングして、第２リセス構造を形成する段階と、上部面の全体に多層構造の感光膜を形成した後、前記第２リセス構造を介して前記基板が露出し、ゲート電極の形状の開口部を有するように、前記多層構造の感光膜をパターニングする段階と、前記開口部が埋め込まれるように金属を蒸着した後、前記多層構造の感光膜を除去して、前記第２リセス構造を介して前記基板に連結される前記ゲート電極を形成する段階とを有することを特徴とする。
また、請求項２に記載の発明は、請求項１に記載の発明において、前記第１及び第２保護膜は、シリコン窒化膜又はシリコン酸化膜で形成することを特徴とする。
また、請求項３に記載の発明は、請求項１に記載の発明において、前記第１及び第２保護膜は、非等方性エッチング方法でパターニングすることを特徴とする。
また、請求項４に記載の発明は、請求項１に記載の発明において、前記第１及び第２保護膜は、２００乃至５００Åの厚さで形成することを特徴とする。
また、請求項５に記載の発明は、請求項１に記載の発明において、前記第１リセス構造の幅は、０．５乃至０．８μｍ、前記第２リセス構造の幅は、０．１乃至０．１５μｍとなるようにすることを特徴とする。
また、請求項６に記載の発明は、請求項１に記載の発明において、前記多層構造の感光膜は、ＰＭＭＡ／コポリマー／ＰＭＭＡ構造で形成することを特徴とする。
また、請求項７に記載の発明は、請求項１に記載の発明において、前記ゲート電極の形状の開口部は、Ｔ字状又はキノコ形状で形成することを特徴とする。
また、請求項８に記載の発明は、請求項１に記載の発明において、前記多層構造の感光膜をパターニングする段階を進行した後、前記開口部を介して露出する前記基板の厚さの一部をエッチングする段階をさらに有することを特徴とする。
また、請求項９に記載の発明は、請求項１に記載の発明において、前記多層構造の感光膜は、リフト−オフ方法で除去することを特徴とする。
本発明によれば、保護膜を形成し、ドライエッチング方法で前記保護膜をエッチングして、二重構造のリセス構造を形成することによって、保護膜により活性領域が露出されないので、素子の電気的特性の低下を防止することができ、素子の破壊電圧を増加させることができる。
また、ドライエッチングを用いて形成した二重構造のリセス構造を通じて微細線幅を容易に具現することができ、それにより、ゲート電極の長さを最小化させることができ、ソース及びゲート抵抗と、ゲート電極とソース電極及びドレイン電極間のキャパシタンスを效果的に減少させることができる。従って、優れた電気的特性と高い高周波及び高速特性を有し、高周波用素子への応用が可能な不定形高電子移動度トランジスタを容易に具現することができる。
以下、図面を参照して本発明の実施例について説明する。
以下で説明する実施例は、当業者に本発明の思想が十分に伝達され得るようにするために一例として提示されるものである。したがって、本発明は、以下で説明する実施例に限らず、様々な変形が可能である。なお、図面において、或る層が他の層上に位置すると記述されている場合、他の層上に直接に形成されることができ、又はそれらの間に第３の層が介在されることもできる。また、図面で、各層の厚さや大きさは、説明の便宜及び明確を図るために、誇張して図示している。なお、本明細書において、同一の参照番号は、同一の構成要素を示している。
以下で説明する実施例は、当業者に本発明の思想が十分に伝達され得るようにするために一例として提示されるものである。したがって、本発明は、以下で説明する実施例に限らず、様々な変形が可能である。なお、図面において、或る層が他の層上に位置すると記述されている場合、他の層上に直接に形成されることができ、又はそれらの間に第３の層が介在されることもできる。また、図面で、各層の厚さや大きさは、説明の便宜及び明確を図るために、誇張して図示している。なお、本明細書において、同一の参照番号は、同一の構成要素を示している。
図２ａ乃至図２ｋは、本発明に係る不定形高電子移動度トランジスタ製造方法の一実施例を説明するための工程断面図である。
図２ａを参照すれば、まず、半絶縁基板２０上に、ＧａＡｓ層２１ａと、ＡｌＧａＡｓ／ＧａＡｓ超格子層２１ｂと、ドーピングしないＡｌＧａＡｓ層２１ｃと、Ｓｉ面ドーピング層２１ｄ及びＡｌＧａＡｓスペーサ層２１ｅを形成し、このＡｌＧａＡｓスペーサ層２１ｅ上にチャンネル層２２を形成する。
次に、このチャンネル層２２上に、キャリアが基板２０へ移動することを防止し、チャンネル層２２とのバッファ層の役目をするＡｌＧａＡｓスペーサ層２３ａを形成し、このＡｌＧａＡｓスペーサ層２３ａ上に、Ｓｉ面ドーピング層２３ｂ及びゲートとショットキー接合を果たすためのＡｌＧａＡｓショットキー層２３ｃを形成する。
次に、ＡｌＧａＡｓショットキー層２３ｃ上にキャップ層２４を形成した後、キャップ層２４上にソース電極２５及びドレイン電極２６を形成する。
基板２０は、ＧａＡｓ基板を使用し、ＧａＡｓ層２１ａと、ＡｌＧａＡｓ／ＧａＡｓ超格子層２１ｂと、ドーピングしないＡｌＧａＡｓ層２１ｃと、Ｓｉ面ドーピング層２１ｄと、ＡｌＧａＡｓスペーサ層２１ｅと、チャンネル層２２と、ＡｌＧａＡｓスペーサ層２３ａと、Ｓｉ面ドーピング層２３ｂ及びＡｌＧａＡｓショットキー層２３ｃは、エピー成長法で形成することができる。
チャンネル層２２は、ＩｎＧａＡｓ層で形成し、キャップ層２４は、Ｎ＋ドーピングしたＧａＡｓ層で形成する。ソース電極２５及びドレイン電極２６は、ＡｕＧｅ／Ｎｉ／Ａｕなどの金属で形成し、金属を蒸着した後、急速熱処理して合金に作る。
図２ｂを参照すれば、ソース電極２５及びドレイン電極２６を含む上部面の全体に第１保護膜２７を２００乃至５００Åの厚さで形成する。この第１保護膜２７は、シリコン窒化膜やシリコン酸化膜で形成することができ、プラズマ化学気相蒸着（ＰＥＣＶＤ；Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）又はスパッターなどの方法で蒸着する。
図２ｃを参照すれば、第１保護膜２７上に感光膜２８を形成した後、パターニングして、ソース電極２５とドレイン電極２６間のチャンネル領域の第１保護膜２７を露出させる。この時、ゲート電極（図示せず）がキャップ層２４と接触しないようにするために、感光膜２８の開口部の幅ｗ１が０．５乃至０．８μｍ程度となるようにする。感光膜２８は、塗布後、硬化（ｂａｋｉｎｇ）させ、パターニング工程は、所定のマスクを用いた露光及び現像工程により進行する。
図２ｄを参照すれば、パターニングされた感光膜２８をマスクとして用いたドライエッチング工程により、露出された部分の第１保護膜２７を除去する。ドライエッチング工程は、非等方性エッチングが行われることができる反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方法を利用し、この時、キャップ層２４は、損傷されず、かつ第１保護膜２７は完全に除去され得る条件で過度エッチングを実施する。
図２ｅを参照すれば、パターニングされた感光膜２８をマスクとして用いたドライエッチング工程により、露出された部分のキャップ層２４を除去する。ドライエッチング工程は、ＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方法を利用し、この時、ＢＣｌ3／ＳＦ6ガスを用いてキャップ層２４だけがエッチングされようにすることが好ましい。
図２ｆを参照すれば、感光膜２８を除去すれば、０．５乃至０．８μｍ程度の幅ｗ１を有する第１リセス構造が完成される。第１保護膜２７を用いて第１リセス構造を形成することによって、キャップ層２４間の間隔が広く維持され、素子の破壊電圧が高くなることができ、活性領域が第１保護膜２７で保護され、後続工程での酸化が防止される。
図２ｇを参照すれば、上部面の全体に第２保護膜２９を２００乃至５００Åの厚さで形成する。第２保護膜２９は、シリコン窒化膜やシリコン酸化膜で形成することができる。
図２ｈを参照すれば、上部面の全体に厚さが約２５００Åの感光膜３０を形成した後、パターニングして、第１リセス構造内の第２保護膜２９を露出させる。この時、電子ビームを用いた露光（照射）及び現像工程を用いて感光膜３０の開口部の幅ｗ２が開口部の幅ｗ１より小さい０．１乃至０．１５μｍ程度の微細線幅となるように感光膜３０をパターニングする。感光膜３０には、ＰＭＭＡ（Ｐｏｌｙ Ｍｅｔｈｙｌ Ｍｅｔｈａｃｒｙｌａｔｅ）を利用し、塗布後、硬化工程を進行する。
次いで、非等方性エッチングが行われることができる反応性イオンエッチング方法を用いたドライエッチング工程により、露出された部分の第２保護膜２９を除去し、ショットキー層２３ｃを露出させる。この時、ショットキー層２３ｃは損傷されず、かつ第２保護膜２９は完全に除去できる条件で過度エッチングを実施する。その後、感光膜３０を除去する。
感光膜３０を除去すれば、０．１乃至０．１５μｍ程度の幅を有する第２リセス構造が完成される。第２保護膜２９を用いて第１リセス構造内に微細線幅の第２リセス構造を形成することによって、ゲート電極の長さを最小化させることができる。
図２ｉを参照すれば、上部面の全体に三重層構造の感光膜３１乃至３３を形成した後、Ｔ字状ゲート電極を形成するためのマスクを使用して感光膜３１乃至３３をパターニングする。Ｔ字状ゲート電極を容易に形成するために、感光膜３１及び３３にはＰＭＭＡを利用し、感光膜３２にはコポリマーを利用する。感光膜３１乃至３３は、各々２５００Å、１００００Å及び１４００Åの厚さで塗布した後、硬化させ、パターニング工程は、電子ビームを用いた露光（照射）及び現像工程により進行する。
上述したように、Ｔ字状ゲート電極の形状の開口部を有するように感光膜３３，３２，３１をパターニングすることによって、感光膜３１により第２リセス構造を介してショットキー層２３ｃに連結されるゲート電極のレッグ部が定義され、感光膜３２によりゲート電極のヘッド部が定義される。感光膜３３は、後続の金属リフト−オフ工程を容易にするために使われる。
ここで、感光膜３１の開口部の幅ｗ３を第２リセス構造の幅ｗ２より広く、例えば、０．３乃至０．４μｍ程度となるようにすれば、ゲート電極の断面積が増加し、抵抗が減少する。
図２ｊを参照すれば、電子サイクロトロン共鳴（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ、ＥＣＲ）を用いたドライエッチング方法で、露出された部分のショットキー層２３ｃの厚さの一部をエッチングする。この時、ショットキー層２３ｃだけがエッチングされるようにするためにＢＣｌ3／ＳＦ6などのガスを使用する。エッチング過程により、第２リセス構造の幅ｗ２と同じ０．１乃至０．１５μｍ程度の微細線幅を有する第３リセス構造を形成することによって、ソース電極２５とドレイン電極２６間に流れる電流を所望に応じて調節することができるようになる。
図２ｋを参照すれば、パターニングされた感光膜３１乃至３３の開口部が埋め込まれるように、上部面の全体に厚さが６０００乃至７０００Åの金属を蒸着した後、リフト−オフ工程により、感光膜３３、３２及び３１及び感光膜３３上に蒸着された金属を除去すれば、Ｔ字状ゲート電極３４が形成される。金属は、Ｔｉ／Ｐｔ／Ａｕなどを使用し、電子線真空蒸着法で蒸着する。
図３は、本発明の製造方法によって製造された不定形高電子移動度トランジスタの電気的特性を説明するためのグラフを示す図で、ドレイン電極に１．５Ｖの電圧が印加された状態でのゲート電圧によるトランスコンダクタンスＧｍ及びドレイン電流Ｉｄｓの変化を示している。ゲート電圧が増加するほどドレイン電流が増加し、ゲート電圧が０．４Ｖの時、トランスコンダクタンスＧｍが最大値７６５ｍＳ／ｍｍを示すことが分かる。
図４は、本発明の製造方法によって製造された不定形高電子移動度トランジスタのドレイン電流−電圧特性を説明するためのグラフを示す図で、素子のニー電圧（ｋｎｅｅ ｖｏｌｔａｇｅ）は０．５Ｖと測定され、ピンチ−オフ電圧Ｖｐは、０．９Ｖと測定され、ゲート電圧が０Ｖ、ドレイン電圧が５Ｖで、ドレイン電流の電流密度は約２５０ｍＡ／ｍｍと測定された。
図５は、本発明の製造方法によって製作された不定形高電子移動度トランジスタの高周波特性を説明するためのグラフを示す図で、ドレイン電圧が１．２Ｖ、ゲート電圧が０．４Ｖの時、素子の遮断周波数ｆT及び最大共振周波数ｆmaxは、各々１２４ＧＨｚ及び２４７ＧＨｚと測定された。このような結果は、ゲート電極３４とソース電極２５及びドレイン電極２６間に形成された第１及び第２保護膜２７及び２９による寄生キャパシタンスの減少によって得られるものと推定され、このような結果から、本発明による不定形高電子移動度トランジスタは、高い高周波及び高速特性を有することが分かり、これにより、高周波用素子への応用が可能であることを確認することができる。
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施例及び添付された図面に限定されるものではない。
１，２０ 基板
２，２２ チャンネル層
３ ＡｌＧａＡｓスペーサ層
４ Ｓｉデルタドーピング層
５ ｎ−ＡｌＧａＡｓ層
６ エッチング停止層
７ ｎ−ＧａＡｓ層
８ ＧａＡｓキャップ層
９，２５ ソース電極
１０，２６ ドレイン電極
１１，３４ ゲート電極
２１ バッファ層
２１ａ ＧａＡｓ層
２１ｂ ＡｌＧａＡｓ／ＧａＡｓ超格子層
２１ｃ ＡｌＧａＡｓ層
２１ｄ，２３ｂ Ｓｉ面ドーピング層
２１ｅ，２３ａ ＡｌＧａＡｓスペーサ層
２３ｃ ＡｌＧａＡｓショットキー層
２４ キャップ層
２７ 第１保護膜
２８，３０乃至３３ 感光膜
２９ 第２保護膜
２，２２ チャンネル層
３ ＡｌＧａＡｓスペーサ層
４ Ｓｉデルタドーピング層
５ ｎ−ＡｌＧａＡｓ層
６ エッチング停止層
７ ｎ−ＧａＡｓ層
８ ＧａＡｓキャップ層
９，２５ ソース電極
１０，２６ ドレイン電極
１１，３４ ゲート電極
２１ バッファ層
２１ａ ＧａＡｓ層
２１ｂ ＡｌＧａＡｓ／ＧａＡｓ超格子層
２１ｃ ＡｌＧａＡｓ層
２１ｄ，２３ｂ Ｓｉ面ドーピング層
２１ｅ，２３ａ ＡｌＧａＡｓスペーサ層
２３ｃ ＡｌＧａＡｓショットキー層
２４ キャップ層
２７ 第１保護膜
２８，３０乃至３３ 感光膜
２９ 第２保護膜
Claims (9)
- チャンネル層を有し、最上部にキャップ層が形成された基板を提供する段階と、
前記キャップ層上にソース電極及びドレイン電極を形成する段階と、
上部面の全体に第１保護膜を形成した後、チャンネル領域の前記キャップ層が露出するように前記第１保護膜をパターニングする段階と、
露出した部分の前記キャップ層を除去して、第１リセス構造を形成する段階と、
上部面の全体に第２保護膜を形成した後、前記第１リセス構造内の前記基板が露出するように前記第２保護膜をパターニングして、第２リセス構造を形成する段階と、
上部面の全体に多層構造の感光膜を形成した後、前記第２リセス構造を介して前記基板が露出し、ゲート電極の形状の開口部を有するように、前記多層構造の感光膜をパターニングする段階と、
前記開口部が埋め込まれるように金属を蒸着した後、前記多層構造の感光膜を除去して、前記第２リセス構造を介して前記基板に連結される前記ゲート電極を形成する段階と
を有することを特徴とする不定形高電子移動度トランジスタの製造方法。 - 前記第１及び第２保護膜は、シリコン窒化膜又はシリコン酸化膜で形成することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
- 前記第１及び第２保護膜は、非等方性エッチング方法でパターニングすることを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
- 前記第１及び第２保護膜は、２００乃至５００Åの厚さで形成することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
- 前記第１リセス構造の幅は、０．５乃至０．８μｍ、前記第２リセス構造の幅は、０．１乃至０．１５μｍとなるようにすることを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
- 前記多層構造の感光膜は、ＰＭＭＡ／コポリマー／ＰＭＭＡ構造で形成することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
- 前記ゲート電極の形状の開口部は、Ｔ字状又はキノコ形状で形成することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
- 前記多層構造の感光膜をパターニングする段階を進行した後、前記開口部を介して露出する前記基板の厚さの一部をエッチングする段階をさらに有することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
- 前記多層構造の感光膜は、リフト−オフ方法で除去することを特徴とする請求項１に記載の不定形高電子移動度トランジスタの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050084755A KR100631051B1 (ko) | 2005-09-12 | 2005-09-12 | 부정형 고 전자 이동도 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007081371A true JP2007081371A (ja) | 2007-03-29 |
| JP4237203B2 JP4237203B2 (ja) | 2009-03-11 |
Family
ID=37622805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006170476A Expired - Fee Related JP4237203B2 (ja) | 2005-09-12 | 2006-06-20 | 不定形高電子移動度トランジスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7419862B2 (ja) |
| JP (1) | JP4237203B2 (ja) |
| KR (1) | KR100631051B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124246A (ja) * | 2009-12-08 | 2011-06-23 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
| CN102315262A (zh) * | 2010-07-06 | 2012-01-11 | 西安能讯微电子有限公司 | 半导体器件及其制造方法 |
| JP2017168768A (ja) * | 2016-03-18 | 2017-09-21 | 三菱電機株式会社 | 電界効果トランジスタおよびその製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7534672B1 (en) | 2006-09-08 | 2009-05-19 | Hrl Laboratories, Llc | Tiered gate device with source and drain extensions |
| US7608497B1 (en) | 2006-09-08 | 2009-10-27 | Ivan Milosavljevic | Passivated tiered gate structure transistor and fabrication method |
| KR100795242B1 (ko) * | 2006-11-03 | 2008-01-15 | 학교법인 포항공과대학교 | 반도체 소자의 게이트 형성 방법 및 그 게이트 구조 |
| JP5114947B2 (ja) | 2006-12-28 | 2013-01-09 | 富士通株式会社 | 窒化物半導体装置とその製造方法 |
| JP5186776B2 (ja) * | 2007-02-22 | 2013-04-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2009302166A (ja) * | 2008-06-11 | 2009-12-24 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP5564815B2 (ja) * | 2009-03-31 | 2014-08-06 | サンケン電気株式会社 | 半導体装置及び半導体装置の製造方法 |
| KR101243836B1 (ko) | 2009-09-04 | 2013-03-20 | 한국전자통신연구원 | 반도체 소자 및 그 형성 방법 |
| JP5636867B2 (ja) * | 2010-10-19 | 2014-12-10 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP5685918B2 (ja) * | 2010-12-10 | 2015-03-18 | 富士通株式会社 | 半導体装置の製造方法 |
| KR101729653B1 (ko) | 2013-12-30 | 2017-04-25 | 한국전자통신연구원 | 질화물 반도체 소자 |
| CN108695157B (zh) * | 2018-04-16 | 2020-09-04 | 厦门市三安集成电路有限公司 | 一种空隙型复合钝化介质的氮化镓晶体管及制作方法 |
| EP3948955A4 (en) * | 2019-04-04 | 2023-05-10 | HRL Laboratories, LLC | MINIATURE FIELD PLATE T-GRID AND METHOD OF MAKING IT |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3751243T2 (de) * | 1986-02-18 | 1995-08-31 | Toshiba Kawasaki Kk | Opto-elektronisches Bauelement und Verfahren zu seiner Herstellung. |
| JP2978972B2 (ja) * | 1992-03-12 | 1999-11-15 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH07335669A (ja) | 1994-06-06 | 1995-12-22 | Murata Mfg Co Ltd | 半導体装置の製造方法 |
| JPH0936133A (ja) | 1995-07-14 | 1997-02-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5698870A (en) * | 1996-07-22 | 1997-12-16 | The United States Of America As Represented By The Secretary Of The Air Force | High electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT) devices with single layer integrated metal |
| JP3612533B2 (ja) | 1996-10-29 | 2005-01-19 | 株式会社デンソー | 半導体装置の製造方法 |
| JPH11162945A (ja) | 1997-12-02 | 1999-06-18 | Fujitsu Ltd | ドライエッチング方法 |
| JP2002502557A (ja) * | 1998-02-09 | 2002-01-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 埋込チャネルｆｅｔを含む半導体デバイスを製造する方法 |
| US6242293B1 (en) * | 1998-06-30 | 2001-06-05 | The Whitaker Corporation | Process for fabricating double recess pseudomorphic high electron mobility transistor structures |
| US6387783B1 (en) * | 1999-04-26 | 2002-05-14 | International Business Machines Corporation | Methods of T-gate fabrication using a hybrid resist |
| US6271547B1 (en) * | 1999-08-06 | 2001-08-07 | Raytheon Company | Double recessed transistor with resistive layer |
| JP2003059949A (ja) | 2001-08-20 | 2003-02-28 | Nec Corp | 電界効果トランジスタ及び電界効果トランジスタの製造方法 |
| US6838325B2 (en) * | 2002-10-24 | 2005-01-04 | Raytheon Company | Method of forming a self-aligned, selectively etched, double recess high electron mobility transistor |
| JP4064800B2 (ja) | 2002-12-10 | 2008-03-19 | 株式会社東芝 | ヘテロ接合型化合物半導体電界効果トランジスタ及びその製造方法 |
| JP4371668B2 (ja) * | 2003-02-13 | 2009-11-25 | 三菱電機株式会社 | 半導体装置 |
| TW569077B (en) * | 2003-05-13 | 2004-01-01 | Univ Nat Chiao Tung | Method for fabricating nanometer gate in semiconductor device using thermally reflowed resist technology |
-
2005
- 2005-09-12 KR KR1020050084755A patent/KR100631051B1/ko not_active IP Right Cessation
-
2006
- 2006-06-05 US US11/446,750 patent/US7419862B2/en active Active
- 2006-06-20 JP JP2006170476A patent/JP4237203B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011124246A (ja) * | 2009-12-08 | 2011-06-23 | Mitsubishi Electric Corp | ヘテロ接合電界効果型トランジスタ及びその製造方法 |
| CN102315262A (zh) * | 2010-07-06 | 2012-01-11 | 西安能讯微电子有限公司 | 半导体器件及其制造方法 |
| JP2017168768A (ja) * | 2016-03-18 | 2017-09-21 | 三菱電機株式会社 | 電界効果トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7419862B2 (en) | 2008-09-02 |
| KR100631051B1 (ko) | 2006-10-04 |
| JP4237203B2 (ja) | 2009-03-11 |
| US20070134862A1 (en) | 2007-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4237203B2 (ja) | 不定形高電子移動度トランジスタの製造方法 | |
| EP1843390B1 (en) | Semiconductor device provided with mis structure and method for manufacturing the same | |
| US7973368B2 (en) | Semiconductor device with T-gate electrode | |
| KR101775560B1 (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
| US10170611B1 (en) | T-gate field effect transistor with non-linear channel layer and/or gate foot face | |
| US8901608B2 (en) | Transistor and method of fabricating the same | |
| JP2008511980A (ja) | 層構造に多段リセスを形成する方法、及び多段リセスゲートを具備した電界効果トランジスタ | |
| KR100849926B1 (ko) | 부정형 고 전자 이동도 트랜지스터 제조방법 | |
| KR100681842B1 (ko) | 티형 게이트 전극 및 형성방법 | |
| JP3020198B2 (ja) | 超高周波半導体装置の製造方法 | |
| KR100324208B1 (ko) | 비대칭 티형 게이트전극을 갖는 화합물 반도체소자의제조방법 | |
| US6329227B2 (en) | Method of patterning organic polymer film and method for fabricating semiconductor device | |
| US9209266B2 (en) | High electron mobility transistor and manufacturing method thereof | |
| KR100849923B1 (ko) | 화합물 반도체소자의 제작방법 | |
| KR100523065B1 (ko) | 적층된 감마형 게이트를 이용한 화합물 반도체소자 제조방법 | |
| JP4606710B2 (ja) | 電界効果トランジスタ | |
| JP2024049166A (ja) | 半導体装置の製造方法 | |
| KR100864181B1 (ko) | 고속 전자 이동 트랜지스터의 티형 게이트 전극 및 그의형성방법 | |
| JP2001267554A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2000021900A (ja) | 電界効果トランジスタの製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPS63137481A (ja) | 半導体装置の製造方法 | |
| JP2001308110A (ja) | 半導体装置 | |
| KR100554967B1 (ko) | 음성미분저항 억제용 부정합 고전자이동도 트랜지스터 및제조 방법 | |
| JPH0997801A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081003 |
|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20081007 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20081007 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081205 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |