JP2007067217A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2007067217A
JP2007067217A JP2005252189A JP2005252189A JP2007067217A JP 2007067217 A JP2007067217 A JP 2007067217A JP 2005252189 A JP2005252189 A JP 2005252189A JP 2005252189 A JP2005252189 A JP 2005252189A JP 2007067217 A JP2007067217 A JP 2007067217A
Authority
JP
Japan
Prior art keywords
resin film
wiring layer
circuit device
insulating layer
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005252189A
Other languages
English (en)
Other versions
JP4969072B2 (ja
Inventor
Sadamichi Takakusaki
貞道 高草木
Masahiko Mizutani
雅彦 水谷
Takanari Kusabe
隆也 草部
Yuusuke Igarashi
優助 五十嵐
Ryosuke Usui
良輔 臼井
Hideki Mizuhara
秀樹 水原
Yasunori Inoue
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005252189A priority Critical patent/JP4969072B2/ja
Publication of JP2007067217A publication Critical patent/JP2007067217A/ja
Application granted granted Critical
Publication of JP4969072B2 publication Critical patent/JP4969072B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 絶縁層を介して積層された配線層を構成する場合に於いて、配線層と絶縁層との密着性が向上された回路装置およびその製造方法を提供する。
【解決手段】 成集積回路装置10では、支持基板として機能する回路基板16の表面に、第1配線層18Aおよび第2配線層18Bから成る2層の配線が積層されている。第1配線層18Aと第2配線層18Bとは、第2絶縁層17Bにより絶縁されている。第2絶縁層17Bは、フィラーの含有量が少ない第1樹脂膜17B1と、フィラーが高充填された第2樹脂膜17B2から成る。フィラーの含有量が少なく流動性に優れる第1樹脂膜17B1は、第1配線層18A同士の間に隙間なく充填される。
【選択図】図1

Description

本発明は回路装置およびその製造方法に関し、特に、絶縁層を介して積層された複数の配線層を有する回路装置およびその製造方法に関するものである。
図11を参照して、従来の混成集積回路装置100の構成を説明する(例えば、特許文献1を参照)。図11(A)は混成集積回路装置100の斜視図であり、図11(B)は図15(A)のX−X’線に於ける断面図である。
従来の混成集積回路装置100は、矩形の基板106と、基板106の表面に設けられた絶縁層107とを有し、この絶縁層107上には、配線層108がパターニングされている。更に、配線層108には回路素子104が固着されており、回路素子104と配線層108とは、金属細線105により電気的に接続されている。配線層108と電気的に接続されたリード101は、外部に導出されている。また、混成集積回路装置100は全体が封止樹脂102で封止されている。封止樹脂102で封止する方法としては、熱可塑性樹脂を用いたインジェクションモールドと、熱硬化性樹脂を用いたトランスファーモールドとがある。
特開平6−177295号公報
しかしながら、上述した混成集積回路装置100では、単層の配線が形成されていたことから、集積可能な電気回路の規模に制限がある問題があった。この問題を解決する方法の一つとして、絶縁層を介して積層される多層の配線構造を形成する方法がある。
多層の配線層を積層させる場合は、配線層の間に位置する絶縁層に多量のフィラーを混入させてその熱抵抗を低減させている。しかしながら、多量のフィラーが混入された絶縁層は流動性が低いので、配線層と絶縁層との間にボイドが発生してしまう恐れがあった。
本発明は、上記した問題を鑑みて成されたものである。本発明の主な目的は、絶縁層を介して積層された配線層を構成する場合に於いて、配線層と絶縁層との密着性が向上された回路装置およびその製造方法を提供することにある。
本発明の回路装置は、絶縁層を介して積層された第1配線層および第2配線層を有する回路装置に於いて、前記絶縁層は、前記第1配線層の間に充填された第1樹脂膜と、前記第1樹脂膜に積層された第2樹脂膜から成り、前記第2樹脂膜には前記第1樹脂膜よりも多量のフィラーが混入されることを特徴とする。
更に、本発明の回路装置は、主面が第1絶縁層により被覆された回路装置と、前記第1絶縁層の表面に形成された第1配線層と、第2絶縁層を介して前記第1配線層に積層された第2配線層と、前記第2配線層に電気的に接続された回路素子とを具備し、前記第2絶縁層は、前記第1配線層の間に充填された第1樹脂膜と、前記第1樹脂膜に積層された第2樹脂膜から成り、前記第2樹脂膜には前記第1樹脂膜よりも多量のフィラーが混入されることを特徴とする。
本発明の回路装置の製造方法は、第1配線層を形成する工程と、前記第1配線層同士の間に第1樹脂膜を充填させる工程と、前記第1樹脂膜および前記第1配線層が覆われるように、前記第1樹脂膜よりも多量のフィラーが混入された第2樹脂膜を形成する工程と、前記第2樹脂膜の表面に第2配線層を形成する工程とを具備することを特徴とする。
本発明の回路装置に依れば、第1配線層および第2配線層の間に位置する絶縁層を、第1樹脂膜および第2樹脂膜から構成し、第2樹脂膜に多量のフィラーを混入させている。そして、比較的フィラーの含有量が少なく流動性に優れる第1樹脂膜を、第1配線層同士の間に充填させている。従って、第1絶縁層同士の間に、絶縁層を構成する第1樹脂膜を、隙間なく充填させることができる。更に、第2の樹脂膜には、フィラーが多量に混入されているので、絶縁層の熱抵抗を低減させて、装置全体の放熱性を向上させることができる。
更に、本発明によれば、第1樹脂膜と第2樹脂膜との界面を、第1樹脂膜側に突出するように湾曲させている。従って、フィラーの混入量が少なく熱抵抗が大きい第1樹脂膜が薄くなるので、装置全体の放熱性を向上させることができる。また、第1樹脂膜と第2樹脂膜とが接触する面積を大きくすることができるので、放熱性を更に向上させることができる。
更に、フィラーが混入されない樹脂を第1樹脂膜として採用すると、第1樹脂膜の流動性を更に向上させることができる。従って、第1配線層が微細に形成されても、第1配線層間にボイドが発生することを防止することができる。
本発明の回路装置の製造方法によれば、第1配線層同士の間に第1樹脂膜を充填させた後に、多量のフィラーが混入された第2樹脂膜を形成して、上層の第2配線層を形成している。従って、比較的フィラーの含有量が少なく流動性に優れる第1樹脂膜により、第1配線層間が充填される。このことから、第1配線層間の間にボイドが発生するのを防止することができる。
<第1の実施の形態>
本形態では、図1から図3を参照して、回路装置の一例として混成集積回路装置を例に説明する。
図1を参照して、本発明の混成集積回路装置10Aの構成を説明する。図1(A)は混成集積回路装置10Aの断面図であり、図1(B)は部分的に拡大された断面図である。
混成集積回路装置10Aでは、図1(A)を参照して、支持基板として機能する回路基板16の表面に、第1配線層18A、第2配線層18Bおよび回路素子14から成る電気回路が形成されている。更に、回路基板16の表面に形成された電気回路は、封止樹脂12により封止されている。回路基板16の周辺部にて、リード11が第2配線層18Bに固着されており、リード11の端部は封止樹脂12から外部に導出している。本形態では、第2絶縁層17Bを介して積層された第1配線層18Aおよび第2配線層18Bから成る2層の配線構造が構成されている。このような概略の構成を有する混成集積回路装置10Aの詳細を以下にて説明する。
回路基板16は、金属またはセラミック等から成る基板が好ましい。具体的な回路基板16の材料としては、金属としてアルミニウム(Al)、銅(Cu)または鉄(Fe)等を採用可能であり、セラミックとしてはAl、AlNを採用することができる。その他にも機械的強度や放熱性に優れるものを回路基板16の材料として採用することが出来る。更に、回路基板16としては、フレキシブル基板、プリント基板、ガラスエポキシ基板等が採用可能である。
回路基板16の材料として銅を主体とする金属を採用すると、銅は熱伝導性に優れた材料であることから装置全体の放熱性を向上させることが出来る。回路基板16として、アルミニウムが採用された場合は、回路基板16の主面に酸化アルミニウムが形成される。
第1絶縁層17Aは、回路基板16の上面全域を覆うように形成されている。第1絶縁層17Aとしては、フィラーが充填された樹脂を採用することができる。本形態に於いて、フィラーとしては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、または、ケイ素化合物を採用することができる。更に、第1絶縁層17Aには、装置全体の放熱性を向上させるために多量のフィラーが含有されており、その重量充填率は、例えば60%〜80%程度である。更にまた、径が50μm以上の大きなフィラーを第1絶縁層17Aに混入させることでも、放熱性を向上させることができる。第1絶縁層17Aの厚みは、要求される耐圧により変化するが、おおよそ50μmから数百μm程度が好ましい。
第1配線層18Aは、銅等の金属から成り、第1絶縁層17Aの表面にパターニングされている。この第1配線層18Aは、上層の第2配線層18Bと電気的に接続され、主にパターンを引き回す機能を有する。また、第1配線層18A同士が離間する距離は、例えば100μm程度である。
第2絶縁層17Bは、第1配線層18Aを被覆するように回路基板16の表面に形成されている。また、第2絶縁層17Bは、第1配線層18Aと第2配線層18Bとの間に位置して両者を絶縁させる機能を有する。そして、第2絶縁層17Bには、第1配線層18Aと第2配線層18Bとを所定の箇所にて電気的に接続する接続部25が貫通して形成される。本形態では、第2絶縁層17Bは、フィラーの含有量の少ない第1樹脂膜17B1と、フィラーが高充填された第2樹脂膜17B2から成る。この事項については後述する。
第2配線層18Bは、第2絶縁層17Bの表面に形成されている。第2配線層18Bは、回路素子14が載置されるランド、回路素子と接続されるパッド、このパッドを電気的に接続する配線部、リード11が固着されるパッド等を形成している。更に、第2配線層18Bと第1配線層18Aとは、平面的に交差するように形成することができる。従って、半導体素子14Aが多数個の電極を有する場合でも、本願の多層配線構造により、クロスオーバーが可能となりパターンの引き回しを自由に行うことができる。第2配線層18Bと第1配線層18Aとは、第2絶縁層17Bを貫通する接続部25を介して所望の箇所で接続されている。半導体素子の電極の数、素子の実装密度等により、3層、4層、5層以上の配線構造を採用することもできる。
半導体素子14A等の回路素子14は第2配線層18B上に固着され、回路素子14と配線層とで所定の電気回路が構成されている。回路素子14としては、トランジスタ、ダイオード、ICまたはシステムLSI等の能動素子や、コンデンサや抵抗等の受動素子が採用される。また、パワー系の半導体素子等の発熱量が大きいものは、金属より成るヒートシンクを介して第2配線層18Bに固着されても良い。ここで、半導体素子14Aは、フェイスアップ型なので金属細線15を介して第2配線層18Bと電気的に接続されているが、フェイスダウンで実装されてもよい。
また、いわゆるシステムLSIを半導体素子14Aとして採用することもできる。ここで、システムLSIとは、アナログ演算回路、デジタル演算回路または記憶部等を有し、システム機能を一つのLSIで実現する大規模な素子である。従って、従来のLSIと比較すると、システムLSIは多量の発熱を伴って動作する。本形態では、放熱性に優れた多層の配線構造を実現したので、発熱量が多く且つパッド数が多いシステムLSIを回路素子14として採用することができる。
リード11は、回路基板16の周辺部にて第2配線層18Bに固着され、例えば外部との入力・出力を行う働きを有する。ここでは、一辺に多数個のリード11が設けられているが、対向する2辺、4辺に配置されてもよい。リード11とパターンとの接着は、ロウ材19(半田)を介して行われている。
封止樹脂12は、熱硬化性樹脂を用いるトランスファーモールド、または、熱可塑性樹脂を用いるインジェクションモールドにより形成される。ここでは、回路基板16およびその表面に形成された電気回路を封止するように封止樹脂12が形成され、回路基板16の裏面は封止樹脂12から露出している。図1(A)を参照して、回路基板16表面に載置された回路素子14から発生する熱を好適に外部に逃がすために、回路基板16の裏面は封止樹脂12から外部に露出している。また装置全体の耐湿性を向上させるために、回路基板16の裏面も含めて封止樹脂12により全体を封止することもできる。更にまた、モールド以外の封止方法は、例えば、ポッティングによる封止、ケース材による封止、等の周知の封止方法を適用させることが可能である。
図1(B)の断面図を参照して、本形態では、第2絶縁層17Bが、第1樹脂膜17B1および第2樹脂膜17B2から形成されている。更に、第2樹脂膜17B2には、第1樹脂膜17B1よりも多量のフィラーが含有されている。換言すると、第1樹脂膜17B1に含有されるフィラーの量は、第2樹脂膜17B2よりも少ない。または、第1樹脂膜17B1は、フィラーが含まれない樹脂から成る。
第1樹脂膜17B1は、第1配線層18A同士の間に充填されている。上記したように、第1樹脂膜17B1は、含有されるフィラーの量が比較的少ないので流動性に優れている。従って、第1配線層18A同士の間隔が例えば100μm程度に狭い場合でも、第1配線層18A同士の間に隙間なく第1樹脂膜17B1は充填される。このことから、第1配線層18Aと第1樹脂膜17B1との間にボイドが発生することを防止することができる。また、第1樹脂膜17B1として、フィラーが充填されていない樹脂を採用すると、第1樹脂膜17B1の流動性は更に向上される。具体的には、第1樹脂膜17B1に含有されるフィラーの量は、例えば50重量%以下である。
第2樹脂膜17B2は、第1樹脂膜17B1よりも多量のフィラーが混入され、第1樹脂膜17B1および第1配線層18Aを被覆するように形成されている。ここでは、第1配線層18Aの上面と、第2配線層18Bの下面との間に、第2樹脂膜17B2が位置している。第2樹脂膜17B2に含有されるフィラーの割合は、例えば50重量%〜80重量%である。また、第2樹脂膜17B2の厚みは、例えば60μm〜100μm程度である。フィラーが多量に含まれることにより、第2樹脂膜17B2の熱抵抗が低減される。従って、半導体素子14Aから発生した熱は、第2配線層18B、第2樹脂膜17B2、第1配線層18A、第1絶縁層17A、回路基板16を介して外部に放出される。
本形態では、第2絶縁層17Bを、第1樹脂膜17B1および第2樹脂膜17B2から構成している。更に、フィラーの充填量が少なく流動性に優れる第1樹脂膜17B1を第1配線層18Aの間に充填させている。このことにより、第2絶縁層17Bの熱抵抗を低減させた状態で、第2絶縁層17Bと第1配線層18Aとの間にボイドが発生することを防止することができる。
具体的には、熱抵抗を低減させるためには、第2絶縁層17Bに多量のフィラーを混入させれば良い。しかしながら、多量のフィラーが混入された第2絶縁層17Bは流動性が悪いので、第1配線層18Aと第2絶縁層17Bとの間にボイドが発生する恐れがある。また、流動性を高めるためには、第2絶縁層17Bに含まれるフィラーの量を少なくすればよい。または、フィラーが含まれない樹脂を第2絶縁層17Bとして採用すればよい。しかしながら、含有されるフィラーの量を少なくすると、第2絶縁層17Bの熱抵抗が大きくなり、装置全体の放熱性が低下してしまう。
そこで本形態では、第2絶縁層17Bを、フィラーの含有量が少ない第1樹脂膜17B1と、フィラーの含有量が多い第2樹脂膜17B2から構成している。そして、フィラーの含有量が少ない第1樹脂膜17B1を、第1配線層18A同士の間に充填させている。このことにより、フィラーの含有量が少なく流動性に優れた第1樹脂膜17B1により、第1配線層18Aの間が隙間なく充填されるので、ボイドの発生を防止することができる。更に、フィラーが高充填された第2樹脂膜17B2により、第2絶縁層17Bの熱抵抗は低減されるので、装置全体の放熱性を向上させることができる。
第1樹脂膜17B1と第2樹脂膜17B2との境界面20は、第1樹脂膜17B1側に突出するように湾曲している。図面では、境界面20は、下方に突出するように湾曲している。このことにより、フィラーの含有量が少ない第1樹脂膜17B1の厚みを薄くして、その熱抵抗を低減させることができる。従って、内蔵される回路素子から発生した熱の一部は、第2樹脂膜17B2および第1樹脂膜17B1を伝導して、外部に放出される。
また、境界面20を湾曲させることにより、第1樹脂膜17B1と第2樹脂膜17B2とが接触する面積を増大させることができる。従って、境界面20を介してより多量の熱を、第2樹脂膜17B2から第1樹脂膜17B1に伝達させることができるので、装置全体の放熱性を向上させることができる。
接続部25は、第2絶縁層17Bを厚み方向に貫通する導電部材から成り、第1配線層18Aと第2配線層18Bとを所定の箇所にて導通させる機能を有する。ここでは、主に第2樹脂膜17B2を貫通するように接続部25が形成されている。また、第1配線層18Aと第2配線層18Bとを熱的に結合させるサーマルビアとして、接続部25を用いることもできる。
図2を参照して、他の形態の混成集積回路装置10Bの構成を説明する。図2(A)は混成集積回路装置10Bの断面図であり、図2(B)は拡大された断面図である。
図2(A)および図2(B)を参照して、混成集積回路装置10Bでは、第1接続部25Aおよび第2接続部25Bにより、接続部25が形成されている。他の混成集積回路装置10Bの構成は、図1に示した混成集積回路装置10Aと同様である。
図2(B)を参照して、ここでは、第1接続部25Aおよび第2接続部25Bとから成る接続部25が形成されている。第1接続部25Aは、第1配線層18Aから連続して厚み方向に突出する部位である。ここでは、第1接続部25Aは上方に突出しており、第2絶縁層17Bに埋め込まれている。第2接続部25Bは、第2配線層18Bから連続して厚み方向に突出する部位であり、ここでは下方に突出して第2絶縁層17Bに埋め込まれている。
第1接続部25Aは、エッチング加工により厚み方向に突出するように形成された部位であり、メッキ処理や圧延加工により形成されるCu箔からなる。また、第1接続部25Aは、エッチング加工以外の方法でも形成可能である。具体的には、電解メッキ膜あるいは無電解メッキ膜を、第1配線層18Aの表面に凸状に成膜することで、第1接続部25Aを形成することができる。更に、半田等のロウ材や銀ペースト等の導電性材料を、第1配線層18Aの表面に設けることでも、第1接続部25Aを形成することが可能である。
第2接続部25Bは、電解メッキあるいは無電解メッキのメッキ処理により形成される部位である。この第2接続部25Bの形成方法については、製造方法を説明する実施の形態にて後述する。
本形態では、上記した第1接続部25Aと第2接続部25Bとが接触する箇所を、第2絶縁層17Bの厚み方向の中間部に位置させている。ここで、中間部とは、第1配線層18Aの上面より上方であり、第2配線層18Bの下面より下方であることを意味している。従って、紙面では、第1接続部25Aと第2接続部25Bとが接触する箇所は、第2絶縁層17Bの厚み方向の中央部付近となっているが、この箇所は、上記した中間部の範囲で変化させることができる。第2接続部25Bをメッキ処理により形成することを考慮した場合、第1接続部25Aと第2接続部25Bとがコンタクトする部分は、第1配線層18Aの上面と、第2配線層18Bの下面の間において、その中間位置よりも上方に配置されることが好ましい。このことにより、メッキ膜から成る第2接続部25Bの形成が容易になる利点がある。
ここでは、第1樹脂膜17B1と第2樹脂膜17B2との境界面20は、第1接続部25Aの上面と同一平面上に位置し、下方に凸状になるように湾曲している。また、第1樹脂膜17B1は、第1配線層18A同士の間に充填され、更に、第1配線層18Aの上面も被覆している。
混成集積回路装置10Bに於いても、第2絶縁層17Bを、第1樹脂膜17B1および第2樹脂膜17B2から構成することにより、混成集積回路装置10Aと同様の効果を得ることができる。
図3を参照して、他の形態の混成集積回路装置の構成を説明する。図3(A)および図3(B)は他の形態の混成集積回路装置の断面図である。
図3(A)を参照して、ここでは、第2絶縁層17Bを貫通するようにサーマルビア27が形成されている。サーマルビア27とは、第2絶縁層17Bを貫通する孔に金属が充填された部位であり、外部への熱の経路として機能する。従って、サーマルビア27は電気的通路として機能しなくても良い。具体的には、サーマルビア27は、半導体素子14Aが固着されるランド状の第2配線層18Bの下面に接触するように形成されている。従って、半導体素子14Aから多量の熱が発生した場合でも、複数個のサーマルビア27を介して、その熱は回路基板16に伝達される。この場合の熱の経路は、半導体素子14A→第2配線層18B→サーマルビア27→第1絶縁層17A→回路基板16→外部である。
図3(B)を参照して、ここでは、第1絶縁層17Aおよび第2絶縁層17Bの両方にサーマルビア27が設けられている。具体的には、第2絶縁層17Bを貫通するようにサーマルビア27Aが設けられ、第1絶縁層17Aを貫通するようにサーマルビア27Bが設けられている。従って、同図に示すように第1絶縁層17Aにサーマルビア27Bを設けることにより、放熱性を更に向上させることが可能となる。第1絶縁層17Aに設けられるサーマルビア27Bも、発熱を伴う半導体素子14Aの下方に対応する領域に設けることが好ましい。また、上述した第1樹脂膜17B1および第2樹脂膜17B2と同様に、フィラーの充填量の異なる2つの樹脂膜により第1絶縁層17Aを形成しても良い。
<第2の実施の形態>
本形態では、図4から図7を参照して、図1に構造を示した混成集積回路装置10Aの製造方法を説明する。
先ず、図4(A)を参照して、回路基板16の上面を第1絶縁層17Aにより被覆し、第1絶縁層17Aの表面に第1配線層18Aを形成する。回路基板16としては、厚みが1.5mm程度の金属板を採用することができる。第1配線層18Aとしては、銅を主材料とするもの、Fe−NiまたはAlを主材料とする材料を採用することができる。また、第1絶縁層17Aとしてはエポキシ樹脂等の絶縁性樹脂に無機フィラーが混入されたものを採用することができる。ここで、混入されるフィラーとしては、SiO、Al、SiC、AlN等である。また、放熱性を向上させるために、第1絶縁層17Aには、50重量%〜80重量%程度のフィラーが混入される。
第1配線層18Aは、第1絶縁層17Aの上面に形成された導電箔(不図示)をエッチングして形成される。第1配線層18Aの厚みは、例えば70μm程度である。また、第1配線層18A同士が離間する距離は、例えば100μm程度である。
図4(B)を参照して、次に、第1配線層18Aが覆われるように、第1樹脂膜17B1を形成する。第1樹脂膜17B1の形成は、ロールコートにより行うことができる。第1樹脂膜17B1としては、少量のフィラーが充填されたエポキシ樹脂等の樹脂を採用することができる。例えば、第1樹脂膜17B1に含有されるフィラーの量は、50重量%以下である。または、フィラーが全く含有されない樹脂を、第1樹脂膜17B1として採用しても良い。
フィラーの含有量が少ない樹脂を第1樹脂膜17B1の材料として採用することにより、第1樹脂膜17B1の流動性が向上される。従って、第1配線層18A同士の間も、第1樹脂膜17B1が隙間なく充填される。このことから、第1配線層18Aと第1樹脂膜17B1との間にボイドが発生することを防止することができる。
図4(C)および図4(D)を参照して、次に、スキージ21を用いて、第1配線層18Aの上面を被覆する第1樹脂膜17B1を掻き取り除去する。第1配線層18Aを被覆する第1樹脂膜17B1は、フィラーの含有量が少ないために熱抵抗が大きい。従って、スキージ21を用いて、熱抵抗の大きい第1樹脂膜17B1を部分的に除去することで、第1樹脂膜17B1を採用することによる装置全体の放熱性の低下を抑制することができる。
ここでは、スキージ21を、第1配線層18Aの表面に沿って、矢印に示す方向に移動させることにより、第1樹脂膜17B1を部分的に除去している。本工程では、第1配線層18Aを被覆する第1樹脂膜17B1を完全に除去することにより、第1配線層18Aの上面を第1樹脂膜17B1から露出させても良い。更には、第1配線層18Aの上層を被覆する第1樹脂膜17B1が僅かに残存しても良い。
図4(D)を参照して、第1配線層18A間に充填される第1樹脂膜17B1の上面は、上述したスキージ21により掻き取られることで、下方に湾曲する凹部22となる。第1樹脂膜17B1の上面がこのように湾曲することにより、フィラーの含有量が少なく熱伝導率が悪い第1樹脂膜17B1の厚みを薄して、熱抵抗を低減させることができる。
図5(A)を参照して、次に、第1樹脂膜17B1および第1配線層18Aが覆われるように第2樹脂膜17B2を形成して、更に、第2樹脂膜17B2の上面を導電膜28により被覆する。
第2樹脂膜17B2としては、フィラーが高充填されたエポキシ樹脂等の樹脂が採用される。第2樹脂膜17B2に充填されるフィラーの量は、例えば50重量%〜80重量%である。また、第2樹脂膜17B2の厚みは、60μm〜100μm程度でよい。第1樹脂膜17B1および第2樹脂膜17B2により、第2絶縁層17Bが形成される。また、第2樹脂膜17B2を接着材として、厚みが70μm程度の導電材料から成る導電膜28が接着される。また、必要に応じて、樹脂を硬化させるため加熱処理が行われる。
本形態では、フィラーの含有量が少ない第1樹脂膜17B1を、第1配線層18Aの間に充填した後に、フィラーが高充填された第2樹脂膜17B2を形成している。従って、ボイドの発生を抑止しつつ、フィラーが高充填された第2樹脂膜17B2を積層させることができる。具体的には、フィラーの含有量が少なく流動性に優れた第1樹脂膜17B1により、第1配線層18A同士の間は隙間なく充填される。第1配線層18A同士の間に第1樹脂膜17B1が充填されることにより、第1配線層18Aおよび第1樹脂膜17B1の上面は、平坦化された面となる。第1配線層18Aおよび第1樹脂膜17B1の上面が平坦化された面と成っているので、フィラーが高充填されて流動性が低い第2樹脂膜17B2を、ボイドの形成を抑止して容易に積層させることができる。
図5(B)を参照して、次に、導電膜28およびその下方の第2絶縁層17Bを部分的に除去して、底部に第1配線層18Aが露出される貫通孔32を形成する。貫通孔32を形成するための導電膜28の除去は、ウェットエッチング等により行うことができる。第2絶縁層17Bの部分的な除去は、炭酸ガスレーザー等を用いて行うことができる。
図5(C)を参照して、次に、上記の工程にて形成した貫通孔32に導電材料を形成することにより、接続部25を形成する。接続部25により、所定の箇所に於いて、第1配線層18Aと導電膜28とが電気的に接続される。
図6を参照して、上記した接続部25の製造方法を詳述する。この接続部25の形成は2つの方法が考えられる。第1の方法は、無電解メッキ処理と電解メッキ処理とを組み合わせた方法である。第2の方法は、電解メッキ処理のみでメッキ膜を成膜する方法である。
図6(A)を参照して、メッキ膜を形成する上記第1の方法を説明する。この方法では、先ず、貫通孔32の側壁も含めた導電膜28の表面に、無電解メッキ処理によりメッキ膜34を形成する。このメッキ膜34の厚みは、3μmから5μm程度で良い。次に、メッキ膜34の上面に、電解メッキ法により新たなメッキ膜35を形成する。具体的には、メッキ膜34が形成された導電膜28をカソード電極として、電解メッキ法によりメッキ膜35を形成する。上述した無電解メッキ法により、貫通孔32の内壁にはメッキ膜34が形成されている。従って、ここで形成されるメッキ膜35は、貫通孔32の内壁も含めて一様の厚みに形成される。このことにより、メッキ膜から成る接続部25が形成される。具体的なメッキ膜35の厚みは、例えば20μm程度である。上記したメッキ膜34およびメッキ膜35の材料としては、導電膜28と同じ材料である銅を採用することができる。また、銅以外の金属をメッキ膜34およびメッキ膜35の材料として採用することができる。ここではフィリングメッキを行うことにより、メッキ膜35により貫通孔32を埋め込んでいる。フィリングメッキを行うことにより、接続部25の機械的強度を向上させることができる。
図6(B)を参照して、次に、電解メッキ法のみにより接続部25を形成する方法を説明する。この方法では、金属イオンを含む溶液を貫通孔32に接触させて、導電膜28をカソード電極として電流を流し、導電膜28に金属を析出させてメッキ膜を形成する。ここでは、メッキ膜が成長する様子を36A、36Bにて表している。電解メッキ法では、貫通孔32の周縁部に面する部分の導電膜28で電解が強くなる。従って、この図に示すように、貫通孔32の周縁部に面する部分の導電膜28から、優先的にメッキ膜が成長する。形成されたメッキ膜が第1配線層18Aの表面に接触した時点で、第1配線層18Aと導電膜28とが導通する。その後は、貫通孔32内部に、一様にメッキ膜が形成される。このことにより、貫通孔32の内部に、導電膜28と一体化した接続部25が形成される。
図6(C)を参照して、次に、電解メッキ法により接続部25を形成する他の方法を説明する。ここでは、ひさし13を貫通孔32の周辺部に設けることにより、電解メッキ法による接続部25を容易にしている。ここで、「ひさし」とは、貫通孔32の周辺部を覆うように、せり出す導電膜28から成る部位である。導電膜28をカソード電極とした電解メッキ処理を行うことで、ひさし13から優先的にメッキ膜が成長する。ひさし13から、メッキ膜が成長することにより、図6(B)の場合と比較して、下方向に優先してメッキ膜を成長させることができる。従って、メッキ膜による貫通孔32の埋め込みを確実に行うことが可能となる。
図7(A)を参照して、次に、ウェットエッチング等により、導電膜28を選択的にエッチングして第2配線層18Bを形成する。ここでは、第1配線層18Aおよび第2配線層18Bから成る2層の配線層が形成されているが、3層以上の配線層が形成されても良い。
図7(B)を参照して、次に、上層の第2配線層18Bに、半導体素子14A等の回路素子を実装する。ここでは、半導体素子14Aはフェイスアップにて、ランド状の第2配線層18Bに固着される。更に、半導体素子14Aは、金属細線15を介して第2配線層18Bと電気的に接続される。また、チップ素子14Bの両端の電極は、半田等の固着材を介して第2配線層18Bに固着される。
本形態では、1枚の回路基板16に、1つの混成集積回路装置10と成るユニット24が多数個形成されている。従って、上記工程が終了した後に、各ユニット24を分離する。各ユニット24の分離は、プレス機を用いた打ち抜き、ダイシング等により行うことが出来る。その後に、回路基板16にリード11を固着する。
図7(C)を参照して、次に、各回路基板16を樹脂封止する。ここでは、熱硬化性樹脂を用いたトランスファーモールドにより封止が行われている。即ち、上金型30Aおよび下金型30Bとから構成されるキャビティ31に回路基板16を収納する。そして、キャビティ31に樹脂を封入することで、樹脂封止の工程が行われる。
以上の工程で、図1に構造を示す混成集積回路装置10Aが製造される。
<第3の実施の形態>
本形態では、図8から図10を参照して、図2に構造を示した混成集積回路装置10Bの製造方法を説明する。本形態の製造方法は、基本的には上述した第2の実施の形態と同様であり、相違点は、第1接続部25Aおよび第2接続部25Bから接続部25を構成する点にある(図2参照)。以下では、その相違点を中心に混成集積回路装置10Bの製造方法を説明する。
図8(A)を参照して、先ず、部分的に厚み方向に突出する第1接続部25Aを有する第1配線層18Aを形成する。具体的には、銅等の金属から成る導電箔に第1接続部25Aを凸状に形成した後に、パターニングを行って第1配線層18Aを形成する。第1接続部25Aの形成および第1配線層18Aのパターニングは、ウェットエッチング等により行うことができる。
図8(B)を参照して、次に、フィラーの含有量が少ない第1樹脂膜17B1により、第1配線層18Aを被覆する。本形態では、厚み方向(上方)に突出する第1接続部25Aも含めて覆われるように、第1樹脂膜17B1がロールコート等を用いて塗布される。
図8(C)を参照して、更に、スキージ21を用いて第1樹脂膜17B1を部分的に掻き取る。ここでは、第1接続部25Aの上端が露出する程度に、スキージ21により第1樹脂膜17B1を部分的に除去する。本工程により、第1樹脂膜17B1の表面は、下方に湾曲する凹部22となる。本工程により、フィラーの含有量が少ない第1樹脂膜17B1により、第1配線層18A同士の間が充填される。
図8(D)を参照して、次に、フィラーが高充填された第2樹脂膜17B2および導電膜28を積層させる。第1樹脂膜17B1および第2樹脂膜17B2により、第1配線層18Aと第2配線層18B(不図示)とを絶縁させる第2絶縁層17Bが構成される。
本実施の形態に於いても、フィラーの含有量が少ない第1樹脂膜17B1およびフィラーが高充填された第2樹脂膜17B2により、第2絶縁層17Bを形成している。従って、フィラーの含有量が少なく流動性に優れた第1樹脂膜17B1を、第1配線層18A間に行き渡らせることができる。更には、フィラーが高充填された第2樹脂膜17B2により、第2絶縁層17Bの熱抵抗が低減させる。
次に、図9を参照して、第1配線層18Aと導電膜28とを接続する接続部25を、第2絶縁層17Bを貫通して形成する。
図9(A)を参照して、接続部25が形成される予定の領域の導電膜28を部分的に除去する。ここでは、レジスト29を用いたウェットエッチングにより、導電膜28を部分的に除去している。
図9(B)を参照して、導電膜28をマスクとして、レーザー33を照射することにより貫通孔32の下部から第1接続部25Aの上面を露出させる。
本形態では、第1接続部25Aが埋め込まれることにより、貫通孔32が形成される部分の第2絶縁層17Bは薄くなる。例えば、大部分の領域に於いて第2絶縁層17Bの厚みT2が60μm程度である。それに対して第1接続部25Aが埋め込まれた部分の第2絶縁層17Bの厚みT1は、30μm程度である。そして、薄くなった領域の第2絶縁層17Bを、レーザー33を用いて除去することで、貫通孔32の下部に、第1接続部25Aを露出させている。従って、レーザーによる貫通孔32の形成が容易になるメリットがある。
また、レーザーにより同じアスペクト比の貫通孔32が形成されると仮定した場合は、本形態によると、径の小さい貫通孔32を形成することが可能となる。例えば、貫通孔32の直径を半分程度に形成可能なことから、貫通孔32が占有する面積を1/4程度に小さくすることが可能である。このことが、装置全体の小型化に寄与する。
更に、第1接続部25Aの平面的な大きさは、その上方に形成される貫通孔32よりも大きく形成される。換言すると、貫通孔32および第1接続部25Aの平面的な形状は、円形であるので、第1接続部25Aの径は、貫通孔32の径よりも大きく形成されている。一例を挙げると、貫通孔32の径W1が100μm程度である場合は、第1接続部25Aの径W2は、150μmから200μm程度に形成される。このように第1接続部25Aの平面的な大きさを、貫通孔32よりも大きくすることで、貫通孔32が多少の位置ズレを伴って形成された場合でも、貫通孔32を第1接続部25Aの上方に位置させることができる。従って上記位置ズレに起因した、接続信頼性の低下を防止することができる。
図9(C)を参照して、上記方法により貫通孔32を形成した後の断面を示す。各貫通孔32の下面からは、第1接続部25Aの上面が露出している。尚、上記レーザー処理にて、貫通孔32の底部に残渣が残留する場合は、この残渣を取り除くための洗浄を行う。
図9(D)を参照して、次に、上記工程にて形成した貫通孔32に銅等の導電材料を形成して第2接続部25Bを形成する。第1接続部25Aおよび第2接続部25Bにより、第1配線層18Aと導電膜28とを所定の箇所にて接続させる接続部25が形成される。
図10を参照して、貫通孔32の内部に第2接続部25Bを形成する方法を説明する。本形態では、第2絶縁層17Bに第1接続部25Aが埋め込まれることにより、第2接続部25Bが形成される貫通孔32が浅くなっている。従って、メッキ法による第2接続部25Bの形成が容易になる利点がある。
第2の実施の形態と同様に、第2接続部25Bの形成方法としては、無電界メッキ法および電解メッキ法を組み合わせた第1の方法と、電解メッキ法のみにより形成する第2の方法との2つの方法がある。
図10(A)を参照して、メッキ膜を形成する第1の方法を説明する。この方法では、先ず、貫通孔32の側壁も含めた導電膜28の表面に、無電解メッキ処理により、厚みが3μmから5μm程度のメッキ膜34を形成する。その後に、メッキ膜34の上面に、電解メッキ法により新たなメッキ膜35を形成する。このことにより、メッキ膜から成る第2接続部25Bが形成される。ここでは、ここではフィリングメッキを行うことにより、メッキ膜35により貫通孔32を埋め込んでいる。本形態では、第1接続部25Aを形成することにより、上述したように貫通孔32の深さが例えば50μm程度に浅く形成されているので、無電界メッキ処理および電解メッキ処理を容易に行うことができる。
次に、図10(B)を参照して、電解メッキ法を用いて第2接続部25Bを形成する方法を説明する。ここでは、導電膜28をカソード電極として電流を流し、貫通孔32の周縁部に面する部分の導電膜28から、優先的にメッキ膜36A、36Bを成長させている。電解メッキによる第2接続部25Bの形成方法に於いても、第1接続部25Aを形成することにより貫通孔32が浅く形成されるので、第2接続部25Bの形成を容易にすることができる。
図10(C)を参照して、次に、第2接続部25Bを形成する他の方法を説明する。ここでは、ひさし13を貫通孔32の周辺部に設けることにより、電解メッキ法により、ひさし13から優先的にメッキ膜36A、36Bを成長させている。ひさし13から、メッキ膜が成長することにより、下方向に優先してメッキ膜を成長させることができる。従って、メッキ膜による貫通孔32の埋め込みを確実に行うことが可能となる。
上記工程が終了した後は、第2の実施の形態と同様の工程を経て、図2に示す混成集積回路装置10Bが形成される。具体的には、図7(A)を参照して、導電膜28をパターニングして第2配線層18Bを形成する。次に、図7(B)に示すように、半導体素子14A等の回路素子を、第2配線層18Bに電気的に接続する。更に、図7(C)に示すように、回路基板16を樹脂封止する。
本発明の回路装置を示す図であり、(A)は断面図であり、(B)は拡大された断面図である。 本発明の回路装置を示す図であり、(A)は断面図であり、(B)は拡大された断面図である。 本発明の回路装置を示す図であり、(A)は断面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(C)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(C)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(C)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(C)は断面図である。 従来の混成集積回路装置を説明する図であり、(A)は斜視図であり、(B)は断面図である。
符号の説明
10A、10B 混成集積回路装置
11 リード
12 封止樹脂
14 回路素子
15 金属細線
16 回路基板
17A 第1絶縁層
17B 第2絶縁層
17B1 第1樹脂膜
17B2 第2樹脂膜
18A 第1配線層
18B 第2配線層
19 ロウ材
20 境界面
21 スキージ
22 凹部
24 ユニット
25 接続部
25A 第1接続部
25B 第2接続部
27 サーマルビア
28 導電膜
29 レジスト
31 キャビティ
32 貫通孔
33 レーザー
34 メッキ膜

Claims (17)

  1. 絶縁層を介して積層された第1配線層および第2配線層を有する回路装置に於いて、
    前記絶縁層は、前記第1配線層の間に充填された第1樹脂膜と、前記第1樹脂膜に積層された第2樹脂膜から成り、
    前記第2樹脂膜には前記第1樹脂膜よりも多量のフィラーが混入されることを特徴とする回路装置。
  2. 前記第1樹脂膜と前記第2樹脂膜との境界面は、前記第1樹脂膜側に突出するように湾曲することを特徴とする請求項1記載の回路装置。
  3. 前記第1樹脂膜には、フィラーが混入されないことを特徴とする請求項1記載の回路装置。
  4. 前記第1配線層と前記第2配線層とは、前記絶縁層を貫通する接続部を介して接続されることを特徴とする請求項1記載の回路装置。
  5. 前記接続部は、前記第1配線層を部分的に厚み方向に突出させた第1接続部と、
    前記第2配線層を部分的に厚み方向に突出させた第2接続部からなり、
    前記第1接続部と前記第2接続部とは、前記絶縁層の厚み方向の中間部にて接触することを特徴とする請求項4記載の回路装置。
  6. 主面が第1絶縁層により被覆された回路装置と、前記第1絶縁層の表面に形成された第1配線層と、第2絶縁層を介して前記第1配線層に積層された第2配線層と、前記第2配線層に電気的に接続された回路素子とを具備し、
    前記第2絶縁層は、前記第1配線層の間に充填された第1樹脂膜と、前記第1樹脂膜に積層された第2樹脂膜から成り、
    前記第2樹脂膜には前記第1樹脂膜よりも多量のフィラーが混入されることを特徴とする回路装置。
  7. 前記第1樹脂膜と前記第2樹脂膜との境界面は、前記第1樹脂膜側に突出するように湾曲することを特徴とする請求項6記載の回路装置。
  8. 前記第1樹脂膜には、フィラーが混入されないことを特徴とする請求項6記載の回路装置。
  9. 前記第1配線層と前記第2配線層とは、前記第2絶縁層を貫通する接続部を介して接続されることを特徴とする請求項6記載の回路装置。
  10. 前記接続部は、前記第1配線層を部分的に厚み方向に突出させた第1接続部と、
    前記第2配線層を部分的に厚み方向に突出させた第2接続部からなり、
    前記第1接続部と前記第2接続部とは、前記第2絶縁層の厚み方向の中間部にて接触することを特徴とする請求項9記載の回路装置。
  11. 前記第1絶縁層は、フィラーが混入された樹脂から成ることを特徴とする請求項6記載の回路装置。
  12. 第1配線層を形成する工程と、
    前記第1配線層同士の間に第1樹脂膜を充填させる工程と、
    前記第1樹脂膜および前記第1配線層が覆われるように、前記第1樹脂膜よりも多量のフィラーが混入された第2樹脂膜を形成する工程と、
    前記第2樹脂膜の表面に第2配線層を形成する工程とを具備することを特徴とする回路装置の製造方法。
  13. フィラーが含まれない樹脂を前記第1樹脂膜として採用することを特徴とする請求項12記載の回路装置の製造方法。
  14. 前記第1樹脂膜を充填させる工程では、
    前記第1配線層が覆われるように形成された前記第1樹脂膜を、スキージにより掻き取ることを特徴とする請求項12記載の回路装置の製造方法。
  15. 凹状に窪ませた前記第1樹脂膜の表面に、前記第2樹脂膜を形成することを特徴とする請求項12記載の回路装置の製造方法。
  16. 前記絶縁層を貫通して、前記第1配線層と前記第2配線層とを電気的に接続することを特徴とする請求項12記載の回路装置の製造方法。
  17. 前記第1配線層は、表面が絶縁処理された回路基板の主面に形成されることを特徴とする請求項12記載の回路装置の製造方法。



JP2005252189A 2005-08-31 2005-08-31 回路装置およびその製造方法 Expired - Fee Related JP4969072B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005252189A JP4969072B2 (ja) 2005-08-31 2005-08-31 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005252189A JP4969072B2 (ja) 2005-08-31 2005-08-31 回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007067217A true JP2007067217A (ja) 2007-03-15
JP4969072B2 JP4969072B2 (ja) 2012-07-04

Family

ID=37929048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005252189A Expired - Fee Related JP4969072B2 (ja) 2005-08-31 2005-08-31 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4969072B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096599A (ja) * 2009-11-02 2011-05-12 Sumitomo Electric Ind Ltd シールドフラットケーブルおよびその製造方法
JP2011142162A (ja) * 2010-01-06 2011-07-21 Daikin Industries Ltd パワーモジュール、電力変換装置、及び冷凍装置
JP2018200976A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP7449210B2 (ja) 2020-09-28 2024-03-13 新光電気工業株式会社 配線基板及びその製造方法

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129495A (ja) * 1987-11-16 1989-05-22 Nec Corp 高密度多層配線基板の絶縁形成方法
JPH08108519A (ja) * 1994-10-08 1996-04-30 Sony Corp 印刷用スキージ
JPH08236663A (ja) * 1995-02-28 1996-09-13 Sanyo Electric Co Ltd 混成集積回路装置
JPH09130054A (ja) * 1995-11-02 1997-05-16 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
JPH09232756A (ja) * 1996-02-20 1997-09-05 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH1056268A (ja) * 1996-08-12 1998-02-24 Pfu Ltd ドリルレスivhプリント配線板およびその製造方法
JPH1065317A (ja) * 1996-08-22 1998-03-06 Ibiden Co Ltd プリント配線板の製造方法
JPH10154876A (ja) * 1996-09-27 1998-06-09 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH10233581A (ja) * 1998-03-23 1998-09-02 Denki Kagaku Kogyo Kk 金属ベース多層回路基板
JP2000156558A (ja) * 1998-11-20 2000-06-06 Sumitomo Metal Electronics Devices Inc 厚膜パターン形成方法
JP2002185097A (ja) * 2000-12-12 2002-06-28 Hitachi Chem Co Ltd 接続方法とその方法を用いた回路板とその製造方法並びに半導体パッケージとその製造方法
JP2003069224A (ja) * 2001-08-30 2003-03-07 Kyocera Corp 多層配線基板
JP2003198185A (ja) * 2001-12-25 2003-07-11 Dainippon Printing Co Ltd 電磁波遮蔽シートの製造方法および電磁波遮蔽シート
JP2004047587A (ja) * 2002-07-09 2004-02-12 Eastern Co Ltd 配線回路基板の製造方法および配線回路基板
JP2004356238A (ja) * 2003-05-27 2004-12-16 Matsushita Electric Works Ltd 金属箔付き絶縁シート、多層配線板、及び多層配線板の製造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01129495A (ja) * 1987-11-16 1989-05-22 Nec Corp 高密度多層配線基板の絶縁形成方法
JPH08108519A (ja) * 1994-10-08 1996-04-30 Sony Corp 印刷用スキージ
JPH08236663A (ja) * 1995-02-28 1996-09-13 Sanyo Electric Co Ltd 混成集積回路装置
JPH09130054A (ja) * 1995-11-02 1997-05-16 Sumitomo Bakelite Co Ltd 多層プリント配線板の製造方法
JPH09232756A (ja) * 1996-02-20 1997-09-05 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JPH1056268A (ja) * 1996-08-12 1998-02-24 Pfu Ltd ドリルレスivhプリント配線板およびその製造方法
JPH1065317A (ja) * 1996-08-22 1998-03-06 Ibiden Co Ltd プリント配線板の製造方法
JPH10154876A (ja) * 1996-09-27 1998-06-09 Ibiden Co Ltd 多層プリント配線板の製造方法
JPH10233581A (ja) * 1998-03-23 1998-09-02 Denki Kagaku Kogyo Kk 金属ベース多層回路基板
JP2000156558A (ja) * 1998-11-20 2000-06-06 Sumitomo Metal Electronics Devices Inc 厚膜パターン形成方法
JP2002185097A (ja) * 2000-12-12 2002-06-28 Hitachi Chem Co Ltd 接続方法とその方法を用いた回路板とその製造方法並びに半導体パッケージとその製造方法
JP2003069224A (ja) * 2001-08-30 2003-03-07 Kyocera Corp 多層配線基板
JP2003198185A (ja) * 2001-12-25 2003-07-11 Dainippon Printing Co Ltd 電磁波遮蔽シートの製造方法および電磁波遮蔽シート
JP2004047587A (ja) * 2002-07-09 2004-02-12 Eastern Co Ltd 配線回路基板の製造方法および配線回路基板
JP2004356238A (ja) * 2003-05-27 2004-12-16 Matsushita Electric Works Ltd 金属箔付き絶縁シート、多層配線板、及び多層配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096599A (ja) * 2009-11-02 2011-05-12 Sumitomo Electric Ind Ltd シールドフラットケーブルおよびその製造方法
JP2011142162A (ja) * 2010-01-06 2011-07-21 Daikin Industries Ltd パワーモジュール、電力変換装置、及び冷凍装置
JP2018200976A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール
JP7449210B2 (ja) 2020-09-28 2024-03-13 新光電気工業株式会社 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP4969072B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
KR100661948B1 (ko) 회로 장치 및 그의 제조 방법
US7315083B2 (en) Circuit device and manufacturing method thereof
KR100721489B1 (ko) 회로 장치 및 그 제조 방법
JP4730426B2 (ja) 実装基板及び半導体モジュール
US7439614B2 (en) Circuit device with dummy elements
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JPWO2008069260A1 (ja) 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US7854062B2 (en) Method for manufacturing circuit device
JP4383257B2 (ja) 回路装置およびその製造方法
JP5183045B2 (ja) 回路装置
US7339281B2 (en) Circuit device and manufacturing method thereof
JP4969072B2 (ja) 回路装置およびその製造方法
US10510638B2 (en) Electronic component-embedded board
JP2008060372A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
JP4439336B2 (ja) 回路装置の製造方法
JP2007096083A (ja) 混成集積回路装置
JP4383258B2 (ja) 回路装置の製造方法
JP2008084998A (ja) 板状体およびそれを用いた回路装置の製造方法
JP2004207278A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110411

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4969072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees