JP2007035094A - アナログ/デジタル変換装置 - Google Patents
アナログ/デジタル変換装置 Download PDFInfo
- Publication number
- JP2007035094A JP2007035094A JP2005212803A JP2005212803A JP2007035094A JP 2007035094 A JP2007035094 A JP 2007035094A JP 2005212803 A JP2005212803 A JP 2005212803A JP 2005212803 A JP2005212803 A JP 2005212803A JP 2007035094 A JP2007035094 A JP 2007035094A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- voltage
- memory cell
- word line
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- Analogue/Digital Conversion (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】 閾値電圧が異なる複数の不揮発性のメモリセル(CE0〜CE31)を含む第1のメモリセルアレイ(106)と、複数のメモリセルに共通に接続され、被測定アナログ電圧を印加するための1本のワードライン(WLc)と、複数のメモリセルに接続され、ワードラインに印加されるアナログ電圧に応じて複数のメモリセルの出力信号を出力するための複数のビットライン(BL)とを有するアナログ/デジタル変換装置が提供される。複数のビットラインに出力される出力信号は、ワードラインに印加される被測定アナログ電圧をデジタル信号に変換した信号に対応する信号である。
【選択図】 図3
Description
図1は、本発明の第1の実施形態によるアナログ/デジタル変換装置の構成例を示す図である。このアナログ/デジタル変換装置は、フラッシュメモリの構成を流用したものであり、その基本的構成はフラッシュメモリと同じである。
図6は、本発明の第2の実施形態による半導体記憶装置(フラッシュメモリ)及びアナログ/デジタル変換装置の構成例を示す図である。第1の実施形態では、アナログ/デジタル変換を行う例を示した。本発明の第2の実施形態は、通常のフラッシュメモリの読み出しや書き込み、消去動作中に、同時にアナログ/デジタル変換を行う例を示す。
図7は、本発明の第3の実施形態による半導体記憶装置(フラッシュメモリ)及びアナログ/デジタル変換装置の構成例を示す図である。図7が図6と異なる点を説明する。メモリセルアレイ106a内のメモリセルのドレインはビットラインBLaに接続され、メモリセルアレイ106b内のメモリセルのドレインはビットラインBLbに接続される。
閾値電圧が異なる複数の不揮発性のメモリセルを含む第1のメモリセルアレイと、
前記複数のメモリセルに共通に接続され、被測定アナログ電圧を印加するための1本のワードラインと、
前記複数のメモリセルに接続され、前記ワードラインに印加されるアナログ電圧に応じて前記複数のメモリセルの出力信号を出力するための複数のビットラインとを有し、
前記複数のビットラインに出力される出力信号は、前記ワードラインに印加される被測定アナログ電圧をデジタル信号に変換した信号に対応する信号であるアナログ/デジタル変換装置。
(付記2)
さらに、前記複数のビットラインの出力信号とリファレンス信号とを比較し、前記複数のビットラインの出力信号をそれぞれ2値の信号に変換するセンスアンプを有する付記1記載のアナログ/デジタル変換装置。
(付記3)
前記複数のメモリセルは、前記ワードラインに異なる電圧を印加し、各メモリセルのビットラインの出力信号をベリファイすることにより、異なる閾値電圧を持たせる付記1又は2記載のアナログ/デジタル変換装置。
(付記4)
さらに、前記リファレンス信号を生成するための異なる閾値電圧を有する複数のリファレンスメモリセルを有する付記2記載のアナログ/デジタル変換装置。
(付記5)
前記複数のメモリセルは、前記ワードラインに外部電圧を印加することにより、異なる閾値電圧を持たせる付記3記載のアナログ/デジタル変換装置。
(付記6)
前記複数のリファレンスメモリセルは、前記リファレンスセルのワードラインに外部電圧を印加することにより、異なる閾値電圧を持たせる付記4記載のアナログ/デジタル変換装置。
(付記7)
さらに、前記ワードラインとは異なる他のワードラインと、
前記他のワードラインに共通に接続され、前記複数のビットラインに接続される閾値電圧が異なる複数の他の不揮発性のメモリセルを有する付記1〜6のいずれか1項に記載のアナログ/デジタル変換装置。
(付記8)
さらに、前記ワードラインに被測定アナログ電圧を印加したときの前記複数のビットラインの出力信号及び前記他のワードラインに前記被測定アナログ電圧を印加したときの前記複数のビットラインの出力信号を別に入力し、それを基に前記被測定アナログ電圧に対応するデジタル信号を生成する処理部を有することを特徴とする付記7記載のアナログ/デジタル変換装置。
(付記9)
さらに、データの書き込み及び読み出しが可能な第2のメモリセルアレイを有し、
前記第1のメモリセルアレイは第1のウエルに設けられ、前記第2のメモリセルアレイは前記第1のウエルとは異なる第2のウエルに設けられる付記1〜8のいずれか1項に記載のアナログ/デジタル変換装置。
(付記10)
前記第1のメモリセルアレイに接続されるワードライン及び前記第2のメモリセルアレイに接続されるワードラインには同時にメモリセルを選択するための同一のアナログ電圧が印加される付記9記載のアナログ/デジタル変換装置。
102 Yデコーダ
103 センスアンプ
104 電圧生成回路
105 リファレンスメモリセルアレイ
106 メモリセルアレイ
107 p型ウエル
108 処理部
Claims (5)
- 閾値電圧が異なる複数の不揮発性のメモリセルを含む第1のメモリセルアレイと、
前記複数のメモリセルに共通に接続され、被測定アナログ電圧を印加するための1本のワードラインと、
前記複数のメモリセルに接続され、前記ワードラインに印加されるアナログ電圧に応じて前記複数のメモリセルの出力信号を出力するための複数のビットラインとを有し、
前記複数のビットラインに出力される出力信号は、前記ワードラインに印加される被測定アナログ電圧をデジタル信号に変換した信号に対応する信号であるアナログ/デジタル変換装置。 - さらに、前記複数のビットラインの出力信号とリファレンス信号とを比較し、前記複数のビットラインの出力信号をそれぞれ2値の信号に変換するセンスアンプを有する請求項1記載のアナログ/デジタル変換装置。
- さらに、前記ワードラインとは異なる他のワードラインと、
前記他のワードラインに共通に接続され、前記複数のビットラインに接続される閾値電圧が異なる複数の他の不揮発性のメモリセルを有する請求項1又は2記載のアナログ/デジタル変換装置。 - さらに、前記ワードラインに被測定アナログ電圧を印加したときの前記複数のビットラインの出力信号及び前記他のワードラインに前記被測定アナログ電圧を印加したときの前記複数のビットラインの出力信号を別に入力し、それを基に前記被測定アナログ電圧に対応するデジタル信号を生成する処理部を有することを特徴とする請求項3記載のアナログ/デジタル変換装置。
- さらに、データの書き込み及び読み出しが可能な第2のメモリセルアレイを有し、
前記第1のメモリセルアレイは第1のウエルに設けられ、前記第2のメモリセルアレイは前記第1のウエルとは異なる第2のウエルに設けられる請求項1〜4のいずれか1項に記載のアナログ/デジタル変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005212803A JP4777710B2 (ja) | 2005-07-22 | 2005-07-22 | アナログ/デジタル変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005212803A JP4777710B2 (ja) | 2005-07-22 | 2005-07-22 | アナログ/デジタル変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007035094A true JP2007035094A (ja) | 2007-02-08 |
JP4777710B2 JP4777710B2 (ja) | 2011-09-21 |
Family
ID=37794185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005212803A Expired - Fee Related JP4777710B2 (ja) | 2005-07-22 | 2005-07-22 | アナログ/デジタル変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4777710B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012150870A (ja) * | 2011-01-20 | 2012-08-09 | Fujitsu Semiconductor Ltd | 半導体メモリおよび半導体メモリの製造方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5830225A (ja) * | 1981-08-17 | 1983-02-22 | Matsushita Electric Ind Co Ltd | アナログ・デイジタル変換装置 |
JPS61117796A (ja) * | 1984-11-13 | 1986-06-05 | Nippon Telegr & Teleph Corp <Ntt> | 半導体記憶装置 |
JPH06334524A (ja) * | 1993-05-25 | 1994-12-02 | Kawasaki Steel Corp | A/dコンバータ |
JPH087591A (ja) * | 1994-06-24 | 1996-01-12 | Sanyo Electric Co Ltd | 情報記憶装置 |
JP2002319863A (ja) * | 2001-04-20 | 2002-10-31 | Canon Inc | Ad変換器 |
JP2003018008A (ja) * | 2001-07-04 | 2003-01-17 | Sharp Corp | 電圧比較回路及びそれを備えたad変換装置、並びに、トランジスタの閾値電圧変更方法、トランジスタの閾値制御回路 |
JP2003059299A (ja) * | 2001-08-21 | 2003-02-28 | Nec Microsystems Ltd | 半導体記憶装置とそのテスト方法 |
JP2003143013A (ja) * | 2001-10-31 | 2003-05-16 | Sony Corp | 強誘電体型不揮発性半導体メモリから構成されたデジタル−アナログ変換器、及び、デジタルデータをアナログデータに変換する方法 |
JP2006270726A (ja) * | 2005-03-25 | 2006-10-05 | Toshiba Corp | アナログ/ディジタル変換回路 |
JP2008042356A (ja) * | 2006-08-03 | 2008-02-21 | Matsushita Electric Ind Co Ltd | Ad変換器およびda変換器 |
WO2008120827A1 (ja) * | 2007-04-02 | 2008-10-09 | Nsc Co., Ltd. | アナログ-デジタル変換器 |
JP2009512358A (ja) * | 2005-10-14 | 2009-03-19 | フリースケール セミコンダクター インコーポレイテッド | マルチゲートデバイスをもつシグナルコンバータ |
-
2005
- 2005-07-22 JP JP2005212803A patent/JP4777710B2/ja not_active Expired - Fee Related
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5830225A (ja) * | 1981-08-17 | 1983-02-22 | Matsushita Electric Ind Co Ltd | アナログ・デイジタル変換装置 |
JPS61117796A (ja) * | 1984-11-13 | 1986-06-05 | Nippon Telegr & Teleph Corp <Ntt> | 半導体記憶装置 |
JPH06334524A (ja) * | 1993-05-25 | 1994-12-02 | Kawasaki Steel Corp | A/dコンバータ |
JPH087591A (ja) * | 1994-06-24 | 1996-01-12 | Sanyo Electric Co Ltd | 情報記憶装置 |
JP2002319863A (ja) * | 2001-04-20 | 2002-10-31 | Canon Inc | Ad変換器 |
JP2003018008A (ja) * | 2001-07-04 | 2003-01-17 | Sharp Corp | 電圧比較回路及びそれを備えたad変換装置、並びに、トランジスタの閾値電圧変更方法、トランジスタの閾値制御回路 |
JP2003059299A (ja) * | 2001-08-21 | 2003-02-28 | Nec Microsystems Ltd | 半導体記憶装置とそのテスト方法 |
JP2003143013A (ja) * | 2001-10-31 | 2003-05-16 | Sony Corp | 強誘電体型不揮発性半導体メモリから構成されたデジタル−アナログ変換器、及び、デジタルデータをアナログデータに変換する方法 |
JP2006270726A (ja) * | 2005-03-25 | 2006-10-05 | Toshiba Corp | アナログ/ディジタル変換回路 |
JP2009512358A (ja) * | 2005-10-14 | 2009-03-19 | フリースケール セミコンダクター インコーポレイテッド | マルチゲートデバイスをもつシグナルコンバータ |
JP2008042356A (ja) * | 2006-08-03 | 2008-02-21 | Matsushita Electric Ind Co Ltd | Ad変換器およびda変換器 |
WO2008120827A1 (ja) * | 2007-04-02 | 2008-10-09 | Nsc Co., Ltd. | アナログ-デジタル変換器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012150870A (ja) * | 2011-01-20 | 2012-08-09 | Fujitsu Semiconductor Ltd | 半導体メモリおよび半導体メモリの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4777710B2 (ja) | 2011-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100874920B1 (ko) | 셀 사이의 커플링에 의한 영향을 감소시킨 플래시 메모리장치 및 그 구동방법 | |
JP5106817B2 (ja) | 信頼性を向上させることができるフラッシュメモリ装置 | |
KR101434399B1 (ko) | 공통 소스 라인의 노이즈를 줄이는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템 | |
WO2016089474A1 (en) | Partial block erase for data refreshing | |
US20110305081A1 (en) | Method of programming nonvolatile memory device | |
JP5196965B2 (ja) | 不揮発性半導体記憶装置 | |
WO2003063168A2 (en) | Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge | |
JP2009151912A (ja) | フラッシュメモリ装置及び動作方法 | |
TWI569274B (zh) | 堆疊式記憶體陣列裝置之感測操作 | |
JP2005063640A (ja) | ビットラインのプリチャージレベルを一定に維持する不揮発性半導体メモリ装置 | |
US20110280070A1 (en) | Nonvolatile memory device, system comprising nonvolatile memory device, and read operation of nonvolatile memory device | |
JP2008269775A (ja) | プログラムディスターブを減少させることができるフラッシュメモリ装置及びそのプログラム方法 | |
TWI765582B (zh) | 半導體記憶裝置及讀取方法 | |
JP2006155871A (ja) | 不揮発性メモリ装置 | |
JP2007087512A (ja) | 不揮発性半導体記憶装置、及び、不揮発性半導体記憶装置の動作方法 | |
JP3708912B2 (ja) | 半導体集積回路装置 | |
US7796441B2 (en) | Method of reading configuration data in flash memory device | |
JP4209219B2 (ja) | 不揮発性半導体記憶装置および記憶装置並びに不良記憶素子検出修復方法 | |
KR101435889B1 (ko) | 공통 소스 라인 전압을 제어하는 플래시 메모리 장치,그것의 프로그램 검증 방법, 그리고 그것을 포함하는메모리 시스템 | |
JP2692635B2 (ja) | 不揮発性半導体記憶装置及びそのデータ消去方法 | |
JP4960078B2 (ja) | 不揮発性半導体記憶装置 | |
JP2006294135A (ja) | 半導体記憶装置 | |
JP2001093287A (ja) | 不揮発性半導体記憶装置 | |
JP2009295221A (ja) | 半導体記憶装置 | |
JP4777710B2 (ja) | アナログ/デジタル変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080514 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110630 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |