JP2003018008A - 電圧比較回路及びそれを備えたａｄ変換装置、並びに、トランジスタの閾値電圧変更方法、トランジスタの閾値制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 極めて簡単化できる電圧比較回路を提供し
て、コンパクトで高速のＡＤ変換装置を提供する。 【解決手段】 上記ＡＤ変換装置の電圧比較回路１１
は、同一のアナログ入力電圧Ｖｉｎを受けると共に、異
なる閾値を有する１５個のＣＭＯＳインバータＩＶ１〜
ＩＶ１５を備えている。１５個のＣＭＯＳインバータＩ
Ｖ１〜ＩＶ１５は、閾値電圧の異なるトラジスタから構
成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧比較回路及び
それを備えたＡＤ（アナログ デジタル）変換装置、並
びに、トランジスタの閾値電圧変更方法、トランジスタ
の閾値制御回路に関する。

【０００２】

【従来の技術および発明が解決しようとする課題】従来
より、並列型のＡＤ変換装置としては、量子化のレベル
数だけ電圧比較回路を用意し、一時点で並列に比較操作
を行なうことにより、極めて高速のＡＤ変換を可能にし
たものがある。しかしながら、上記従来の並列型のＡＤ
変換装置では、桁数が増すと、電圧比較回路の数が著し
く増加し、全体の回路が大規模になるという欠点があ
る。

【０００３】このような欠点を有する並列型のＡＤ変換
装置としては、例えば、特開平７−１５３３４号公報に
開示されている。特開平７−１５３３４号公報の並列型
のＡＤ変換装置は、図４に示すように、基準電圧発生回
路３０と電圧比較回路３１を備え、基準電圧回路３０を
構成する各抵抗Ｒ１〜Ｒ１６の抵抗値が異っているが、
抵抗分圧や大規模な電圧比較回路３１を用いることに変
わりない。なお、３２は論理回路であり、３３はエンコ
ーダである。

【０００４】そこで、本発明の課題は、極めて簡単化で
きる電圧比較回路を提供して、コンパクトで高速のＡＤ
変換装置を提供する。更に、低消費電力性にも優れるＡ
Ｄ変換装置を提供する。

【０００５】

【課題を解決するための手段】上記課題を解決するた
め、本発明の電圧比較回路は、同一の入力を受けると共
に、異なる閾値を有する複数の比較部を備え、上記複数
の比較部は、閾値の異なるトラジスタから構成されてい
ることを特徴としている。

【０００６】上記構成の電圧比較回路によれば、上記複
数の比較部が異なる閾値を有するので、例えば基準電圧
発生回路を省くことができて、極めて簡単な構成にする
ことができる。

【０００７】一実施形態の電圧比較回路によれば、上記
比較部はインバータである。

【０００８】一実施形態の電圧比較回路によれば、上記
比較部はＣＭＯＳ（complementarymetal oxide semicon
ductor）回路である。

【０００９】上記実施形態の電圧比較回路によれば、上
記比較部がＣＭＯＳ回路であるから、消費電力を低減で
きる。

【００１０】一実施形態の電圧比較回路は、上記トラン
ジスタは電界効果型のトランジスタであって、互いに閾
値の異なる上記電界効果型のトランジスタのゲート絶縁
膜の厚さは異なる。

【００１１】一実施形態の電圧比較回路は、少なくとも
１つの上記トランジスタの閾値は可変であって、上記ト
ランジスタの閾値を制御する閾値制御回路を備えてい
る。

【００１２】上記実施形態の電圧比較回路によれば、上
記トランジスタの閾値は可変であるから、その閾値を閾
値制御回路で制御することにより、大きな入力に対して
も柔軟に対応することができる。

【００１３】一実施形態の電圧比較回路によれば、上記
トランジスタは不揮発性メモリトランジスタである。

【００１４】上記実施形態の電圧比較回路によれば、上
記トランジスタが不揮発性メモリトランジスタであるか
ら、一旦閾値を変化させれば保持電力が不要であり、低
消費電力化を実現することができる。

【００１５】一実施形態の電圧比較回路によれば、上記
不揮発性メモリトランジスタはＭＮＯＳ（Metal Nitrid
e Oxide Semiconductor）型トランジスタ、浮遊ゲート
型トランジスタ、ＭＩＯＳ（Metal Insulator Oxide Se
miconductor)型トランジスタ、またはＭＯＩＯＳ（Meta
l Oxide Insulator Oxide Semiconductor)型トランジス
タである。

【００１６】一実施形態の電圧比較回路は、抵抗分圧型
基準電圧発生回路を備え、上記抵抗分圧型基準電圧発生
回路からの複数の各出力を上記複数の比較部に基準値と
して入力する。

【００１７】上記実施形態の電圧比較回路によれば、上
記抵抗分圧型基準電圧発生回路からの複数の各出力を複
数の比較部に基準値として入力するから、トランジスタ
の閾値を正確に設定または修正することができる。

【００１８】一実施形態の電圧比較回路は、少なくとも
１つの上記比較部は、閾値が可変なトランジスタから構
成されており、少なくとも１つの上記比較部は、閾値が
非可変なトランジスタから構成されている。

【００１９】また、本発明のＡＤ変換装置は、上記電圧
比較回路を備えたことを特徴としている。

【００２０】上記構成のＡＤ変換装置によれば、上記電
圧比較回路を備えることにより、従来必要であった例え
ば基準電圧発生回路を省くことができて、コンパクト化
および高速化を実現できる。

【００２１】一実施形態のＡＤ変換装置は、上記電圧比
較回路の出力が供給される論理回路と、上記論理回路の
出力をコード化するエンコーダとを備えている。

【００２２】一実施形態のＡＤ変換装置は、継続比較
型、並列型および直並列型のうちのいずれか１つであ
る。

【００２３】上記実施形態のＡＤ変換装置によれば、継
続比較型のＡＤ変換装置の場合は、小型化と低消費電力
性に優れる。

【００２４】また、並列型のＡＤ変換装置の場合は、従
来の並列型のＡＤ装置に比べ、小型化、低消費電力性に
優れる。

【００２５】また、直並列型のＡＤ変換装置の場合は、
高速性、精度に優れる上に、極めて広範囲の入力に対応
可能である。

【００２６】また、本発明のトランジスタの閾値変更方
法は、上記閾値が可変なトランジスタの閾値を変更する
トランジスタの閾値変更方法であって、複数の上記トラ
ンジスタに入力される入力電圧を検出する第１ステップ
と、上記入力電圧と複数の上記トランジスタの閾値とを
比較し、上記入力電圧に対して最も差が大きい閾値を有
する上記トランジスタを特定する第２ステップと、上記
入力電圧に対して最も差が大きい閾値が、複数の上記ト
ランジスタの閾値のうち最も高い閾値であるか、また
は、複数の上記トランジスタの閾値のうち最も低い閾値
であるかを判定する第３ステップと、上記第３ステップ
で最も高い閾値であると判定された場合には、上記入力
電圧に対して最も差が大きい閾値を有する上記トランジ
スタの閾値を、上記最も低い閾値よりも低く設定し、上
記第３ステップで最も低い閾値であると判定された場合
には、上記入力電圧に対して最も差が大きい閾値を有す
る上記トランジスタの閾値を、上記最も高い閾値よりも
高く設定することを特徴としている。

【００２７】上記構成のトランジスタの閾値変更方法に
よれば、上記第３ステップで最も高い閾値であると判定
された場合には、入力電圧に対して最も差が大きい閾値
を有するトランジスタの閾値を、最も低い閾値よりも低
く設定する。また、上記第３ステップで最も低い閾値で
あると判定された場合には、入力電圧に対して最も差が
大きい閾値を有するトランジスタの閾値を、上記最も高
い閾値よりも高く設定する。このように、上記入力電圧
に対して最も差が大きい閾値を有するトランジスタの閾
値を適宜設定することにより、トランジスタに入力され
る入力電圧を、トランジスタの最大閾値とトランジスタ
の最小閾値との間の真中付近にすることが可能となる。
したがって、上記入力電圧が急激に変化しても、閾値の
変更が間に合わなくなるのを防げる。

【００２８】また、本発明のトランジスタの閾値制御回
路は、閾値が可変な複数のトランジスタの閾値を制御す
るトランジスタの閾値制御回路であって、上記複数の上
記トランジスタに入力される入力電圧を検出する第１手
段と、上記入力電圧と上記複数の上記トランジスタの閾
値とを比較し、上記入力電圧に対して最も差が大きい閾
値を有する上記トランジスタを特定する第2手段と、上
記入力電圧に対して最も差が大きい閾値が、上記複数の
上記トランジスタの閾値のうち最も高い閾値であるか、
または、上記複数の上記トランジスタの閾値のうち最も
低い閾値であるかを判定する第３手段と、上記第３手段
で最も高い閾値であると判定された場合には、上記入力
電圧に対して最も差が大きい閾値を上記複数の上記トラ
ンジスタの閾値のうち最も低い閾値になるように変更
し、上記第３手段で最も低い閾値であると判定された場
合には、上記入力電圧に対して最も差が大きい閾値を上
記複数の上記トランジスタの閾値のうち最も高い閾値に
なるように変更する第４手段とを備えたことを特徴とし
ている。

【００２９】上記構成のトランジスタの閾値制御回路に
よれば、上記第３手段で最も高い閾値であると判定され
た場合には、入力電圧に対して最も差が大きい閾値を有
するトランジスタの閾値を、最も低い閾値よりも低く設
定する。また、上記第３手段で最も低い閾値であると判
定された場合には、入力電圧に対して最も差が大きい閾
値を有するトランジスタの閾値を、上記最も高い閾値よ
りも高く設定する。このように、上記入力電圧に対して
最も差が大きい閾値を有するトランジスタの閾値を適宜
設定することにより、トランジスタに入力される入力電
圧を、トランジスタの最大閾値とトランジスタの最小閾
値との間の真中付近にすることが可能となる。したがっ
て、上記入力電圧が急激に変化しても、閾値の変更が間
に合わなくなるのを防げる。

【００３０】

【発明の実施の形態】以下、本発明の電圧比較回路及び
それを備えたＡＤ変換装置を図示の実施の形態により詳
細に説明する。

【００３１】（第１の実施の形態）図１は本発明の第１
の実施の形態のＡＤ変換装置の回路図である。

【００３２】上記ＡＤ変換装置は、図１に示すように、
例えば４ビットの並列型のＡＤ変換装置であって、電圧
比較回路１１と、この電圧比較回路１１の出力を受ける
論理回路１２と、この論理回路１２の論理出力をコード
化するエンコーダ１３とを備えている。上記電圧比較回
路１１は、同一の入力を受けると共に、異なる閾値を有
する複数の比較部の一例であるＣＭＯＳインバータＩＶ
１〜ＩＶ１５を備えている。具体的には、上記電圧比較
回路１１は、１５個のＣＭＯＳインバータＩＶ１〜ＩＶ
１５で構成されおり、このＣＭＯＳインバータＩＶ１〜
ＩＶ１５の入力端に印加されるアナログ入力電圧Ｖｉｎ
と、ＣＭＯＳインバータＩＶ１〜ＩＶ１５の閾値電圧と
を一括して比較する。このＣＭＯＳインバータＩＶ１〜
ＩＶ１５の閾値電圧は、各ＣＭＯＳインバータＩＶ１〜
ＩＶ１５におけるゲート絶縁膜の厚さ、基板濃度、基板
バイアスなどにより、所望の変換特性にあわせてそれぞ
れ異なるように設定されている。ここでは、上記ＣＭＯ
ＳインバータＩＶ１〜ＩＶ１５が有するトランジスタの
ゲート酸化膜の厚さが、それぞれ異なるように製膜され
ている。これにより、上記ＣＭＯＳインバータＩＶ１〜
ＩＶ１５は、所望の変換特性に対応した各々異なる閾値
電圧すなわち基準電圧を得ている。

【００３３】例えば、上記ＣＭＯＳインバータＩＶ１の
閾値電圧を最も低くし、順次ＣＭＯＳインバータＩＶ２
〜ＩＶ１５の閾値電圧を高く設定して、ＣＭＯＳインバ
ータＩＶ１５の閾値電圧を最も高く設定した場合、ＣＭ
ＯＳインバータＩＶ１におけるトランジスタのゲート酸
化膜が最も薄くなるように成膜し、ＣＭＯＳインバータ
ＩＶ２〜ＩＶ１５のゲート酸化膜が徐々に厚くなるよう
に順次成膜する。

【００３４】上記構成のＡＤ変換装置は以下のようにし
てＡＤ変換を行う。

【００３５】上記アナログ入力電圧Ｖｉｎが電圧比較回
路１１に入力されると、電圧比較回路１１において、Ｃ
ＭＯＳインバータＩＶ１〜ＩＶ１５の閾値電圧とアナロ
グ入力電圧Ｖｉｎとが比較される。このとき、あるＣＭ
ＯＳインバータより上位（ＣＭＯＳインバータＩＶ１
５）側のＣＭＯＳインバータの出力は全て論理“１”、
そのあるＣＭＯＳインバータより下位（ＣＭＯＳインバ
ータＩＶ１）側のＣＭＯＳインバータの出力は全て論理
“０”という状態になる。

【００３６】そして、上記ＣＭＯＳインバータＩＶ１〜
ＩＶ１５の各出力は論理回路１２に供給される。この論
理回路１２は、隣り合う２つのＣＭＯＳインバータの出
力を２入力とし、下位側の出力が論理“０”でかつ上位
側の出力が論理“１”の時に論理“１”の出力を発生す
る１４個のゲートＡ１〜Ａ１４と最上位の出力のみを入
力とするゲートＡ１５とから構成されている(ゲートＡ
１５のみ反転出力する)。

【００３７】そして、上記論理回路１２におけるゲート
Ａ１〜Ａ１５の各論理出力は、エンコーダ１３に供給さ
れる。エンコーダ１３は論理回路１２からの論理“１”
の出力をコード化、４ビットのディジタル信号Ｄ０〜Ｄ
３として出力する。

【００３８】このように、上記電圧比較回路１１を構成
するＣＭＯＳインバータＩＶ１〜ＩＶ１５の閾値電圧を
各々異ならしめ、これら閾値電圧を所望の変換特性に合
わせて設定することにより、従来のような複雑な図３の
電圧比較回路３１、および、その電圧比較回路に供給さ
れる基準電圧を発生する基準電圧発生回路を用いなくて
もよい。その結果、極めて簡単な構成にて消費電力性に
優れる高速のＡＤ変換装置を得ることができた。

【００３９】上記第１の実施の形態では、電圧比較回路
１１にＣＭＯＳ回路を用いていたが、ＮＭＯＳ（n chan
nel Metal Nitride Oxide Semiconductor）回路などを
用いてもよいが、ＮＭＯＳ回路を用いるよりもＣＭＯＳ
回路を用いる方が、低消費電力性に優れ更に閾値劣化の
問題を回避できる観点上好ましい。

【００４０】（第２の実施の形態）図２は、本発明の第
２の実施の形態のＡＤ変換装置の回路図である。図２に
おいて、図１に示した構成部と同一構成部は、図１にお
ける構成部と同一の参照番号を付して説明を省略する。

【００４１】上記ＡＤ変換装置では、図２に示すよう
に、閾値電圧可変なトランジスタを有するＣＭＯＳイン
バータＩＶ２１〜ＩＶ３５で電圧比較回路２１を構成し
ている。具体的には、閾値電圧可変なトランジスタとし
て、ＭＮＯＳ型メモリートランジスタを用いている。Ｍ
ＮＯＳ型メモリートランジスタでは、書き込み電圧を異
ならしめて、電荷蓄積量を変化させ、閾値電圧を変えれ
る。また、上記ＡＤ変換装置は、ＭＮＯＳ型メモリート
ランジスタの閾値電圧を制御する閾値制御回路２０を有
している。

【００４２】上記構成のＡＤ変換装置によれば、閾値電
圧可変なトランジスタ、つまりＭＮＯＳ型メモリートラ
ンジスタでＣＭＯＳインバータＩＶ２１〜ＩＶ３５を構
成することにより、変換特性を任意に変えることができ
る。例えば、上記ＣＭＯＳインバータＩＶ２１〜ＩＶ３
５を構成するＭＮＯＳ型メモリートランジスタの閾値電
圧を順次均等に高く設定していく場合、閾値電圧を高く
していくステップを小さくすることによって、デジタル
変換するステップを小さくできる。また、この場合、Ｃ
ＭＯＳインバータＩＶ２１におけるＭＮＯＳ型メモリー
トランジスタの閾値と、ＣＭＯＳインバータＩＶ３５に
おけるＭＮＯＳ型メモリートランジスタの閾値との差を
大きくすることによって、変換可能な電圧レンジを大き
くすることが可能である。

【００４３】また、上記ＭＮＯＳ型メモリートランジス
タの閾値が可変であるから、ＣＭＯＳインバータＩＶ２
１〜ＩＶ３５の閾値電圧を各々異ならしめ、これら閾値
電圧を所望の変換特性に合わせて設定することにより、
従来のような複雑な図３の電圧比較回路３１、および、
その電圧比較回路３１に供給される基準電圧を発生する
基準電圧発生回路を用いなくてもよい。その結果、極め
て簡単な構成にて消費電力性に優れる高速のＡＤ変換装
置を得ることができた。

【００４４】また、上記ＭＮＯＳ型メモリートランジス
タは不揮発性を有するので、一旦閾値を変化させれば保
持電力が不要である。したがって、低消費電力化を実現
することができる。

【００４５】上記閾値電圧可変なトランジスタとして
は、基板バイアス印加可能なトランジスタや、フローテ
ィングゲート型のメモリートランジスタを用いることが
できる。閾値を変化させるには、基板バイアス印加可能
なトランジスタの基板バイアスの値を変化させる方法
や、メモリートランジスタの電荷蓄積量を変化させる方
法などを用いることが可能である。また、言うまでもな
いが、閾値の変化を利用するメモリであれば、フラッシ
ュメモリーや、強誘電メモリなどの他のメモリーを用い
ることが可能である。

【００４６】上記ＣＭＯＳインバータＩＶ２１〜ＩＶ３
５に不揮発性メモリートランジスタを用いた場合、一旦
閾値を変化させれば保持電力が不要になるから、低消費
電力化を実現することができる。ここで、不揮発性メモ
リトラジスタとは、閾値の情報を変更でき、その情報を
保持できるものである。例えば、ＭＮＯＳ型トランジス
タ、浮遊ゲート型トランジスタ、ＭＩＯＳ型トランジス
タ、またはＭＯＩＯＳ型トランジスタなどが、不揮発性
メモリトランジスタである。

【００４７】上記ＣＭＯＳインバータＩＶ２１〜ＩＶ３
５は、不揮発性メモリトランジスタで構成してもよい。

【００４８】（第３の実施の形態）本発明の第３の実施
の形態のＡＤ変換装置は、第１の実施の形態において電
圧比較回路１１を構成するＣＭＯＳインバータＩＶ１〜
ＩＶ１５の一部を、閾値電圧可変なトランジスタで構成
したものである。例えば、ＣＭＯＳインバータＩＶ１１
〜ＩＶ１５を構成するトランジスタを、第２の実施の形
態に記載の閾値電圧可変なトランジスタに置き換える。
これにより、通常用いる低電圧側を正確に変換できると
共に、大きなアナログ入力電圧Ｖｉｎに対しても、閾値
電圧可変なトランジスタの閾値をアナログ入力電圧Ｖｉ
ｎに応じて高く設定変更して柔軟に対応できる。すなわ
ち、アナログ入力電圧Ｖｉｎの低電圧側を正確に変換で
きて、しかも大きなアナログ入力電圧Ｖｉｎにも柔軟に
対応できるＡＤ変換装置を提供することができる。

【００４９】（第４の実施の形態）本発明の第４の実施
の形態のＡＤ変換装置は、上記第２の実施の形態におい
て閾値電圧可変な複数のトランジスタのうち一つ以上の
トランジスタの閾値電圧を固定したものである。例え
ば、ＣＭＯＳインバータＩＶ１〜ＩＶ１５のトランジス
タのうち、ＣＭＯＳインバータＩＶ１のトランジスタの
みを通常の閾値電圧固定のトランジスタにし、ＣＭＯＳ
インバータＩＶ２〜ＩＶ１５のトランジスタを閾値電圧
可変なトランジスタにする。そして、ＣＭＯＳインバー
タＩＶ１に用いられた通常の閾値固定されたトランジス
タの閾値と、ＣＭＯＳインバータＩＶ２〜ＩＶ１５に用
いられた閾値電圧可変なトランジスタの閾値とを比較す
る回路を設ける。これにより、適時、閾値電圧可変なト
ランジスタの閾値を修正することが可能となるから、信
頼性をより向上させることができる。

【００５０】上記第４の実施の形態のＡＤ変換装置は、
第２の実施の形態においてＣＭＯＳインバータＩＶ２１
〜ＩＶ３５の少なくとも一つ以上に閾値変化不能なトラ
ンジスタを付加してたものでもよい。

【００５１】（第５の実施の形態）本発明の第５の実施
の形態のＡＤ変換装置は、上記第２の実施の形態におい
て電圧比較回路１１に抵抗分圧型基準電圧発生回路を設
けたものである。上記電圧制御回路１１において、閾値
電圧可変なトランジスタの閾値電圧を制御する際には、
抵抗分圧型基準電圧発生回路によって発生させた基準電
圧と、そのトランジスタの閾値電圧とを比較しながら、
トランジスタの閾値電圧を変化させて、予め設定した範
囲内でそれらの閾値電圧が同じになった時に閾値変化を
完了させる。これにより、閾値電圧可変なトランジスタ
の閾値電圧を正確に設定または修正することが可能とな
るから、信頼性をより向上させることができる。

【００５２】また、上記閾値電圧可変なトランジスタと
して不揮発性メモリトランジスタを用いた場合は、一旦
閾値電圧可変なトランジスタの閾値を設定すれば、従来
のように基準電圧を発生させる必要がなく、低消費電力
を低く抑えることができる。

【００５３】（第６の実施の形態）本発明の第６の実施
の形態のＡＤ変換装置は、閾値電圧可変なトランジスタ
が対応できない大きな電圧レンジのアナログ入力電圧Ｖ
ｉｎがあった場合、第５の実施の形態の抵抗分圧型基準
電圧発生回路を用いて基準電圧を発生させ、その基準電
圧とアナログ入力電圧Ｖｉｎとを比較することによっ
て、広範囲のアナログ入力電圧Ｖｉｎに対応できる汎用
性と低消費電力性を両立させることができる。

【００５４】すなわち、上記ＡＤ変換装置は、基準電圧
とアナログ入力電圧Ｖｉｎとを比較する比較器で構成さ
れた第１の定電圧比較回路Ａと、例えば第２の実施の形
態に用いた閾値電圧可変なトランジスタで構成された第
２の定電圧比較回路Ｂと、第１の定電圧比較回路Ａと第
２の定電圧比較回路Ｂとの切り替えを行なう制御回路と
を有している。

【００５５】上記構成のＡＤ変換装置によれば、アナロ
グ入力電圧Ｖｉｎが、第２の定電圧比較回路Ｂのトラン
ジスタの最小閾値電圧以上かつ最大閾値電圧以下の場
合、第２の比較回路Ｂを用いて低消費電力を実現する。
また、上記アナログ入力電圧Ｖｉｎが第２の定電圧比較
回路Ｂのトランジスタの最小閾値電圧未満または最大閾
値電圧をこえる場合、第２の定電圧比較回路Ｂから第１
の定電圧比較回路Ａに切り替えることにより、広範囲の
アナログ入力電圧Ｖｉｎにも対応できる。

【００５６】（第７の実施の形態）本発明の第７の実施
の形態のＡＤ変換装置は、第２の実施の形態において閾
値電圧可変なトランジスタの閾値電圧の間隔を狭くする
ことによって、精度よく変換可能とし、更に、アナログ
入力電圧Ｖｉｎに対し最も離れた閾値を、設定されてい
ない閾値電圧であって順次よりアナログ入力電圧Ｖｉｎ
に近い閾値電圧に設定し直しておくことによって、より
広範囲のアナログ入力電圧Ｖｉｎに対応するものであ
る。

【００５７】以下、図３のフローチャートを用いて、よ
り広範囲のアナログ入力電圧Ｖｉｎに対応する方法を説
明する。

【００５８】ます、図３に示すように、処理がスタート
すると、第１ステップＳ１で、ＣＭＯＳインバータＩＶ
２１〜ＩＶ３５の複数のトランジスタに入力されるアナ
ログ入力電圧Ｖｉｎを検出する。

【００５９】そして、第２ステップＳ２で、上記アナロ
グ入力電圧Ｖｉｎと複数のトランジスタの閾値電圧とを
比較し、アナログ入力電圧Ｖｉｎに対して最も差が大き
い閾値電圧を有するトランジスタを特定する。

【００６０】引き続いて、第３ステップＳ３で、上記ア
ナログ入力電圧Ｖｉｎに対して最も差が大きい閾値電圧
が、複数のトランジスタの閾値電圧のうち最も高い閾値
電圧であるか、または、複数のトランジスタの閾値電圧
のうち最も低い閾値電圧であるかを判定する。

【００６１】次の第４ステップＳ４では、第３ステップ
Ｓ３においてアナログ入力電圧Ｖｉｎに対して最も差が
大きい閾値電圧が最も高い閾値電圧であると判定された
場合、アナログ入力電圧Ｖｉｎに対して最も差が大きい
閾値電圧を有するトランジスタの閾値電圧を、最も低い
閾値電圧よりも低く設定する。また、上記第３ステップ
Ｓ３においてアナログ入力電圧Ｖｉｎに対して最も差が
大きい閾値電圧が最も低い閾値電圧であると判定された
場合には、アナログ入力電圧Ｖｉｎに対して最も差が大
きい閾値電圧を、最も高い閾値電圧よりも高く設定す
る。

【００６２】このように、ステップＳ１〜Ｓ４の処理を
行ってトランジスタの閾値電圧を変更することにより、
アナログ入力電圧Ｖｉｎが、常に変換可能な範囲、すな
わち上記閾値電圧可変なトランジスタのうち最大と最小
の閾値電圧の中心付近になるように、トランジスタの閾
値電圧を変化させていく。具体的に数値をあげて説明す
ると、現在のアナログ入力電圧Ｖｉｎが例えば１．７５
Ｖであって、その時の電圧比較回路のトランジスタの閾
値電圧を例えば１Ｖから２．４Ｖまで０．１Ｖ刻みに設
定しておき、例えばアナログ入力電圧Ｖｉｎが１．８Ｖ
になったら、閾値電圧が１Ｖのトランジスタの閾値を
２．５Ｖに変更する。このようにすることで、極めて広
範囲の入力電圧に対し、精度よく変換することが可能と
なる。

【００６３】また、上記電圧比較回路のトランジスタの
閾値は最大と最小の閾値の中心付近に入力電圧がなるよ
うに制御することで、急激な入力電圧の変化に対し、閾
値変更が間に合わず変換不可能になることを回避するこ
とができる。

【００６４】ここでは、第１ステップＳ１が第１手段、
第２ステップＳ２が第２手段、第３ステップＳ３が第３
手段、第４ステップＳ４が第４手段に相当している。

【００６５】このような本発明によるＡＤ変換装置を用
いることにより、ＡＤ変換を必要とするシステム、例え
ば携帯電話などの消費電力の低減及び小型が可能とな
り、携帯端末機器に代表されるシステム用いることは極
めて効用が高い。特に、携帯電話などの特定用途に用い
られるＡＤ変換装置においてはあらかじめ入力範囲が予
想できるため、予め閾値電圧を固定したトランジスタで
も対応できるため、極めて単純な構成となるため安価で
かつ信頼性の高いシステムを構成することが可能とな
る。

【００６６】本発明の電圧比較回路は、直並列型のＡＤ
変換装置、および、その他の比較回路を用いる全ての回
路に用いることができる。例えば、本発明の電圧比較回
路を継続比較型のＡＤ変換装置に用いれば、小型化と低
消費電力性に優れる。また、上記実施の形態にあるよう
に並列型のＡＤ変換装置に用いれば、従来の並列型のＡ
Ｄ装置に比べ、小型化、低消費電力性に優れ、更に閾値
電圧可変なトランジスタを用いれば、様々なアナログ入
力電圧Ｖｉｎに対して対応可能である。また、本発明の
電圧比較回路を直並列型のＡＤ変換装置に用いれば、高
速性、精度に優れる上に、極めて広範囲のアナログ入力
電圧Ｖｉｎに対応可能である。

【００６７】

【発明の効果】以上より明らかなように、本発明の電圧
比較回路によれば、同一の入力を受ける複数の比較部
は、閾値の異なるトラジスタから構成され、異なる閾値
を有するので、例えば基準電圧発生回路を省くことがで
きて、極めて簡単な構成にすることができる。

【００６８】一実施形態の電圧比較回路によれば、上記
比較部がＣＭＯＳ回路であるから、消費電力を低減でき
る。

【００６９】一実施形態の電圧比較回路によれば、上記
トランジスタの閾値は可変であるから、その閾値を閾値
制御回路で制御することにより、大きな入力に対しても
柔軟に対応することができる。

【００７０】一実施形態の電圧比較回路によれば、上記
トランジスタが不揮発性メモリトランジスタであるか
ら、一旦閾値を変化させれば保持電力が不要であり、低
消費電力化を実現することができる。

【００７１】一実施形態の電圧比較回路は、抵抗分圧型
基準電圧発生回路からの複数の各出力を複数の比較部に
基準値として入力するから、トランジスタの閾値を正確
に設定または修正することができる。

【００７２】また、本発明のＡＤ変換装置は、上記電圧
比較回路を備えているので、従来必要であった例えば基
準電圧発生回路を省くことができて、コンパクト化およ
び高速化を実現できる。

【００７３】一実施形態のＡＤ変換装置は継続比較型で
あるので、小型化と低消費電力性に優れる。

【００７４】一実施形態のＡＤ変換装置は並列型である
ので、従来の並列型のＡＤ装置に比べ、小型化、低消費
電力性に優れる。

【００７５】一実施形態のＡＤ変換装置は直並列型であ
るので、高速性、精度に優れる上に、極めて広範囲の入
力に対応可能である。

【００７６】また、本発明のトランジスタの閾値変更方
法は、閾値が可変な複数のトランジスタに入力される入
力電圧に対して最も差が大きい閾値を有するトランジス
タの閾値を第４ステップで適宜設定するから、入力電圧
が急激に変化しても、閾値の変更が間に合わなくなるの
を防げる。

【００７７】また、本発明のトランジスタの閾値制御回
路は、閾値が可変な複数のトランジスタに入力される入
力電圧に対して最も差が大きい閾値を有するトランジス
タの閾値を第４手段で適宜設定するから、入力電圧が急
激に変化しても、閾値の変更が間に合わなくなるのを防
げる。

【図面の簡単な説明】

【図１】 図１は本発明による第１の実施の形態のＡＤ
変換装置の回路図である。

【図２】 図２は本発明による第２の実施の形態のＡＤ
変換装置の回路図である。

【図３】 図３は本発明の一実施の形態のトランジスタ
の閾値電圧変更方法を説明するためのフローチャートで
ある。

【図４】 図４は従来のＡＤ変換装置の回路図である。

【符号の説明】

１１，２１ 電圧比較回路 １２ 論理回路 １３ エンコーダ ２０ 閾値制御回路 ＩＶ１〜ＩＶ３５ ＣＭＯＳインバータ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J022 AA06 BA05 BA06 CB01 CD03 CD04 CF01 CG01 5J039 DA12 DB17 KK10 KK31 MM03

Claims (14)

【特許請求の範囲】
1. 【請求項１】 同一の入力を受けると共に、異なる閾値
   を有する複数の比較部を備え、 上記複数の比較部は、閾値の異なるトラジスタから構成
   されていることを特徴とする電圧比較回路。
2. 【請求項２】請求項１に記載の電圧比較回路において、 上記比較部はインバータであることを特徴とする電圧比
   較回路。
3. 【請求項３】 請求項１または２に記載の電圧比較回路
   において、 上記比較部はＣＭＯＳ回路であることを特徴とする電圧
   比較回路。
4. 【請求項４】 請求項１乃至３のいずれか１つに記載の
   電圧比較回路において、 上記トランジスタは電界効果型のトランジスタであっ
   て、互いに閾値の異なる上記電界効果型のトランジスタ
   のゲート絶縁膜の厚さは異なることを特徴とする電圧比
   較回路。
5. 【請求項５】 請求項１乃至４のいずれか１つに記載の
   電圧比較回路において、 少なくとも１つの上記トランジスタの閾値は可変であっ
   て、上記トランジスタの閾値を制御する閾値制御回路を
   備えたことを特徴とする電圧比較回路。
6. 【請求項６】 請求項５に記載の電圧比較回路におい
   て、 上記トランジスタは不揮発性メモリトランジスタである
   ことを特徴とする電圧比較回路。
7. 【請求項７】 請求項６に記載の電圧比較回路におい
   て、 上記不揮発性メモリトランジスタは、ＭＮＯＳ型トラン
   ジスタ、浮遊ゲート型トランジスタ、ＭＩＯＳ型トラン
   ジスタ、またはＭＯＩＯＳ型トランジスタであることを
   特徴とする電圧比較回路。
8. 【請求項８】 請求項１乃至６のいずれか１つに記載の
   電圧比較回路において、 抵抗分圧型基準電圧発生回路を備え、上記抵抗分圧型基
   準電圧発生回路からの複数の各出力を上記複数の比較部
   に基準値として入力することを特徴とする電圧比較回
   路。
9. 【請求項９】 請求項１乃至４のいずれか１つに記載の
   電圧比較回路において、 少なくとも１つの上記比較部は、閾値が可変なトランジ
   スタから構成されており、少なくとも１つの上記比較部
   は、閾値が非可変なトランジスタから構成されているこ
   とを特徴とする電圧比較回路。
10. 【請求項１０】 請求項１乃至８のいずれか１つに記載
    の電圧比較回路を備えたことを特徴とするＡＤ変換装
    置。
11. 【請求項１１】 請求項１乃至４のいずれか１つに記載
    の電圧比較回路の出力が供給される論理回路と、 上記論理回路の出力をコード化するエンコーダとを備え
    たことを特徴とするＡＤ変換装置。
12. 【請求項１２】 請求項１０または１１に記載のＡＤ変
    換装置において、 継続比較型、並列型および直並列型のうちのいずれか１
    つであることを特徴とするＡＤ変換装置。
13. 【請求項１３】 請求項５乃至７のいずれか１つに記載
    の閾値が可変なトランジスタの閾値を変更するトランジ
    スタの閾値変更方法であって、 複数の上記トランジスタに入力される入力電圧を検出す
    る第１ステップと、 上記入力電圧と複数の上記トランジスタの閾値とを比較
    し、上記入力電圧に対して最も差が大きい閾値を有する
    上記トランジスタを特定する第２ステップと、 上記入力電圧に対して最も差が大きい閾値が、複数の上
    記トランジスタの閾値のうち最も高い閾値であるか、ま
    たは、複数の上記トランジスタの閾値のうち最も低い閾
    値であるかを判定する第３ステップと、 上記第３ステップで最も高い閾値であると判定された場
    合には、上記入力電圧に対して最も差が大きい閾値を有
    する上記トランジスタの閾値を、上記最も低い閾値より
    も低く設定し、上記第３ステップで最も低い閾値である
    と判定された場合には、上記入力電圧に対して最も差が
    大きい閾値を有する上記トランジスタの閾値を、上記最
    も高い閾値よりも高く設定することを特徴とするトラン
    ジスタの閾値変更方法。
14. 【請求項１４】 閾値が可変な複数のトランジスタの閾
    値を制御するトランジスタの閾値制御回路であって、 上記複数の上記トランジスタに入力される入力電圧を検
    出する第１手段と、 上記入力電圧と上記複数の上記トランジスタの閾値とを
    比較し、上記入力電圧に対して最も差が大きい閾値を有
    する上記トランジスタを特定する第2手段と、 上記入力電圧に対して最も差が大きい閾値が、上記複数
    の上記トランジスタの閾値のうち最も高い閾値である
    か、または、上記複数の上記トランジスタの閾値のうち
    最も低い閾値であるかを判定する第３手段と、 上記第３手段で最も高い閾値であると判定された場合に
    は、上記入力電圧に対して最も差が大きい閾値を上記複
    数の上記トランジスタの閾値のうち最も低い閾値になる
    ように変更し、上記第３手段で最も低い閾値であると判
    定された場合には、上記入力電圧に対して最も差が大き
    い閾値を上記複数の上記トランジスタの閾値のうち最も
    高い閾値になるように変更する第４手段とを備えたとを
    備えたことを特徴とするトランジスタの閾値制御回路。