CN116848785A - 一种数据总线取反判定方法、电路和设备 - Google Patents

Abstract

本申请实施例提供了一种数据总线取反判定的方法、电路和设备，所述方法包括：接收N个第一输入信号，N为正整数；根据所述N个第一输入信号得到N个第一电压信号，所述N个第一电压信号与所述N个第一输入信号一一对应；确定所述N个第一电压信号的平均电压值；根据所述平均电压值判定是否对N个第二输入信号进行取反，其中，所述N个第一输入信号与所述N个第二输入信号相同或所述N个第一输入信号是由所述N个第二输入信号得到的。本申请实施例的方法、电路和设备对N个电压信号的平均电压值进行判定，判定结果用于决定是否取反输出，避免了大量使用加法器电路和逻辑电路，从而大大减小电路的面积、延时和功耗。

Description

一种数据总线取反判定方法、电路和设备 技术领域

本申请实施例涉及电子技术领域，尤其涉及用于数据总线取反的方法、电路和电子设备。

背景技术

目前，数据总线取反(Data Bus Inversion，DBI)功能被广泛运用到动态随机存储器(Dynamic Random Access Memory，DRAM)领域。DBI功能是对输入的数据进行统计，然后判断输入的数据是否有超过一半为低电压，若超过一半的数据为低电压，则输出的DBI信号为高电压，将输入的数据进行取反输出；反之，则输出的DBI信号为低电压，将输入的数据直接输出。

为实现DBI功能，业内提出了一种DBI电路，在该电路中使用加法器逻辑或者计数器逻辑对输入的数据的进行统计，然后使用逻辑门电路对统计结果进行判断，得到DBI信号，然后根据DBI信号输出数据。

但是上述DBI电路的判定过程需要使用较多的加法器电路和逻辑门电路，导致整个电路的面积较大；又因为输入数字信号要经过加法器和逻辑门才能得到输出信号，信号通路较长，使得输入输出的延时也较大；此外，门电路在信号跳变时会导致电流增大，产生较大的功耗。

因此，如何优化DBI电路的结构，减小DBI电路的面积、延时和功耗成为亟待解决的问题。

发明内容

本申请实施例提供一种数据总线取反判定方法，能够降低数据总线取反电路的面积、成本和能耗。

第一方面，提供了一种数据总线取反判定的方法，所述方法包括：接收N个第一输入信号，N为正整数；根据所述N个第一输入信号得到N个第一电压信号，所述N个第一电压信号与所述N个第一输入信号一一对应；确定所述N个第一电压信号的平均电压值；根据所述平均电压值判定是否对N个第二输入信号进行取反，其中，所述N个第一输入信号与所述N个第二输入信号相同或所述N个第一输入信号是由所述N个第二输入信号得到的。

本申请提供的方案通过直接求解N个电压信号的平均电压值等效传统方法中求解N个电压信号的电压值总和，然后对N个电压信号的平均电压值进行判定，判定结果用于决定是否取反输出。现有技术中，求解电压值总和需要使用加法器，加法器的输入位数有限，若N的值较大，则需要使用大量的加法器电路，而加法器电路结构较为复杂，需要使用大量元件，电路面积、传输延时和功率消耗较大。本申请通过求解平均电压值，避免了大量 使用加法器电路和逻辑电路，从而大大减小电路的面积、延时和功耗。

在一种可能的实现方式中，所述N个第一输入信号是由所述N个第二输入信号得到的包括：所述N个第一输入信号是所述N个第二输入信号与数据总线取反电路上一次输出的N个信号的比较结果。

示例性地，将数据总线取反电路上一次输出的N个信号存储在寄存器中，然后与N个第二输入信号进行比较。若上一次的输出信号与第二输入信号相同，则第一输入信号为第一值；若上一次的输出信号与第二输入信号不同，则第一输入信号为第二值。根据比较结果得到N个第一输入信号。

在一种可能的实现方式中，确定所述N个第一电压信号的平均电压值包括：将所述N个第一电压信号分别输入至第一电路的N个输入端口，并将从所述第一电路的输出端口输出的电压信号的电压值确定为所述平均电压值，其中，所述第一电路包括N个支路，所述N个输入端口与所述N个支路一一对应，每个支路的一端与所对应的输入端口连接，每个支路的另一端与所述输出端口连接，每个支路包括电容组件，各支路的电容组件的电容值相同。

在一种可能的实现方式中，所述根据所述平均电压值判定是否进行取反，包括：若所述平均电压值大于预设的第一阈值，则所述判定为进行取反；若所述平均电压值小于或等于所述第一阈值，则所述判定为不进行取反。

本申请中，平均电压值和第一阈值处于同一电压域内，所以只需要进行一次比较判定，相比于现有技术需要对电压值总和进行多次比较判定才能得出结果，本申请的方案大大减小电路的面积、延时和功耗。

在一种可能的实现方式中，所述方法还包括：根据判定结果，生成控制信号；向取反处理电路发送所述控制信号，所述控制信号用于指示所述取反处理电路对信号进行取反处理。

第二方面，一种数据总线取反的电路，包括：转换电路，包括数模转换器，用于接收N个第一输入信号，然后将所述N个第一输入信号转换为N个第一电压信号，所述N个第一电压信号与所述N个第一输入信号一一对应；计算电路，包括电容器件，所述计算电路与所述转换电路连接，用于计算所述N个第一电压信号的平均电压值；判定电路，包括比较器件，所述判定电路与所述计算电路连接，用于根据所述平均电压值得到控制信号。

在一种可能的实现方式中，所述计算电路包括：第一电路，所述第一电路包括N个支路，每个支路的一端与所对应的输入端口连接，每个支路的另一端与输出端口连接，每个支路包括电容组件，各支路的所述电容组件的电容值相同，所述输入端口与所述转换电路电连接，所述输出端口与所述判定电路电连接。

在一种可能的实现方式中，所述判定电路包括：比较器，所述比较器内设定有第一阈值；所述比较器的输入为所述平均电压值，输出为所述控制信号；若所述平均电压值大于所述第一阈值，则所述控制信号为第一值；若所述平均电压值不大于所述第一阈值，则所述控制信号为第二值。

在一种可能的实现方式中，所述判定电路包括：取反处理电路，用于根据控制信号得到输出信号。

在一种可能的实现方式中，所述取反处理电路包括：输入转换电路，包括数模转换器， 用于接收所述控制信号和N个第二输入信号，将所述N个第二输入信号转换为N个第二电压信号，所述N个第二电压信号与所述N个第二输入信号一一对应；处理电路，包括晶体管组成的逻辑电路，用于根据所述控制信号对所述N个第二电压信号进行处理，得到N个第三电压信号，所述处理电路与所述输入转换电路连接；输出转换电路，包括模数转换器，接收所述N个第三电压信号，将所述N个第三电压信号转换为N个输出信号，输出所述N个输出信号，所述N个输出信号与所述N个第三电压信号一一对应，所述输出转换电路与所述处理电路连接，所述第二输入信号与输出信号相同或相反。

可选地，上述第二输入信号与第一输入信号相同。

可选地，上述第一输入信号是第二输入信号与第三输入信号的比较结果，所述第三输入信号是所述第二输入信号前一拍的输入信号。示例性地，若第二输入信号与第三输入信号相同，则第一输入信号对应的电压值为高电压；若第二输入信号与第三输入信号不同，则第一输入信号对应的电压值为低电压。

上述逻辑电路具有多种实现方式，只要实现要求的逻辑关系即可。上述逻辑电路可以根据实际需求选择不同的类型，例如异或门逻辑电路、与或门逻辑电路。

在一种可能的实现方式中，对所述第二输入信号进行处理包括：若所述控制信号为第一值，则将所述第二输入信号进行取反后输出；若所述控制信号为第二值，则将所述第二输入信号直接输出。

第三方面，提供了一种电子设备，该电子设备中设置有如第二方面或第二方面的任意一项中所述的用于数据总线取反的电路。

附图说明

图1是本申请一实施例的应用场景示意图。

图2是本申请一实施例的DBI判定电路的流程示意图。

图3是本申请一实施例的DBI执行电路的流程示意图。

图4是本申请一实施例的DBI判定电路的电路示意图。

图5是本申请一实施例的DBI电路的电路示意图。

图6是本申请一实施例的DBI电路的结构示意图。

图7是本申请一实施例的非门逻辑电路的结构示意图。

图8是本申请一实施例的与非门逻辑电路的结构示意图。

图9是本申请一实施例的与门逻辑电路的结构示意图。

图10是本申请一实施例的异或门逻辑电路的电路示意图。

具体实施方式

下面将结合附图，对本申请实施例中的技术方案进行描述。

本申请实施例提出了一种用于数据总线取反(Data Bus Inversion，DBI)判定的方法、电路以及电子设备。

图1是本申请一实施例的应用场景100的示意图，本申请可以应用在任何需要数据总线取反功能的电子产品中。如图1所示，电子设备100中包括信号接收端110、DBI电路120和信号发送端130。该DBI电路包括判定电路121和执行电路122，判定电路121和 执行电路122通过导线123相连。

信号接收端110用于接收外部信号，输出N个电压信号；信号发送端用于接收DBI电路发送的N个电压信号，发送处理后的外部信号，N为正整数。

需要说明的是，本申请中的N个电压信号的电压取值为第一电压值和第二电压值，第一电压值和第二电压值处于同一电压域内，第一电压值大于第二电压值。

应理解，信号接收端接收的外部信号和信号发送端发送的外部信号不限于电压信号，即信号接收端和信号发送端中包括信号处理单元，信号类型的转换是本领域的常规技术手段，不影响本申请的发明点，本申请对此不做赘述。

判定电路121通过输入电压端口VBUS2接收N个第一电压信号，然后通过导线123向执行电路122输出控制信号。

执行电路122通过导线123接收来自判定电路121的控制信号，通过输入电压端口VBUS1接收来自信号接收端110发送的N个第二电压信号，然后通过输出电压端口VBUS3向信号发送端130发送N个输出电压信号，输出电压信号是由第二电压信号经过执行电路122处理后得到的。

在一种实现方式中，该DBI电路100中判定电路121的输入第一电压信号就是信号接收端110发送的第二电压信号。判定电路121对第一电压信号中第二电压值的个数是否超过阈值进行判定得到控制信号，执行电路122根据控制信号输出N个输出电压信号。

具体地，若判定电路121判断接收的N个第一电压信号中第二电压值的个数超过阈值，则输出的控制信号为第一电压值，执行电路122将N个第二电压信号取反输出；若判定电路121判断接收的N个第一电压信号中第二电压值的个数不超过阈值，则输出的控制信号为第二电压值，执行电路122将N个第二电压信号直接输出。

具体地，执行电路122将N个第二电压信号取反输出指的是，若第二电压信号的电压值为第一电压值，则相应输出的电压值为第二电压值；若第二电压信号的电压值为第二电压值，则相应输出的电压值为第一电压值。

在另一种实现方式中，该DBI电路100中判定电路121的输入是信号接收端110发送的N个第二电压信号和N个第三电压信号的比较结果，第三电压信号是信号接收端110上一次发送的电压信号。比较结果是N个第二电压信号和上一次发送的N个第三电压信号逐个比较得到的N个电压信号。示例性地，若电压值相同，则比较结果为第一电压值；若电压值不同，则比较结果为第二电压值。DBI电路110对比较结果中第二电压值的个数是否超过阈值进行判断并根据判断结果输出数据。

具体地，若判定电路121判断接收的N个电压信号中第二电压值的个数超过阈值，则输出的控制信号为第一电压值，执行电路122将N个第二电压信号取反输出；若判定电路121判断接收的N个第二电压信号中第二电压值的个数不超过阈值，则输出的控制信号为第二电压值，执行电路122将N个第二电压信号直接输出。

应理解，本实施例中控制信号与输出的关系只是示例，实际上本申请对控制信号和输出的对应关系不做限制。

示例性地，上述输入电压端口可以为USB端口，该USB端口可以支持多种标准，例如Type C标准，微(micro)USB标准、小(mini)USB标准等。

示例性地，上述电子设备200可以为手机、平板电脑、手持电子设备、智能终端或者 其他类型的电子设备。

图2是DBI判定电路的流程示意图，需要说明的是，在示意图中，电压信号的取值为第一电压值或第二电压值，第一电压值大于第二电压值。如图2所示：

S210：DBI判定电路并联接收N个第一输入信号，其中，DBI判定电路包括N条并联的支路，每条支路上输入N个电压信号中的一个电压信号。

S220：DBI判定电路的根据N个第一输入信号得到N个电压信号，其中，DBI判定电路包括数模转换装置。

S230：DBI判定电路求解N个第一电压信号的平均电压值，该平均电压值指的是将N个电压信号的电压值求和后除以电压个数N得到的值，该平均电压值的取值不高于第一电压值同时不低于第二电压值。

在一种实现方式中，计算模块具有N条并联支路，每条支路上都包括电容值相等的电容，每条支路上电容的输入对应N个电压信号中一个电压信号，每条支路电容的输出都连接到一个电压节点。该电压节点的电压值就是平均电压值。

S240：DBI判定电路根据平均电压值判定是否对N个第二输入信号取反，其中，所述N个第一输入信号与所述N个第二输入信号相同或所述N个第一输入信号是由所述N个第二输入信号得到的。

示例性地，将数据总线取反电路上一次输出的N个信号存储在寄存器中，然后与N个第二输入信号进行比较。若上一次的输出信号与第二输入信号相同，则第一输入信号为第一值；若上一次的输出信号与第二输入信号不同，则第一输入信号为第二值。根据比较结果得到N个第一输入信号。

在一种实现方式中，DBI判定电路根据判定结果输出控制信号，若平均电压值大于阈值，则控制信号为第一电压值；若平均电压值不大于阈值，则控制信号为第二电压值。

图3是DBI处理电路的流程示意图，需要说明的是，在示意图中，控制信号的取值为第一电压值或第二电压值，第一电压值大于第二电压值。如图3所示：

S310：DBI处理电路接收N个输入信号，并将N个输入信号转换为N个电压信号，DBI处理电路包括数模转换器。

在一种实现方式中，DBI处理电路还包括开关器件，当开关器件断开时，DBI处理电路不发送控制信号；当开关器件闭合时，DBI执行电路的输入单元发送控制信号。应理解，开关器件仅为示例，可以使用任意具有相同功能的器件，本申请对此不做限定。

S320：DBI处理电路接收控制信号和N个电压信号，然后对N个电压信号进行处理。

在一种实现方式中，若接收到的控制信号为第一电压值，则DBI处理电路对N个电压信号进行取反，即将N个电压信号中的第一电压值变为第二电压值，第二电压值变为第一电压值；若接收到的控制信号为第二电压值，则DBI处理电路对N个电压信号不做改变。

S330：DBI处理电路输出N个信号，N个信号与处理后的N个电压信号一一对应，DBI处理电路包括模数转换器。

图4是本申请一实施例的DBI判定电路的电路示意图。如图4所示，DBI判定电路400包括转换电路410、计算电路420和判定电路430。

转换电路410接收N个第一输入信号，然后向计算电路420输出N个第一电压信号。

在一种实现方式中，转换电路410包括数模转换器，将第一输入信号转换为第一电压信号。

计算电路420接收N个第一电压信号，然后向判定电路输出N个第一电压信号的平均电压值。

在一种实现方式中，计算单元电路420包括N条并联支路，每条支路的输入分别对应一个第一电压信号，输出则连接在同一个电压节点，该电压节点的电压值就是第一电压信号组中各个电压信号电压值的平均值。每条支路还包括一个或多个电容器件，利用电容的电荷守恒求解平均电压值。

判定电路430接收平均电压值，根据平均电压值得到控制信号。

在一种实现方式中，判定电路430包括比较器，比较器中设置有第一阈值。若平均电压值大于第一阈值，则控制信号为第一值；若平均电压值不大于第一阈值，则控制信号为第二值。图5是本申请一实施例的DBI电路示意图。如图5所示，该电路用于根据输入的N位数字数据中高电压的位数或者输入的N位数字数据中与上一拍数据相比不同的位数来决定输出数据。为了便于理解，接下来结合图5介绍DBI电路的基本原理。

如图5所示，DBI电路500包括转换电路510、计算电路520、判定电路530和取反处理电路540。

DBI电路500的输入是第一输入信号组和第二输入信号组。其中，第一输入信号组作为转换电路510的输入，第二输入信号组作为取反处理电路的输入。第一输入信号组经过转换电路510后会得到第一电压信号组，第一输入信号组中包括N个输入信号，第一电压信号组中包括N个并联的电压信号，电压信号的取值为第一电压值或第二电压值，第一电压值大于第二电压值。

在一种实现方式中，第一输入信号组与第二输入信号组相同，此时DBI电路用于保证输出的N个电压信号中第一电压值的个数超过阈值。

在另一种实现方式中，第一输入信号组是第二输入信号组与上一次输出信号组的比较结果，此时DBI电路用于保证输出的信号组相较于上一次输出的信号组发生改变的信号个数不超过阈值。

计算电路520接收第一电压信号组，输出第一电压信号组中各个电压信号电压值的平均电压值。

在一种实现方式中，计算电路520通过N条并联支路接收第一电压信号组，每条支路的输入是第一电压信号组中一个电压信号的电压值，输出是同一个电压节点。输出的电压节点的电压值就是第一电压信号组中各个电压信号电压值的平均值。

计算电路520的每条并联支路上都有一个电容单元，该电容单元的一端连接着第一电压信号组中一个电压信号的电压值，另一端则共同连接着平均电压节点，所有电容单元的电容值相同，每个电容单元都包括一个或多个电容器件。

计算电路520利用电荷守恒原理将第一电压信号组中各个电压信号电压值相加除以数据位数N得到平均电压值并将该平均电压值传输给判定电路530。其中，该平均电压值不超过第一电压值，不低于第二电压值。

电荷守恒原理指的是对于一个孤立系统，不论发生什么变化，其中所有电荷的代数和永远保持不变。电荷守恒原理表明，如果某一区域中的电荷增加或减少了，那么必定有 等量的电荷进入或离开该区域；如果在一个物理过程中产生或消失了某种电荷，那么必定有等量的异号电荷同时产生或消失。

计算电路520利用了电容的电荷守恒原理进行电压平均值的计算。在计算电路520中，如果电容单元一端的电荷量上升，那么电容单元另一端必然减少相同的电荷量，电容单元两端的电荷总量保持不变。电容单元的电荷量表示为电压和电容值的乘积，因为本申请中各个支路电容单元的电容值相同，所以可以直接转换为，在整个电路系统中，电容单元两端的总电压值的代数和相等。电容单元一端的电压值为输入电压信号的电压值，整个电路系统中，N条支路对应的总电压值代数和为第一电压信号组中各个电压信号电压值的和。因为电容单元的另一端都连接在一个节点上，所以各个支路电容单元的另一端的电压值相等，总的电压值等于电容单元的另一端的电压值乘以N。又因为电容单元另一端的总电压值的代数和等于第一电压信号组中各个电压信号电压值的总和，所以电容单元的另一端的电压值等于第一电压信号组中各个电压信号电压值的总和除以N。因此，计算单元输出的是平均电压值。

示例性地，计算电路520中的电容单元可以是电容和/或充当电容功能的晶体管。

判定电路530接收平均电压值并将该平均电压值与设定的阈值进行比较，输出比较结果，得到控制信号，控制信号的取值为第一电压值或第二电压值，第一电压值大于第二电压值。

判定电路530中设定的阈值可以根据不同的实际需要调整。示例性地，若DBI电路的目的是输出的电压信号组中第一电压值的个数超过一半，则阈值可以是第一电压值和第二电压值和的一半。

在一种实现方式中，判定电路530包括运算放大器，输入的平均电压值大于阈值，控制信号为第一电压值；反之，控制信号为第二电压值。

在另一种实现方式中，判定电路530包括反相器，输入的平均电压值大于阈值，控制信号为第二电压值；反之，控制信号为第一电压值。

可选地，DBI电路还包括优化电路550，优化电路550接收判定电路530输出的控制信号并进行处理，处理方式包括放大和/或反相，然后输出控制信号。

可选地，DBI电路还包括开关电路560，开关电路560的输入是判定电路530或者优化电路550输出的控制信号和外部控制信号，根据外部控制信号决定DBI电路能否正常工作。

在一种实现方式中，开关电路560是与门逻辑电路，该逻辑电路的输入为使能信号和控制信号，输出为处理电路542的一个输入。若使能信号为第二电压值，则DBI电路不工作，此时输出数据为第二电压信号组；若使能信号为第一电压值，则DBI电路正常工作。

取反处理电路540包括输入转换电路541、处理电路542和输出转换电路543。取反处理电路540接收第二输入信号组，经过输入转换电路541得到第二电压信号组，第二输入信号组中包括N个输入信号，第二电压信号组中包括N个并联的电压信号，电压信号的取值为第一电压值或第二电压值，第一电压值大于第二电压值。

在一种实现方式中，输入转换电路541和转换电路510是同一电路。

处理电路542接收第二电压信号组和控制信号后，经过处理后向输出转换电路543输出第三电压信号组。

在一种实现方式中，处理电路542为或非门逻辑电路，或非门逻辑电路的输入为第二电压信号组和控制信号。当控制信号为第一电压值时，或非门逻辑电路输出的第三电压信号组为第二电压信号组取反后的结果；当控制信号为第二电压值时，或非门逻辑电路输出的第三电压信号组与第二电压信号组相同。

输出转换电路543将第三电压信号组进行转换后得到输出信号组并将其输出。

本申请利用电容器和电荷守恒原理求解了输入数据的平均电压值并将数字数据转换为模拟数据，然后利用比较器对平均电压值进行了模数转换并确定了控制信号。相比于现有技术利用大量全加器求解输入数据的和，本申请用模拟的方法来代替传统的加法器逻辑，进而实现DBI功能，大大减少了逻辑门电路的使用，从而减小了芯片的面积，降低了输入到输出控制信号的延时，降低了DBI电路的电流消耗。

需要说明的是，逻辑电路可以通过晶体管实现。

晶体管指的是半导体材料为基础的单一元件，包括各种半导体材料制成的二极管(二端子)、三极管、场效应管、晶闸管(后三者均为三端子)等，其中场效应管的应用最为广泛。

而金属-氧化物-半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。MOSFET依照其“通道”(工作载流子)的极性不同，可分为“N型”与“P型”的两种类型，即N型金属-氧化物-半导体(Negative-channel Metal Oxide Semiconductor，NMOS)和P型金属-氧化物-半导体(Positive-channel Metal Oxide Semiconductor，PMOS)。

当晶体管采用MOSFET实现时，晶体管的第一端和第二端可以分别指MOSFET的源端和漏端。

为方便说明，在本申请中，当MOSFET为NMOS时，第一端指漏端，第二端指源端。当MOSFET为PMOS时，第一端指源端，第二端指漏端。

当晶体管使用三极管实现时，晶体管的第一端和第二端可以分别指三极管的发射极和集电极。例如，当三极管为NPN型三极管时，第一端可以指集电极，第二端可以指发射极。当三极管为PNP型三极管时，第一端可以指发射极，第二端可以指集电极。

此外，为方便表述，晶体管选择MOSFET来构建逻辑电路，本申请对于构成逻辑电路的晶体管选择不做约束。

应理解，本申请所述逻辑电路的实现方式仅为示例，逻辑电路还可以包括其他实现方式。

图6是本申请一实施例的DBI电路的具体电路图。

应理解，在本实施例中为了描述方便，选择17位输入，但是本申请对输入数据的位数不做限定。

应理解，本实施例中涉及的逻辑门电路的电路构成已经在图7-10中进行描述，本实施例仅用逻辑电路符号进行表示，对具体的逻辑电路结构不多做赘述。

应理解，图6中电路还包括数模转换器和模数转换器，信号转换是本领域的常用技术手段，图中并未具体画出，图中的输入信号和输出信号都经过了转换。

如图6所示，DBI电路600包括输入电路610、计算电路620、判定电路630和取反处理电路640，在一种实现方式中，DBI电路600还包括开关电路650，应理解，在图6 中输入电路610还包括数模转换器，取反处理电路640中还包括模数转换器，图中并未详细画出。

IN<16:0>表示输入的17个电压信号，VT0-VT16表示17个用于计算平均电压值的晶体管，VTb表示作为开关的NMOS，Vavg表示计算出的平均电压值，clk和clkb表示时钟信号。

时钟信号clk与输入的电压信号组IN<16:0>作为与门逻辑电路的两个输入，经过与门逻辑电路后通过VT<16:0>连接到一起构成平均电压Vavg结点，得到平均电压值，时钟信号用于保证输入电压组中的电压信号可以同时输入。

其中，与门逻辑电路包括与非门逻辑电路和反向电路，应理解，反向电路可以由奇数个非门逻辑电路组成。

利用比较器的参考电压与平均电压值进行比较放大获得平均电压值高于阈值或低于阈值，得到对应的控制信号。

在本申请实施例中，比较器包括非门逻辑电路，为方便描述，图中画了具有二级非门逻辑电路的比较器，当平均电压值大于阈值时，比较器输出为第一电压值；反之，输出为第二电压值。

需要说明的是，本申请对比较器内非门逻辑电路的级数不做限定。若使用奇数级的非门逻辑电路，则电路在平均电压值小于阈值时取反；若使用偶数级的与门逻辑电路，则电路在平均电压值大于阈值时取反。非门逻辑电路结构比较为简单，可以进一步降低电路的面积。

其中，阈值可以根据实际需求通过调节构成非门逻辑电路的PMOS和NMOS的个数进行设置。

示例性地，若DBI电路的目的是输出的电压信号组中第一电压值的个数超过一半，则阈值可以是第一电压值和第二电压值和的一半。

示例性地，比较器可以是运算放大器，平均电压值通过运算放大器与阈值进行比较，若平均电压值大于阈值，则运算放大器输出第一电压值；反之，则输出第二电压值。

将得到的控制信号与输入的电压信号组IN<16:0>作为异或门逻辑电路的两个输入，得到输出结果OUT<16:0>。根据异或门逻辑电路的特性，若输入的控制信号为第一电压值，则输出结果是将IN<16:0>取反后得到的电压信号组；若输入的控制信号为第二电压值，则输出结果是IN<16:0>。

本实施例通过电容两端电荷守恒的原理模拟平均分配电压得到平均电压值。传统电容器的制作工艺较为复杂、精度较差、面积较大。在本申请实施例中，采用NMOS晶体管VT0-VT16作为等效电容器。MOSFET的结构上以一个金属—氧化层—半导体的电容为核心，氧化层的材料多半是二氧化硅，其下是作为基极的硅，而其上则是作为栅极的多晶硅，可以满足作为等效电容器的需求。等效电容器的一侧为MOSFET的栅端，另一侧则为MOSFET的源、漏与衬底三端短接。采用晶体管等效电容可以保证精度，有利于阈值判断的准确性，并进一步减小电路的面积。

在本实施例中，还使用NMOS晶体管作为电路的开关。时钟信号clk经过非门逻辑电路后的clkb输入NMOS晶体管VTb，控制VTb的导通与关断。当clk＝0时，NMOS晶体管VTb导通，Vavg会被下拉至电位0，而晶体管VT0-VT16的栅端则受clk的与门逻辑控 制电位置0，则等效电容器VT0-VT16的两端电位都为0。当clk＝1时，NMOS晶体管VTb截止，等效电容器VT0-VT16一侧的输入为IN<16:0>的电压值，另一侧的输出并联在同一电压节点上，利用电容两端的电荷守恒原理，计算出平均电压值Vavg。

其中，晶体管作为开关时，开关的开启指的开关的控制端(例如栅极)控制开关两端(例如源极和漏极)导通。开关的关闭指的是开关的控制端(例如栅极)控制开关两端(例如源极和漏极)断开，即开关两端不导通或几乎不导通电流。

需要说明的是，当MOSFET作为开关时，源端和漏端可以视为相同的端子，可以互换。

本申请实施例涉及多种逻辑电路，下面给出本申请涉及的逻辑电路的实施例，应理解，相同逻辑功能的逻辑门电路具有多种不同的具体的实现方式并且采用合适的器件构成相应的逻辑门电路是本领域技术人员可以轻易实现的。下面的实施例仅作示例，并不对本申请中涉及的逻辑电路做限定。

图7是本申请一实施例的非门逻辑电路结构图。非门逻辑电路：又称反相器，是逻辑电路的基本单元。非门有一个输入和一个输出端。当其输入端为第一电压值V1(逻辑1)时输出端为第二电压值V2(逻辑0)，当其输入端为第二电压值时输出端为第一电压值。

如图7所示，非门逻辑电路包括一对MOSFET，VT1为PMOS，VT2为NMOS，VT1的第二端和VT2的第一端相连，VT1第一端处的电压V1为第一电压值，VT2第二端处的电压V2为第二电压值。当输入A为第二电压值时，VT1导通，VT2截止，输出Y为第一电压值；当输入A为第一电压值时，VT1截止，VT2导通，输出Y为第二电压值。

图8是本申请一实施例的与非门逻辑电路结构图。与非门逻辑电路：是数字电路的一种基本逻辑电路，有多个输入和一个输出。若当输入均为第一电压值V1(逻辑1)，则输出为第二电压值V2(逻辑0)；若输入中至少有一个为第二电压值，则输出为第一电压值。

如图8所示，与非门逻辑电路包括两个NMOS和两个PMOS，其中，VT1和VT2为PMOS，VT3和VT4为NMOS，VT1与VT2的第一端相连，VT3的第二端与VT4的第二端和第一端相连，VT3的第一端与VT1和VT2的第二端相连，V1为第一电压值，V2为第二电压值。当输入A和B都为第一电压值时，VT1、VT2截止，VT3和VT4导通，输出Y为第二电压值；当输入A和B都为第二电压值时，VT1和VT2导通，VT3和VT4截止，输出Y为第一电压值；当输入A为第一电压值，输入B为第二电压值时，VT1和VT3导通，VT2和VT4截止，输出Y为第一电压值；当输入A为第二电压值，输入B为第一电压值时，VT1和VT3截止，VT2和VT4导通，输出Y为第一电压值。

图9是本申请一实施例的与门逻辑电路结构图。与门逻辑电路：执行“与”运算的基本逻辑门电路。有多个输入端，一个输出端。当所有的输入同时为第一电压值V1(逻辑1)时，输出才为第一电压值，否则输出为第二电压值V2(逻辑0)。

如图9所示，与门逻辑电路可以看作是与非门逻辑电路和非门逻辑电路的组合。VT1、VT2、VT4和VT5构成了与非门逻辑电路，VT3和VT6构成了非门逻辑电路，其中，VT1、VT2和VT3是PMOS，VT4、VT5和VT6是NMOS。通过将VT2的第二端与VT3的第二端相连，使得与非门逻辑电路的输出成为非门逻辑电路的输入。当输入A和B都为第一电压值时，VT1、VT2和VT6截止，VT3、VT4和VT5导通，输出Y为第一电压值； 当输入A和B都为第二电压值时，VT1、VT2和VT3导通，VT4、VT5和VT6截止，输出Y为第二电压值；当输入A为第一电压值，输入B为第二电压值时，VT1、VT3和VT4导通，VT2、VT5和VT6截止，输出Y为第二电压值；当输入A为第二电压值，输入B为第一电压值时，VT2、VT3和VT5导通，VT1、VT4和VT6截止，输出Y为第二电压值。

图10是本申请一实施例的异或门逻辑电路结构图。异或门逻辑电路：是数字逻辑中实现逻辑异或的逻辑门。有多个输入端，一个输出端，多输入异或门可由两输入异或门构成。若两个输入的电压相异，则输出为第一电压值V1(逻辑1)；若两个输入的电压相同，则输出为第二电压值V2(逻辑0)。

如图10所示，异或门逻辑电路包括多个NMOS，其中，VT1、VT3和VT5是PMOS，VT2、VT4和VT6是NMOS，VT1的第二端和VT2的第一端相连，VT3的第一端和VT4的第二端相连，VT3的第二端和VT4的第一端相连，VT5的第二端和VT6的第一端相连。当输入A和B都为第一电压值时，VT2和VT6导通，VT1、VT3、VT4和VT5截止，输出Y为第二电压值；当输入A和B都为第二电压值时，VT4和VT5导通，VT1、VT2、VT3和VT6截止，输出Y为第二电压值；当输入A为第一电压值，输入B为第二电压值时，VT1和VT6导通，VT2-VT5截止，输出Y为第一电压值；当输入A为第二电压值，输入B为第一电压值时，VT3和VT5导通，VT1、VT2、VT4和VT6导通，输出Y为第一电压值。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机 软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (14)

1. 一种数据总线取反判定的方法，其特征在于，包括：

   接收N个第一输入信号，N为正整数；

   根据所述N个第一输入信号得到N个第一电压信号，所述N个第一电压信号与所述N个第一输入信号一一对应；

   确定所述N个第一电压信号的平均电压值；

   根据所述平均电压值判定是否对N个第二输入信号进行取反，

   其中，所述N个第一输入信号与所述N个第二输入信号相同或所述N个第一输入信号是由所述N个第二输入信号得到的。
2. 如权利要求1所述的方法，其特征在于，所述N个第一输入信号是由所述N个第二输入信号得到的包括：

   所述N个第一输入信号是所述N个第二输入信号与数据总线取反电路上一次输出的N个信号的比较结果。
3. 如权利要求1或2所述的方法，其特征在于，确定所述N个第一电压信号的平均电压值包括：

   将所述N个第一电压信号分别输入至第一电路的N个输入端口，并将从所述第一电路的输出端口输出的电压信号的电压值确定为所述平均电压值，其中，所述第一电路包括N个支路，所述N个输入端口与所述N个支路一一对应，每个支路的一端与所对应的输入端口连接，每个支路的另一端与所述输出端口连接，每个支路包括电容组件，各支路的电容组件的电容值相同。
4. 如权利要求1至3中任一项所述的方法，其特征在于，所述根据所述平均电压值判定是否进行取反，包括：

   若所述平均电压值大于预设的第一阈值，则判定进行取反；

   若所述平均电压值小于或等于所述第一阈值，则判定不进行取反。
5. 如权利要求1至4中任一项所述的方法，其特征在于，所述方法还包括：

   根据判定结果，生成控制信号；

   向取反处理电路发送所述控制信号，所述控制信号用于指示所述取反处理电路对信号进行取反处理。
6. 一种数据总线取反的电路，其特征在于，包括：

   转换电路，包括数模转换器，用于接收N个第一输入信号，然后将所述N个第一输入信号转换为N个第一电压信号，所述N个第一电压信号与所述N个第一输入信号一一对应；

   计算电路，所述计算电路与所述转换电路连接，用于计算所述N个第一电压信号的平均电压值；

   判定电路，所述判定电路与所述计算电路连接，用于根据所述平均电压值得到控制信号。
7. 如权利要求6所述的电路，其特征在于，所述计算电路包括：

   电容器件。
8. 如权利要求6或7所述的电路，其特征在于，所述判定电路包括：

   比较器件。
9. 如权利要求6至8中任一项所述的电路，其特征在于，所述计算电路包括：

   第一电路，所述第一电路包括N个支路，每个支路的一端与所对应的输入端口电连接，每个支路的另一端与输出端口连接，每个支路包括电容组件，各支路的所述电容组件的电容值相同，所述输入端口与所述转换电路连接，所述输出端口与所述判定电路连接。
10. 如权利要求6至9中任一项所述的电路，其特征在于，所述判定电路包括：

    比较器，所述比较器内设定有第一阈值；

    所述比较器的输入为所述平均电压值，输出为所述控制信号；

    若所述平均电压值大于所述第一阈值，则所述控制信号为第一值；

    若所述平均电压值不大于所述第一阈值，则所述控制信号为第二值。
11. 如权利要求6至10任一项所述的电路，其特征在于，还包括：

    取反处理电路，用于根据所述控制信号得到输出信号。
12. 如权利要求11所述的电路，其特征在于，所述取反处理电路包括：

    输入转换电路，包括数模转换器，用于接收所述控制信号和N个第二输入信号，将所述N个第二输入信号转换为N个第二电压信号，所述N个第二电压信号与所述N个第二输入信号一一对应；

    处理电路，包括晶体管组成的逻辑电路，用于根据所述控制信号对所述N个第二电压信号进行处理，得到N个第三电压信号，所述处理电路与所述输入转换电路连接；

    输出转换电路，包括模数转换器，接收所述N个第三电压信号，将所述N个第三电压信号转换为N个输出信号，输出所述N个输出信号，所述N个输出信号与所述N个第三电压信号一一对应，所述输出转换电路与所述处理电路连接。
13. 如权利要求11或12所述的电路，其特征在于，对所述第二输入信号进行处理包括：

    若所述控制信号为第一值，则将所述第二输入信号进行取反后输出；

    若所述控制信号为第二值，则将所述第二输入信号直接输出。
14. 一种电子设备，其特征在于，包括：

    如权利要求6至10中任一项所述的电路，和/或，

    如权利要求11至13中任一项所述的电路。