JP2012019501A

JP2012019501A - 半導体集積回路、閾値設定方法、及び通信装置

Info

Publication number: JP2012019501A
Application number: JP2010277309A
Authority: JP
Inventors: 三六 ▲塚▼本; Saburoku Tsukamoto
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2010-06-10
Filing date: 2010-12-13
Publication date: 2012-01-26
Anticipated expiration: 2030-12-13
Also published as: US20110304359A1; US8373587B2; JP5625857B2

Abstract

【課題】複数の比較器に対して閾値を等間隔に設定可能な半導体集積回路を提供する。
【解決手段】半導体集積回路は、入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器と、第１の状態において、１＜Ｍ＜Ｎである第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とし、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第１の動作と、第２の状態において、第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第２の動作とを、交互に複数回実行すると共に、第１の比較器の閾値を第１の値近傍に拘束し、第Ｍの比較器の閾値を第２の値近傍に拘束する制御回路を含む。
【選択図】図６

Description

本願開示は、一般に半導体集積回路に関し、詳しくは閾値設定可能な比較器を含む半導体集積回路、閾値設定方法、及び通信装置に関する。

全並列型あるいは直並列型ＡＤ（analog-to-digital）変換器においては、それぞれ異なる閾値を設定した複数の比較器に入力アナログ電圧を印加し、各比較器において入力アナログ電圧と閾値との比較を行なう。複数の比較器の出力はサーモメータコードとなり、この出力をエンコーダによりエンコードすることにより、電圧値を表現したバイナリコードに変換する。一般に、複数の比較器のそれぞれの閾値に相当する比較基準電圧を抵抗ラダーにより発生させ、各比較器に印加していた（例えば非特許文献１）。

アナログ信号と比較基準電圧との電位差を判定する比較器には、素子バラツキに起因するオフセットバラツキが存在する。ＡＤ変換器の高速化のためには、比較器のトランジスタに短チャネル長素子を使った方が有利であるが、短チャネル長素子を用いると素子バラツキが大きくなり、結果としてオフセットバラツキが大きくなってしまう。オフセットバラツキをキャンセルするための一手法として、ＡＤ変換動作を実行する前に、前処理としてオフセットキャンセルを行う手法が報告されている（例えば非特許文献２）。しかしながらこの手法では、閾値を調整するための期間は、ＡＤ変換動作を実行できない。そこで、ＡＤ変換に必要な所定個数の比較器に加え、冗長な比較器を設け、所定個数の比較器を用いてＡＤ変換動作を実行する一方で、冗長分の比較器の閾値をバックグラウンドにて調整する技術が報告されている（例えば非特許文献３）。閾値を調整後の比較器をＡＤ変換用に切り換えて使用し、ＡＤ変換に使用していた比較器を冗長分に切り換えて閾値調整に回すことで、常時閾値調整しながらＡＤ変換動作を実行することができる。また、抵抗ラダーを設けることなく、閾値をデジタル的に制御する機能を比較器に備えることにより、閾値を与える手法も報告されている（例えば非特許文献４）。電流が流れる抵抗ラダーを取り除くことで、消費電力を削減することができる。

閾値をデジタル的に制御する機能を比較器に設けた場合、適切なデジタルコードを各比較器に設定することで、各比較器に適切な閾値を設定する。しかしながら、デジタルコードと実際の閾値との関係は、理想的な線形関係になく、デジタルコードを等間隔に設定しても閾値は等間隔とならない、という問題がある。即ち、ある所望の閾値を設定するためのデジタルコードは、大まかなコード値としては分かっているが正確なコード値は不明な状態である。例えば、上記非特許文献４に開示されるＡＤ変換では、オフチップでの手動作業により閾値の制御を行なっている。

特開２００３−１８００８号公報特開２００２−３３６６３号公報特開２００８−１６０５９３号公報

Yasuhiko Fujita,Eiji Masuda, Shigemi Sakamoto, Tatsuo Sakaue, Yasushi Sato; A bulk CMOS 20MS/s7b flash ADC, IEEE International Solid-State Circuits Conference, vol. XXVII,pp. 56 - 57, February 1984 Yuko Tamba, Kazuo Yamakido; A CMOS 6b 500MSample/s ADC for a harddisk drive read channel, IEEE International Solid-State Circuits Conference,vol. XLII, pp. 324 - 325, February 1999 Sanroku Tsukamoto, Ian Dedic, Toshiaki Endo, Kazu-yoshi Kikuta,Kunihiko Goto, Osamu Kobayashi; A CMOS 6-b, 200 Msample/s, 3 V-supply A/Dconverter for a PRML read channel LSI, IEEE Journal of Solid-State Circuits,vol. 31, pp. 1831 - 1836, November 1996 Geert Van der Plas, Stefaan Decoutere, Stephane Donnay; A 0.16pJ/conversion-step 2.5mW 1.25GS/s 4b ADC in a90nm digital CMOS process, IEEE International Solid-State Circuits Conference,vol. XLIX, pp. 566 - 567, February 2006

以上を鑑みると、複数の比較器に対して閾値を等間隔に設定可能な半導体集積回路、閾値設定方法、及び通信装置が望まれる。

半導体集積回路は、入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器と、第１の状態において、１＜Ｍ＜Ｎである第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とし、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第１の動作と、第２の状態において、前記第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第２の動作とを、交互に複数回実行すると共に、前記第１の比較器の閾値を第１の値近傍に拘束し、前記第Ｍの比較器の閾値を第２の値近傍に拘束する制御回路を含むことを特徴とする。

入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器に対して閾値を設定する閾値設定方法は、第１の状態において、１＜Ｍ＜Ｎである第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とし、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第１の段階と、第２の状態において、前記第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第２の段階と、前記第１の段階と第２の段階とを交互に複数回実行する段階とを含み、前記第１の比較器の閾値を第１の値近傍に拘束し、前記第Ｍの比較器の閾値を第２の値近傍に拘束しておくことを特徴とする。

また通信装置は、通信処理部とＡＤ変換器とを含み、前記ＡＤ変換器は、入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器と、第１の状態において、１＜Ｍ＜Ｎである第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とし、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第１の動作と、第２の状態において、前記第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第２の動作とを、交互に複数回実行すると共に、前記第１の比較器の閾値を第１の値近傍に拘束し、前記第Ｍの比較器の閾値を第２の値近傍に拘束する制御回路を含むことを特徴とする。

本願開示の少なくとも１つの実施例によれば、各比較器の閾値をその両隣の比較器の閾値に基づいて更新していくことにより、所望の閾値の範囲において閾値を等間隔に配置することができる。

比較器の閾値を等間隔に設定する方法の一例を模式的に示す図である。比較器の閾値が順番に並んでいない初期状態を模式的に示す図である。複数の比較器の端の部分における閾値間距離の変化について説明するための図である。比較器の両端の閾値を固定状態とした場合を示す図である。冗長な比較器を設けた場合の閾値設定方法を模式的に示す図である。入力電圧と閾値とをそれぞれ比較する複数の比較器を有する半導体集積回路の一例を示す図である。エンコーダの一例を示す図である。図７の比較器及びエンコーダの動作のタイミングを示すタイミングチャートである。制御回路による冗長比較器の閾値更新を説明するための図である。比較器の閾値の更新動作のタイミングの一例を示すタイミングチャートである。ＡＤ変換器の複数の比較器の更新動作の流れを示すフローチャートである。比較器の一例を示す図である。制御信号を生成する回路の一例を示す図である。信号遷移速度を制御信号により制御可能なインバータの一例を示す図である。信号遷移速度を制御信号により制御可能なインバータの別の一例を示す図である。図１２の比較器の動作の一例を示す図である。比較器の別の一例を示す図である。図１７の比較器の動作の一例を示す図である。通信装置の一例を示す図である。制御回路による冗長比較器の閾値更新を説明するための図である。閾値設定方法の計算機シミュレーションの結果を示す図である。閾値設定方法の別の計算機シミュレーションの結果を示す図である。

以下に、本発明の実施例を添付の図面を用いて詳細に説明する。

図１は、比較器の閾値を等間隔に設定する方法の一例を模式的に示す図である。図１において、５つの○印が５つの比較器１１乃至１５を表わし、○印の水平方向の位置が各比較器に設定されている閾値の大きさを表わす。図面上から下に向かい時間が経過していき、閾値が変化していく様子が模式的に示されている。この例では、閾値０〜４の間を４等分して、５つの比較器１１乃至１５の閾値をそれぞれ０，１，２，３，４に設定する場合について示してある。

閾値の範囲及び閾値間の間隔は、説明を簡単にするための一例に過ぎず、これに限定されるものではない。閾値の下端は０以外の数値であってよく、上端は４以外の数値であってよい。また４等分以外の数に等分してもよい。なお所望の閾値を設定するためのデジタルコードは、大まかなコード値としては分かっているが正確なコード値は不明な状態である。従って、下端の閾値及び上端の閾値をそれぞれ０及び４に設定できるとは限らない。例えば、比較器に設定する最小のデジタルコードに対応する閾値及び最大のデジタルコードに対応する閾値をそれぞれ閾値０及び４と定義して、その間を４等分していると考えてもよい。また、最小のデジタルコードに対応する閾値及び最大のデジタルコードに対応する閾値を、それぞれ不特定の閾値Ａ０及びＡ４として、その間を４等分していると考えてもよい。なお最小のデジタルコード及び最大のデジタルコードではなく、任意の第１のデジタルコードに対応する閾値及びそれより大きい任意の第２のデジタルコードに対応する閾値を、それぞれ閾値０及び４と定義して、その間を４等分してもよい。

図１に示す閾値設定方法では、比較器１１乃至１５の閾値を所定の条件に従い増減を繰り返していくことにより、閾値を徐々に位置を移動させ、閾値間の間隔が略等間隔となるように調整する。まず、第１乃至第５の比較器１１乃至１５のうち、１＜Ｍ＜５である第Ｍの比較器（即ち両端以外の比較器）に着目し、この第Ｍの比較器の閾値をＴＨ_Ｍとする。また第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とする。このとき、第Ｍ＋１の比較器と第Ｍの比較器との間の閾値差はＴＨ_Ｍ＋１−ＴＨ_Ｍである。図１において、例えばＭ＝３として、第４の比較器１４と第３の比較器１３との間の閾値差ＴＨ_４−ＴＨ_３は、図示する距離ｂ３である。まずこの状態において、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する。例えば第３の比較器１３の場合であれば、ｂ３をｒ倍（０＜ｒ＜１）した距離だけ、第３の比較器１３の閾値を増加させる（右にずらす）ことで、閾値を更新する。同様の処理を、各比較器１１乃至１４に対して実行する。比較器１５の閾値については、上端の閾値４に設定することにより、上端の閾値４に拘束する。この動作により、最初の状態において各比較器１１乃至１５間の閾値差（閾値間距離）がｂ１乃至ｂ４であったのが、閾値差ｂ１’乃至ｂ４’に変化する。以上の動作を、第１の更新動作とする。

この変化後の状態において、第Ｍ−１の比較器と第Ｍの比較器とに着目する。これらの比較器の閾値差はＴＨ_Ｍ−１−ＴＨ_Ｍである。図１において、例えばＭ＝３として、第２の比較器１２と第３の比較器１３との間の閾値差ＴＨ_２−ＴＨ_３の絶対値は、図示する距離ｂ２’である。この状態において、負の値である（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する。第３の比較器１３の場合であれば、ｂ２’をｒ倍（０＜ｒ＜１）した距離だけ、第３の比較器１３の閾値を減少させる（左にずらす）ことで、閾値を更新する。同様の処理を、各比較器１２乃至１５に対して実行する。比較器１１の閾値については、下端の閾値０に設定することにより、下端の閾値０に拘束する。以上の動作を、第２の更新動作とする。

上記の第１の更新動作と第２の更新動作とを、交互に複数回実行する。この際、第１の比較器１１の閾値は、１回おきに０に設定されるので、常に０近傍に拘束されることになる。また第５の比較器１５の閾値は、１回おきに４に設定されるので、常に４近傍に拘束されることになる。なお最初に実行するのは第１の更新動作ではなく第２の更新動作であってもよい。また、図１の例では、初期状態において、比較器１１乃至１５の閾値が比較器の番号順に従って順番に並んでいるが、これに限定されることはない。即ち比較器１１乃至１５の閾値が順番に並んでおらず、初期状態において、例えば第３の比較器１３の閾値が第４の比較器１４の閾値よりも大きくてもよい。

図２は、比較器１１乃至１５の閾値が順番に並んでいない初期状態を模式的に示す図である。図２では、図１の表現方式と異なり、横方向に比較器の番号をとり、縦方向に閾値の値をとっている。図２に示す例では、第３の比較器１３の閾値が第４の比較器１４の閾値よりも大きくなっている。この場合、第３の比較器１３の閾値を基準点とした第４の比較器１４の閾値との閾値差ｂ３は、負の値となる。従って、ｒ・ｂ３を加えることにより、第３の比較器１３の閾値は減少する方向に更新される。この時、他の比較器については、閾値が増加する方向に更新される。

図１に戻り、第１の更新動作において、第１の比較器１１の閾値はｒ・ｂ１だけ増加し、第２の比較器１２の閾値はｒ・ｂ２だけ増加する。閾値間距離ｂ１に着目すると、ｒ・ｂ１だけ狭まり、ｒ・ｂ２だけ広がることになる。即ち、ｂ１はｒ（ｂ２−ｂ１）だけ変化する。同様にして、ｂ２はｒ（ｂ３−ｂ２）だけ変化し、ｂ３はｒ（ｂ４−ｂ３）だけ変化する。ｂ４については、初期状態の第５の比較器１５の閾値を４−ｒ・ＩＮとすれば、ｒ（ＩＮ−ｂ３）だけ変化する。第２の更新動作において、第１の比較器１１の閾値はｒ・ｂ１となっているので、ｂ１はｒ（ｂ１−ｂ１’）だけ変化する。またｂ２はｒ（ｂ１’−ｂ２’）だけ変化し、ｂ３はｒ（ｂ２’−ｂ３’）だけ変化し、ｂ４はｒ（ｂ３’−ｂ４’）だけ変化する。

例えば、ｂ２に着目した場合、第１の更新動作によりｂ２はｒ（ｂ３−ｂ２）だけ変化するので、ｂ２＞ｂ３であれば、ｂ２は狭まる。またｂ２＞ｂ１であり、この大小関係が第１の更新動作後も続くのであれば、第２の更新動作によりｂ２’はｒ（ｂ１’−ｂ２’）だけ変化するので、ｂ２’は狭まる。従って、着目閾値間距離は、その両側の閾値間距離よりも長い状態である間は、更新動作により狭まっていくことになる。同様にして、着目閾値間距離は、その両側の閾値間距離よりも短い状態である間は、更新動作により広がっていくことになる。これらのことをまとめれば、着目閾値間距離は、その両側の閾値間距離よりも長い又は短い状態である間は、更新動作により両側の閾値間距離に近づくように更新される。

またｂ１＜ｂ２＜ｂ３の大小関係が続く限りは、第１の更新動作によりｂ２はｒ（ｂ３−ｂ２）だけ変化し広くなり、第２の更新動作によりｂ２’はｒ（ｂ１’−ｂ２’）だけ変化して狭くなる。仮にｂ１とｂ３とが変化しないと仮定すると、安定状態ではｒ（ｂ３−ｂ２）とｒ（ｂ１−ｂ２）とが等しくなるので、ｂ２はｂ３及びｂ１との平均値となる。実際にはｂ１とｂ３とが変化するが、この場合も、ｂ２はｂ３及びｂ１との平均値に向かい近づくように更新されていく。

上述のように着目閾値間距離は、その両側の閾値間距離よりも長い又は短い状態である間は、更新動作により両側の閾値間距離に近づくように更新される。そして更に、着目閾値間距離は、両側の閾値間距離の間にある状態では、更新動作により両側の閾値間距離の平均に近づくように更新される。これらの特徴により、閾値間距離は、端から端まで、直線上に増加する、直線上に減少する、又は一定値であるの何れかの形に近づく方向に変化していくことが分かる。

図３は、複数の比較器の端の部分における閾値間距離の変化について説明するための図である。図３は、図１に示す模式図の左端を着目して示しており、左端の閾値間距離ｂ１がｂ１’更にはｂ１’’へと更新されていく様子を示している。ここで、
ｂ１’＝ｂ１＋ｒ（ｂ２−ｂ１）
である。従って、ｂ１’’は、
ｂ１’’＝ｂ１’＋ｒ（ｂ１−ｂ１’）
＝（１−ｒ）ｂ１’＋ｒｂ１
＝（１−ｒ）｛ｂ１＋ｒ（ｂ２−ｂ１）｝＋ｒｂ１
＝ｂ１＋（ｒ−ｒ^２）（ｂ２−ｂ１）
となる。ここでｒは１より小さいので、（ｒ−ｒ^２）は正である。従って、ｂ２＞ｂ１であるならば、第１の更新動作及び第２の更新動作によりｂ１は広がる。逆に、ｂ２＜ｂ１であるならば、第１の更新動作及び第２の更新動作によりｂ１は狭まる。従って、更新動作を繰り返していくことにより、ｂ１がｂ２に等しくなる方向にｂ１の長さが変化していくことになる。

ｂ１とｂ２とが略等しい状態になった後において、第２の更新動作では、ｂ２の長さは変化せずに略一定である。第１の更新動作では、ｂ２はｒ（ｂ３−ｂ２）だけ変化するので、ｂ３＞ｂ２であるならばｂ２は広がる。逆に、ｂ３＜ｂ２であるならばｂ２は狭まる。従って、更新動作を繰り返していくことにより、ｂ２がｂ３に等しくなる方向に変化していくことになる。

このようにして、閾値を拘束されている左端から各閾値間距離が等しくなろうとする方向へ閾値間距離が変化していく。右端でも同様であり、閾値を拘束されている右端から各閾値間距離が等しくなる方向へ閾値間距離が変化していく。また前述のように、閾値間距離は、端から端まで、直線上に増加する、直線上に減少する、又は一定値であるの何れかの形に近づく方向に変化していく。従って、これらの変化の傾向が組み合わさり、最終的には、複数の閾値間距離が端から端まで一定の値である分布に近づいていく。即ち、比較器１１乃至１５の閾値が、下端閾値０から上端閾値４までの間に等間隔に並ぶような配置に近づいていく。

なお第１の更新動作において、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）のｒ倍をＴＨ_Ｍに加えるように閾値更新をし、第２の更新動作において、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）のｒ倍をＴＨ_Ｍに加えるように閾値更新をする。この際、所望の閾値を設定するためのデジタルコードは、大まかなコード値としては分かっているが正確なコード値は不明な状態である。このことから、隣接する比較器の閾値（ＴＨ_Ｍ＋１やＴＨ_Ｍ＋１）の値は正確には分からないし、着目比較器の閾値（ＴＨ_Ｍ）も正確には分からない。そこで例えば実際に着目比較器で入力電圧と閾値との比較結果を求め、更に隣接する比較器により当該入力電圧と閾値との比較結果を求め、これらの比較結果を比較してよい。入力電圧を変えながら複数回比較して、着目比較器のコードを徐々に変化させていくことで、両比較結果が所定の割合以上一致するときに、着目比較器と隣接比較器とで閾値が同一である、と判断することができる。このときの着目比較器のコード入力と、着目比較器の元のコード入力との差分を求め、この差分をｒ倍した値を元のコード入力に加えるようにして、閾値を更新してよい。

なお上記の閾値設定方法は、厳密な数式解を求めるような性質のものではないので、若干のずれがあっても繰り返し動作により所望の閾値配置に収束する。従って、例えば２つのコードの差分をｒ倍しても閾値差を正確にｒ倍したことにはならないが、一般に０＜ｒ＜１である条件であればｒの値に関わらず収束するので、特に問題はない。同様に、図１の閾値調整において、時間の経過とともにｒが変化したとしても、所望の閾値配置に問題なく収束する。即ち、ｒは必ずしも最初から最後まで同一値でなくともよい。但し、図１に示す模式図において、ある一段の更新動作（例えばｂ１乃至ｂ４をｂ１’乃至ｂ４’に更新する初段の更新動作）及びその直後の段の更新動作においては、ｒを各比較器１１乃至１５に対して同一値にしておくことが好ましい。また例えば、ある比較器に対して閾値更新を繰り返す途中で、一時的に閾値更新を停止してしまっても、その後再開すれば最終的には問題なく所望の閾値に収束する。

０＜ｒ＜１である条件であればｒの値に関わらず収束するが、一般的には、例えばｒ＝０．１程度の値が好ましい。例えばｒが０．９等の大きい値では、各比較器１１乃至１５の閾値が０．９程度の振幅で増減し続けることになる。所望の閾値の近辺で各比較器の閾値が振動するのであるが、その振動幅が大きいので、あるタイミングで閾値更新動作を終了させたときに、０．９の誤差が存在することになる。それに対してｒが０．１等の小さい値の場合、各比較器１１乃至１５の閾値が０．１程度の振幅で増減し続けることになる。所望の閾値の近辺で各比較器の閾値が振動し、その振動幅が小さいので、あるタイミングで閾値更新動作を終了させたときに、各比較器の閾値は所望の閾値に近い値となっている。一般にＡＤ変換動作では、０．５ＬＳＢ以下の誤差（微分非直線性誤差）が求められるので、０＜ｒ＜０．５が一般的には許容できる範囲である。但し上述のように、０＜ｒ＜１であれば収束する（即ち安定的な定位置での振動となる）。なおｒが例えば０．０１のように小さすぎると、収束するまで（即ち安定的な定位置での振動となるまで）に時間がかかる、即ち膨大な回数の閾値更新動作であってもよい。従って、所望の精度と収束時間とを勘案して、適切なｒの値を採用すればよい。

図４は、比較器１１乃至１５の両端の閾値を固定状態とした場合を示す図である。この場合であっても、図１の場合と同様の設定方法により、比較器１１乃至１５の閾値を略等間隔に設定することができる。

即ち、まず例えば、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより、第Ｍの比較器の閾値を更新する第１の更新動作を実行する。更に、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより、第Ｍの比較器の閾値を更新する第２の更新動作を実行する。これら第１の更新動作と第２の更新動作とを交互に複数回実行することで、比較器１１乃至１５の閾値が、下端閾値０から上端閾値４までの間に等間隔に並ぶような配置に近づいていく。この場合、第１の比較器１１の閾値を０に固定することで、０の近傍に拘束していることになる。また第５の比較器１５の閾値を４に固定することで、４の近傍に拘束していることになる。

なおこの場合、前述の場合と同様に、初期状態のｂ１及び第１の更新動作後のｂ１’に対して、第２の更新動作後のｂ１’’は、
ｂ１’’＝（１−ｒ）ｂ１’
＝（１−ｒ）（ｂ１＋ｒ・ｂ２）
＝ｂ１＋ｒ（ｂ２−ｂ１）
となる。従って前述の場合と同様に、更新動作を繰り返していくことにより、ｂ１がｂ２に等しくなる方向にｂ１の長さが変化していくことになる。その他の動作については、図１の場合と同様である。

図５は、冗長な比較器を設けた場合の閾値設定方法を模式的に示す図である。図５において、第６の比較器１６が冗長な比較器として設けられている。図１に示す例では、ＡＤ変換動作には、５つの比較器１１乃至１５が設けられている。このような回路では、全ての比較器１１乃至１５についての閾値設定動作が終了して初めて、エンコーダにより比較器１１乃至１５の出力をエンコードする実際のＡＤ変換動作を開始することができる。即ち、ＡＤ変換動作を実行しながら閾値の更新を行なうことができない。

それに対して図５に示す回路では、ＡＤ変換動作を行う５個以上の比較器の一例として、比較器１１乃至１６の６つの比較器を設ける。初期状態では、第５の比較器１５以外の残りの複数の比較器１１，１２，１３，１４，１６により入力電圧とそれぞれの閾値とを比較した結果をエンコーダに供給してＡＤ変換動作を実行する。そしてＡＤ変換動作を実行しながら、エンコーダから切り離した状態である第５の比較器１５に対して閾値の更新作業を実行する。第５の比較器１５の閾値を更新すると、第５の比較器１５をエンコーダに接続するとともに、残りの複数の比較器１１乃至１５のうちから選択した所望の比較器をエンコーダから切り離して閾値の更新を行なってよい。具体的には、第４の比較器１４をエンコーダから切り離して、閾値更新の対象としてよい。この閾値更新の間は、比較器１１，１２，１３，１５，１６の５つの比較器により、ＡＤ変換動作を実行することになる。

図５に示す例でも、図１と同様に、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより、第Ｍの比較器の閾値を更新する更新動作を実行する。具体的には、まず第５の比較器１５の閾値ＴＨ_５に、（ＴＨ_４−ＴＨ_５）を１より小さい正の実数倍した値を加えることにより、第５の比較器１５の閾値を更新する。この場合の掛算の係数である１より小さい正の実数は、図１の場合の掛算の係数をｒとすれば、（１−ｒ）となる。これは、図５に示されるように、第５の比較器１５の閾値を更新すると、閾値更新後の第５の比較器１５により、第４の比較器１４を置き換えるからである。閾値３の近傍の比較動作を実行すべき比較器は、更新動作に関わらず図１の例では第４の比較器１４である。それに対して、図５の例では、閾値３の近傍の比較動作を実行すべき比較器は初期状態で第４の比較器１４であり、その後第５の比較器１５に置き換わり、その後更に第４の比較器１４に置き換わり、というように比較器１４と１５とに交互に置き換わる。図５において、点線で示す矢印が、各比較器の実際の閾値の変化を示す。実線で示す矢印は、所定の閾値近傍の比較動作を実行すべき比較器の置き換わりの推移を示す。

第５の比較器１５により置き換えられた第４の比較器１４は、エンコーダから切り離され、閾値更新動作に供される。第４の比較器１４の閾値更新が終了すると、閾値更新後の第４の比較器１４により、第３の比較器１３を置き換える。第４の比較器１４により置き換えられた第３の比較器１３は、エンコーダから切り離され、閾値更新動作に供される。第３の比較器１３の閾値更新が終了すると、閾値更新後の第３の比較器１３により、第２の比較器１２を置き換える。第２の比較器１２は、エンコーダから切り離され、閾値更新動作に供される。この際、第２の比較器１２の閾値ＴＨ_２に、（ＴＨ_１−ＴＨ_２）を１より小さい正の実数倍した値を加えることにより、第２の比較器１２の閾値を更新する。即ち、第２の比較器１２の閾値を（１−ｒ）・ｂ１だけ減少させる（左に移動させる）ことにより、第２の比較器１２の閾値を更新する。これにより、比較器１１乃至１６に対する一段の更新動作が終了する。なお両端の比較器１１及び１６については、それぞれ両端の閾値０及び４に固定しておいてよい。即ち、両端の閾値０及び４に拘束しておくことになる。また図５において、各段の更新処理開始時における冗長な比較器（エンコーダから切り離されている比較器）が黒丸で示されている。

次の更新動作においては、図１と同様に、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより、第Ｍの比較器の閾値を更新する更新動作を実行する。具体的には、まず第２の比較器１２の閾値ＴＨ_２に、（ＴＨ_３−ＴＨ_２）を１より小さい正の実数倍した値を加えることにより、第２の比較器１２の閾値を更新する。即ち、第２の比較器１２の閾値を（１−ｒ）・ｂ２だけ増加させる（右に移動させる）ことにより、第２の比較器１２の閾値を更新する。第２の比較器１２の閾値更新が終了すると、閾値更新後の第２の比較器１２により、第３の比較器１３を置き換える。第２の比較器１２により置き換えられた第３の比較器１３は、エンコーダから切り離され、閾値更新動作に供される。以降同様にして、順次、比較器１３乃至１５の閾値を更新していく。

図５の場合も図１の場合と同様に、例えば実際に着目比較器で入力電圧と閾値との比較結果を求め、更に隣接する比較器により当該入力電圧と閾値との比較結果を求め、これらの比較結果を比較してよい。入力電圧を変えながら複数回比較して、着目比較器のコードを徐々に変化させていくことで、両比較結果が所定の割合以上一致するときに、着目比較器と隣接比較器とで閾値が同一である、と判断することができる。このときの着目比較器のコード入力と、着目比較器の元のコード入力との差分を求め、この差分を（１−ｒ）倍した値を元のコード入力に加えるようにして、閾値を更新してよい。

図６は、入力電圧と閾値とをそれぞれ比較する複数の比較器を有する半導体集積回路の一例を示す図である。図６に示す半導体集積回路は全並列型或いは直並列型のＡＤ変換器であり、複数の比較器２０−１乃至２０−８、エンコーダ２１、及び制御回路２２を含む。第１乃至第８の比較器２０−１乃至２０−８は、制御回路２２からのデジタルコード入力により対応する閾値が設定される。なお図６には、説明の便宜上、シングルエンドであるＡＤ変換器を示すが、差動信号のＡＤ変換を行なう差動構成のＡＤ変換器であってよい。

比較器２０−１乃至２０−８は、それぞれ制御回路２２から印加されたコードに対応する閾値が設定されている。比較器２０−１乃至２０−８は、入力アナログ電位ＶＩＮを受け取り、入力アナログ電位ＶＩＮとそれぞれの閾値とを比較して、その比較結果を出力する。各比較器は、入力アナログ電位ＶＩＮが内部設定された閾値よりも大きければ出力を１とし、入力アナログ電位ＶＩＮが内部設定された閾値以下であれば出力を０とする。適切な閾値が設定されている状態では、比較器２０−１乃至２０−８の出力は、“００００１１１１”のように下位の比較器出力が“１”であり、途中の比較器以降の出力が“０”となるサーモメータ(温度計)コードとなる。なお比較器２０−１乃至２０−８のうちの1つは前述の冗長な比較器であり、制御回路２２によりエンコーダ２１から切り離され、閾値更新動作に供される。残りの７つの比較器の出力に基づいて、エンコーダ２１が符号化を実行し、３ビットのバイナリコードＤｏｕｔとして出力する。なお図６に示す例では、説明の便宜上、ＡＤ変換結果が３ビットの場合を示すが、ＡＤ変換器の出力ビット数は３ビットに限定されるものではなく、任意のビット数であってよい。

図７は、エンコーダ２１の一例を示す図である。図７に示すエンコーダ２１は、スイッチ回路３１、２入力のうち一方が負論理入力の複数のＯＲゲート３２、ワイアードＯＲ回路３３、スイッチ回路３４、及びフリップフロップ回路３５を含む。スイッチ回路３１は、７つの同一の構造のスイッチを含む。各スイッチは、比較器２０−１乃至２０−８のうちの隣接する２つの比較器の出力を受け取り、何れか一方の出力を選択して次段のＯＲゲート３２に供給する。この際、下位側のスイッチが隣接する２つの比較器の下位側の比較器の出力を選択し、上位側のスイッチが隣接する２つの比較器の上位側の比較器の出力を選択することで、境界部分にある比較器をエンコーダ２１内部から切り離すことができる。図７に示す例では、比較器２０−１乃至２０−８のうち第３の比較器２０−３がエンコーダ２１内部から切り離されている。スイッチ回路３１の接続状態を制御するスイッチ制御信号φｓｅｌは、図６の制御回路２２から供給される。

ＯＲゲート３２は、２入力のうち下位側の比較器からの入力が反転されて入力される。従って、サーモメータコードの１と０との境界位置におけるＯＲゲート３２の出力が０となり、それ以外のＯＲゲート３２の出力は１となる。図７の例では、下位側から４番目のＯＲゲート３２の出力が０となり、サーモメータコードの１と０との境界位置を検出している。ワイアードＯＲ回路３３は、８つのＯＲゲート３２の８本の出力線とフリップフロップ回路３５の３本の入力線との交点のうち、図７に示される位置に設けられる。ワイアードＯＲ回路３３は、対応するＯＲゲート３２の出力が０であれば、フリップフロップ回路３５の対応する入力線をグランド電位に接続する。フリップフロップ回路３５の一本の入力線に着目したとき、この入力線には４つのワイアードＯＲ回路３３が接続されている。従って、これら４つのワイアードＯＲ回路３３が交点となる位置の４つのＯＲゲート３２の出力の何れか１つでも０になれば、この入力線の電位はＬＯＷとなる。この回路により、８つのＯＲゲート３２の８つの出力のうちで値が０である出力の位置を３ビットに符号化し、符号化データＤ０’、Ｄ１’、Ｄ３’をフリップフロップ回路３５に格納する。フリップフロップ回路３５に格納した３ビットのデータは、エンコード結果Ｄ０、Ｄ１、Ｄ２として出力される。なおスイッチ回路３４は、エンコードタイミングにおいて開放状態となる。スイッチ回路３４は、リセットタイミングにおいて導通状態となり、フリップフロップ回路３５の入力をグランドに接続してリセットする。フリップフロップ回路３５及びスイッチ回路３４の動作タイミングを制御するエンコード制御信号φｅｎｃは、図６の制御回路２２から供給される。

図８は、図７の比較器２０−１乃至２０−８及びエンコーダ２１の動作のタイミングを示すタイミングチャートである。リセットタイミングＲｅｓｅｔにおいて、図６の制御回路２２から比較器２０−１乃至２０−８に供給される比較器制御信号φｃｍｐがＨＩＧＨとなり、比較器２０−１乃至２０−８がリセットされる。またこのリセットタイミングＲｅｓｅｔにおいて、エンコード制御信号φｅｎｃがＨＩＧＨとなり、スイッチ回路３４が導通してフリップフロップ回路３５の入力がグランドに接続される。即ち、フリップフロップ回路３５の入力であるデータＤｎ’（図７に示すＤ０’、Ｄ１’、Ｄ３’）が０にリセットされる。次に比較動作タイミングＣｏｍｐにおいて、比較器２０−１乃至２０−８に供給される比較器制御信号φｃｍｐがＬＯＷとなり、比較器２０−１乃至２０−８が比較動作を実行する。これにより、比較器２０−１乃至２０−８の出力Ｃｍｐ＿ｏｕｔが有効となる。またエンコード制御信号φｅｎｃがＬＯＷとなり、スイッチ回路３４が非導通状態となることにより、フリップフロップ回路３５の入力であるデータＤｎ’が有効状態となる。このエンコード制御信号φｅｎｃはフリップフロップ回路３５にも供給されており、フリップフロップ回路３５は、エンコード制御信号φｅｎｃの立ち上がりエッジで入力データＤｎ’を取り込む（ラッチする）。

図９は、制御回路２２による冗長比較器の閾値更新を説明するための図である。図９に示されるように、制御回路２２は、２入力のうち下位側が負論理入力の複数のＮＯＲゲート４０、２入力のうち上位側が負論理入力の複数のＮＯＲゲート４１、及び制御ロジック回路４３を含む。１つのＮＯＲゲート４０と１つのＮＯＲゲート４１とで一対をなし、一対のＮＯＲゲートの各々は、２つの比較器２０−１乃至２０−８のうちの隣接する２つの比較器の出力を受け取る。比較器２０−１乃至２０−８のうちの隣接する２つの比較器の組み合わせは、７つあるので、７対のＮＯＲゲートが設けられることになる。図９には図示の便宜上、第３及び第４の比較器２０−３及び２０−４に対する一対のＮＯＲゲートと、第４及び第５の比較器２０−４及び２０−５に対する一対のＮＯＲゲートとだけが示される。

各比較器２０−１乃至２０−８の出力はエンコーダ２１に供給されると共に、並行して制御回路２２にも供給される。隣接する２つの比較器に対して設けられた一対のＮＯＲゲートは、入力電圧ＶＩＮがこれら２つの比較器の２つの閾値よりも大きいか、小さいか、或いはその中間にあるか、に関する判定を行なう。以下において、図７で示した例と同様に、第３の比較器２０-３が冗長比較器であり、この閾値の更新を実行する場合について説明する。

第３の比較器２０-３の閾値及び第４の比較器２０-４の閾値の何れよりも入力電圧ＶＩＮが低い場合、対応するＮＯＲゲート４０の出力Ｊ＋とＮＯＲゲート４１の出力Ｊ−は、双方共に０となる。また第３の比較器２０-３の閾値及び第４の比較器２０-４の閾値の何れよりも入力電圧ＶＩＮが高い場合も、対応するＮＯＲゲート４０の出力Ｊ＋とＮＯＲゲート４１の出力Ｊ−は、双方共に０となる。このように出力Ｊ＋と出力Ｊ−とが双方共に０の場合、制御ロジック回路４３は何も実行しない。

第３の比較器２０-３の閾値及び第４の比較器２０-４の閾値との間に入力電圧ＶＩＮが有る場合には、第３の比較器２０-３の閾値ＴＨ_３と第４の比較器２０-４の閾値ＴＨ_４との大小関係に応じて、対応するＮＯＲゲートの出力Ｊ＋及び出力Ｊ−が変化する。ＴＨ_３＜ＴＨ_４である場合、第３の比較器２０-３及び第４の比較器２０-４の出力はそれぞれ１及び０となるので、ＮＯＲゲート４０の出力Ｊ＋とＮＯＲゲート４１の出力Ｊ−はそれぞれ１及び０となる。このとき、制御ロジック回路４３は、第３の比較器２０-３に設定するデジタルコードＤｃｎｔ（３）を１増加させることにより、第３の比較器２０-３の閾値ＴＨ_３を最小刻み幅だけ増加させる。これにより、ＴＨ_３がＴＨ_４に近づくことになる。逆に、ＴＨ_３＞ＴＨ_４である場合、第３の比較器２０-３及び第４の比較器２０-４の出力はそれぞれ０及び１となるので、ＮＯＲゲート４０の出力Ｊ＋とＮＯＲゲート４１の出力Ｊ−はそれぞれ０及び１となる。このとき、制御ロジック回路４３は、第３の比較器２０-３に設定するデジタルコードＤｃｎｔ（３）を１減少させることにより、第３の比較器２０-３の閾値ＴＨ_３を最小刻み幅だけ増加させる。これにより、ＴＨ_３がＴＨ_４に近づくことになる。このようにして、ＡＤ変換器に入力される入力アナログ電圧ＶＩＮと閾値との比較動作を逐次実行し、その比較結果に応じて、第３の比較器２０-３の閾値を変化させていく。

ＴＨ_３とＴＨ_４とが等しくなると、入力アナログ電圧ＶＩＮの値に関わらず、ＮＯＲゲート４０の出力Ｊ＋とＮＯＲゲート４１の出力Ｊ−とは、共に０になる。例えば、入力アナログ電圧ＶＩＮと各閾値の比較動作を１０００回行なったときに、１０００回の比較動作の全てにおいて出力Ｊ＋と出力Ｊ−とが、双方共に０になる。如何なるデジタルコードＤｃｎｔ（３）を設定してもＴＨ_３とＴＨ_４とが完全に一致することが無い場合、即ち、各比較器の最小分解能に応じた差が常に存在する場合には、多数回の比較動作のうちで出力Ｊ＋と出力Ｊ−とが異なる値となる場合が常に発生する。従って、例えば、１０００回の比較動作において所定の割合以上（例えば９９．５％以上）において出力Ｊ＋と出力Ｊ−とが０となる場合、即ち両比較結果が一致する場合に、ＴＨ_３とＴＨ_４とが実質的に等しくなったと判断して、ＴＨ_３の更新動作を実行してよい。同様に、所定の回数以上連続して出力Ｊ＋と出力Ｊ−とが０となる場合、即ち両比較結果が一致する場合に、ＴＨ_３とＴＨ_４とが実質的に等しくなったと判断して、ＴＨ_３の更新動作を実行してよい。ここで更新動作の実行とは、ＴＨ_３とＴＨ_４とが実質的に等しくなったときのデジタルコードと最初の状態のデジタルコードとの差を１より小さい正の実数倍した値を、最初の状態のデジタルコードに加えることである。これにより、（ＴＨ_４−ＴＨ_３）を１より小さい正の実数倍した値をＴＨ_３に加えることにより、第３の比較器の閾値を更新する更新動作を実行したことになる。

ＴＨ_３の更新動作が完了すると、第３の比較器２０-３をエンコーダ２１に接続し、第４の比較器２０-４をエンコーダ２１から切り離す。そして、第４の比較器２０-４を冗長比較器として、第４の比較器２０-４の閾値の更新を実行する。

図１０は、比較器の閾値の更新動作のタイミングの一例を示すタイミングチャートである。図１０に示す比較器制御信号φｃｍｐは、図８で説明した比較器制御信号と同一であり、比較器２０−１乃至２０−８のリセットタイミングと比較動作タイミングとを制御する。比較器制御信号φｃｍｐがＬＯＷのときに、各比較器により比較動作が実行され、各比較器の出力が有効（Ｖａｌｉｄ）となる。図１０に示す例では、最初にｎ番目の比較器を冗長比較器として、閾値更新処理の対象としている。ｎ番目の比較器の出力としてＣｎが示されている。図９を参照して説明したように、制御回路２２の制御ロジック回路４３は、出力Ｊ＋と出力Ｊ−とに応じて、ｎ番目の比較器に供給するデジタルコードＤｃｎｔ（ｎ）を＋１又は−１することにより、ｎ番目の比較器の閾値Ｖｔｈを変更する。図１０に示す例では、比較器制御信号φｃｍｐをクロックとしてクロックサイクルを考えた場合、出力Ｊ＋と出力Ｊ−とに応じた閾値Ｖｔｈの変更に、３クロックサイクルかかっている。この閾値Ｖｔｈの変更を、比較動作の結果に応じて逐次実行する。なお前述のように、出力Ｊ＋と出力Ｊ−とが双方共に０であれば、閾値Ｖｔｈを変更しないで現状維持とする。複数回の比較動作において所定の割合以上において出力Ｊ＋と出力Ｊ−とが０となる場合、即ち両比較結果が一致する場合に、ｎ番目の比較器の閾値とｎ＋１番目の比較器の閾値とが実質的に等しくなったと判断（即ち収束したと判断）してよい。これにより、図１０に示すように、ｎ番目の比較器のデジタルコードＤｃｎｔ（ｎ）を固定し、次のｎ＋１番目の比較器のデジタルコードＤｃｎｔ（ｎ＋１）の調整を開始する。

図１１は、ＡＤ変換器の複数の比較器の更新動作の流れを示すフローチャートである。図１１の処理は、例えば図６に示す制御回路２２により実行される。図１１においては、ＡＤ変換器に設けられた比較器の全個数をｍとしている。図６の場合で言えば、ｍ＝８となる。まずステップＳ１において、各比較器にデジタルコードを初期設定する。ここで、第１の比較器及び第ｍの比較器（即ち両端の比較器）については、例えば、それぞれ最小のデジタルコード及び最大のデジタルコードを設定してよい。それ以外の第２乃至第Ｍ−１の比較器については、デジタルコードの初期値は如何なる値でもよい。例えば、最小のデジタルコードから最大のデジタルコードまでの範囲を等間隔に分割するように、各デジタルコードの初期値を設定してよい。

ステップＳ２において、変数Ｍを２に初期化する。この変数Ｍは、第Ｍ番目の比較器を指し示す変数である。ステップＳ３において、変数Ｍが比較器の全個数ｍに等しいか否かを判定する。等しくない場合には、ステップＳ４に進む。ステップＳ４において、図９を参照して説明した閾値更新処理を第Ｍ番目の比較器に対して実行する。第Ｍ番目の比較器の閾値更新処理を完了すると、ステップＳ５において、変数Ｍ＝Ｍ＋１として、次の比較器を冗長比較器として閾値更新処理の対象とする。その後ステップＳ３に戻り、以降の処理を、次の比較器に対して実行する。

ステップＳ３において、変数Ｍが比較器の全個数ｍに等しいと判定された場合、ステップＳ６に進む。ステップＳ６において、変数Ｍ＝ｍ−１とする。これは、端の比較器（第Ｍの比較器）については、閾値を固定としておくことに相当する。次にステップＳ７において、変数Ｍが１に等しいか否かを判定する。等しくない場合には、ステップＳ８に進む。ステップＳ８において、図９を参照して説明した閾値更新処理を第Ｍ番目の比較器に対して実行する。第Ｍ番目の比較器の閾値更新処理を完了すると、ステップＳ９において、変数Ｍ＝Ｍ−１として、次の比較器を冗長比較器として閾値更新処理の対象とする。その後ステップＳ７に戻り、以降の処理を、次の比較器に対して実行する。

ステップＳ７において、変数Ｍが１に等しいと判定された場合、ステップＳ２に進む。ステップＳ２において、変数Ｍ＝２とする。これは、端の比較器（第１の比較器）については、閾値を固定としておくことに相当する。以降、ステップＳ２乃至Ｓ９の処理を同様にして繰り返す。

このようにして、第１の比較器乃至第ｍの比較器から１つの比較器を冗長比較器として順次選択し、閾値更新処理の対象とする。この処理をＡＤ変換器のＡＤ変換動作を実行しながらバックグラウンドで実行することにより、ＡＤ変換動作と並行して比較器の閾値更新処理を実行することができる。

図９乃至図１１に説明した例では、１つの比較器を冗長比較器として順次選択して閾値更新処理を実行しており、図５に示す閾値設定方法を行なっていることに相当する。図６のＡＤ変換器の閾値設定動作としては、図５に示す閾値設定方法に限定されることなく、図１や図２に示す閾値設定方法を実行してもよい。例えば、実際のＡＤ変換動作を開始する前段階として更正期間を設け、この更正期間において、冗長比較器を用いてバックグラウンドでの閾値更新処理を実行するのではなく、冗長比較器を用いずにフォアグランドで閾値更新処理を並行して実行してもよい。その際、更正期間において入力電圧を印加し、着目比較器とそれに隣接する比較器との両方において入力電圧と閾値との比較結果を求め、図９により、これらの比較結果を比較してよい。入力電圧を変えながら複数回比較して、着目比較器のコードを徐々に変化させていくことで、両比較結果が所定の割合以上一致するときに、着目比較器と隣接比較器とで閾値が同一である、と判断することができる。このときの着目比較器のコード入力と、着目比較器の元のコード入力との差分を求め、この差分をｒ倍した値を元のコード入力に加えるようにして、閾値を更新してよい。この際、着目比較器は、隣の比較器を置き換えるのではなく、図１又は図２に示すような閾値更新としてよい。またこの時、１つずつ着目比較器を選択して順次閾値更新してもよいし、或いは、複数の比較器（例えば図１の模式図の場合、第２の比較器１２と第４の比較器１４等）を同時に着目比較器として選択して隣接比較器との間で比較結果を比較してもよい。この際、例えば第２の比較器１２と第４の比較器１４については、デジタルコードの更新値を求めるだけで、制御回路２２内のレジスタ等に求めたデジタルコードを格納しておき、実際に閾値更新することなく元のデジタルコードに戻してよい。その後、第３の比較器１３についても着目比較器として選択して隣接比較器との間で比較結果を比較しデジタルコードの更新値を求め、最後に、纏めて第２乃至第４の比較器の閾値を更新してよい。

図１２は、比較器の一例を示す図である。図１２に示す比較器は、ＮＭＯＳトランジスタ５１乃至５４、ＰＭＯＳトランジスタ５５及び５６、更にスイッチ回路５７乃至５９を含む。この比較器は、スイッチ回路５７を導通し且つスイッチ回路５８及び５９を非導通とすることにより、比較動作を開始する。その際、スイッチ回路５８及び５９を非導通とするタイミングを互いにずらすことにより、差動入力段のＮＭＯＳトランジスタ５３及び５４のドレイン端の電圧Ｖｍ及びＶｐを上記タイミングに応じて制御し、比較動作の閾値を制御している。なお制御信号φ１がＨＩＧＨになると、スイッチ回路５７が導通する。また制御信号φ１ｘｐがＬＯＷになるとスイッチ回路５９が非導通となり、制御信号φ１ｘｍがＬＯＷになるとスイッチ回路５８が非導通となる。

図１３は、制御信号を生成する回路の一例を示す図である。図１３に示す回路は、信号遷移速度を制御信号ＣＮＴＬにより制御可能なインバータ６１及び６２により、制御信号φ１から制御信号φ１ｘｐ及び制御信号φ１ｘｍを生成している。

図１４は、信号遷移速度を制御信号により制御可能なインバータの一例を示す図である。図１４（ａ）に示すインバータは、ＰＭＯＳトランジスタ６３及びＮＭＯＳトランジスタ６４を含むインバータ回路に、可変抵抗６５が設けられている。図１４（ｂ）に示すように、可変抵抗６５は、複数のＮＭＯＳトランジスタを並列接続し、そのゲート端に印加する１又は０の制御信号により、所望の数のＮＭＯＳトランジスタを導通状態として、所望の抵抗値を実現する。

図１５は、信号遷移速度を制御信号により制御可能なインバータの別の一例を示す図である。図１５（ａ）に示すインバータは、ＰＭＯＳトランジスタ６６及びＮＭＯＳトランジスタ６７を含むインバータ回路に、可変容量６８が設けられている。図１５（ｂ）に示すように、可変容量６８は、複数の容量素子とスイッチ回路とを並列接続し、スイッチ回路に印加する１又は０の制御信号により、所望の数のスイッチ回路を導通状態として、所望の容量値を実現する。

図１６は、図１２の比較器の動作の一例を示す図である。制御信号φ１がＨＩＧＨになると、スイッチ回路５７が導通する。制御信号φ１ｘｐがＬＯＷになると、スイッチ回路５９が非導通となる。また制御信号φ１ｘｍがＬＯＷになると、スイッチ回路５８が非導通となる。図１６に示す例では、制御信号φ１ｘｐが先にＬＯＷになり、その後に制御信号φ１ｘｍがＬＯＷになっている。このタイミング差は制御信号ＣＮＴＬ（図１４（ｂ）又は図１５（ｂ）に示す１又は０の信号）により制御される。制御信号φ１ｘｐが先にＬＯＷになり、その後に制御信号φ１ｘｍがＬＯＷになることにより、電圧Ｖｐが電圧Ｖｍよりも先に低下を始める。その結果、図１６の比較器の入力Ｖｉ＋とＶｉ−とがＶｉ＋＞Ｖｔｈ＋Ｖｉ−のときにのみ、出力Ｖｏ＋及びＶｏ−はそれぞれＨＩＧＨ及びＬＯＷとなる。この電圧Ｖｔｈが閾値である。仮に、制御信号φ１ｘｐと制御信号φ１ｘｍとがＬＯＷになるタイミングが同一であれば、Ｖｉ＋＞Ｖｉ−であれば、出力Ｖｏ＋及びＶｏ−はそれぞれＨＩＧＨ及びＬＯＷとなる。図１６に示す例のように、制御信号φ１ｘｐと制御信号φ１ｘｍとにタイミング差を設けることで、このタイミング差に応じた閾値Ｖｔｈを設定することができる。

図１７は、比較器の別の一例を示す図である。図１７に示す比較器は、ＮＭＯＳトランジスタ７１乃至７４、ＰＭＯＳトランジスタ７５及び７６、スイッチ回路７７乃至７９を含む。更にこの比較器は、閾値設定回路８０、スイッチ回路８１及び８２、複数のＮＭＯＳトランジスタ８３、複数のＮＭＯＳトランジスタ８４、及びスイッチ回路８５及び８６を含む。この比較回路は、スイッチ回路７７を導通し且つスイッチ回路７８及び７９を非導通とすることにより、比較動作を開始する。その際、スイッチ回路８１及びＮＭＯＳトランジスタ８３を介して電流を瞬間的に流すと共に、スイッチ回路８２及びＮＭＯＳトランジスタ８４を介して電流を瞬間的に流す。これらの電流量を、スイッチ回路８１の導通スイッチ数とスイッチ回路８２の導通スイッチ数とを調整することにより制御し、比較動作の閾値を制御している。これらのスイッチ回路８１及び８２の導通スイッチ数は、閾値設定回路８０により制御される。なお制御信号φ１がＬＯＷの場合、スイッチ回路７７が非導通となり、スイッチ回路７８、７９、８５、８６が導通となる。制御信号φ１がＨＩＧＨになると、スイッチ回路７７が導通し、スイッチ回路７８、７９、８５、８６が非導通となり、比較動作を開始する。

図１８は、図１７の比較器の動作の一例を示す図である。制御信号φ１がＬＯＷでリセット状態であり、制御信号φ１がＨＩＧＨになると比較動作が開始される。比較動作が開始されると、図１７に示す差動入力段のＮＭＯＳトランジスタ７３及び７４のドレイン端の電圧ＤＭ及びＤＰがＨＩＧＨから降下していく。これら電圧ＤＭ及びＤＰがＮＭＯＳトランジスタ８３及び８４の閾値電圧より高い間は、スイッチ回路８１及びＮＭＯＳトランジスタ８３を介して電流が瞬間的に流れると共に、スイッチ回路８２及びＮＭＯＳトランジスタ８４を介して電流が瞬間的に流れる。その後、電圧ＤＭ及びＤＰがＮＭＯＳトランジスタ８３及び８４の閾値電圧より低くなり、これらの２つの電流は停止する。これらの電流は、比較器の出力ＯＰ及びＯＭをグランドに引っ張る方向に流れる。従って、スイッチ回路８１の導通スイッチ数とスイッチ回路８２の導通スイッチ数とを異ならせることにより、出力ＯＰ及びＯＭの何れか一方を他方よりも強くグランドに向けて引っ張ることができる。

このようにして、スイッチ回路８１の導通スイッチ数とスイッチ回路８２の導通スイッチ数とを制御することで、例えば、比較器の入力ＶＩＰとＶＩＭとがＶＩＰ＞Ｖｔｈ＋ＶＩＭのときにのみ、出力ＯＰ及びＯＭをそれぞれＨＩＧＨ及びＬＯＷとする。この電圧Ｖｔｈが閾値である。仮に、スイッチ回路８１とスイッチ回路８２とで導通スイッチ数が同一であれば、ＶＩＰ＞ＶＩＭであれば、出力ＯＰ及びＯＭはそれぞれＨＩＧＨ及びＬＯＷとなる。スイッチ回路８１の導通スイッチ数とスイッチ回路８２の導通スイッチ数とを異ならせることで、この導通スイッチ数の差に応じた閾値Ｖｔｈを設定することができる。

図１９は、通信装置の一例を示す図である。図１９の通信装置１００は、ＲＦ回路１０１、ＡＤ変換＆ＤＡ変換部１０２、及びデジタル信号処理部１０３を含む。デジタル信号処理部１０３は、同期部、復調部、変調部、誤り訂正部、符号化部等の通信処理部を含む。ＲＦ回路１０１が、受信したＲＦ信号を変調信号に変換する。ＡＤ変換＆ＤＡ変換部１０２により、変調信号をデジタルからアナログへ変換した後に、デジタル信号処理部１０３により所定の処理を実行する。ＡＤ変換＆ＤＡ変換部１０２に、前述のＡＤ変換器を用いることができる。

以下において、閾値が収束した後に誤差が発生しないような閾値設定方法について説明する。前述のように、図１又は図４の動作をするＡＤ変換器においてｒが例えば０．１である場合、各比較器の閾値が、隣接閾値との差の０．１倍程度の振幅で増減し続けることになる。この結果、各比較器の閾値が所望の閾値の近辺に収束した後であっても、隣接閾値との差の０．１倍程度の誤差が残ってしまうことになる。これは図５の動作をするＡＤ変換器においてｒが例えば０．９である場合にも同様である。ｒを例えば０．０１のように小さな値に設定すれば、誤差は小さくなるが、収束するまでに時間がかかるという問題がある。

以下の説明では、便宜上、前述の閾値設定方法と同様に、図４の例を用いて説明する。比較器１１乃至１５の両端の閾値、即ち比較器１１の閾値と比較器１５の閾値とは、両方ともに所定の閾値に固定されていてよい。

まず、第１乃至第５の比較器１１乃至１５のうち、１＜Ｍ＜５である第Ｍの比較器（即ち両端以外の比較器）に着目し、この第Ｍの比較器の閾値をＴＨ_Ｍとする。また第１乃至第５の比較器１１乃至１５の並び順において、Ｍ番目の位置の近傍にある第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、Ｍ番目の位置の近傍にある第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とする。このとき閾値更新動作により、第Ｍの比較器の更新後の閾値は、第Ｍ−１の比較器の閾値と第Ｍ＋１の比較器の閾値との平均値に等しく設定される。即ち、第Ｍの比較器の更新後の閾値は、（ＴＨ_Ｍ−１＋ＴＨ_Ｍ＋１）／２に等しく設定される。同様の閾値更新動作を、比較器１２乃至１４の各々に対して実行する。これにより、１回の閾値更新動作が終了する。この閾値更新動作を繰り返し複数回実行することにより、各比較器１２乃至１４の閾値は、比較器１１の閾値と及び比較器１５の閾値との間を略等間隔に分割するように設定される。

上記説明では、Ｍ番目の位置の前後２つの比較器である第Ｍ−１の比較器の閾値と第Ｍ＋１の比較器の閾値との平均値を、第Ｍの比較器の更新後の閾値とした。しかし更新後の閾値は、この計算例に限定されることなく、第１乃至第Ｎの比較器の並び順においてＭ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値に等しく設定されてよい。例えば、Ｍ番目の位置の近傍にある第Ｍ−１の比較器、第Ｍの比較器、及び第Ｍ＋１の比較器のそれぞれの比較器の平均値としてよい。即ち、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、第Ｍの比較器の閾値をＴＨ_Ｍとし、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とする。このとき閾値更新動作により、第Ｍの比較器の更新後の閾値は、（ＴＨ_Ｍ−１＋ＴＨ_Ｍ＋ＴＨ_Ｍ＋１）／３に等しく設定されてよい。

また例えば、Ｍ番目の位置の近傍にある第Ｍ−２、第Ｍ−１、第Ｍ、第Ｍ＋１、及び第Ｍ＋２の５つの比較器の閾値の平均値を、第Ｍ番目の比較器の更新後の閾値としてよい。或いは例えば、Ｍ番目の位置の近傍にある第Ｍ−２、第Ｍ、及び第Ｍ＋２の３つの比較器の閾値の平均値を、第Ｍ番目の比較器の更新後の閾値としてよい。或いは例えば、Ｍ番目の位置の近傍にある第Ｍ−２及び第Ｍ＋２の２つの比較器の閾値の平均値を、第Ｍ番目の比較器の更新後の閾値としてよい。なおＭ番目の位置の近傍にある複数の比較器とは、例えば、第Ｍの比較器、第Ｍ−１の比較器、第Ｍ＋１の比較器、・・・、第Ｍ−ｋの比較器、第Ｍ＋ｋの比較器のうちの少なくとも２つの比較器である。Ｍ番目の位置の近傍にある何れの比較器を閾値平均化の対象とするかについては、特に限定されるものではない。近傍領域において比較的遠くにある比較器（上記のｋが大きな比較器）を選ぶほど、比較的収束し難くなる傾向にある。しかしこの収束容易性の変化は連続的な変化であり、確実な収束の必要条件となる近傍領域の大きさが明確に規定されるものではない。

このように、第Ｍの比較器の閾値を例えばその前後の比較器の閾値の平均値に等しく設定することで、第Ｍの比較器とその前後の比較器との間の閾値間距離が等しくなるように閾値が更新される。即ち更新動作により局所的に閾値間距離が等しくなるように変化し、その結果、各比較器の閾値の間の閾値間距離は、第１の比較器から第５の比較器まで一定値である方向に変化していく。最終的には、複数の閾値間距離が端から端まで一定の値である分布に近づいていく。即ち、比較器１１乃至１５の閾値が、下端閾値から上端閾値までの間に等間隔に並ぶような配置に近づいていく。

なお複数の比較器の閾値の単なる平均値ではなく、複数の比較器の閾値の重み付け平均値であってよい。重み付け平均値であってよい理由は、以下に説明するように２つある。

まず第１の理由について述べる。図１を用いて説明した閾値設定方法においては、第１の更新動作において、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）のｒ倍をＴＨ_Ｍに加えるように閾値更新をし、第２の更新動作において、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）のｒ倍をＴＨ_Ｍに加えるように閾値更新をする。この第１の更新動作は、
（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）ｒ＋ＴＨ_Ｍ＝ｒ・ＴＨ_Ｍ＋１＋（１−ｒ）・ＴＨ_Ｍ
であり、更新後の閾値は、Ｍ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値となっている。第２の更新動作も同様に、更新後の閾値は、Ｍ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値となっている。これは、ここまで説明した全ての更新動作について同様である。即ち、ここまで説明した全ての閾値設定方法は、第Ｍの比較器の更新後の閾値をＭ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値に等しく設定するという技術的思想で統一される。なお単純な平均値を求める場合は、重み付け平均値を求める際の重みは平均化対象である各閾値に対して同一となる。

次に第２の理由について述べる。またＡＤ変換器のアプリケーションによっては、入力電圧と出力デジタルコードとの間の関係が線形特性ではなく、曲線的な特性となることが好ましい場合がある。例えば、後段の表示機器のガンマ特性を補正するために、このガンマ特性を補償するような曲線特性をＡＤ変換器により実現することが考えられる。或いは前段のセンサの特性を補正するために、センサ特性を補償するような曲線特性をＡＤ変換器により実現することが考えられる。そのような場合、閾値更新に例えば前後２つの比較器の閾値ＴＨ_Ｍ−１及びＴＨ_Ｍ＋１を用いるとすると、第Ｍの比較器の更新後の閾値を平均値（ＴＨ_Ｍ−１＋ＴＨ_Ｍ＋１）／２とするのではなく、重み付け平均値ｒ・ＴＨ_Ｍ−１＋（１−ｒ）・ＴＨ_Ｍ＋１とすることが考えられる。ここで係数ｒは、０より大きく１より小さい値である。そしてこの重み付けの係数ｒを、各位置（Ｍ＝２，３，４・・・）において異ならせることにより、収束後の閾値間距離を、各位置（Ｍ＝２，３，４・・・）において異ならせることができる。即ち、第Ｍの比較器の更新後の閾値をＭ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値に等しく設定する際に、その重み付けを各位置において異ならせる。言葉を換えて言えば、重み付け平均値を求める際の平均化対象である各閾値の重みの比率（例えばｒ：（１−ｒ））は、第１の値のＭ（例えば３番目）に対する第１の比率と、前記第１の値とは異なる第２の値のＭ（例えば４番目）に対する第２の比率とが異なる。これにより、ＡＤ変換器の入力電圧と出力デジタルコードとの間の関係を、線形特性ではなく曲線的な特性に設定することが可能となる。

上記の閾値設定方法は、前述の図５に示した場合のように、冗長な比較器を設けた構成に対しても適用できる。冗長な比較器を設けた場合の閾値設定方法を、便宜上図５を用いて説明する。

図５において、第６の比較器１６が冗長な比較器として設けられている。この図５におけるＡＤ変換動作と閾値更新動作とは、前述の場合と同様である。即ち、第５の比較器１５の閾値を更新すると、第５の比較器１５をエンコーダに接続するとともに、残りの複数の比較器１１乃至１５のうちから選択した所望の比較器をエンコーダから切り離して閾値の更新を行なってよい。具体的には、第４の比較器１４をエンコーダから切り離して、閾値更新の対象としてよい。この閾値更新の間は、比較器１１，１２，１３，１５，１６の５つの比較器により、ＡＤ変換動作を実行することになる。

第Ｍの比較器の更新後の閾値は、Ｍ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値に等しく設定される。例えば、第Ｍの比較器の更新後の閾値は、第Ｍの比較器の閾値と第Ｍ−２の比較器の閾値との平均値に等しく設定されてよい。即ち、第Ｍの比較器の更新後の閾値は、（ＴＨ_Ｍ−２＋ＴＨ_Ｍ）／２に等しく設定されてよい。具体的には、まず第５の比較器１５の更新後の閾値を、（ＴＨ_３＋ＴＨ_５）／２とする。ＴＨ_４とＴＨ_６との平均値ではなく、ＴＨ_３とＴＨ_５との平均値を用いるのは、図５に示されるように、第５の比較器１５の閾値を更新すると、閾値更新後の第５の比較器１５により、第４の比較器１４を置き換えるからである。但し見方を変えれば、第５の比較器１５は、更新後にエンコーダに接続される置換後の第４番目の比較器となるのであり、この置換後の第４番目の比較器の更新後の閾値ＴＨ_４が、その前後の閾値の平均値（ＴＨ_３＋ＴＨ_５）／２であると考えることもできる。図５の例では、閾値３の近傍の比較動作を実行すべき比較器は初期状態で第４の比較器１４であり、その後第５の比較器１５に置き換わり、その後更に第４の比較器１４に置き換わり、というように比較器１４と１５とに交互に置き換わる。図５において、点線で示す矢印が、各比較器の実際の閾値の変化を示す。実線で示す矢印は、所定の閾値近傍の比較動作を実行すべき比較器の置き換わりの推移を示す。

第５の比較器１５により置き換えられた第４の比較器１４は、エンコーダから切り離され、閾値更新動作に供される。第４の比較器１４の閾値更新が終了すると、閾値更新後の第４の比較器１４により、第３の比較器１３を置き換える。第４の比較器１４により置き換えられた第３の比較器１３は、エンコーダから切り離され、閾値更新動作に供される。第３の比較器１３の閾値更新が終了すると、閾値更新後の第３の比較器１３により、第２の比較器１２を置き換える。第２の比較器１２は、エンコーダから切り離され、閾値更新動作に供される。この際、第２の比較器１２の閾値ＴＨ_２は、第１の比較器１１の閾値ＴＨ_１に等しい値に設定されてよい。以上で、比較器１１乃至１６に対する一段の閾値更新動作が終了する。なお両端の比較器１１及び１６については、それぞれ両端の閾値０及び４に固定しておいてよい。

次の更新動作においては、第Ｍの比較器の更新後の閾値は、第Ｍの比較器の閾値と第Ｍ＋２の比較器の閾値との平均値に等しく設定されてよい。即ち、第Ｍの比較器の更新後の閾値は、（ＴＨ_Ｍ＋２＋ＴＨ_Ｍ）／２に等しく設定されてよい。具体的には、まず第２の比較器１２の更新後の閾値を、（ＴＨ_４＋ＴＨ_２）／２とする。第２の比較器１２の閾値更新が終了すると、閾値更新後の第２の比較器１２により、第３の比較器１３を置き換える。第２の比較器１２により置き換えられた第３の比較器１３は、エンコーダから切り離され、閾値更新動作に供される。以降同様にして、順次、比較器１３乃至１５の閾値を更新していく。

前述の場合と同様に、更新後の閾値は、上記の計算例に限定されることなく、例えば、Ｍ番目の位置の近傍にある第３つの比較器のそれぞれの比較器の平均値としてよい。また例えば、Ｍ番目の位置の近傍にある４つ又はそれ以上の数の比較器の閾値の平均値を、第Ｍ番目の比較器の更新後の閾値としてよい。また例えば連続する位置にある比較器ではなく、１つ又はそれ以上の比較器を間に挟んだ位置にある複数の比較器の閾値を、平均値をとる対象の閾値としてもよい。Ｍ番目の位置の近傍にある何れの比較器を閾値平均化の対象とするかについては、特に限定されるものではない。また曲線特性を得るために、単純な平均値ではなく重み付け平均値により更新するようにし、その重み係数の値を位置により異なる値に設定してもよい。

上記説明した、第Ｍの比較器の更新後の閾値をＭ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値に等しく設定する方法は、前述の図６及び図７に示す半導体集積回路（ＡＤ変換回路）及びエンコーダにより実行することができる。但し、制御回路２２については、閾値更新動作に用いる比較器の数及び位置に応じて、その構成を適宜変更する。

図２０は、制御回路２２による冗長比較器の閾値更新を説明するための図である。図２０では、第Ｍの比較器の更新後の閾値が（ＴＨ_Ｍ＋２＋ＴＨ_Ｍ）／２に等しく設定される例について、制御回路２２の構成が示される。制御回路２２は、２入力のうち下位側が負論理入力の複数のＮＯＲゲート９０、２入力のうち上位側が負論理入力の複数のＮＯＲゲート９１、及び制御ロジック回路９３を含む。１つのＮＯＲゲート９０と１つのＮＯＲゲート９１とで一対をなし、一対のＮＯＲゲートの各々は、８つの比較器２０−１乃至２０−８のうちで、１つの比較器を間において並ぶ２つの比較器の出力を受け取る。比較器２０−１乃至２０−８のうちの１つの比較器を間において並ぶ２つの比較器の組み合わせは、６つあるので、６対のＮＯＲゲートが設けられることになる。図２０には図示の便宜上、４対のＮＯＲゲートだけが示されている。

各比較器２０−１乃至２０−８の出力はエンコーダ２１に供給されると共に、並行して制御回路２２にも供給される。１つの比較器を間において並ぶ２つの比較器に対して設けられた一対のＮＯＲゲートは、入力電圧ＶＩＮがこれら２つの比較器の２つの閾値よりも大きいか、小さいか、或いはその中間にあるか、に関する判定を行なう。以下において、図７で示した例と同様に、第３の比較器２０-３が冗長比較器であり、この閾値の更新を実行する場合について説明する。

第３の比較器２０-３の閾値及び第５の比較器２０-５の閾値の何れよりも入力電圧ＶＩＮが低い場合、対応するＮＯＲゲート９０の出力Ｊ＋とＮＯＲゲート９１の出力Ｊ−は、双方共に０となる。また第３の比較器２０-３の閾値及び第５の比較器２０-５の閾値の何れよりも入力電圧ＶＩＮが高い場合も、対応するＮＯＲゲート９０の出力Ｊ＋とＮＯＲゲート９１の出力Ｊ−は、双方共に０となる。このように出力Ｊ＋と出力Ｊ−とが双方共に０の場合、制御ロジック回路９３は何も実行しない。

第３の比較器２０-３の閾値及び第５の比較器２０-５の閾値との間に入力電圧ＶＩＮが有る場合には、第３の比較器２０-３の閾値ＴＨ_３と第５の比較器２０-５の閾値ＴＨ_５との大小関係に応じて、対応するＮＯＲゲートの出力Ｊ＋及び出力Ｊ−が変化する。ＴＨ_３＜ＴＨ_５である場合、第３の比較器２０-３及び第５の比較器２０-５の出力はそれぞれ１及び０となるので、ＮＯＲゲート９０の出力Ｊ＋とＮＯＲゲート９１の出力Ｊ−はそれぞれ１及び０となる。このとき、制御ロジック回路９３は、第３の比較器２０-３に設定するデジタルコードＤｃｎｔ（３）を１増加させることにより、第３の比較器２０-３の閾値ＴＨ_３を最小刻み幅だけ増加させる。これにより、ＴＨ_３がＴＨ_５に近づくことになる。逆に、ＴＨ_３＞ＴＨ_５である場合、第３の比較器２０-３及び第５の比較器２０-５の出力はそれぞれ０及び１となるので、ＮＯＲゲート９０の出力Ｊ＋とＮＯＲゲート９１の出力Ｊ−はそれぞれ０及び１となる。このとき、制御ロジック回路９３は、第３の比較器２０-３に設定するデジタルコードＤｃｎｔ（３）を１減少させることにより、第３の比較器２０-３の閾値ＴＨ_３を最小刻み幅だけ減少させる。これにより、ＴＨ_３がＴＨ_５に近づくことになる。このようにして、ＡＤ変換器に入力される入力アナログ電圧ＶＩＮと閾値との比較動作を逐次実行し、その比較結果に応じて、第３の比較器２０-３の閾値を変化させていく。

ＴＨ_３とＴＨ_５とが等しくなると、入力アナログ電圧ＶＩＮの値に関わらず、ＮＯＲゲート９０の出力Ｊ＋とＮＯＲゲート９１の出力Ｊ−とは、共に０になる。例えば、入力アナログ電圧ＶＩＮと各閾値の比較動作を１０００回行なったときに、１０００回の比較動作の全てにおいて出力Ｊ＋と出力Ｊ−とが、双方共に０になる。如何なるデジタルコードＤｃｎｔ（３）を設定してもＴＨ_３とＴＨ_５とが完全に一致することが無い場合、即ち、各比較器の最小分解能に応じた差が常に存在する場合には、多数回の比較動作のうちで出力Ｊ＋と出力Ｊ−とが異なる値となる場合が常に発生する。従って、例えば、１０００回の比較動作において所定の割合以上（例えば９９．５％以上）において出力Ｊ＋と出力Ｊ−とが０となる場合、即ち両比較結果が一致する場合に、ＴＨ_３とＴＨ_５とが実質的に等しくなったと判断して、ＴＨ_３の更新動作を実行してよい。同様に、所定の回数以上連続して出力Ｊ＋と出力Ｊ−とが０となる場合、即ち両比較結果が一致する場合に、ＴＨ_３とＴＨ_５とが実質的に等しくなったと判断して、ＴＨ_３の更新動作を実行してよい。ここで更新動作の実行とは、ＴＨ_３とＴＨ_５とが実質的に等しくなったときのデジタルコードと最初の状態のデジタルコードとの差の０．５倍を、最初の状態のデジタルコードに加えることである。これにより、０．５（ＴＨ_５−ＴＨ_３）をＴＨ_３に加えることになり、第３の比較器の更新後の閾値は（ＴＨ_５＋ＴＨ_３）／２となる。

ＴＨ_３の更新動作が完了すると、第３の比較器２０-３をエンコーダ２１に接続し、第４の比較器２０-４をエンコーダ２１から切り離す。そして、第４の比較器２０-４を冗長比較器として、第４の比較器２０-４の閾値の更新を実行する。以下同様である。なお、下側の比較器（例えば第３の比較器２０−３）の閾値を参照して上側の比較器（例えば第５の比較器２０−５）の閾値を更新する動作も、上記の説明と同様にして実行することができる。

上記説明した図２０に示すＡＤ変換器の複数の比較器の更新動作は、前述の図１１に示すフローチャートに示す通りの流れにより実行することができる。簡単に説明すると、ステップＳ１において、各比較器にデジタルコードを初期設定する。ステップＳ２において、変数Ｍを２に初期化する。ステップＳ３において、変数Ｍが比較器の全個数ｍに等しいか否かを判定する。等しくない場合には、ステップＳ４に進む。ステップＳ４において、図２０を参照して説明した閾値更新処理を第Ｍ番目の比較器に対して実行する。但し、端の１つ前の比較器（第ｍ−１の比較器）の場合には、前述のように、更新後の閾値を端の閾値（第ｍの比較器の閾値）に等しくなるように設定する。第Ｍ番目の比較器の閾値更新処理を完了すると、ステップＳ５において、変数Ｍ＝Ｍ＋１として、次の比較器を冗長比較器として閾値更新処理の対象とする。その後ステップＳ３に戻り、以降の処理を、次の比較器に対して実行する。

ステップＳ３において、変数Ｍが比較器の全個数ｍに等しいと判定された場合、ステップＳ６に進む。ステップＳ６において、変数Ｍ＝ｍ−１とする。次にステップＳ７において、変数Ｍが１に等しいか否かを判定する。等しくない場合には、ステップＳ８に進む。ステップＳ８において、図２０を参照して説明した閾値更新処理を第Ｍ番目の比較器に対して実行する。但し、端の１つ前の比較器（第２の比較器）の場合には、前述のように、更新後の閾値を端の閾値（第１の比較器の閾値）に等しくなるように設定する。第Ｍ番目の比較器の閾値更新処理を完了すると、ステップＳ９において、変数Ｍ＝Ｍ−１として、次の比較器を冗長比較器として閾値更新処理の対象とする。その後ステップＳ７に戻り、以降の処理を、次の比較器に対して実行する。

ステップＳ７において、変数Ｍが１に等しいと判定された場合、ステップＳ２に進む。ステップＳ２において、変数Ｍ＝２とする。以降、ステップＳ２乃至Ｓ９の処理を同様にして繰り返す。

なお上記の図２０に示す例では、２つの閾値の平均値を求める場合が示されるが、３つの閾値の平均値を求める場合も同様の回路構成を用いることができる。即ち、第Ｍの比較器の更新後の閾値が（ＴＨ_Ｍ＋２＋ＴＨ_Ｍ＋１＋ＴＨ_Ｍ）／３に等しく設定される場合であれば、図９のＮＯＲゲート４０及び４１と図２０のＮＯＲゲート９０及び９１とを両方とも備えた構成とすればよい。まず第３の比較器２０-３の閾値ＴＨ_３と第４の比較器２０-４の閾値ＴＨ_４とに着目し、上記と同様の処理により、ＮＯＲゲート４０及び４１の出力に基づいて（ＴＨ_４−ＴＨ_３）に相当する第１のデジタルコード差を求める。また第３の比較器２０-３の閾値ＴＨ_３と第５の比較器２０-５の閾値ＴＨ_５とに着目し、ＮＯＲゲート９０及び９１の出力に基づいて（ＴＨ_５−ＴＨ_３）に相当する第２のデジタルコード差を求める。その後、第１のデジタルコード差と第２のデジタルコード差との和の１／３を最初の状態のデジタルコードに加える。これにより、（（ＴＨ_４−ＴＨ_３）＋（ＴＨ_５−ＴＨ_３））／３をＴＨ_３に加えることになり、第３の比較器の更新後の閾値は（ＴＨ_５＋ＴＨ_４＋ＴＨ_３）／２となる。

図２１は、閾値設定方法の計算機シミュレーションの結果を示す図である。この図２１は、ある閾値更新動作では第Ｍの比較器の更新後の閾値を（ＴＨ_Ｍ−２＋ＴＨ_Ｍ）／２に等しく設定し、次の閾値更新動作では第Ｍの比較器の更新後の閾値を（ＴＨ_Ｍ＋２＋ＴＨ_Ｍ）／２に等しく設定する場合の計算機シミュレーションの結果を示す。この場合、重み付け平均に用いる重み係数の値は、比較器の位置によらず一定の値０．５である。横軸は、比較器の番号を示し、第１の比較器から第１６の比較器まで１６個の比較器が設けられている。縦軸は、各比較器の閾値の値を示す。なお計算機シミュレーションでは、デジタルコードを介して各比較器の閾値を変化させるのではなく、直接に閾値を用いて閾値更新動作を行なっている。即ち、各比較器の閾値（例えば第Ｍの比較器の閾値ＴＨ_Ｍ）が分かっているものとして、複数の閾値の平均値計算を行なっている。複数の比較器の出力であるサーモメータコードをエンコーダによりエンコードしてＡＤ変換後のデジタルコードが得られるので、比較器の番号を示す横軸はそのままデジタル値に対応すると考えることができる。従って、各比較器の番号と閾値との関係を示す図２１は、ＡＤ変換器の入力電圧とデジタルコード出力との間の特性を示していると考えることができる。

図２１において、特性曲線１０１は初期状態での閾値分布を示すものである。第２乃至第１５の比較器の閾値を順次更新していくことにより徐々に閾値が直線上に揃っていき、十分な回数の閾値更新動作を実行した後には、特性曲線１０２及び特性曲線１０３に示す閾値分布が得られる。この例では、１つ冗長な比較器を設け、冗長な比較器の閾値を更新した後に、閾値更新後の比較器で他の比較器を置き換えていく動作が実行される。従って、１６個の比較器に対して、閾値分布は１．００〜１５．００の範囲での分布となっている。従って、十分な回数の閾値更新動作を実行した後であっても、ある１つの比較器に着目すると、この比較器の閾値は略１．００の変化幅で増減を繰り返すことになる。即ち、例えば第１０の比較器の閾値は、略９．００と略１０．００との２つの値の間を行き来することになる。しかしマークＡで示すように、第９の比較器の閾値と第１０の比較器の閾値とは略９．００の値を交互にとっており、ＡＤ変換動作の為に必要な閾値としては略９．００の値が得られる。この場合、小数点以下４桁程度まで９．０に値が等しい閾値を、比較的迅速に得ることができる。即ち、更新の係数ｒが例えば０．１である場合のように隣接閾値との差の０．１倍程度の誤差が残ってしまうことがない。

図２２は、閾値設定方法の別の計算機シミュレーションの結果を示す図である。この図２２は、第Ｍの比較器の更新後の閾値を重み付け平均値に等しく設定し、その重み付け係数の値を位置により変化させた場合の計算機シミュレーションの結果を示す。具体的には、ある閾値更新動作では第Ｍの比較器の更新後の閾値をｒ・ＴＨ_Ｍ−１＋（１−ｒ）ＴＨ_Ｍに等しく設定し、次の閾値更新動作では第Ｍの比較器の更新後の閾値をｒ・ＴＨ_Ｍ＋１＋（１−ｒ）ＴＨ_Ｍに等しく設定する。重み付け係数ｒの値は、第２の比較器から第８の比較器に対してそれぞれ０．９、０．８、０．７、０．６、０．５、０．４、０．３であり、第９の比較器から第１５の比較器に対してそれぞれ０．４、０．５、０．６、０．７、０．８、０．９、０．９である。このように、中心部で値が小さく、周辺部に向かい値が大きくなるように、重み付け係数が設定されている。

図２２において、特性曲線１１１は初期状態での閾値分布を示すものである。第２乃至第１５の比較器の閾値を順次更新していくことにより徐々に閾値が直線上に揃っていき、十分な回数の閾値更新動作を実行した後には、特性曲線１１２及び特性曲線１１３に示す閾値分布が得られる。この例では、１つ冗長な比較器を設け、冗長な比較器の閾値を更新した後に、閾値更新後の比較器で他の比較器を置き換えていく動作が実行される。従って、１６個の比較器に対して、閾値分布は１．００〜１５．００の範囲での分布となっている。図２２に示されるように、ＡＤ変換器の入力電圧とデジタルコード出力との間の特性に対応する特性曲線１１２及び１１３は、Ｓ字型の曲線の特性となっている。これは、中心部で値が小さく周辺部に向かい値が大きくなるような重み付け係数の設定に対応している。このように重み付け係数の値、即ち平均化対象の複数の閾値の重み付けの比率を、Ｍの値に応じて変化させることで所望の形の特性曲線を得ることができる。

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。

なお本願発明は以下の内容を含むものである。
（付記１）
入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器と、
第１の動作と第２の動作とを、交互に複数回実行すると共に、前記第１の比較器の閾値を第１の値近傍に拘束し、前記第Ｍの比較器の閾値を第２の値近傍に拘束する制御回路と、
を含み、
前記第１の動作は、第１の状態において、１＜Ｍ＜Ｎである第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とし、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新し、
前記第２の動作は、第２の状態において、前記第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する
ことを特徴とする半導体集積回路。
（付記２）
エンコーダを更に含み、
前記制御回路は、前記第１乃至第Ｎの比較器のうち、少なくとも１つの比較器以外の残りの複数の比較器により前記入力電圧とそれぞれの閾値とを比較した結果を前記エンコーダに供給しながら、前記少なくとも１つの比較器を前記エンコーダから切り離した状態で、前記少なくとも１つの比較器の閾値を更新することを特徴とする付記１記載の半導体集積回路。
（付記３）
前記エンコーダと前記第１乃至第Ｎの比較器との間の接続を切り換えるスイッチ回路を更に含み、前記スイッチ回路により、前記第１乃至第Ｎの比較器から選択した所望の比較器を、前記少なくとも１つの比較器として前記エンコーダから切り離し、前記残りの複数の比較器を前記エンコーダに接続することが可能であることを特徴とする付記２記載の半導体集積回路。
（付記４）
前記制御回路は、前記少なくとも１つの比較器の閾値を更新すると、前記少なくとも１つの比較器を前記エンコーダに接続するとともに、前記残りの複数の比較器のうちから選択した所望の比較器を前記エンコーダから切り離して閾値の更新を行なうことを特徴とする付記２又は３記載の半導体集積回路。
（付記５）
前記第１乃至第Ｎの比較器はコード入力により対応する閾値が設定され、前記制御回路は、前記少なくとも１つの比較器のコード入力を徐々に変化させながら、前記少なくとも１つの比較器による前記入力電圧と閾値との比較結果と、隣接する比較器による前記入力電圧と閾値との比較結果とを複数回比較し、両比較結果が所定の割合以上一致するときのコード入力と、前記少なくとも１つの比較器の元のコード入力との差分を求め、前記差分を１より小さい正の実数倍した値を前記元のコード入力に加えることにより、前記少なくとも１つの比較器の閾値を更新することを特徴とする付記２乃至４何れか一項記載の半導体集積回路。
（付記６）
第１の状態において、第１乃至第Ｎの比較器のうち１＜Ｍ＜Ｎである第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とし、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第１の段階と、
第２の状態において、前記第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第２の段階と、
前記第１の段階と第２の段階とを交互に複数回実行する段階と
を含み、前記第１の比較器の閾値を第１の値近傍に拘束し、前記第Ｍの比較器の閾値を第２の値近傍に拘束しておくことを特徴とする、入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器に対する閾値設定方法。
（付記７）
前記第１乃至第Ｎの比較器のうち、少なくとも１つの比較器以外の残りの複数の比較器により前記入力電圧とそれぞれの閾値とを比較した結果を、エンコーダに供給して符号化する段階を更に含み、前記第１の段階及び第２の段階は、前記少なくとも１つの比較器を前記エンコーダから切り離した状態で、前記少なくとも１つの比較器の閾値を更新することを特徴とする付記６記載の閾値設定方法。
（付記８）
前記少なくとも１つの比較器の閾値を更新すると、前記少なくとも１つの比較器を前記エンコーダに接続するとともに、前記残りの複数の比較器のうちから選択した所望の比較器を前記エンコーダから切り離す段階を更に含むことを特徴とする付記７記載の閾値設定方法。
（付記９）
前記第１乃至第Ｎの比較器はコード入力により対応する閾値が設定され、前記少なくとも１つの比較器のコード入力を徐々に変化させながら、前記少なくとも１つの比較器による前記入力電圧と閾値との比較結果と、隣接する比較器による前記入力電圧と閾値との比較結果とを複数回比較する段階と、
両比較結果が所定の割合以上一致するときのコード入力と、前記少なくとも１つの比較器の元のコード入力との差分を求める段階と、
前記差分を１より小さい正の実数倍した値を前記元のコード入力に加えることにより、前記少なくとも１つの比較器の閾値を更新する段階
を更に含むことを特徴とする付記６又は７記載の閾値設定方法。
（付記１０）
通信処理部と
ＡＤ変換器と
を含む通信装置であって、前記ＡＤ変換器は、
入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器と、
第１の動作と第２の動作とを、交互に複数回実行すると共に、前記第１の比較器の閾値を第１の値近傍に拘束し、前記第Ｍの比較器の閾値を第２の値近傍に拘束する制御回路と、
を含み、
前記第１の動作は、第１の状態において、１＜Ｍ＜Ｎである第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とし、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新し、
前記第２の動作は、第２の状態において、前記第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する
ことを特徴とする通信装置。
（付記１１）
入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器と、
前記第１乃至第Ｎの比較器のうちの第２乃至第Ｎ−１の比較器について閾値更新動作を複数回実行する制御回路と、
を含み、
前記閾値更新動作により、１＜Ｍ＜Ｎである第Ｍの比較器の更新後の閾値は、前記第１乃至第Ｎの比較器の並び順においてＭ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値に等しく設定される
ことを特徴とする半導体集積回路。
（付記１２）
エンコーダを更に含み、
前記制御回路は、前記第１乃至第Ｎの比較器のうち、少なくとも１つの比較器以外の残りの複数の比較器により前記入力電圧とそれぞれの閾値とを比較した結果を前記エンコーダに供給しながら、前記少なくとも１つの比較器を前記エンコーダから切り離した状態で、前記少なくとも１つの比較器の閾値を更新することを特徴とする付記１１記載の半導体集積回路。
（付記１３）
前記エンコーダと前記第１乃至第Ｎの比較器との間の接続を切り換えるスイッチ回路を更に含み、前記スイッチ回路により、前記第１乃至第Ｎの比較器から選択した所望の比較器を、前記少なくとも１つの比較器として前記エンコーダから切り離し、前記残りの複数の比較器を前記エンコーダに接続することが可能であることを特徴とする付記１２記載の半導体集積回路。
（付記１４）
前記制御回路は、前記少なくとも１つの比較器の閾値を更新すると、前記少なくとも１つの比較器を前記エンコーダに接続するとともに、前記残りの複数の比較器のうちから選択した所望の比較器を前記エンコーダから切り離して閾値の更新を行なうことを特徴とする付記１２又は１３記載の半導体集積回路。
（付記１５）
前記重み付け平均値を求める際の平均化対象である各閾値の重みの比率は、第１の値のＭに対する第１の比率と、前記第１の値とは異なる第２の値のＭに対する第２の比率とが異なることを特徴とする付記１１乃至１４何れか一項記載の半導体集積回路。
（付記１６）
前記重み付け平均値を求める際の重みは平均化対象である各閾値に対して同一であることを特徴とする付記１１乃至１４何れか一項記載の半導体集積回路。
（付記１７）
入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器のうちで、１＜Ｍ＜Ｎである第Ｍの比較器の閾値を前記第１乃至第Ｎの比較器の並び順においてＭ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値に等しく設定する動作を、１＜Ｍ＜Ｎである全ての第Ｍの比較器に対して実行する第１の段階と、
前記第１の段階を複数回繰り返す第２の段階と
を含むことを特徴とする閾値設定方法。

１１〜１６比較器
２０−１〜２０−８比較器
２１エンコーダ
２２制御回路

Claims

入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器と、
第１の動作と第２の動作とを、交互に複数回実行すると共に、前記第１の比較器の閾値を第１の値近傍に拘束し、前記第Ｍの比較器の閾値を第２の値近傍に拘束する制御回路と、
を含み、
前記第１の動作は、第１の状態において、１＜Ｍ＜Ｎである第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とし、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新し、
前記第２の動作は、第２の状態において、前記第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する
ことを特徴とする半導体集積回路。
エンコーダを更に含み、
前記制御回路は、前記第１乃至第Ｎの比較器のうち、少なくとも１つの比較器以外の残りの複数の比較器により前記入力電圧とそれぞれの閾値とを比較した結果を前記エンコーダに供給しながら、前記少なくとも１つの比較器を前記エンコーダから切り離した状態で、前記少なくとも１つの比較器の閾値を更新することを特徴とする請求項１記載の半導体集積回路。
前記エンコーダと前記第１乃至第Ｎの比較器との間の接続を切り換えるスイッチ回路を更に含み、前記スイッチ回路により、前記第１乃至第Ｎの比較器から選択した所望の比較器を、前記少なくとも１つの比較器として前記エンコーダから切り離し、前記残りの複数の比較器を前記エンコーダに接続することが可能であることを特徴とする請求項２記載の半導体集積回路。
第１の状態において、第１乃至第Ｎの比較器のうち１＜Ｍ＜Ｎである第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とし、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第１の段階と、
第２の状態において、前記第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する第２の段階と、
前記第１の段階と第２の段階とを交互に複数回実行する段階と
を含み、前記第１の比較器の閾値を第１の値近傍に拘束し、前記第Ｍの比較器の閾値を第２の値近傍に拘束しておくことを特徴とする、入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器に対する閾値設定方法。
前記第１乃至第Ｎの比較器のうち、少なくとも１つの比較器以外の残りの複数の比較器により前記入力電圧とそれぞれの閾値とを比較した結果を、エンコーダに供給して符号化する段階を更に含み、前記第１の段階及び第２の段階は、前記少なくとも１つの比較器を前記エンコーダから切り離した状態で、前記少なくとも１つの比較器の閾値を更新することを特徴とする請求項４記載の閾値設定方法。
通信処理部と
ＡＤ変換器と
を含む通信装置であって、前記ＡＤ変換器は、
入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器と、
第１の動作と第２の動作とを、交互に複数回実行すると共に、前記第１の比較器の閾値を第１の値近傍に拘束し、前記第Ｍの比較器の閾値を第２の値近傍に拘束する制御回路と、
を含み、
前記第１の動作は、第１の状態において、１＜Ｍ＜Ｎである第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ＋１の比較器の閾値をＴＨ_Ｍ＋１とし、（ＴＨ_Ｍ＋１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新し、
前記第２の動作は、第２の状態において、前記第Ｍの比較器の閾値をＴＨ_Ｍ、第Ｍ−１の比較器の閾値をＴＨ_Ｍ−１とし、（ＴＨ_Ｍ−１−ＴＨ_Ｍ）を１より小さい正の実数倍した値をＴＨ_Ｍに加えることにより第Ｍの比較器の閾値を更新する
ことを特徴とする通信装置。
入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器と、
前記第１乃至第Ｎの比較器のうちの第２乃至第Ｎ−１の比較器について閾値更新動作を複数回実行する制御回路と、
を含み、
前記閾値更新動作により、１＜Ｍ＜Ｎである第Ｍの比較器の更新後の閾値は、前記第１乃至第Ｎの比較器の並び順においてＭ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値に等しく設定される
ことを特徴とする半導体集積回路。
エンコーダを更に含み、
前記制御回路は、前記第１乃至第Ｎの比較器のうち、少なくとも１つの比較器以外の残りの複数の比較器により前記入力電圧とそれぞれの閾値とを比較した結果を前記エンコーダに供給しながら、前記少なくとも１つの比較器を前記エンコーダから切り離した状態で、前記少なくとも１つの比較器の閾値を更新することを特徴とする請求項７記載の半導体集積回路。
前記エンコーダと前記第１乃至第Ｎの比較器との間の接続を切り換えるスイッチ回路を更に含み、前記スイッチ回路により、前記第１乃至第Ｎの比較器から選択した所望の比較器を、前記少なくとも１つの比較器として前記エンコーダから切り離し、前記残りの複数の比較器を前記エンコーダに接続することが可能であることを特徴とする請求項８記載の半導体集積回路。
入力電圧と閾値とをそれぞれ比較する第１乃至第Ｎの比較器のうちで、１＜Ｍ＜Ｎである第Ｍの比較器の閾値を前記第１乃至第Ｎの比較器の並び順においてＭ番目の位置の近傍にある複数の比較器の閾値の重み付け平均値に等しく設定する動作を、１＜Ｍ＜Ｎである全ての第Ｍの比較器に対して実行する第１の段階と、
前記第１の段階を複数回繰り返す第２の段階と
を含むことを特徴とする閾値設定方法。