JP2008118464A - Ａｄ変換器およびその調整方法 - Google Patents

Abstract

【課題】高速動作、低消費電力動作および低占有面積回路を同時に実現することのできるＡＤ変換器およびその調整方法を提供する。
【解決手段】アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する、ＡＤ変換の分解能を越える数の電圧比較器と、上記電圧比較器の中から閾値電圧の測定に基づきＡＤ変換に使用する電圧比較器を選択する選択手段と、選択された電圧比較器の出力信号からデジタル信号を生成するエンコーダブロックとを備える。
【選択図】図１７

Description

本発明はＡＤ変換器およびその調整方法に関する。

図１に基本的な並列型ＡＤ変換器の構成例を示す。並列型ＡＤ変換器は、基準電圧発生回路２０、電圧比較器列３０およびエンコーダブロック４０によって構成される。基準電圧発生回路２０は複数の抵抗Ｒが直列接続された構成で、電圧値の異なる複数の基準電圧を抵抗Ｒの各々の接続ノードに発生する。電圧比較器列３０は電圧比較器ＩＮＶが分解能に対応した数だけ配列されていて、入力端子１０の電圧と基準電圧発生回路２０で生成された複数の基準電圧とを一斉に比較する。このとき、図２に示すように、電圧比較器列３０の各電圧比較器ＩＮＶのうち、入力電圧と最も近い基準電圧が与えられている電圧比較器を境にして、基準電圧が入力電圧以上の電圧比較器は全て論理“０”レベルを出力し、基準電圧が入力電圧よりも低い電圧比較器はすべて“１”レベルを出力する。エンコーダブロック４０では電圧比較器列３０の出力をバイナリデータに変換し出力端子５０に出力する。

通常使われる電圧比較器ＩＮＶは図３に示す差動増幅器で構成されることが多い。一般に電圧比較器ＩＮＶにおける各比較では１段の増幅段では十分な利得が得られないために、２段程度の増幅段を設け、さらに後段にラッチ回路を設ける場合が多い（図示せず）。

このように、並列型ＡＤ変換器では分解能の数だけ電圧比較器ＩＮＶが必要となるため、並列型ＡＤ変換器の分解能の上昇に伴い回路規模、消費電力が増大してしまう。

一方、近年のＬＳＩの微細化、低電源電圧化に起因する誤差が並列型ＡＤ変換器の設計に制限を与えている。

近年のＬＳＩの微細化、低電源電圧化に伴う誤差を補正しつつ高速動作が可能な並列型ＡＤ変換器に、インバータチョッパ電圧比較器を用いた並列型ＡＤ変換器がある。図４にインバータチョッパ電圧比較器の構成例を示す。このインバータチョッパ電圧比較器の動作について以下に説明する。

図５は図４における３つのスイッチＳＷ１、ＳＷ２、ＳＷ３のタイミングと状態を示している。サンプルホールド（Ｓ／Ｈ）期間ではスイッチＳＷ１とスイッチＳＷ３がＯＮつまり導通状態となる。このとき、アナログ入力信号が結合容量Ｃに接続され、この結合容量Ｃの一方の端子はアナログ電圧Ｖinとなる。結合容量Ｃの他方の端子は、インバータの入出力特性が図６で示す特性のとき、スイッチ（キャリブレーションスイッチ）ＳＷ３がＯＮしていることからインバータの入力端子と出力端子の電圧値はインバータの入出力特性と入力電圧と出力電圧が等しくなる直線との交点Ａの電圧値Ｖa（キャリブレーション電圧）となる。これにより、アナログ電圧値Ｖinとキャリブレーション電圧Ｖaの電圧差（Ｖin−Ｖa）が結合容量Ｃに保持される。結合容量Ｃに保持された電荷Ｑは平行平板コンデンサの蓄積電荷と端子電圧差との関係Ｑ＝ＣＶを用いると、
Ｑ＝Ｃ（Ｖin−Ｖa） （１）
となる。

次の比較（Compare）期間で、スイッチＳＷ１とスイッチＳＷ３がＯＦＦし、スイッチＳＷ２がＯＮすると、インバータの入力端子の電圧Ｖbと基準電圧Ｖrefとの電位差（Ｖref−Ｖb）が結合容量Ｃの両端子間にかかる。インバータの入力端子はＭＯＳトランジスタのゲートであるため入力インピーダンスは非常に高く電流の流入は無視することができるとすると、インバータの入力端子の電荷はサンプルホールド期間から保持されるので、
Ｑ＝Ｃ（Ｖref−Ｖb） （２）
が成り立つ。式（１）と（２）から
Ｖb＝Ｖref−Ｖin＋Ｖa （３）
となる。従って、インバータの入力端子は図７に示すように、点Ａのキャリブレーション電圧Ｖaから（Ｖref−Ｖin）だけ変動する。インバータの電圧利得をＧ（Ｇ＞１）とするとインバータの出力電圧の変化量ΔＶｏは
ΔＶo＝−Ｇ（Ｖref−Ｖin） （４）
となる。

このような原理でインバータチョッパ電圧比較器はアナログ入力信号と基準電圧を比較する。

インバータチョッパ電圧比較器を用いた並列型ＡＤ変換器は微細ＣＭＯＳにおけるトランジスタの閾値電圧のばらつき等に起因する電圧比較器の誤差を、電圧比較を行う毎にキャリブレーションを行うことで回避している。このため高速かつ高精度なＡＤ変換動作を実現することができる。また、ＣＭＯＳインバータを基本構成としているので微細化に伴う低電源電圧化に対しても、図３に示した差動増幅器で構成した電圧比較器を用いる並列型ＡＤ変換器よりも優位である。

しかし、インバータチョッパ電圧比較器を用いた並列型ＡＤ変換器においては、電圧比較期間ではＣＭＯＳインバータとして動作するために貫通電流はほとんど無いが、サンプルホールド期間では貫通電流が発生する。サンプルホールド期間は電圧比較サイクルの半周期を占めているため、この消費電流は無視できない。

一方、特許文献１によるとＣＭＯＳインバータを並列型ＡＤ変換器の電圧比較器に用いることが開示されている。このＣＭＯＳインバータを電圧比較器に用いた並列型ＡＤ変換器の動作について以下に説明する。

図８にＣＭＯＳインバータを電圧比較器に用いたＡＤ変換器の構成例を示す。図８の構成例で示すＡＤ変換器は３ｂｉｔのＡＤ変換器であり、７個の電圧比較器ＩＮＶからなる電圧比較器列３０とエンコーダブロック４０から構成される。図９に電圧比較器ＩＮＶの構成を示しており、電圧比較器ＩＮＶはＣＭＯＳインバータで構成される。

図１０にＣＭＯＳインバータの入出力特性を示す。ＣＭＯＳインバータは入力が閾値電圧Ｖthよりも小さいときは電源電圧Ｖddを出力し、閾値電圧よりも大きいときは接地電圧ＧＮＤを出力する。ＡＤ変換器としては、ＡＤ変換器の電圧比較器ＩＮＶとしてＣＭＯＳインバータを使用するためＣＭＯＳインバータの閾値電圧とＡＤ変換器の基準電圧を等しく設定する必要がある。ＣＭＯＳインバータの閾値電圧をＡＤ変換器の基準電圧に等しく設定する方法を以下に述べる。

理想的なＭＯＳＦＥＴを使用したＣＭＯＳインバータの閾値電圧は次式で表される。

ここで、Ｖ_ＤＤは電源電圧、Ｖ_ｔｈＰ、Ｖ_ｔｈＮはそれぞれＣＭＯＳインバータを構成するｐチャネルＭＯＳＦＥＴ（ＰＭＯＳ）、ｎチャネルＭＯＳＦＥＴ（ＮＭＯＳ）の閾値電圧、Ｗ_Ｐ、Ｌ_ＰはそれぞれＣＭＯＳインバータを構成するＰＭＯＳのチャネル幅、チャネル長、Ｗ_Ｎ、Ｌ_ＮはそれぞれＣＭＯＳインバータを構成するＮＭＯＳのチャネル幅、チャネル長を表す。ＰＭＯＳとＮＭＯＳのチャネル長を等しくすれば、ＣＭＯＳインバータを構成するＮＭＯＳとＰＭＯＳのチャネル幅の比率を変化させることでＣＭＯＳインバータの閾値電圧を制御することができる。

図８に示すＡＤ変換器ではこの原理を用いて電圧比較器列３０の個々の電圧比較器ＩＮＶを構成するＣＭＯＳインバータの閾値電圧とＡＤ変換器の複数の基準電圧を等しく設定する。図１１に電圧比較器ＩＮＶを構成するＣＭＯＳインバータのチャネル幅の比率Ｗ_Ｎ／Ｗ_Ｐと閾値電圧の例を示す。電圧比較器ＩＮＶを構成する各ＣＭＯＳインバータの閾値電圧は設定した基準電圧と最大で１０ｍＶ程度の誤差で実現できる。

次に、上述したＡＤ変換器の動作を説明する。図８において、入力端子１０にアナログ信号が入力され、電圧比較器列３０の各電圧比較器ＩＮＶに入力される。各電圧比較器ＩＮＶは前述の通り、ＡＤ変換器の分解能に応じた複数の基準電圧がそれぞれに設定されている。基準電圧より入力電圧が小さい場合は“１”レベルが、基準電圧より入力電圧が大きい場合は“０”レベルが各電圧比較器ＩＮＶから出力される。各電圧比較器ＩＮＶから出力されたデータはエンコーダブロック４０に入力され、バイナリのデジタルデータに変換され、出力端子５０から出力される。以上でＡＤ変換が実現する。

このようにＡＤ変換器の電圧比較器にＣＭＯＳインバータを用いていることで高速動作、低消費電力動作、回路面積の縮小が実現できる。

ところで、近年ＬＳＩの微細化による諸問題の中で２つの大きな問題がＡＤ変換器の動作を制限している。

１つはＬＳＩの微細化によるショートチャネル効果である。ＭＯＳトランジスタのチャネル長を縮小したことに起因する理想的トランジスタ特性からの乖離を総じてショートチャネル効果と呼ぶ。従って上述したＡＤ変換器において電圧比較器の閾値電圧を設定するための式（５）（６）は理想ＭＯＳトランジスタの電気的特性を前提としているため、近年の微細ＬＳＩではそのまま用いることはできず、複雑な定式化が必要となる。さらに複雑な定式化を行っても次に説明する２つめの理由によりその結果を用いることは困難となる。

２つめはＬＳＩの微細化によるトランジスタの電気的特性のばらつきである。特に閾値電圧、電流駆動力などが微細化によってばらつく。これはチャネル長のみに起因したショートチャネル効果とは違い、製造プロセスで発生するデバイスサイズに起因したばらつきである。この閾値電圧ばらつきはデバイスサイズを増大させることで抑制できるが、その結果、回路サイズ、消費電力の増大と動作速度の減少を引き起こし、微細化の趣旨にも沿わない。

従って、近年の微細ＬＳＩではＡＤ変換器の電圧比較器の閾値電圧を所望の設計値に設定することは困難であり、ＣＭＯＳインバータを用いたＡＤ変換器の特徴である高速動作、低消費電力動作、低占有面積回路を同時に実現することは困難である。

ＭＯＳトランジスタの閾値電圧は基板バイアス効果を用いることで変化させることができるので、ＣＭＯＳインバータの閾値電圧も基板バイアス効果を用いることで変化させることはできる。基板バイアス効果を用いてＣＭＯＳインバータの閾値電圧を変化させ回路性能を強化させることは従来から報告されている（特許文献２、３参照。）。

このＣＭＯＳインバータの閾値電圧を基板バイアス効果を用いて変化させる方法を、ＡＤ変換器の電圧比較器を構成するＣＭＯＳインバータの閾値電圧を所望の設計値に設定する方法として利用できることは容易に想像ができる。しかし、この方法は後述の理由から近年の微細ＬＳＩでは使用できない。

まず、ＭＯＳＦＥＴの基板バイアス効果の原理について説明する。ＭＯＳＦＥＴの基板バイアス効果とは、ゲート、ドレイン、ソース、基板の４端子デバイスのＭＯＳＦＥＴにおいて、ソース・基板間の電位差に応じてＭＯＳＦＥＴの閾値電圧が変動することである。ソース・基板間が同電位の場合からソース・基板間に電位差Ｖ_ｓｕｂを与えた場合のＭＯＳＦＥＴの閾値電圧の変動ΔＶ_ｔｈは次のように表される。

ここで、ε_ｓはシリコンの誘電率、ｑは単位電荷、Ｎは基板の不純物密度、Ｃ_ｏｘは単位面積あたりの酸化膜容量、Ψ_Ｂは基板の不純物密度で決まる定数（フェルミポテンシャル）、Ｖ_ＳＢはソース・基板間電位差である。従って、ＮＭＯＳのソース・基板間に正の電圧Ｖ_ＳＢを与えるとＮＭＯＳの閾値電圧が減少し、ＣＭＯＳインバータの閾値電圧が減少する。一方、ＰＭＯＳのソース・基板間に負の電圧Ｖ_ＳＢを与えるとＰＭＯＳの閾値電圧が増加（ＰＭＯＳの閾値電圧は負なので絶対値としては減少）し、ＣＭＯＳインバータの閾値電圧が増加する。

図１２（ａ）にＣＭＯＳインバータを構成しているＮＭＯＳ、ＰＭＯＳトランジスタの基板バイアス効果を用いてＣＭＯＳインバータの閾値電圧を変化させる回路を示す。ＣＭＯＳインバータを構成するＮＭＯＳ、ＰＭＯＳトランジスタの基板端子に各々電圧ＣＴＬ＿Ｎ、ＣＴＬ＿Ｐを入力してＣＭＯＳインバータの閾値電圧を変化させる。図１２（ｂ）は、ソース・基板間電位差Ｖ_ＳＢが０の場合、ＣＴＬ＿Ｎを正の変化させた場合、ＣＴＬ＿Ｐを負に変化させた場合の入出力特性を示している。

実際の半導体集積回路での断面図の例を図１３に示す。ＰＭＯＳトランジスタはＮ−ＷＥＬＬと呼ばれるＮ型半導体領域に形成される。一方、ＮＭＯＳトランジスタはＮ−ＷＥＬＬ中に形成されたＰ−ＷＥＬＬと呼ばれるＰ型半導体領域に形成される。ＮＭＯＳトランジスタでは、通常ＣＴＬ＿Ｎは０Ｖである。ＣＴＬ＿Ｎを正にバイアスすることを順バイアス、負にバイアスすることを逆バイアスと呼ぶ。ＮＭＯＳトランジスタの閾値電圧は順バイアスを与えると減少し、逆バイアスを与えると増加する。一方、ＰＭＯＳトランジスタでは、ＣＴＬ＿Ｐは電源電圧Ｖ_ＤＤに接続する。ＣＴＬ＿ＰをＶ_ＤＤより小さな電圧を与えることを順バイアス、Ｖ_ＤＤより大きな電圧を与えることを逆バイアスと呼ぶ。ＰＭＯＳトランジスタの閾値電圧は順バイアスを与えると閾値電圧の絶対値は減少し、逆バイアスを与えると閾値電圧の絶対値は増加する。逆バイアス電圧を与えるためには０Ｖ以下の電圧やＶ_ＤＤ以上の電圧を発生させる必要があるため、今回は考えない。順バイアスが大きくなるとドレイン、ソースの拡散層とＰ−ＷＥＬＬ、Ｎ−ＷＥＬＬとの間の障壁が無くなり貫通電流が流れる。そのため一般に０．４Ｖ程度が限界とされている。ＣＴＬ＿Ｎの電圧を０Ｖから０．４Ｖに変化させたとき、ＣＭＯＳインバータの閾値電圧の変化範囲は一般的な半導体製造プロセスを用いた場合、数１０ｍＶ程度となる。ＣＴＬ＿Ｐの電圧を電源電圧ＶＤＤからＶＤＤ−０．４Ｖ与えた場合も同様である。
特開昭５８−３０２２５号公報 特開平７−８６９１７号公報 特許第２６０５５６５号公報 特許第２８１４９６３号公報

微細ＬＳＩの閾値電圧ばらつきはそのサイズに依存することは前述のとおりであるが、一般に近年の微細ＬＳＩにおける閾値電圧ばらつきの標準偏差は数１０ｍＶ程度である。従って、近年の微細ＬＳＩでは、ＡＤ変換器の電圧比較器を構成するＣＭＯＳインバータの閾値電圧を所望の設計値に設定する手段として、基板バイアス効果を使用する方法では所望の設計値を得ることは困難である。

このように近年の微細ＬＳＩでは高速動作、低消費電力動作および低占有面積回路を同時に実現することが困難であった。

本発明は上記の従来の問題点に鑑み提案されたものであり、その目的とするところは、高速動作、低消費電力動作および低占有面積回路を同時に実現することのできるＡＤ変換器およびその調整方法を提供することにある。

上記の課題を解決するため、本発明にあっては、請求項１に記載されるように、アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する、ＡＤ変換の分解能を越える数の電圧比較器と、上記電圧比較器の中から閾値電圧の測定に基づきＡＤ変換に使用する電圧比較器を選択する選択手段と、選択された電圧比較器の出力信号からデジタル信号を生成するエンコーダブロックとを備えるＡＤ変換器を要旨としている。

また、請求項２に記載されるように、アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する複数の電圧比較器と、上記電圧比較器の電源側と接地側の電流駆動力の比率を変えて閾値電圧を所定値に調整する調整手段と、上記電圧比較器の出力信号からデジタル信号を生成するエンコーダブロックとを備えるようにすることができる。

また、請求項３に記載されるように、アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する複数の電圧比較器と、上記電圧比較器の電源電圧を変えて閾値電圧を所定値に調整する調整手段と、上記電圧比較器の出力信号からデジタル信号を生成するエンコーダブロックとを備えるようにすることができる。

また、請求項４に記載されるように、請求項１に記載のＡＤ変換器において、上記電圧比較器の半導体基板に印加する電圧を変えて閾値電圧を所定値に微調整する微調整手段を備えるようにすることができる。

また、請求項５に記載されるように、請求項１に記載のＡＤ変換器において、上記電圧比較器の電源側と接地側の電流駆動力の比率を変えて閾値電圧を所定値に微調整する微調整手段を備えるようにすることができる。

また、請求項６に記載されるように、請求項１に記載のＡＤ変換器において、上記電圧比較器の電源電圧を変えて閾値電圧を所定値に微調整する微調整手段を備えるようにすることができる。

また、請求項７に記載されるように、請求項４乃至６のいずれか一項に記載のＡＤ変換器において、上記選択手段による選択の前に、上記電圧比較器の電源側と接地側の電流駆動力の比率を変えて閾値電圧を所定値に調整する調整手段を備えるようにすることができる。

また、請求項８に記載されるように、請求項１乃至７のいずれか一項に記載のＡＤ変換器において、使用しない電圧比較器の入力端子を固定電位に接続する手段を備えるようにすることができる。

また、請求項９に記載されるように、アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する、ＡＤ変換の分解能を越える数の電圧比較器を備えるＡＤ変換器の調整方法であって、上記電圧比較器の中から閾値電圧の測定を行う測定工程と、測定結果に基づきＡＤ変換に使用する電圧比較器を選択する選択工程とを備えるＡＤ変換器の調整方法として構成することができる。

また、請求項１０に記載されるように、アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する複数の電圧比較器を備えるＡＤ変換器の調整方法であって、上記電圧比較器の電源側と接地側の電流駆動力の比率を変えて閾値電圧を所定値に調整する調整工程を備えるようにすることができる。

また、請求項１１に記載されるように、アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する複数の電圧比較器を備えるＡＤ変換器の調整方法であって、上記電圧比較器の電源電圧を変えて閾値電圧を所定値に調整する調整工程を備えるようにすることができる。

また、請求項１２に記載されるように、請求項９に記載のＡＤ変換器の調整方法において、上記電圧比較器の半導体基板に印加する電圧を変えて閾値電圧を所定値に微調整する微調整工程を備えるようにすることができる。

また、請求項１３に記載されるように、請求項９に記載のＡＤ変換器の調整方法において、上記電圧比較器の電源側と接地側の電流駆動力の比率を変えて閾値電圧を所定値に微調整する微調整工程を備えるようにすることができる。

また、請求項１４に記載されるように、請求項９に記載のＡＤ変換器の調整方法において、上記電圧比較器の電源電圧を変えて閾値電圧を所定値に微調整する微調整工程を備えるようにすることができる。

また、請求項１５に記載されるように、請求項９乃至１４のいずれか一項に記載のＡＤ変換器の調整方法において、ＡＤ変換器の電源投入時に、上記各工程を実行するようにすることができる。

また、請求項１６に記載されるように、請求項９乃至１４のいずれか一項に記載のＡＤ変換器の調整方法において、前回の調整時から一定時間が経過する前に、上記各工程を実行するようにすることができる。

また、請求項１７に記載されるように、請求項９乃至１４のいずれか一項に記載のＡＤ変換器の調整方法において、前回の調整時からの温度変化が一定値より大きくなる前に、上記各工程を実行するようにすることができる。

また、請求項１８に記載されるように、請求項９乃至１７のいずれか一項に記載のＡＤ変換器の調整方法において、１回の調整で一部の電圧比較器の調整のみを行うようにすることができる。

また、請求項１９に記載されるように、請求項９乃至１７のいずれか一項に記載のＡＤ変換器の調整方法において、システムから与えられた許容時間から調整可能な電圧比較器数を算出する工程を備え、可能な数の電圧比較器の調整を行うようにすることができる。

また、請求項２０に記載されるように、請求項９乃至１９のいずれか一項に記載のＡＤ変換器の調整方法において、使用しない電圧比較器の入力端子を固定電位に接続する工程を備えるようにすることができる。

本発明のＡＤ変換器およびその調整方法にあっては、高速動作、低消費電力動作および低占有面積回路を同時に実現することができる。

以下、本発明の好適な実施形態につき説明する。

＜第１の実施形態＞
第１の実施形態は、ＡＤ変換器の電源投入直後にＡＤ変換器の理想基準レベルに近い閾値電圧を持つ電圧比較器（ＣＭＯＳインバータ）を選択（割り当て）してＡＤ変換を行い、さらに動作時にも一定時間が経過する前もしくはデバイス温度変化が一定値より大きくなる前に再度ＡＤ変換器の理想基準レベルに近い閾値電圧を持つ電圧比較器を再選択してＡＤ変換を行うことにより、使用する電圧比較器を温度変化に追従して変えていくものである。

図１４〜図１６は本発明の第１の実施形態にかかるＡＤ変換器および調整用周辺機能部の構成例を示す図である。

図１４において、ＡＤ変換器１００はアナログ信号ＡＤＩＮを入力し、ＡＤ変換したデジタルデータ信号ＡＤＯＵＴを出力する。また、ＣＰＵ等からなる上位のコントロール部２００が設けられ、ＡＤ変換器１００を調整モードにする選択信号、ＡＤ変換器１００内部の電圧比較器の出力を監視するモニタ出力信号、モニタ結果に応じて電圧比較器を選択するレジスタ設定用信号をＡＤ変換器１００との間でやりとりする。

図１５は一定時間の経過前に電圧比較器の再選択をするためのタイマー３００を明示したものであり、コントロール部２００との間でタイマー設定用信号およびタイマー割り込み信号をやりとりする。

図１６はデバイス温度変化が一定値より大きくなる前に電圧比較器の再選択をするためにＡＤ変換器１００のデバイス温度を検出するデバイス温度検出部４００を更に明示したものであり、デバイス温度検出部４００はコントロール部２００に対してデバイス温度検出信号を送出する。デバイス温度検出部４００としては、温度計をデバイス近傍に設置してもよいし、デバイス内に温度検出のための素子を形成してもよい。

図１７はＡＤ変換器１００の構成例を示す図である。図１７において、ＡＤ変換器１００は、調整用の基準信号を出力するＤＡコンバータ等から構成される基準信号発生部１１０と、アナログ信号ＡＤＩＮと基準信号発生部１１０の出力信号のうち一方を選択して出力するセレクタ１２０と、このセレクタ１２０を通過した信号を入力するＣＭＯＳインバータによる複数の電圧比較器から構成される電圧比較器列１３０とを備えている。また、ＡＤ変換器１００は、電圧比較器列１３０の出力（比較結果）からバイナリのデジタルデータを生成してデジタルデータ信号ＡＤＯＵＴを出力するエンコーダブロック１４０と、エンコーダブロック１４０において使用する電圧比較器列１３０の電圧比較器を設定するレジスタ１５０と、調整モードにおいて電圧比較器列１３０の各電圧比較器の出力を監視するモニタ１６０とを備えている。

図１８は電圧比較器列１３０の構成例を示す図であり、ＣＭＯＳインバータによる電圧比較器ｉｎｖ１〜ｉｎｖＮから構成されており、入力信号ＳＩＧ１のレベルが閾値電圧より小さい場合はハイレベルを、大きいときはローレベルを出力する。ここで、電圧比較器ｉｎｖ１〜ｉｎｖＮの数Ｎ（自然数）はＡＤ変換の分解能を十分に越える数とされている。また、電圧比較器ｉｎｖ１〜ｉｎｖＮは閾値電圧が異なっており、ここでは説明上、ｉｎｖ１が最も小さい閾値電圧を持ち、ｉｎｖ２、ｉｎｖ３と閾値電圧が上がっていき、ｉｎｖＮが最大の閾値電圧を持つものとする。電圧比較器ｉｎｖ１〜ｉｎｖＮの閾値電圧は例えばＣＭＯＳインバータを構成するｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴの電流駆動能力の比を変化させることにより異なる閾値電圧に設定することが可能である。なお、図１８において電圧比較器列１３０としてＣＭＯＳインバータで構成される例としたが、それに限らない。また、ＣＭＯＳインバータとは異なる極性を出力するデバイスであってもよい。その場合はエンコーダブロック１４０の極性を変更することにより同様の動作を行うことが可能となる。また、閾値電圧の大きさはｉｎｖ１→ｉｎｖＮの順に大きくなるとしたが、そうでなくても問題ない。

本実施形態におけるＡＤ変換器に用いられる電圧比較器は、製造工程で発生し得るトランジスタのばらつきデータを用いて設計される。具体的な設計手法は以下のとおりである。

電圧比較器の閾値電圧は図１９（ａ）に示すように、ある発生確率で分布する。一般にこの分布はガウス分布となる。図１９（ｂ）に示すように、ある発生確立Ｐ以上の閾値電圧をその電圧比較器の取り得る閾値電圧ばらつきＳとする。

本実施形態の電圧比較器列は隣り合う電圧比較器の閾値電圧の設計値がＳ以上となるように設計される。従って、図１９（ｃ）に示すようにＡＤ変換器の１ＬＳＢがＳ以上となるように設計される。

このようにすることにより、ＡＤ変換器の分解能に対応した電圧比較器が少なくとも１個以上存在するように電圧比較器の閾値電圧を設定することができる。

この電圧比較器の閾値電圧設定方法は本実施形態の限りではなく、他の実施形態におけるＡＤ変換器の電圧比較器の閾値電圧にも適用される。

図２０はエンコーダブロック１４０の構成例を示す図であり、電圧比較器列１３０のＮ本の出力の中から、レジスタ１５０の内容に従ってＭ−１本（ＭはＮより小さい自然数）のデジタル信号を出力するセレクタ１４１と、セレクタ１４１から出力されたＭ−１本のデジタル信号の極性を反転して出力するインバータ１４２と、入力されるデータに従いＡＤ変換データを出力するエンコーダ１４３とを備えている。なお、インバータ１４２をなくして、エンコーダ１４３の論理を極性が逆になるように変更してもよいが、ここでは説明のしやすさのためにインバータ１４２を挿入してある。

ここで、レジスタ１５０には例えば図２１のようなフォーマットでデータが設定してあり、例えば、ｂ１〜ｂ（Ｍ−１）を選択される１〜Ｍビットとして、
ｂ１に対応するコンパレータ番号 ＝４
ｂ２に対応するコンパレータ番号 ＝５
ｂ３に対応するコンパレータ番号 ＝７
・・・
ｂ（Ｍ−１）に対応するコンパレータ番号＝１４
と設定されている場合には、セレクタ１４１からは
ｂ［Ｍ−１：１］ ＝ ［ｉｎｖ１４，・・，ｉｎｖ７，ｉｎｖ５，ｉｎｖ４］
が選択されて出力される。

図２２はエンコーダブロック１４０の入出力の例を示す図であり、３ｂｉｔ−ＡＤ変換器（Ｍ＝８）の場合の例である。

このように、エンコーダブロック１４０は電圧比較器列１３０からのＮ本の入力信号（ｉｎｖ［Ｎ：１］）とレジスタ１５０からのデータを入力し、ＡＤ変換データ（ＡＤＯＵＴ）を出力する。

本実施形態では電圧比較を行うデバイスとしてＣＭＯＳインバータを使用している。ＣＭＯＳインバータでは出力が反転するとき以外に貫通電流が流れないため、インバータチョッパＡＤ変換器などのＡＤ変換器に比べて著しく消費電力を抑制できる。また、電圧比較器にＣＭＯＳインバータを用いているため、ＡＤ変換動作の利得が大きく、高速動作が可能である。従って、高速、低消費電力動作を同時に実現することが可能である。

一方、ＣＭＯＳインバータの閾値電圧はプロセスばらつき、温度特性、電源電圧変動などの影響を受けてばらつくため、ばらつきを抑制するために調整を行うことが必要となる。

この閾値電圧ばらつきの影響を取り除くために、本実施形態では電源投入時に電圧比較器ｉｎｖ１〜ｉｎｖＮの閾値電圧の測定を行ない、基準レベルに最も近い閾値電圧を持つ電圧比較器を割り当て、その割り当て結果をレジスタ１５０に記録し、割り当てられた電圧比較器の出力を用いたエンコードをエンコーダブロック１４０で行うことによりＡＤ変換を行う。

さらに温度変動を原因とする閾値電圧変動に追従するために、一定時間が経過する前もしくはデバイス温度変化が一定値より大きくなる前に、電源投入直後と同等の選択、すなわち電圧比較器の閾値電圧の測定とＡＤ変換器の基準レベルへ最も近い閾値電圧を持つ電圧比較器を再度割り当てる。以後同様に本調整動作を行うことにより温度変動による閾値電圧変動を補正する。

図２３は電圧比較器ｉｎｖ１〜ｉｎｖＮの閾値電圧の測定の処理例を示すフローチャートである。この制御動作はコントロール部２００（図１４〜図１６）により行われる。

図２３において、処理を開始すると（ステップＳ１０１）、選択信号によりセレクタ１２０が基準信号発生部１１０側を選択する調整モードに設定する（ステップＳ１０２）。

次いで、基準信号発生部１１０から出力する信号レベルを示す変数ｌｖ＿ｎとモニタを行う電圧比較器（コンパレータ）の番号を示す変数ｍｏｎ＿ｎを初期化する（ステップＳ１０３）。なお、ｌｖ＿ｎは大きくなるほど基準信号発生部１１０から出力される信号の電圧レベルは高くなるものとする。また、ｍｏｎ＿ｎ＝１の時は電圧比較器ｉｎｖ１の出力をモニタすることを示すものとする。

次いで、基準信号発生部１１０から出力する信号レベルを変数ｌｖ＿ｎが示す値に更新する（ステップＳ１０４）。

そして、ｍｏｎ＿ｎ番目の電圧比較器の出力が変化しているか否か、すなわち、０（Ｌｏｗレベル）であるか否かチェックする（ステップＳ１０５）。このフローチャートでは基準信号発生部１１０から出力する信号のレベルは低いレベルから高いレベルへ上げられる。このため、はじめすべての電圧比較器の出力は１となっており、入力信号レベルが閾値電圧を超えると０となる。このため電圧比較器の出力が０になったことにより閾値電圧を検出することが可能となる。ただし、基準信号発生部１１０が出力する信号レベルの更新ステップ分は閾値電圧の測定誤差となるため、基準信号発生部１１０の更新ステップはＡＤ変換器で許容される誤差もしくはそれより小さい値としておく必要がある。また、電圧比較器の番号が低いほど低い閾値電圧を持つものとしている。

電圧比較器の出力が１（Ｈｉｇｈレベル）である場合（ステップＳ１０５のＮｏ）、出力が１のままであったということは現在のｌｖ＿ｎは電圧比較器の閾値電圧より低かったということになるため、基準信号発生部１１０の信号レベルを１つ上げて電圧比較器の出力チェックを行うためにｌｖ＿ｎを１つ増やし（ステップＳ１０６）、基準レベルの更新（ステップＳ１０４）に戻る。

電圧比較器の出力が０（Ｌｏｗレベル）である場合（ステップＳ１０５のＹｅｓ）、この状態でｌｖ＿ｎの基準信号レベルはｍｏｎ＿ｎ番目の電圧比較器の閾値電圧であることを示しているため、ｍｏｎ＿ｎ番目の電圧比較器の閾値電圧をｌｖ＿ｎと設定する（ステップＳ１０７）。

次いで、次の電圧比較器の出力をチェックするためにｍｏｎ＿ｎを１つ増やす（ステップＳ１０８）。

次いで、ｍｏｎ＿ｎが範囲内かどうか確認し（ステップＳ１０９）、範囲内であれば（ステップＳ１０９のＹｅｓ）、出力のチェック（ステップＳ１０５）に戻り、範囲外であれば（ステップＳ１０９のＮｏ）、すべての電圧比較器の測定が終了したことになるため、処理を終了する（ステップＳ１１０）。

以上の処理ですべての電圧比較器の閾値電圧を測定でき、その結果がメモリ（図示せず）上に記録されている状態となっている。

図２４はＡＤ変換に必要となる複数の基準レベルへの電圧比較器ｉｎｖ１〜ｉｎｖＮの割り当ての処理例を示すフローチャートである。

図２４において、処理を開始すると（ステップＳ１２１）、各変数ｊ、ｋ、ｅｒｒ＿ｆｌａｇに初期値を与える（ステップＳ１２２）。ここで、ｊはＡＤ変換器の基準レベルの番号を示し、ｋは割り当てが行われる可能性のある電圧比較器のうち一番小さい番号を示し、ｅｒｒ＿ｆｌａｇは０のときエラーが起こらなかったことを示し、１のときエラーが起こったことを示す。

次いで、評価を行う電圧比較器を示す変数ｉにｋを設定する（ステップＳ１２３）。

そして、ｉ番目の電圧比較器の閾値電圧ｔｈ（ｉ）（測定により求められた値）がｊ番目の基準レベルｒｅｆ（ｊ）（ＡＤ変換の分解能により予め定められた値）より大きいかどうかチェックを行う（ステップＳ１２４）。

ｔｈ（ｉ）がｒｅｆ（ｊ）より大きくない場合（ステップＳ１２４のＮｏ）は、電圧比較器の番号ｉがＮ（電圧比較器の個数）より小さいかどうかをチェックし（ステップＳ１２５）、ｉがＮより小さい場合（ステップＳ１２５のＹｅｓ）、次の電圧比較器の評価を行うためｉを１つ増やし（ステップＳ１２６）、ｔｈ（ｉ）とｒｅｆ（ｊ）の比較（ステップＳ１２４）に戻る。

ｔｈ（ｉ）がｒｅｆ（ｊ）より大きい場合（ステップＳ１２４のＹｅｓ）は、ｉとｋが等しいか否か判断し（ステップＳ１２７）、ｉがｋと等しい場合（ステップＳ１２７のＹｅｓ）は、ｊ番目の基準レベルへｉ番目の電圧比較器を割り当ててｋ＝ｋ＋１とする（ステップＳ１３０）。割り当てはレジスタ１５０に記憶することで行う。

ｉがｋと等しくない場合（ステップＳ１２７のＮｏ）は、ｉ番目とｉ−１番目の電圧比較器のうちどちらの閾値電圧がＡＤ変換器の基準レベルｒｅｆ（ｊ）に近い値であるか比較を行うために、ｉ番目の電圧比較器の閾値電圧とｊ番目の基準レベルの差ｄｉｆｆ１、およびｊ番目の基準レベルとｉ−１番目の電圧比較器の閾値電圧の差ｄｉｆｆ２の計算を行う（ステップＳ１２８）。

そして、ｄｉｆｆ１とｄｉｆｆ２の比較を行い（ステップＳ１２９）、ｄｉｆｆ１が小さい場合（ステップＳ１２９のＹｅｓ）は、ｊ番目の基準レベルへｉ番目の電圧比較器を割り当ててｋ＝ｋ＋１とする（ステップＳ１３０）。

ｄｉｆｆ１がｄｉｆｆ２より小さくない場合（ステップＳ１２９のＮｏ）は、ｊ番目の基準レベルにｉ−１番目の電圧比較器を割り当て、ｋにｉを代入する（ステップＳ１３１）。

次いで、ｊを１つ増やし（ステップＳ１３２）、ｊがＭ（基準レベルの数）より大きいか否か判断する（ステップＳ１３３）。

ｊがＭより大きくない場合（ステップＳ１３３のＮｏ）は、ｉへのｋの設定（ステップＳ１２３）に戻って基準レベルの割り当てを続け、ｊがＭより大きい場合（ステップＳ１３３のＹｅｓ）はすべての基準レベルの割り当てを終了したものとして処理を終了する（ステップＳ１３７）。

一方、ｉがＮより小さくない場合（ステップＳ１２５のＮｏ）、ｊがＭより小さいかどうかチェックし（ステップＳ１３４）、小さい場合（ステップＳ１３４のＹｅｓ）は次の基準レベルを割り当てる電圧比較器がないものとしてエラーフラグをセットし（ステップＳ１３５）、処理を終了する（ステップＳ１３７）。

ｊがＭより小さくない場合（ステップＳ１３４のＮｏ）は、ｊ番目の基準レベルにｉ番目の電圧比較器を割り当てる（ステップＳ１３６）。この場合、ｊ＝Ｍ，ｉ＝Ｎとなっているため、最大の基準レベルに最大の閾値電圧を持つ電圧比較器を割り当てることになり、処理を終了する（ステップＳ１３７）。

以上の動作によりすべてのＡＤ変換の基準レベルに対して最も近い閾値電圧をもつ電圧比較器が適切に割り当てられることになる。この時点で各ばらつきの影響を抑制したＡＤ変換を行うことができる。

しかしながら、このまま動作を続けた場合、ＡＤ変換器の動作中に時間の経過とともにＡＤ変換器を含むデバイスの動作による発熱や周囲温度の変化により、デバイスの温度に変化が生じ、それが原因となって電圧比較器の閾値電圧が変化し、ＡＤ変換の非直線性誤差が大きくなってしまう。これを防止するため、一定時間が経過する前もしくはデバイス温度変化が一定値より大きくなる前に、図２３に示した閾値電圧の測定と図２４に示した電圧比較器の割り当てを再度行うことにより、温度変化により生じる誤差を調整することが可能である。

図１５においては、コントロール部２００はタイマー３００に一定時間が経過する毎にタイマー割り込み信号を出力するように設定しておき、タイマー割り込み信号が出力される毎にＡＤ変換器１００の再調整を行う。

図２５は一定の時間間隔で選択を行う場合の時間の使用例を示す図である。ここでは時間Ｔ１を一定としているが、必ずしも一定である必要はなく、温度変化による閾値電圧のずれ（誤差）が無視できる時間間隔であればよい。

図１６においては、コントロール部２００では一定時間毎にデバイス温度検出部４００の出力を監視し、デバイスの温度変化があらかじめ決められた値以上あるいは以下になった時にＡＤ変換器１００の再調整を行う。

以上のように電圧比較器の閾値電圧を測定し、その測定結果に基づいてＡＤ変換器の基準レベルに対応する電圧比較器の割り当てを行うことにより、各種デバイスばらつきを補正することが可能であり、電圧比較器の閾値電圧がばらついた場合であっても精度のよいＡＤ変換を行うことが可能である。その結果、変換精度を達成し、かつ、高速、低消費電力を実現することが可能となる。

＜第２の実施形態＞
第２の実施形態は、特に電圧比較器の選択は行わず、ＣＭＯＳインバータからなる複数の電圧比較器のｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴの電流駆動力の比率を変えて閾値電圧を所定値に調整するようにしたものである。

図２６は本発明の第２の実施形態にかかるＡＤ変換器の構成例を示す図である。図２６においては、第１の実施形態の図１７と比べ、電圧比較器列１３０内の個々の電圧比較器の閾値電圧を設定する制御信号を発生する閾値電圧制御信号発生部１７１と、閾値電圧制御信号発生部１７１での設定内容を保持するレジスタ１７２とが新たに設けられている点が異なる。また、エンコーダブロック１４０において特に電圧比較器の選択は行わないため、レジスタ１５０は省略されている。調整用周辺機能部の構成は図１４〜図１６と同様である。

図２７は電圧比較器列の構成例を示す図であり、ＣＭＯＳインバータによる電圧比較器ｉｎｖ１〜ｉｎｖＮから構成されており、閾値電圧制御信号は各ＣＭＯＳインバータに接続されており、閾値電圧制御信号により各電圧比較器の閾値電圧を独立に制御可能になっている。

図２８は電圧比較器列１３０を構成する個々の電圧比較器の構成例を示す図であり、電圧比較器はｍ（ｍは２以上の整数）個のＣＭＯＳインバータが並列に接続されている。各ＣＭＯＳインバータのＮＭＯＳとＰＭＯＳへのゲート端子と電圧比較器の入力端子の間に選択スイッチが備えられている。選択スイッチは全てが独立で、任意の個数のＮＭＯＳ、ＰＭＯＳを選択できる。その結果、任意の個数のＮＭＯＳとＰＭＯＳを組み合わせたＣＭＯＳインバータを構成することができる。

図２８において、電圧比較器を構成するＮＭＯＳ、ＰＭＯＳのチャネル長、チャネル幅が等しい場合、図２９に示すようにＮＭＯＳを１個選択し、ＰＭＯＳをｍ個選択すると、電圧比較器を構成するＣＭＯＳインバータのＮＭＯＳとＰＭＯＳのチャネル幅の比（Ｗ_Ｎ／Ｗ_Ｐ）は１／ｍとなる。同様にＮＭＯＳを２個選択し、ＰＭＯＳをｍ個選択すればＷ_Ｎ／Ｗ_Ｐは２／ｍとなる。このように選択スイッチを切り替えることで電圧比較器を構成するＣＭＯＳインバータのチャネル幅の比率を変えることができる。ＣＭＯＳインバータの閾値電圧は前述した式（５）で表されるので、本実施形態では、ＮＭＯＳとＰＭＯＳのチャネル幅の比率をスイッチで切り替えることで、閾値電圧を電気的にプログラムすることができる。

本実施形態は実施形態１と同様に、ＡＤ変換動作を行う前およびＡＤ変換動作中に閾値電圧の調整（キャリブレーション）を行う。

図３０は電圧比較器の閾値電圧の調整の処理例を示すフローチャートである。なお、電圧比較器の閾値電圧が最も高く調整される設定条件をｃｔｌ（１）とし、以後順にｃｔｌ（２），ｃｔｌ（３），・・・，ｃｔｌ（Ｌ）の順に小さくなるものとする。

図３０において、処理を開始すると（ステップＳ２０１）、選択信号によりセレクタ１２０が基準信号発生部１１０側を選択する調整モードに設定し、基準信号発生部１１０からの出力レベルがｊ番目のリファレンスレベルとなるように設定を行う（ステップＳ２０２）。

次いで、ｉを閾値電圧調整の閾値電圧調整レベルに対応した変数として、閾値電圧を調整範囲内の最も高い調整値とする設定とし、調整が正常に終了したかエラー終了したかを示すフラグ（ｅｒｒ＿ｆｌａｇ）をクリアしておく（ステップＳ２０３）。ここではｉ＝１の時が一番高い閾値電圧となる設定であり、以下ｊが増えるに従い電圧比較器の閾値電圧は下がっていくとする。

次いで、ｊ番目のＡＤ基準レベルに割り当てられた電圧比較器の閾値電圧調整ｃ＿ａｄｊをｉ番目に高い調整値ｃｔｌ（ｉ）となる設定にする（ステップＳ２０４）。

そして、ｊ番目のＡＤ基準レベルに割り当てられた電圧比較器の出力をチェックする（ステップＳ２０５）。閾値電圧の高い設定からチェックしていくため、通常、はじめの設定では電圧比較器の入力信号は閾値電圧より低いレベルとなっている。そのときの電圧比較器の出力は１（Ｈｉｇｈレベル）となっている。

現在の閾値電圧調整の設定値で電圧比較器の出力が１（Ｈｉｇｈレベル）である場合（ステップＳ２０５のＮｏ）、閾値電圧を下げるためにｉを１つ増やし（ステップＳ２０６）、ｉが調整範囲内かどうかチェックし（ステップＳ２０７）、調整範囲内である場合（ステップＳ２０７のＹｅｓ）は閾値電圧の調整を続けるために調整値ｃｔｌ（ｉ）の設定（ステップＳ２０４）に戻り、調整範囲外となっている場合（ステップＳ２０７のＮｏ）は調整不能であるためエラーフラグを設定し（ステップＳ２０８）、処理を終了する（ステップＳ２０９）。

徐々に閾値電圧を下げていき入力レベルがｉ番目のＡＤ基準レベルに割り当てられた電圧比較器の閾値電圧より大きくなると、電圧比較器の出力が０（Ｌｏｗレベル）となり、その瞬間が閾値電圧が入力レベルに最も近い設定であることがわかる。従って、電圧比較器の出力が０（Ｌｏｗレベル）である場合（ステップＳ２０５のＹｅｓ）は、この状態で調整が終了のため、処理を終了する（ステップＳ２０９）。

上記の処理を各基準レベルにつき逐次電圧比較器列１３０の電圧比較器について行い、決定した設定条件をレジスタ１７２に保持することで、閾値電圧制御信号発生部１７１を介して電圧比較器列１３０内の各電圧比較器の閾値電圧を設定する。

＜第３の実施形態＞
第３の実施形態は、特に電圧比較器の選択は行わず、ＣＭＯＳインバータからなる複数の電圧比較器の電源電圧を変えて閾値電圧を所定値に調整するようにしたものである。

図３１は本発明の第３の実施形態にかかるＡＤ変換器の構成例を示す図である。図３１においては、第１の実施形態の図１７と比べ、電圧比較器列１３０内の個々の電圧比較器の閾値電圧を調整する電源電圧制御信号を出力する電源電圧出力部１８１と、電源電圧出力部１８１での設定内容を保持するレジスタ１８２とが新たに設けられている点が異なる。また、エンコーダブロック１４０において特に電圧比較器の選択は行わないため、レジスタ１５０は省略されている。調整用周辺機能部の構成は図１４〜図１６と同様である。

図３２は電圧比較器列１３０の構成例を示す図であり、ＣＭＯＳインバータによる電圧比較器ｉｎｖ１〜ｉｎｖＮから構成されており、各電圧比較器ｉｎｖ１〜ｉｎｖＮには個別に電源電圧制御信号が与えられる。

図３３は電圧比較器の構成例を示す図であり、ＣＭＯＳインバータの電源として電源電圧ＣＴＬ＿Ｖとグランド電圧ＣＴＬ＿Ｇが与えられるようになっている。

以下、電源電圧を変化させて、ＣＭＯＳインバータの閾値電圧を変動させる方法について述べる。

ＣＭＯＳインバータの閾値電圧は前述した式（５）（６）で表される。ここでＣＭＯＳインバータのデバイスパラメーター（Ｌ_Ｎ，Ｗ_Ｎ，Ｌ_Ｐ，Ｗ_Ｐ）、基板バイアスを固定すると、ＣＭＯＳインバータの閾値電圧Ｖ_{ｔｈ＿ｉｎｖ}は電源電圧によって制御できる。よって電源電圧を変動させてＣＭＯＳインバータの閾値電圧を変化させることができる。図３４に電圧比較器の電源電圧を変化させたときの動作を示す。（ａ）は電源電圧ＣＴＬ＿Ｖに共通電源Ｖｄｄ、グランド電圧ＣＴＬ＿Ｇに共通グランド電圧を接続した場合である。このときＣＭＯＳインバータの閾値電圧Ｖ_ｔｈ＿０は０．５Ｖｄｄであるとする。（ｂ）は電源電圧ＣＴＬ＿Ｖに０．８Ｖｄｄを接続し、グランド電圧ＣＴＬ＿Ｇは共通グランド電圧を接続した場合を示す。電圧比較器であるＣＭＯＳインバータの電源電圧が０．８Ｖｄｄとなるために、出力電圧が０．８倍される。従ってＣＭＯＳインバータの閾値電圧Ｖ_ｔｈ＿１は０．５Ｖｄｄより小さい値となる。（ｃ）は電源電圧ＣＴＬ＿Ｖに共通の電源Ｖｄｄを接続し、グランド電圧ＣＴＬ＿Ｇに０．２Ｖｄｄを接続した場合を示す。電圧比較器であるＣＭＯＳインバータの電源電圧のフルスケールは（ｂ）と同じ０．８Ｖｄｄとなるが、全体のＡＤ変換器のグランドよりも０．２Ｖｄｄオフセットを持つので、このときのＣＭＯＳインバータの閾値電圧Ｖ_ｔｈ＿２は０．５Ｖｄｄよりも大きくなる。以上から電圧比較器の電源電圧、グランド電圧を変化させることで電圧比較器であるＣＭＯＳインバータの閾値電圧を変化できる。

図３５は電圧比較器の閾値電圧の調整の処理例を示すフローチャートである。なお、電圧比較器の閾値電圧が最も高く調整される設定条件をｃｔｌ（１）とし、以後順にｃｔｌ（２），ｃｔｌ（３），・・・，ｃｔｌ（Ｌ）の順に小さくなるものとする。

図３５において、処理を開始すると（ステップＳ３０１）、選択信号によりセレクタ１２０が基準信号発生部１１０側を選択する調整モードに設定し、基準信号発生部１１０からの出力レベルがｊ番目のリファレンスレベルとなるように設定を行う（ステップＳ３０２）。

次いで、ｉを閾値電圧調整の閾値電圧調整レベルに対応した変数として、閾値電圧を調整範囲内の最も高い調整値とする設定とし、調整が正常に終了したかエラー終了したかを示すフラグ（ｅｒｒ＿ｆｌａｇ）をクリアしておく（ステップＳ３０３）。ここではｉ＝１の時が一番高い閾値電圧となる設定であり、以下ｊが増えるに従い電圧比較器の閾値電圧は下がっていくとする。

次いで、ｊ番目のＡＤ基準レベルに割り当てられた電圧比較器の閾値電圧調整ｃ＿ａｄｊをｉ番目に高い調整値ｃｔｌ（ｉ）となる設定にする（ステップＳ３０４）。

そして、ｊ番目のＡＤ基準レベルに割り当てられた電圧比較器の出力をチェックする（ステップＳ３０５）。閾値電圧の高い設定からチェックしていくため、通常、はじめの設定では電圧比較器の入力信号は閾値電圧より低いレベルとなっている。そのときの電圧比較器の出力は１（Ｈｉｇｈレベル）となっている。

現在の閾値電圧調整の設定値で電圧比較器の出力が１（Ｈｉｇｈレベル）である場合（ステップＳ３０５のＮｏ）、閾値電圧を下げるためにｉを１つ増やし（ステップＳ３０６）、ｉが調整範囲内かどうかチェックし（ステップＳ３０７）、調整範囲内である場合（ステップＳ３０７のＹｅｓ）は閾値電圧の調整を続けるために調整値ｃｔｌ（ｉ）の設定（ステップＳ３０４）に戻り、調整範囲外となっている場合（ステップＳ３０７のＮｏ）は調整不能であるためエラーフラグを設定し（ステップＳ３０８）、処理を終了する（ステップＳ３０９）。

徐々に閾値電圧を下げていき入力レベルがｉ番目のＡＤ基準レベルに割り当てられた電圧比較器の閾値電圧より大きくなると、電圧比較器の出力が０（Ｌｏｗレベル）となり、その瞬間が閾値電圧が入力レベルに最も近い設定であることがわかる。従って、電圧比較器の出力が０（Ｌｏｗレベル）である場合（ステップＳ３０５のＹｅｓ）は、この状態で調整が終了のため、処理を終了する（ステップＳ３０９）。

上記の処理を各基準レベルにつき逐次電圧比較器列１３０の電圧比較器について行い、決定した設定条件をレジスタ１８２に保持することで、電源電圧出力部１８１を介して電圧比較器列１３０内の各電圧比較器の閾値電圧を設定する。

＜第４の実施形態＞
第４の実施形態は、電圧比較器（ＣＭＯＳインバータ）の選択（再選択を含む）に際し、基板バイアス効果により閾値電圧の微調整を行うことで、ＡＤ変換の非直線性誤差（微細ＣＭＯＳデバイスに見られるショートチャネル効果による誤差、温度変化、製造プロセスによる誤差等）を小さくし、精度を一層向上させたものである。基板バイアス効果については背景技術の欄において説明した。なお、閾値電圧の微調整は基板バイアス効果のほか、第２の実施形態で示したｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴの電流駆動力の比率を変えることで行ってもよいし、また、第３の実施形態で示した電源電圧を変えることで行ってもよい。

図３６は本発明の第４の実施形態にかかるＡＤ変換器の構成例を示す図である。図３６においては、第１の実施形態の図１７と比べ、電圧比較器列１３０内の個々の電圧比較器の閾値電圧を微調整する基板バイアス制御信号を出力する基板バイアス電圧出力部１９１と、基板バイアス電圧出力部１９１での設定内容を保持するレジスタ１９２とが新たに設けられている点が異なる。また、調整用周辺機能部の構成は図１４〜図１６と同様である。

図３７は電圧比較器列の構成例を示す図であり、ＣＭＯＳインバータによる電圧比較器ｉｎｖ１〜ｉｎｖＮから構成されており、基板バイアス制御信号は各ＣＭＯＳインバータのｐ，ｎチャネルＭＯＳＦＥＴの基板端子に接続されており、基板バイアス制御信号により各電圧比較器の閾値電圧を独立に制御可能になっている。また、電圧比較器ｉｎｖ１〜ｉｎｖＮの数Ｎ（自然数）はＡＤ変換の分解能を十分に越える数とされており、電圧比較器ｉｎｖ１〜ｉｎｖＮは閾値電圧が異なっている。

動作にあたり、電源投入時や動作中の調整のうちＡＤ変換器の各基準レベルに電圧比較器を割り当てるところまでは第１の実施形態と同様であるため説明を省略する。

本実施形態においてはＡＤ変換器の各基準レベルに対して電圧比較器を割り当てた後、割り当てられた電圧比較器の閾値電圧の微調整を行う。

図３８は電圧比較器の閾値電圧の微調整の処理例を示すフローチャートである。なお、電圧比較器の閾値電圧が最も高く調整される設定条件をｃｔｌ（１）とし、以後順にｃｔｌ（２），ｃｔｌ（３），・・・，ｃｔｌ（Ｌ）の順に小さくなるものとする。また、ｊ番目のＡＤ変換基準レベルに対してｋ番目の電圧比較器が割り当てられているものとし、このｋ番目の電圧比較器の微調整を行うものとする。

図３８において、処理を開始すると（ステップＳ４０１）、選択信号によりセレクタ１２０が基準信号発生部１１０側を選択する調整モードに設定し、基準信号発生部１１０からの出力レベルがｊ番目のリファレンスレベルとなるように設定を行う（ステップＳ４０２）。

次いで、ｉを閾値電圧調整の閾値電圧調整レベルに対応した変数として、閾値電圧を調整範囲内の最も高い調整値とする設定とし、調整が正常に終了したかエラー終了したかを示すフラグ（ｅｒｒ＿ｆｌａｇ）をクリアしておく（ステップＳ４０３）。ここではｉ＝１の時が一番高い閾値電圧となる設定であり、以下ｊが増えるに従い電圧比較器の閾値電圧は下がっていくとする。

次いで、ｊ番目のＡＤ基準レベルに割り当てられた電圧比較器の閾値電圧調整ｃ＿ａｄｊをｉ番目に高い調整値ｃｔｌ（ｉ）となる設定にする（ステップＳ４０４）。

そして、ｊ番目のＡＤ基準レベルに割り当てられた電圧比較器の出力をチェックする（ステップＳ４０５）。閾値電圧の高い設定からチェックしていくため、通常、はじめの設定では電圧比較器の入力信号は閾値電圧より低いレベルとなっている。そのときの電圧比較器の出力は１（Ｈｉｇｈレベル）となっている。

現在の閾値電圧調整の設定値で電圧比較器の出力が１（Ｈｉｇｈレベル）である場合（ステップＳ４０５のＮｏ）、閾値電圧を下げるためにｉを１つ増やし（ステップＳ４０６）、ｉが調整範囲内かどうかチェックし（ステップＳ４０７）、調整範囲内である場合（ステップＳ４０７のＹｅｓ）は閾値電圧の調整を続けるために調整値ｃｔｌ（ｉ）の設定（ステップＳ４０４）に戻り、調整範囲外となっている場合（ステップＳ４０７のＮｏ）は調整不能であるためエラーフラグを設定し（ステップＳ４０８）、処理を終了する（ステップＳ４０９）。

徐々に閾値電圧を下げていき入力レベルがｉ番目のＡＤ基準レベルに割り当てられた電圧比較器の閾値電圧より大きくなると、電圧比較器の出力が０（Ｌｏｗレベル）となり、その瞬間が閾値電圧が入力レベルに最も近い設定であることがわかる。従って、電圧比較器の出力が０（Ｌｏｗレベル）である場合（ステップＳ４０５のＹｅｓ）は、この状態で調整が終了のため、処理を終了する（ステップＳ４０９）。

上記の処理を各基準レベルにつき電圧比較器列１３０の対応する電圧比較器について行い、決定した設定条件をレジスタ１９２に保持することで、基板バイアス電圧出力部１９１を介して電圧比較器列１３０内の各電圧比較器の閾値電圧を設定する。

このように微調整を行うことにより、閾値電圧を微調整しないときに比べて精度の高い閾値電圧の設定を行うことができ、その結果ＡＤ変換器の非直線性誤差を小さくすることが可能である。特に微調整を行わないときの閾値電圧の間隔を閾値電圧調整幅より小さくすることにより、ＡＤ変換器の入力レンジの全範囲において任意のレベルに電圧比較器の閾値電圧を調整することが可能となる。このため基準信号発生部１１０の出力信号レベルの設定幅の精度で調整を行うことができるので、非直線性誤差特性のよいＡＤ変換器となる。

なお、基準信号発生部１１０はＤＡ変換器を想定しているが、動作速度はＡＤ変換の動作速度に比べ高速である必要がなく、必要となる調整時間内に閾値電圧調整が終了できる程度の動作速度でよい。このため精度のよいＤＡ変換器を得ることは容易である。例えばいわゆるΣΔ型の変調器と１次ＬＰＦで構成することにより簡単な構成で精度のよいＤＡ変換器を得ることが可能である。

このため本実施形態では高速、低消費電力でさらに高精度のＡＤ変換器を構成することが可能となる。

＜第５の実施形態＞
第５の実施形態は、第２の実施形態で示した手法によりＣＭＯＳインバータからなる複数の電圧比較器のｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴの電流駆動力の比率を変えて閾値電圧を所定値に調整した上で、第４の実施形態に示した手法により電圧比較器の選択（再選択を含む）を行い、同時に基板バイアス効果により閾値電圧の微調整を行うようにしたものである。なお、第３の実施形態で示した電源電圧を変えること等で行ってもよい。

図３９は本発明の第５の実施形態にかかるＡＤ変換器の構成例を示す図である。図３９においては、第１の実施形態の図１７と比べ、電圧比較器列１３０内の個々の電圧比較器の閾値電圧を設定する制御信号を発生する閾値電圧制御信号発生部１７１と、閾値電圧制御信号発生部１７１での設定内容を保持するレジスタ１７２と、電圧比較器列１３０内の個々の電圧比較器の閾値電圧を微調整する基板バイアス制御信号を出力する基板バイアス電圧出力部１９１と、基板バイアス電圧出力部１９１での設定内容を保持するレジスタ１９２とが新たに設けられている点が異なる。また、調整用周辺機能部の構成は図１４〜図１６と同様である。

図４０は電圧比較器列１３０の構成例を示す図であり、ＣＭＯＳインバータによる電圧比較器ｉｎｖ１〜ｉｎｖＮから構成されており、閾値電圧制御信号は各ＣＭＯＳインバータに接続され、閾値電圧制御信号により各電圧比較器の閾値電圧を独立に制御可能になっているとともに、基板バイアス制御信号は各ＣＭＯＳインバータのｐ，ｎチャネルＭＯＳＦＥＴの基板端子に接続され、基板バイアス制御信号により各電圧比較器の閾値電圧を独立に制御可能になっている。また、電圧比較器ｉｎｖ１〜ｉｎｖＮの数Ｎ（自然数）はＡＤ変換の分解能を十分に越える数とされている。

図４１は電圧比較器列１３０を構成する個々の電圧比較器の構成例を示す図であり、電圧比較器はｍ（ｍは２以上の整数）個のＣＭＯＳインバータが並列に接続されていて、各ＣＭＯＳインバータのＮＭＯＳとＰＭＯＳへのゲート端子と電圧比較器の入力端子の間に選択スイッチが備えられている。選択スイッチは全てが独立で、任意の個数のＮＭＯＳ、ＰＭＯＳを選択できる。その結果、任意の個数のＮＭＯＳとＰＭＯＳを組み合わせたＣＭＯＳインバータを構成することができる。また、各ＣＭＯＳインバータを構成するＮＭＯＳ、ＰＭＯＳトランジスタの基板端子には基盤バイアス入力端子ＣＴＬ＿Ｎ、ＣＴＬ＿Ｐが接続されている。

動作としては、第２の実施形態の図３０の処理により閾値電圧の調整を行った後、第１の実施形態の図２３および図２４による電圧比較器の選択を行い、更に、第４の実施形態の図３８による微調整を行う。

＜第６の実施形態＞
第６の実施形態は、１回の調整（選択を含む）で全ての電圧比較器の調整は行わず、１つまたは数個の電圧比較器の調整のみ行うようにしたものである。すなわち、第１の実施形態等では調整のためにＡＤ変換動作を停止する必要があり、その期間中はＡＤ変換動作を中断する必要がある。しかし、例えば無線ＬＡＮなどのシステムではフレーム（パケット）単位のデータの送受信が行われており、フレームの送受信が行われた直後にデータの送受信が行われない期間が存在する。また、一般的にフレーム伝送時間は温度変化により電圧比較器の閾値電圧の変動が問題となる時間と比較した場合にかなり短い時間である。したがって、フレームの送受信直後のわずかな時間以内で調整を行うことが可能であればＡＤ変換器を停止する時間はシステム上問題とはならないことになる。

ここではＡＤ変換動作の停止を行う頻度は多くてもかまわないが、１回あたりの停止時間はできるだけ短くしたい場合について有効となる手法を示す。

図４２は第６の実施形態における場合の時間の使用例を示す図である。一括に調整を行う図２５と比較して調整時間を短くする代わりに調整時間間隔も短くなる。なお、一定時間間隔で調整を行う場合の時間の使用例を示したが、必ずしも一定である必要はない。一般にフレーム長は温度変化が起こるより十分小さい時間であることが期待できるため、調整はフレーム伝送を行った後などでよい。

このように調整を行う場合、１回当たりの調整時間を短縮することが必要となる。そのため本実施形態では１回の調整時間で調整を行うのは１つの基準レベルのみとすることにより１回あたりの調整時間の短縮を行っている。

図４３は１つの基準レベル（ｊ番目の基準レベル）のみ調整を行う場合の電圧比較器の割り当ての処理例を示すフローチャートである。

図４３において、処理を開始すると（ステップＳ６０１）、調整モードの設定（セレクタ１２０を基準信号発生部１１０側を選択するように設定）を行い、基準信号発生部１１０の出力レベルをｊ番目の基準レベルに設定する（ステップＳ６０２）。

次いで、変数ｉにｊ番目の基準レベルに割り当てられている電圧比較器の番号を設定する（ステップＳ６０３）。

次いで、ｉ番目の電圧比較器の出力のチェックを行う（ステップＳ６０４）。

ｉ番目の電圧比較器の出力が１（Ｈｉｇｈレベル）である場合（ステップＳ６０４のＹｅｓ）、ｉ−１番目の電圧比較器が他の基準レベルに割り当てられているかどうかチェックを行う（ステップＳ６０５）。

ｉ−１番目の電圧比較器が他の基準レベルに割り当てられている場合（ステップＳ６０５のＹｅｓ）は、調整モードを解除し（ステップＳ６１１）、処理を終了する（ステップＳ６１２）。

ｉ−１番目の電圧比較器が他の基準レベルに割り当てられていない場合（ステップＳ６０５のＮｏ）は、ｉ−１番目の電圧比較器の出力のチェックを行う（ステップＳ６０６）。

ここで、ｉ−１番目の電圧比較器の出力が０（Ｌｏｗレベル）であった場合（ステップＳ６０６のＮｏ）、ｉ番目の電圧比較器の閾値電圧、ｉ−１番目の電圧比較器の閾値電圧、ｊ番目の基準レベルの相対関係は図４４（ａ）のようになっている。この状態でｉ番目とｉ−１番目の電圧比較器の閾値電圧のうちどちらがｊ番目の基準レベルに近いかは判別できないため、調整モードを解除し（ステップＳ６１１）、処理を終了する（ステップＳ６１２）。

ｉ−１番目の電圧比較器の出力が１（Ｈｉｇｈレベル）であった場合（ステップＳ６０６のＹｅｓ）、ｉ番目の電圧比較器の閾値電圧、ｉ−１番目の電圧比較器の閾値電圧、ｊ番目の基準レベルの相対関係は図４４（ｂ）のようになっていることがわかる。この状態ではｉ−１番目の電圧比較器の方がｉ番目のＣＭＯＳインバータよりｊ番目の基準レベルに近い閾値電圧を持つことになる。このためｊ番目の基準レベルに対してｉ−１番目の電圧比較器を割り当て（ステップＳ６０７）、調整モードを解除し（ステップＳ６１１）、処理を終了する（ステップＳ６１２）。

一方、ｉ番目の電圧比較器の出力が０（Ｌｏｗレベル）である場合（ステップＳ６０４のＮｏ）、ｉ＋１番目の電圧比較器が他の基準レベルに割り当てられているかどうかチェックを行う（ステップＳ６０８）。

ｉ＋１番目の電圧比較器が他の基準レベルに割り当てられている場合（ステップＳ６０８のＹｅｓ）、調整モードを解除し（ステップＳ６１１）、処理を終了する（ステップＳ６１２）。

ｉ＋１番目の電圧比較器が他の基準レベルに割り当てられていない場合（ステップＳ６０８のＮｏ）、ｉ＋１番目の電圧比較器の出力のチェックを行う（ステップＳ６０９）。

ここで、ｉ＋１番目の電圧比較器の出力が１（Ｈｉｇｈレベル）であった場合（ステップＳ６０９のＮｏ）、ｉ番目の電圧比較器の閾値電圧、ｉ＋１番目の電圧比較器の閾値電圧、ｊ番目の基準レベルの相対関係は図４４（ｃ）のようになっている。この状態でｉ番目とｉ＋１番目の電圧比較器の閾値電圧のうちどちらがｊ番目の基準レベルに近いかは判別できないため、調整モードを解除し（ステップＳ６１１）、処理を終了する（ステップＳ６１２）。

ｉ＋１番目の電圧比較器の出力が０（Ｌｏｗレベル）であった場合（ステップＳ６０９のＹｅｓ）、ｉ番目の電圧比較器の閾値電圧、ｉ＋１番目の電圧比較器の閾値電圧、ｊ番目の基準レベルの相対関係は図４４（ｄ）のようになっていることがわかる。この状態ではｉ＋１番目の電圧比較器の方がｉ番目の電圧比較器よりｊ番目の基準レベルに近い閾値電圧を持つことになる。このためｊ番目の基準レベルに対してｉ＋１番目の電圧比較器を割り当て（ステップＳ６１０）、調整モードを解除し（ステップＳ６１１）、処理を終了する（ステップＳ６１２）。

以上がｊ番目の閾値電圧に対応する電圧比較器を割り当てる。

この調整を１回目の調整時には１番目の基準レベルに対応する電圧比較器の割り当て、２回目の調整時には２番目の基準レベルに対応する電圧比較器の割り当て、・・・というように割り当てを行う基準レベルを順に切り替えて調整を行うことで、温度変動に追従した調整を行うことが可能である。

この調整を温度変動により発生するＡＤ変換誤差が許容誤差以上になる時間間隔より十分短い時間間隔で実施することにより、温度変動により電圧比較器の閾値電圧が変動したときでもより基準レベルの近い閾値電圧をもつ電圧比較器を割り当てることが可能である。

なお、以上の説明では１回の調整においては１つの基準レベルのみ調整するものとしたが、調整時間が十分長い場合には２つ以上の基準レベルを調整してもかまわない。

＜第７の実施形態＞
第７の実施形態は、システムから与えられた許容時間から調整可能な電圧比較器数を算出し、可能な数の電圧比較器の調整を行うようにしたものである。

図４５は第７の実施形態にかかる調整の処理例を示すフローチャートである。

図４５において、処理を開始すると（ステップＳ７０１）、システムから調整に費やすことができる時間を受け取り、その時間から調整可能な基準レベルの数を計算する（ステップＳ７０２）。１つの基準レベルに対する調整時間の最大時間はあらかじめわかっているため計算可能である。

次いで、調整を行なうリファレンス数をカウントする変数ｉをクリアする（ステップＳ７０３）。

次いで、ｊ番目の基準レベルに電圧比較器を割り当てる（ステップＳ７０４）。この詳細は、第１の実施形態と同じ処理で可能であるため説明を省略する。

次いで、割り当てられた電圧比較器の閾値電圧の調整を行う（ステップＳ７０５）。この処理は第４の実施形態で行ったものと同じ処理で実施可能であるため説明を省略する。

次いで、変数ｉ，ｊを１つ増やす（ステップＳ７０６）。

次いで、基準レベルを示す変数ｊが範囲内かどうかチェックし（ステップＳ７０７）、範囲外の時はｊ＝１とする（ステップＳ７０８）。

次いで、ｉがｎより小さいかどうかチェックし（ステップＳ７０９）、小さい場合（ステップＳ７０９のＹｅｓ）は次の基準レベルの調整を行なうため電圧比較器の割り当て（ステップＳ７０４）に戻り、小さくない場合（ステップＳ７０９のＮｏ）は処理を終了する（ステップＳ７１０）。

以上の処理により各回の調整で許容できるＡＤ動作の中断時間が、各回毎にシステムから受け取ってその時間内に調整を終了することが可能である。このため、調整によるＡＤ変換の中断時間を最適に設定することが可能である。

＜第８の実施形態＞
第８の実施形態は、使用しない電圧比較器による消費電力を削減したものである。すなわち、以上の実施形態では使用しない電圧比較器も動作状態となっているが、その場合入力信号レベルが使用しない電圧比較器の閾値電圧レベル近くとなったときには少なからず消費電流が流れることになる。

図４６は第８の実施形態にかかる電圧比較器列１３０の構成例を示す図である。ＡＤ変換器１００および調整用周辺機能部の構成は前述した実施形態と同様のものとすることができる。

図４６において、それぞれの電圧比較器ｉｎｖ１〜ｉｎｖＮの入力端子はスイッチに接続され、ＡＤ入力信号ＳＩＧ１とグランドレベルのどちらかをＮビットの制御信号ＳＷＣＴＬにより選択できる構成としている。これにより、使用しない電圧比較器の入力をグランドレベルに固定し、ＡＤ変換器への入力信号のレベルがどのような状態でも使用しない電圧比較器に電流が流れないようにしたものである。

なお、使用しない電圧比較器への入力レベルを０に固定した例を示したが、電流が流れないレベルであれば、どのようなレベルに固定してもよい。また、使用しないときのレベルはすべての電圧比較器で同じである必要はなく、例えばｉｎｖ１は使用しないときは１Ｖ，ｉｎｖ２は１Ｖ，…，ｉｎｖＮは０Ｖというようにしてもよい。

このことにより全体の消費電流を小さくすることが可能となる。

＜総括＞
以上、本発明の好適な実施の形態により本発明を説明した。ここでは特定の具体例を示して本発明を説明したが、特許請求の範囲に定義された本発明の広範な趣旨および範囲から逸脱することなく、これら具体例に様々な修正および変更を加えることができることは明らかである。すなわち、具体例の詳細および添付の図面により本発明が限定されるものと解釈してはならない。

基本的な並列型ＡＤ変換器の構成例を示す図である。 並列型ＡＤ変換器の動作例を示す図である。 電圧比較器の構成例を示す図である。 インバータチョッパ電圧比較器の構成例を示す図である。 スイッチのタイミングチャートとその状態を示す図である。 ＭＯＳインバータの入出力特性と動作点を示す図（その１）である。 ＭＯＳインバータの入出力特性と動作点を示す図（その２）である。 ＣＭＯＳインバータを電圧比較器に用いたＡＤ変換器の構成例を示す図である。 電圧比較器の構成例を示す図である。 ＣＭＯＳインバータの入出力特性を示す図である。 ＣＭＯＳインバータのチャネル幅の比率と閾値電圧の例を示す図である。 基板バイアス効果によりＣＭＯＳインバータの閾値電圧を変化させる回路と入出力特性の例を示す図である。 ＣＭＯＳインバータの半導体集積回路での断面の例を示す図である。 本発明の第１の実施形態にかかるＡＤ変換器および調整用周辺機能部の構成例を示す図（その１）である。 本発明の第１の実施形態にかかるＡＤ変換器および調整用周辺機能部の構成例を示す図（その２）である。 本発明の第１の実施形態にかかるＡＤ変換器および調整用周辺機能部の構成例を示す図（その３）である。 ＡＤ変換器の構成例を示す図である。 電圧比較器列の構成例を示す図である。 電圧比較器の閾値電圧のばらつきを示す図である。 エンコーダブロックの構成例を示す図である。 レジスタの保持データの例を示す図である。 エンコーダブロックの入出力の例を示す図である。 電圧比較器の閾値電圧の測定の処理例を示すフローチャートである。 電圧比較器の割り当ての処理例を示すフローチャートである。 一定の時間間隔で選択を行う場合の時間の使用例を示す図である。 本発明の第２の実施形態にかかるＡＤ変換器の構成例を示す図である。 電圧比較器列の構成例を示す図である。 個々の電圧比較器の構成例を示す図である。 電圧比較器の動作例を示す図である。 電圧比較器の閾値電圧の調整の処理例を示すフローチャートである。 本発明の第３の実施形態にかかるＡＤ変換器の構成例を示す図である。 電圧比較器列の構成例を示す図である。 電圧比較器の構成例を示す図である。 電源電圧による閾値電圧の変化の様子を示す図である。 電圧比較器の閾値電圧の調整の処理例を示すフローチャートである。 本発明の第４の実施形態にかかるＡＤ変換器の構成例を示す図である。 電圧比較器列の構成例を示す図である。 電圧比較器の閾値電圧の微調整の処理例を示すフローチャートである。 本発明の第５の実施形態にかかるＡＤ変換器の構成例を示す図である。 電圧比較器列の構成例を示す図である。 電圧比較器の構成例を示す図である。 第６の実施形態における場合の時間の使用例を示す図である。 電圧比較器の割り当ての処理例を示すフローチャートである。 ｉ番目の電圧比較器の閾値電圧、ｉ−１番目の電圧比較器の閾値電圧、および、ｊ番目の基準レベルの相対関係を示す図である。 第７の実施形態にかかる調整の処理例を示すフローチャートである。 第８の実施形態にかかる電圧比較器列の構成例を示す図である。

符号の説明

１００ ＡＤ変換器
１１０ 基準信号発生部
１２０ セレクタ
１３０ 電圧比較器列
１４０ エンコーダブロック
１４１ セレクタ
１４２ インバータ
１４３ エンコーダ
１５０ レジスタ
１６０ モニタ
１７１ 閾値電圧制御信号発生部
１７２ レジスタ
１８１ 電源電圧出力部
１８２ レジスタ
１９１ 基板バイアス電圧出力部
１９２ レジスタ
２００ コントロール部
３００ タイマー
４００ デバイス温度検出部
ｉｎｖ１〜ｉｎｖＮ 電圧比較器

Claims (20)

1. アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する、ＡＤ変換の分解能を越える数の電圧比較器と、
   上記電圧比較器の中から閾値電圧の測定に基づきＡＤ変換に使用する電圧比較器を選択する選択手段と、
   選択された電圧比較器の出力信号からデジタル信号を生成するエンコーダブロックとを備えたことを特徴とするＡＤ変換器。
2. アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する複数の電圧比較器と、
   上記電圧比較器の電源側と接地側の電流駆動力の比率を変えて閾値電圧を所定値に調整する調整手段と、
   上記電圧比較器の出力信号からデジタル信号を生成するエンコーダブロックとを備えたことを特徴とするＡＤ変換器。
3. アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する複数の電圧比較器と、
   上記電圧比較器の電源電圧を変えて閾値電圧を所定値に調整する調整手段と、
   上記電圧比較器の出力信号からデジタル信号を生成するエンコーダブロックとを備えたことを特徴とするＡＤ変換器。
4. 請求項１に記載のＡＤ変換器において、
   上記電圧比較器の半導体基板に印加する電圧を変えて閾値電圧を所定値に微調整する微調整手段を備えたことを特徴とするＡＤ変換器。
5. 請求項１に記載のＡＤ変換器において、
   上記電圧比較器の電源側と接地側の電流駆動力の比率を変えて閾値電圧を所定値に微調整する微調整手段を備えたことを特徴とするＡＤ変換器。
6. 請求項１に記載のＡＤ変換器において、
   上記電圧比較器の電源電圧を変えて閾値電圧を所定値に微調整する微調整手段を備えたことを特徴とするＡＤ変換器。
7. 請求項４乃至６のいずれか一項に記載のＡＤ変換器において、
   上記選択手段による選択の前に、上記電圧比較器の電源側と接地側の電流駆動力の比率を変えて閾値電圧を所定値に調整する調整手段を備えたことを特徴とするＡＤ変換器。
8. 請求項１乃至７のいずれか一項に記載のＡＤ変換器において、
   使用しない電圧比較器の入力端子を固定電位に接続する手段を備えたことを特徴とするＡＤ変換器。
9. アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する、ＡＤ変換の分解能を越える数の電圧比較器を備えるＡＤ変換器の調整方法であって、
   上記電圧比較器の中から閾値電圧の測定を行う測定工程と、
   測定結果に基づきＡＤ変換に使用する電圧比較器を選択する選択工程とを備えたことを特徴とするＡＤ変換器の調整方法。
10. アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する複数の電圧比較器を備えるＡＤ変換器の調整方法であって、
    上記電圧比較器の電源側と接地側の電流駆動力の比率を変えて閾値電圧を所定値に調整する調整工程を備えたことを特徴とするＡＤ変換器の調整方法。
11. アナログ信号を入力し、閾値電圧を越えるか越えないかにより２値信号を出力する複数の電圧比較器を備えるＡＤ変換器の調整方法であって、
    上記電圧比較器の電源電圧を変えて閾値電圧を所定値に調整する調整工程を備えたことを特徴とするＡＤ変換器の調整方法。
12. 請求項９に記載のＡＤ変換器の調整方法において、
    上記電圧比較器の半導体基板に印加する電圧を変えて閾値電圧を所定値に微調整する微調整工程を備えたことを特徴とするＡＤ変換器の調整方法。
13. 請求項９に記載のＡＤ変換器の調整方法において、
    上記電圧比較器の電源側と接地側の電流駆動力の比率を変えて閾値電圧を所定値に微調整する微調整工程を備えたことを特徴とするＡＤ変換器の調整方法。
14. 請求項９に記載のＡＤ変換器の調整方法において、
    上記電圧比較器の電源電圧を変えて閾値電圧を所定値に微調整する微調整工程を備えたことを特徴とするＡＤ変換器の調整方法。
15. 請求項９乃至１４のいずれか一項に記載のＡＤ変換器の調整方法において、
    ＡＤ変換器の電源投入時に、上記各工程を実行することを特徴とするＡＤ変換器の調整方法。
16. 請求項９乃至１４のいずれか一項に記載のＡＤ変換器の調整方法において、
    前回の調整時から一定時間が経過する前に、上記各工程を実行することを特徴とするＡＤ変換器の調整方法。
17. 請求項９乃至１４のいずれか一項に記載のＡＤ変換器の調整方法において、
    前回の調整時からの温度変化が一定値より大きくなる前に、上記各工程を実行することを特徴とするＡＤ変換器の調整方法。
18. 請求項９乃至１７のいずれか一項に記載のＡＤ変換器の調整方法において、
    １回の調整で一部の電圧比較器の調整のみを行うことを特徴とするＡＤ変換器の調整方法。
19. 請求項９乃至１７のいずれか一項に記載のＡＤ変換器の調整方法において、
    システムから与えられた許容時間から調整可能な電圧比較器数を算出する工程を備え、
    可能な数の電圧比較器の調整を行うことを特徴とするＡＤ変換器の調整方法。
20. 請求項９乃至１９のいずれか一項に記載のＡＤ変換器の調整方法において、
    使用しない電圧比較器の入力端子を固定電位に接続する工程を備えたことを特徴とするＡＤ変換器の調整方法。

Images