JP5316093B2

JP5316093B2 - 基準電圧発生回路及び温度検出回路

Info

Publication number: JP5316093B2
Application number: JP2009050681A
Authority: JP
Inventors: 克彦愛須
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2009-03-04
Filing date: 2009-03-04
Publication date: 2013-10-16
Anticipated expiration: 2029-03-04
Also published as: JP2010205038A

Description

本発明は、温度検出回路等に用いられる基準電圧発生回路及び当該基準電圧発生回路を用いた温度検出回路に関する。

従来、温度に依存して変化する第１の基準電圧を発生する第１の基準電圧発生回路と、温度に依存しない第２の基準電圧を発生する第２の基準電圧発生回路とを備え、第１及び第２の基準電圧に対して減算又は加算などの演算処理を行った後に、演算結果の電圧を出力する温度検出回路が知られている。

特許文献１に記載の基準電圧発生回路は、１つの基準電圧を分圧して複数の分圧電圧を発生する。しかしながら、発生される分圧電圧の温度特性は実質的に互いに同一であるので上記第１及び第２の基準電圧として用いることはできない。また、特許文献２に記載の基準電圧発生回路は、温度に依存しない基準電圧を出力するので上記第１の基準電圧発生回路として用いることはできない。

従来、上記第１及び第２の基準電圧発生回路としては、デプレッション型の電界効果トランジスタとエンハンスメント型の電界効果トランジスタとを直列に接続し、これらの電界効果トランジスタのしきい値電圧の差を、温度に依存して変化する基準出力電圧として取り出すようにした従来技術に係る基準電圧発生回路があった（例えば、特許文献３参照。）。

しかしながら、上記従来技術に係る基準電圧発生回路を上記第１及び第２の基準電圧発生回路として用いると、合計で４つのトランジスタを必要とするので、温度検出回路の面積が比較的大きくなり、消費電流も増加するという課題があった。さらに、各トランジスタのしきい値電圧がそれぞれ独立に変動するので、比較的精度が悪いという課題があった。

本発明の目的は以上の問題点を解決し、従来技術に比較して、回路面積を小さくし、消費電流を低減できる基準電圧発生回路及び当該基準電圧発生回路を用いた従来技術に比較して高精度の温度検出回路を提供することを目的とする。

第１の発明に係る基準電圧発生回路は、一端が接地されかつ所定の第１のしきい値電圧を有する第１のトランジスタと、所定の電圧源と上記第１のトランジスタの他端との間に、所定の第２のしきい値電圧を有する第２のトランジスタを接続し、かつ当該第２のトランジスタのサイズを互いに異なる第１及び第２のサイズの間で切り換えるように構成されたサイズ切換回路とを備え、上記サイズが上記第１のサイズに切り換えられたときに、上記第１及び第２のトランジスタの接続点から、所定の第１の温度係数を有する第１の基準電圧を出力し、上記サイズが上記第２のサイズに切り換えられたときに、上記接続点から、所定の第２の温度係数を有する第２の基準電圧を出力することを特徴とする。

上記基準電圧発生回路において、上記第１の温度係数又は第２の温度係数は実質的にゼロであることを特徴とする。

また、上記基準電圧発生回路において、上記第１のトランジスタはエンハンスメント型のＭＯＳ電界効果トランジスタであり、上記第２のトランジスタはデプレッション型のＭＯＳ電界効果トランジスタであることを特徴とする。

さらに、上記基準電圧発生回路において、上記第１のトランジスタはＰ型のポリシリコンゲートを有するＮチャネル型ＭＯＳ電界効果トランジスタであり、上記第２のトランジスタはＮ型のポリシリコンゲートを有するＮチャネル型ＭＯＳ電界効果トランジスタであることを特徴とする。

またさらに、上記基準電圧発生回路において、上記第１のトランジスタは、接地されたソースと、上記接続点に接続されたドレインと、上記接続点に接続されたゲートとを備え、上記サイズ切換回路は、上記接続点に接続されたソースと、上記電圧源に接続されたドレインと、上記接続点に接続されたゲートとを備え、上記第２のしきい値電圧を有する第３のトランジスタと、上記接続点に接続されたソースと、上記電圧源に接続されたドレインとを備え、上記第２のしきい値電圧を有する第４のトランジスタと、上記第４のトランジスタのゲートと接地電位との間に接続された第１のスイッチと、上記第４のトランジスタのゲートと上記接続点との間に接続された第２のスイッチとを備え、上記第３及び第４のトランジスタはそれぞれ、Ｎ型のポリシリコンゲートを有するＮチャネル型ＭＯＳ電界効果トランジスタであり、上記第１及び第２のスイッチは交互にオンするように制御され、上記第１のスイッチがオンするときに、上記第３のトランジスタは上記第１のサイズを有する第２のトランジスタとして動作し、上記第２のスイッチがオンするときに、上記第３及び第４のトランジスタは上記第２のサイズを有する第２のトランジスタとして動作することを特徴とする。

また、上記基準電圧発生回路において、上記第２のトランジスタのサイズは、上記第２のトランジスタのチャネル幅とチャネル長との比であることを特徴とする。

第２の発明に係る温度検出回路は、上記基準電圧発生回路と、第１の期間において、上記サイズ切換回路を上記第２のトランジスタのサイズを第１のサイズに切り換えるように制御する一方、第２の期間において、上記サイズ切換回路を上記第２のトランジスタのサイズを第２のサイズに切り換えるように制御する制御回路と、上記第１の期間において、上記基準電圧発生回路からの第１の基準電圧をサンプルホールドし、上記第２の期間において、上記サンプルホールドされた第１の基準電圧と、上記基準電圧発生回路からの第２の基準電圧とに対して所定の演算を行って出力する出力回路とを備えたことを特徴とする。

本発明に係る基準電圧発生回路によれば、一端が接地されかつ所定の第１のしきい値電圧を有する第１のトランジスタと、所定の電圧源と上記第１のトランジスタの他端との間に、所定の第２のしきい値電圧を有する第２のトランジスタを接続し、かつ当該第２のトランジスタのサイズを互いに異なる第１及び第２のサイズの間で切り換えるように構成されたサイズ切換回路とを備え、上記サイズが上記第１のサイズに切り換えられたときに、上記第１及び第２のトランジスタの接続点から、所定の第１の温度係数を有する第１の基準電圧を出力し、上記サイズが上記第２のサイズに切り換えられたときに、上記接続点から、所定の第２の温度係数を有する第２の基準電圧を出力するので、従来技術に比較して、回路面積を小さくし、消費電流を低減できる。

また、本発明に係る温度検出回路によれば、上記基準電圧発生回路と、第１の期間において、上記サイズ切換回路を上記第２のトランジスタのサイズを第１のサイズに切り換えるように制御する一方、第２の期間において、上記サイズ切換回路を上記第２のトランジスタのサイズを第２のサイズに切り換えるように制御する制御回路と、上記第１の期間において、上記基準電圧発生回路からの第１の基準電圧をサンプルホールドし、上記第２の期間において、上記サンプルホールドされた第１の基準電圧と、上記基準電圧発生回路からの第２の基準電圧とに対して所定の演算を行って出力する出力回路とを備えたので、従来技術に比較して高い精度で温度を検出できる。

本発明の実施形態に係る温度検出回路１０の回路図である。図１の制御回路４０によって発生される制御信号Ｓａ及びＳｂを示すタイミングチャートである。

以下、本発明に係る実施形態について図面を参照して説明する。なお、以下の各実施形態において、同様の構成要素については同一の符号を付している。

実施形態．
図１は、本発明の実施形態に係る温度検出回路１０の回路図である。また、図２は、図１の制御回路４０によって発生される制御信号Ｓａ及びＳｂを示すタイミングチャートである。図１において、温度検出回路１０は、基準電圧発生回路２０と、出力回路３０と、制御回路４０とを備えて構成される。

基準電圧発生回路２０は、しきい値電圧Ｖｔｈ１を有しかつＰ型のポリシリコンゲートを有するエンハンスメント型のＮチャネル型ＭＯＳ電界効果トランジスタ１（以下、トランジスタ１という。）と、サイズ切換回路２とを備えて構成される。サイズ切換回路２は、しきい値電圧Ｖｔｈ２を有しかつＮ型のポリシリコンゲートを有するデプレッション型のＮチャネル型ＭＯＳ電界効果トランジスタ２ａ（以下、トランジスタ２ａという。）と、しきい値電圧Ｖｔｈ２を有しかつＮ型のポリシリコンゲートを有するデプレッション型のＮチャネル型ＭＯＳ電界効果トランジスタ２ｂ（以下、トランジスタ２ｂという。）と、スイッチＡ１及びＢ１とを備えて構成される。ここで、トランジスタ１のドレインとトランジスタ２ａのソースとは接続点Ｊを介して接続される。トランジスタ１のソースは接地され、ドレイン及びゲートは接続点Ｊに接続される。また、トランジスタ２ａのソース及びゲートは接続点Ｊに接続され、ドレインは電圧源Ｖ_ＤＤに接続される。さらに、トランジスタ２ｂのソースは接続点Ｊに接続され、ドレインは電圧源Ｖ_ＤＤに接続される。また、トランジスタ２ｂのゲートはスイッチＡ１を介して接地されるとともに、スイッチＢ１を介して接続点Ｊに接続される。そして、接続点Ｊは基準電圧発生回路２０の出力端子Ｔ１に接続され、接続点Ｊにおける基準電圧Ｖｒｅｆは、出力端子Ｔ１を介して出力回路３０に出力される。なお、詳細後述するように、スイッチＡ１及びＢ１は、制御回路４０から入力される制御信号Ｓａ，Ｓｂに従って、交互にオンするように制御される。

出力回路３０は、スイッチトキャパシタ回路を用いたサンプルホールド回路であって、入力端子Ｔ２を介して基準電圧発生回路の出力端子Ｔ１に接続されている。出力回路３０は、容量値Ｃａ，Ｃｂ，Ｃ０をそれぞれ有するキャパシタ４，５，６と、演算増幅器７と、スイッチＡ２〜Ａ６と、スイッチＢ２〜Ｂ５とを備えて構成される。キャパシタ４の一端はスイッチＡ２を介して入力端子Ｔ２に接続されるとともにスイッチＢ２を介して所定の中間電圧Ｖｍに接続され、キャパシタ４の他端はスイッチＡ３を介して中間電圧Ｖｍに接続されるとともにスイッチＢ３を介して演算増幅器７の反転入力端子に接続される。また、キャパシタ５の一端はスイッチＢ４を介して入力端子Ｔ２に接続されるとともにスイッチＡ４を介して中間電圧Ｖｍに接続され、キャパシタ５の他端はスイッチＡ５を介して中間電圧Ｖｍに接続されるとともにスイッチＢ５を介して演算増幅器７の反転入力端子に接続される。さらに、スイッチＡ６と帰還容量であるキャパシタ６とは演算増幅器７の反転入力端子と出力端子との間に並列接続される。そして、演算増幅器７の非反転入力端子は中間電圧Ｖｍに接続され、演算増幅器７は、出力電圧Ｖｏｕｔを出力端子Ｔ３を介して出力する。なお、中間電圧Ｖｍは、電圧Ｖ_ＤＤと接地電位との間の所定の値を有するように設定される。また、キャパシタ４，５，６の各容量値Ｃａ，Ｃｂ，Ｃ０は、所定の温度において出力電圧Ｖｏｕｔがゼロになるように設定される。

制御回路４０は、図２に示すように、所定の周期で交互に立ち上がるパルス形状を有する制御信号Ｓａ及びＳｂを発生し、制御信号ＳａをスイッチＡ１〜Ａ６に出力し、制御信号ＳｂをスイッチＢ１〜Ｂ５に出力することにより、スイッチＡ１〜Ａ６及びスイッチＢ１〜Ｂ５を交互にオンオフするように制御する。これにより、各期間５１においてスイッチＡ１〜Ａ６がオンしかつスイッチＢ１〜Ｂ５がオフし、各期間５２においてスイッチＡ１〜Ａ６がオフしスイッチＢ１〜Ｂ５がオンする。

次に、以上のように構成された温度検出回路１０の動作を説明する。

期間５１において、スイッチＡ１がオンしスイッチＢ１がオフしているので、トランジスタ１及び２ａはオンし、トランジスタ２ｂはオフする。このとき、温度が温度変化量ΔＴだけ変化したときの、トランジスタ１に流れる電流の変化量ΔＩ１及びトランジスタ２ａに流れる電流の変化量ΔＩ２は次式（１）、（２）でそれぞれ表される。

ここで、定数βは次式で表される。

ただし、式（１）〜式（３）における各パラメータは以下のように定義される。
Ｖｇｓ１…トランジスタ１のゲート−ソース電圧；
Ｖｇｓ２…トランジスタ２ａのゲート−ソース電圧（０Ｖである。）；
Ｖｔｈ１…トランジスタ１のしきい値電圧；
Ｖｔｈ２…トランジスタ２ａのしきい値電圧；
Ｋ１…トランジスタ１のしきい値電圧の温度係数；
Ｋ２…トランジスタ２ａのしきい値電圧の温度係数；
ΔＶ１…トランジスタ１のしきい値電圧の製造ばらつき量；
ΔＶ２…トランジスタ２ａのしきい値電圧の製造ばらつき量；
μ…移動度；
Ｃ_ｏｘ…単位面積当たりのゲート酸化膜容量；
Ｗ…トランジスタ１のチャネル幅；
Ｌ…トランジスタ１のチャネル長；
ａ^２…トランジスタ１のサイズとトランジスタ２ａのサイズとのサイズ比．

ここで、トランジスタ１の移動度とゲート酸化膜容量との積の値と、トランジスタ２ａの移動度とゲート酸化膜容量との積の値とは互いに等しく設定される。また、トランジスタのサイズを当該トランジスタのチャネル幅とチャネル長との比と定義し、トランジスタ１のサイズがＷ／Ｌであるときのトランジスタ２ａのサイズをａ^２Ｗ／Ｌとする。さらに、トランジスタ２ａのゲートとソースとは互いに接続されているので、ゲート−ソース電圧Ｖｇｓ２は、０Ｖである。トランジスタ１に流れる電流の変化量ΔＩ１及びトランジスタ２ａに流れる電流の変化量ΔＩ２は互いに等しいので、等式ΔＩ１＝ΔＩ２が成立し、期間５１において出力される基準電圧Ｖｒｅｆである基準電圧Ｖｒｅｆａは次式で表される。

基準電圧Ｖｒｅｆａにおいて、電圧（Ｖｔｈ１−ａＶｔｈ２）は温度変化量ΔＴがゼロのときの基準電圧Ｖｒｅｆａであり、定数（Ｋ１−ａＫ２）は基準電圧Ｖｒｅｆａの温度係数であり、定数（ΔＶ１−ａΔＶ２）は基準電圧Ｖｒｅｆａの製造ばらつき量による誤差である。従って、例えば、基準電圧Ｖｒｅｆａの所望の温度係数Ｋを得るためには、定数ａが値（Ｋ１−Ｋ）／Ｋ２を有するようにトランジスタ１及び２の各サイズを設定すればよい。特に、定数ａが値Ｋ１／Ｋ２を有するようにトランジスタ１及び２の各サイズを設定することにより、基準電圧Ｖｒｅｆａの温度係数を実質的にゼロに設定できる。

次に、期間５２において、スイッチＡ１がオフしかつスイッチＢ１がオンしているので、トランジスタ１，２ａ，２ｂはオンする。ここで、トランジスタ２ａ及び２ｂは同一の半導体基板上に同一のプロセスで形成されており、トランジスタ２ａとトランジスタ２ｂとは、サイズ（すなわち、チャネル幅及びチャネル長のうちの少なくとも一方。）のみが互いに異なる。すなわち、トランジスタ２ｂのしきい値電圧Ｖｔｈ３、温度係数Ｋ３、しきい値電圧Ｖｔｈ３の製造ばらつき量ΔＶ３及び移動度とゲート酸化膜容量との積の値は、それぞれトランジスタ２ａのしきい値電圧Ｖｔｈ２、温度係数Ｋ２、しきい値電圧Ｖｔｈ２の製造ばらつき量ΔＶ２及び移動度とゲート酸化膜容量との積と等しい。このため、期間５２における基準電圧発生回路２０の構成は、期間５１における基準電圧発生回路２０の構成におけるトランジスタ２ａのサイズａ^２Ｗ／Ｌをサイズ（ａ^２＋ｂ^２）Ｗ／Ｌに変化させたものと等価である。ここで、ｂ^２はトランジスタ１のサイズとトランジスタ２ｂのサイズとのサイズ比であり、トランジスタ２ｂのサイズはｂ^２Ｗ／Ｌである。従って、期間５２において出力される基準電圧Ｖｒｅｆである基準電圧Ｖｒｅｆｂは次式で表される。

なお、定数ａ及びｂが次式を満たすようにトランジスタ１及び２の各サイズを設定することにより、基準電圧Ｖｒｅｆｂの温度係数を実質的にゼロに設定できる。

従って、スイッチＡ１及びスイッチＢ１を交互にオンするように制御することにより、サイズ切換回路２は、電圧源Ｖ_ＤＤとトランジスタ１との間にしきい値電圧Ｖｔｈ２を有するトランジスタを接続し、かつ当該トランジスタのサイズをａ^２Ｗ／Ｌと（ａ^２＋ｂ^２）Ｗ／Ｌとの間で切り換えるように動作する。特に、スイッチＡ１がオンする期間５１において、トランジスタ２ａはサイズａ^２Ｗ／Ｌを有するトランジスタとして動作し、スイッチＢ１がオンする期間５２において、トランジスタ２ａ及び２ｂはサイズ（ａ^２＋ｂ^２）Ｗ／Ｌを有するトランジスタとして動作する。これにより、接続点Ｊから、期間５１において温度係数（Ｋ１−ａＫ２）を有する基準電圧Ｖｒｅｆａが出力され、期間５２で温度係数（Ｋ１−（ａ^２＋ｂ^２）^１／２・Ｋ２）を有する基準電圧Ｖｒｅｆｂが出力される。なお、トランジスタ２ａとトランジスタ２ｂとが同一のチャネル長を有する場合には、期間５２における基準電圧発生回路２０の構成は、期間５１における基準電圧発生回路２０の構成におけるトランジスタ２ａのチャネル幅をトランジスタ２ｂのチャネル幅だけ増加させたものと等価である。

次に、出力回路３０の動作を説明する。期間５１において、スイッチＡ２〜Ａ６がオンしスイッチＢ２〜Ｂ５がオフしている。従って、キャパシタ４は電荷Ｃａ・Ｖｒｅｆを充電される。また、キャパシタ５は放電され、演算増幅器７はユニティゲインバッファとして動作して、非反転入力端子に入力されている中間電圧Ｖｍを出力電圧Ｖｏｕｔとして出力する。すなわち、出力回路３０は、期間５１において基準電圧発生回路２０からの基準電圧Ｖｒｅｆａをサンプルホールドする。

期間５２において、スイッチＡ２〜Ａ６がオフしスイッチＢ２〜Ｂ５がオンしているので、期間５１でキャパシタ４に充電された電荷がキャパシタ６に放電される。さらに、基準電圧Ｖｒｅｆｂがキャパシタ５に印加され、キャパシタ５に充電された電荷から、電荷（−Ｃｂ・Ｖｒｅｆｂ）を減算してなる電荷がキャパシタ６に放電される。従って、期間５２において演算増幅器７から出力される電圧Ｖｏｕｔは次式で表される。

すなわち、期間５２において、期間５１においてサンプルホールドされた基準電圧Ｖｒｅｆａと、基準電圧発生回路２０からの基準電圧Ｖｒｅｆｂとに対して式（６）の演算を行って、演算結果の電圧Ｖｏｕｔを出力する。

式（４）〜式（６）から明らかであるように、出力電圧Ｖｏｕｔは、温度変化量ΔＴに比例する電圧とトランジスタ１，２ａ，２ｂのしきい値電圧の製造ばらつき量に起因する誤差ΔＶｏｕｔとを含み、当該誤差ΔＶｏｕｔは次式で表される。

期間５１及び期間５２において基準電圧Ｖｒｅｆを発生するために用いられるトランジスタ１及び２を共用するので、上式のように、誤差ΔＶｏｕｔの一部は相殺される。従って、本実施形態によれば、上記従来技術に係る基準電圧発生回路に比較して、高精度の温度検出回路１０を提供できる。なお、温度検出回路１０の後段又は基準電圧発生回路２０と出力回路との間に抵抗分圧回路を設け、温度検出回路１０の製造後に出力電圧Ｖｏｕｔの温度係数を実測し、実測された温度係数に基づいて、上記誤差ΔＶｏｕｔをゼロにするように上記抵抗分圧回路の分圧比を調整してもよい。また、一般に、トランジスタ１，２ａ，２ｂはそれぞれ、半導体基板上に繰り返し形成される。このとき、温度検出回路１０の製造後に、出力電圧Ｖｏｕｔの温度係数を実測し、実測された温度係数に基づいて、上記誤差ΔＶｏｕｔをゼロにするようにトランジスタ１，２ａ，２ｂの繰り返しの個数を調整するトリミング処理を行うことにより、上記誤差ΔＶｏｕｔをゼロにできる。

以上詳述したように、本実施形態に係る基準電圧発生回路２０は、一端が接地されかつしきい値電圧Ｖｔｈ１を有するトランジスタ１と、電圧源Ｖ_ＤＤとトランジスタ１の他端との間に、しきい値電圧Ｖｔｈを有するトランジスタを接続し、かつ当該トランジスタのサイズをａ^２Ｗ／Ｌと（ａ^２＋ｂ^２）Ｗ／Ｌとの間で切り換えるように構成されたサイズ切換回路２とを備え、上記サイズが上記ａ^２Ｗ／Ｌに切り換えられたときに、接続点Ｊから、温度係数（Ｋ１−ａＫ２）を有する基準電圧Ｖｒｅｆａを出力し、上記サイズが（ａ^２＋ｂ^２）Ｗ／Ｌに切り換えられたときに、接続点Ｊから、温度係数（Ｋ１−（ａ^２＋ｂ^２）^１／２・Ｋ２）を有する基準電圧Ｖｒｅｆｂを出力することを特徴としている。従って、基準電圧発生回路２０によれば、３つのトランジスタ１，２ａ，２ｂを用いて２つの異なる温度係数を有する基準電圧Ｖｒｅｆａ及びＶｒｅｆｂを発生できるので、従来技術に係る基準電圧発生回路に比較して、回路面積を小さくし、消費電流を低減できる。また、本実施形態に係る温度検出回路１０によれば、基準電圧発生回路２０と、出力回路３０と、制御回路４０とを備えたので、従来技術に比較して高い精度で温度を検出できる。

以上詳述したように、本発明に係る基準電圧発生回路によれば、一端が接地されかつ所定の第１のしきい値電圧を有する第１のトランジスタと、所定の電圧源と上記第１のトランジスタの他端との間に、所定の第２のしきい値電圧を有する第２のトランジスタを接続し、かつ当該第２のトランジスタのサイズを互いに異なる第１及び第２のサイズの間で切り換えるように構成されたサイズ切換回路とを備え、上記サイズが上記第１のサイズに切り換えられたときに、上記第１及び第２のトランジスタの接続点から、所定の第１の温度係数を有する第１の基準電圧を出力し、上記サイズが上記第２のサイズに切り換えられたときに、上記接続点から、所定の第２の温度係数を有する第２の基準電圧を出力するので、従来技術に比較して、回路面積を小さくし、消費電流を低減できる。

１，２ａ，２ｂ…Ｎチャネル型ＭＯＳ電界効果トランジスタ
２…サイズ切換回路、
４〜６…キャパシタ、
７…演算増幅器、
１０…温度検出回路、
２０…基準電圧発生回路、
３０…出力回路、
Ａ１〜Ａ６…スイッチ、
Ｂ１〜Ｂ５…スイッチ、
Ｓａ，Ｓｂ…制御信号。

特許第３４１７６３０号公報。特開２００７−２９９２９４号公報。特開２００７−６６０４６号公報。

Claims

一端が接地されかつ所定の第１のしきい値電圧を有する第１のトランジスタと、
所定の電圧源と上記第１のトランジスタの他端との間に、所定の第２のしきい値電圧を有する第２のトランジスタを接続し、かつ当該第２のトランジスタのサイズを互いに異なる第１及び第２のサイズの間で切り換えるように構成されたサイズ切換回路とを備え、
上記サイズが上記第１のサイズに切り換えられたときに、上記第１及び第２のトランジスタの接続点から、所定の第１の温度係数を有する第１の基準電圧を出力し、
上記サイズが上記第２のサイズに切り換えられたときに、上記接続点から、所定の第２の温度係数を有する第２の基準電圧を出力し、
上記第１のトランジスタは、接地されたソースと、上記接続点に接続されたドレインと、上記接続点に接続されたゲートとを備え、
上記サイズ切換回路は、
上記接続点に接続されたソースと、上記電圧源に接続されたドレインと、上記接続点に接続されたゲートとを備え、上記第２のしきい値電圧を有する第３のトランジスタと、
上記接続点に接続されたソースと、上記電圧源に接続されたドレインとを備え、上記第２のしきい値電圧を有する第４のトランジスタと、
上記第４のトランジスタのゲートと接地電位との間に接続された第１のスイッチと、
上記第４のトランジスタのゲートと上記接続点との間に接続された第２のスイッチとを備え、
上記第３及び第４のトランジスタはそれぞれ、Ｎ型のポリシリコンゲートを有するＮチャネル型ＭＯＳ電界効果トランジスタであり、
上記第１及び第２のスイッチは交互にオンするように制御され、
上記第１のスイッチがオンするときに、上記第３のトランジスタは上記第１のサイズを有する第２のトランジスタとして動作し、
上記第２のスイッチがオンするときに、上記第３及び第４のトランジスタは上記第２のサイズを有する第２のトランジスタとして動作することを特徴とする基準電圧発生回路。
上記第１の温度係数又は第２の温度係数は実質的にゼロであることを特徴とする請求項１記載の基準電圧発生回路。
上記第１のトランジスタ及び上記第２のトランジスタはそれぞれ電界効果トランジスタであることを特徴とする請求項１又は２記載の基準電圧発生回路。
上記第１のトランジスタはエンハンスメント型のＭＯＳ電界効果トランジスタであり、
上記第２のトランジスタはデプレッション型のＭＯＳ電界効果トランジスタであることを特徴とする請求項１乃至３のうちのいずれか１つに記載の基準電圧発生回路。
上記第１のトランジスタはＰ型のポリシリコンゲートを有するＮチャネル型ＭＯＳ電界効果トランジスタであり、
上記第２のトランジスタはＮ型のポリシリコンゲートを有するＮチャネル型ＭＯＳ電界効果トランジスタであることを特徴とする請求項１乃至４のうちのいずれか１つに記載の基準電圧発生回路。
上記第２のトランジスタのサイズは、上記第２のトランジスタのチャネル幅とチャネル長との比であることを特徴とする請求項１乃至５のうちのいずれか１つに記載の基準電圧発生回路。
請求項１乃至６のうちのいずれか１つに記載の基準電圧発生回路と、
第１の期間において、上記サイズ切換回路を上記第２のトランジスタのサイズを第１のサイズに切り換えるように制御する一方、第２の期間において、上記サイズ切換回路を上記第２のトランジスタのサイズを第２のサイズに切り換えるように制御する制御回路と、
上記第１の期間において、上記基準電圧発生回路からの第１の基準電圧をサンプルホールドし、上記第２の期間において、上記サンプルホールドされた第１の基準電圧と、上記基準電圧発生回路からの第２の基準電圧とに対して所定の演算を行って出力する出力回路とを備えたことを特徴とする温度検出回路。