CN115016589B - 带隙基准电路 - Google Patents

Abstract

本发明涉及一种带隙基准电路。带隙基准电路包括：控制模块；第一采样模块，与控制模块相连接；第二采样模块，与控制模块及第一采样模块分别连接；处理模块，与第一采样模块及第二采样模块分别连接，用于对第一采样模块及第二采样模块的采样结果进行运算，以使带隙基准电路的输出电压达到预设值。本发明的带隙基准电路，可以获得精确的输出电压，且带隙基准电路的输出电压可以灵活调控并远低于传统电路的输出电压，可以帮助降低模拟电路系统的电源电压以及帮助实现对带隙基准电路的输出电压进行精确调控的目的，进而可以使电路系统趋向于零温漂，极大地降低了温度对电路的影响。

Description

带隙基准电路

技术领域

本申请涉及集成电路技术领域，特别是涉及一种带隙基准电路。

背景技术

带隙基准电路(band-gap)是模拟电路中十分重要的结构，其可为模拟电路系统提供高精度及低温度系数的基准源。

然而，传统的带隙基准电路的输出电压较高，导致模拟电路系统的电源电压也要做到很高，不利于电路系统的长期使用，且不利于降低功耗。

发明内容

基于此，有必要针对上述问题提供一种带隙基准电路，包括：

控制模块；

第一采样模块，与所述控制模块相连接；

第二采样模块，与所述控制模块及所述第一采样模块分别连接；

处理模块，与所述第一采样模块及所述第二采样模块分别连接，用于对所述第一采样模块及所述第二采样模块的采样结果进行运算，以使所述带隙基准电路的输出电压达到预设值。

在其中一个实施例中，所述控制模块包括：

控制开关，所述控制开关的第一端与电源相连接；

三极管，所述三极管的基极端及集电极端均接地，所述三极管的发射极端与所述控制开关的第二端、所述第一采样模块及所述第二采样模块分别连接。

在其中一个实施例中，所述第一采样模块单元包括：

第一开关，所述第一开关的第一端与所述控制开关的第二端及所述三极管的发射极端分别连接；

第一电容，所述第一电容的第一端与所述第一开关的第二端相连接；

第二开关，所述第二开关的第一端与所述第一电容的第二端连接，所述第二开关的第二端与所述处理模块连接；

第三开关，所述第三开关的第一端与所述第一开关的第二端及所述第一电容的第一端分别连接，所述第三开关的第二端接地；

第四开关，所述第四开关的第一端与所述第一电容的第二端及所述第二开关的第一端分别连接，所述第四开关的第二端接地。

在其中一个实施例中，所述第二采样模块单元包括：

第五开关，所述第五开关的第一端与所述控制开关的第二端、所述三极管的发射极端及所述第一开关的第一端分别连接；

第二电容，所述第二电容的第一端与所述第五开关的第二端相连接，所述第二电容的第二端与所述第二开关的第二端及所述处理模块分别连接；

第六开关，所述第六开关的第一端与所述第五开关的第二端及所述第二电容的第一端分别连接；所述第六开关的第二端接地。

在其中一个实施例中，所述第二采样模块单元还包括：

第七开关，所述第七开关的第一端与所述第二电容的第二端相连接，所述第七开关的第二端与所述第二开关的第二端及所述处理模块分别连接；

第八开关，所述第八开关的第一端与所述第二电容的第二端及所述第七开关的第一端分别连接，所述第八开关的第二端接地。

在其中一个实施例中，所述控制模块还包括：

电流源，包括第一端和第二端，所述电流源的第二端接地；

第一晶体管单元，包括第一端、第二端及控制端；所述第一晶体管单元的第一端与电源相连接，所述第一晶体管单元的第二端与所述电流源的第一端相连接；

第二晶体管单元，包括第一端、第二端及控制端；所述第二晶体管单元的第一端与电源相连接，所述第二晶体管单元的第二端与所述控制开关的第一端相连接；所述第二晶体管单元的控制端与所述第一晶体管单元的控制端及所述第一晶体管单元的第二端分别连接；

第三晶体管单元，包括第一端、第二端及控制端；所述第三晶体管单元的第一端与电源相连接，所述第三晶体管单元的第二端与所述控制开关的第二端、所述三极管的发射极端、所述第一采样模块及所述第二采样模块分别连接；所述第三晶体管单元的控制端与所述第一晶体管单元的控制端及所述第一晶体管单元的第二端分别连接。

在其中一个实施例中，所述第二晶体管单元包含的晶体管的数量与所述第三晶体管单元包含的晶体管的数量不同。

在其中一个实施例中，所述处理模块包括：

运算放大器，包括正向输入端、反向输入端及输出端，所述运算放大器的反向输入端与所述第一采样模块及所述第二采样模块分别连接，所述运算放大器的正向输入端接地；

第九开关，所述第九开关的第一端与所述运算放大器的反向输入端相连接，所述第九开关的第二端与所述运算放大器的输出端相连接；

第三电容，所述第三电容的第一端与所述运算放大器的反向输入端及所述第九开关的第一端分别连接，所述第三电容的第二端与所述运算放大器的输出端及所述第九开关的第二端分别连接。

在其中一个实施例中，所述带隙基准电路还包括稳压模块；所述稳压模块包括：

第十开关，所述第十开关的第一端与所述运算放大器的输出端相连接；

第四电容，所述第四电容的第一端与所述第十开关的第二端相连接，所述第四电容的第二端接地。

在其中一个实施例中，所述稳压模块还包括：

时钟信号电路，与所述第十开关的第一端相连接，用于控制所述第十开关的接通与断开。

本发明的带隙基准电路具有如下有益效果：

本发明的带隙基准电路，通过控制模块可以精准提供采样来源，通过第一采样模块进行采样，获取第一次采样数据；通过第二采样模块进行采样，获取第二次采样数据；再通过处理模块对第一采样模块及第二采样模块的采样结果进行运算，以使带隙基准电路的输出电压精准达到预设值，可以获得精确的输出电压，且本申请带隙基准电路的输出电压可以灵活调控，并且输出电压值远低于传统电路的输出电压值，可以帮助降低模拟电路系统的电源电压以及实现对带隙基准电路的输出电压进行精确调控的目的，进而可以使电路系统趋向于零温漂，极大地降低了温度对电路的影响。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一实施例中提供的带隙基准电路的结构示意图；

图2为另一实施例中提供的带隙基准电路的结构示意图；

图3为另一实施例中提供的带隙基准电路的结构示意图；

图4为另一实施例中提供的带隙基准电路的结构示意图；

图5为另一实施例中提供的带隙基准电路的结构示意图；

图6为另一实施例中提供的带隙基准电路的结构示意图；

图7为另一实施例中提供的带隙基准电路的结构示意图。

附图标记说明：

1、控制模块；2、第一采样模块；3、第二采样模块；4、处理模块；5、稳压模块。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部件、区、层、掺杂类型和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层、掺杂类型或部分与另一个元件、部件、区、层、掺杂类型或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层、掺杂类型或部分可表示为第二元件、部件、区、层或部分；举例来说，可以将第一掺杂类型成为第二掺杂类型，且类似地，可以将第二掺杂类型成为第一掺杂类型；第一掺杂类型与第二掺杂类型为不同的掺杂类型，譬如，第一掺杂类型可以为P型且第二掺杂类型可以为N型，或第一掺杂类型可以为N型且第二掺杂类型可以为P型。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可以用于描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。此外，器件也可以包括另外地取向(譬如，旋转90度或其它取向)，并且在此使用的空间描述语相应地被解释。

在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应明白，当术语“组成”和/或“包括”在该说明书中使用时，可以确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。同时，在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

带隙基准电路(band-gap)是模拟电路中十分重要的结构，其可为模拟电路系统提供高精度及低温度系数的基准源。

然而，传统的带隙基准电路的输出电压较高，导致采用带隙基准电路的模拟电路系统的电源电压也要做到很高，不利于电路系统的长期使用，且不利于降低功耗。

基于此，有必要提供一种带隙基准电路，如图1所示，带隙基准电路包括：控制模块1、第一采样模块2、第二采样模块3及处理模块4；第一采样模块2与控制模块1相连接；第二采样模块3与控制模块1及第一采样模块2分别连接；处理模块4与第一采样模块2及第二采样模块3分别连接，用于对第一采样模块2及第二采样模块3的采样结果进行运算，以使带隙基准电路的输出电压达到预设值。

本发明的带隙基准电路，通过控制模块1可以精准提供采样来源，通过第一采样模块2进行采样，获取第一次采样数据；通过第二采样模块3进行采样，获取第二次采样数据；再通过处理模块4对第一采样模块2及第二采样模块3的采样结果进行运算，以使带隙基准电路的输出电压精准达到预设值，可以获得精确的输出电压，且本申请带隙基准电路的输出电压可以灵活调控，并且输出电压值远低于传统电路的输出电压值，可以帮助降低模拟电路系统的电源电压以及实现对带隙基准电路的输出电压进行精确调控的目的，进而可以使电路系统趋向于零温漂，极大地降低了温度对电路的影响。

在一个实施例中，第一采样模块2可以是同向采样电路；第二采样模块3可以是反向采样电路。

在一个实施例中，如图2所示，控制模块1包括控制开关K0及三极管Q；控制开关K0的第一端与电源相连接；三极管Q的基极端及集电极端均接地，三极管Q的发射极端与控制开关K0的第二端、第一采样模块2及第二采样模块3分别连接。

在一个实施例中，如图3所示，第一采样模块2单元包括第一开关K1、第一电容C1、第二开关K2、第三开关K3及第四开关K4；第一开关K1的第一端与控制开关K0的第二端及三极管Q的发射极端分别连接；第一电容C1的第一端与第一开关K1的第二端相连接；第二开关K2的第一端与第一电容C1的第二端连接，第二开关K2的第二端与处理模块4连接；第三开关K3的第一端与第一开关K1的第二端及第一电容C1的第一端分别连接，第三开关K3的第二端接地；第四开关K4的第一端与第一电容C1的第二端及第二开关K2的第一端分别连接，第四开关K4的第二端接地。

在一个实施例中，如图3所示，第二采样模块3单元包括第五开关K5、第二电容C2及第六开关K6；第五开关K5的第一端与控制开关K0的第二端、三极管Q的发射极端及第一开关K1的第一端分别连接；第二电容C2的第一端与第五开关K5的第二端相连接，第二电容C2的第二端与第二开关K2的第二端及处理模块4分别连接；第六开关K6的第一端与第五开关K5的第二端及第二电容C2的第一端分别连接；第六开关K6的第二端接地。

在一个实施例中，如图4所示，第二采样模块3单元还包括第七开关K7及第八开关K8；第七开关K7的第一端与第二电容C2的第二端相连接，第七开关K7的第二端与第二开关K2的第二端及处理模块4分别连接；第八开关K8的第一端与第二电容C2的第二端及第七开关K7的第一端分别连接，第八开关K8的第二端接地。

在一个实施例中，如图5所示，控制模块1还包括电流源Y、第一晶体管单元M1、第二晶体管单元M2及第三晶体管单元M3；电流源Y包括第一端和第二端，电流源Y的第二端接地；第一晶体管单元M1包括第一端、第二端及控制端，第一晶体管单元M1的第一端与电源相连接，第一晶体管单元M1的第二端与电流源Y的第一端相连接；第二晶体管单元M2包括第一端、第二端及控制端，第二晶体管单元M2的第一端与电源相连接，第二晶体管单元M2的第二端与控制开关K0的第一端相连接，第二晶体管单元M2的控制端与第一晶体管单元M1的控制端及第一晶体管单元M1的第二端分别连接；第三晶体管单元M3包括第一端、第二端及控制端，第三晶体管单元M3的第一端与电源相连接，第三晶体管单元M3的第二端与控制开关K0的第二端、三极管Q的发射极端、第一采样模块2及第二采样模块3分别连接，第三晶体管单元M3的控制端与第一晶体管单元M1的控制端及第一晶体管单元M1的第二端分别连接。

具体地，电流源Y为第一晶体管单元M1、第二晶体管单元M2及第三晶体管单元M3提供电流来源；第一晶体管单元M1与第二晶体管单元M2可以组成有源电流镜；第一晶体管单元M1与第三晶体管单元M3也可以组成有源电流镜。

在一个实施例中，第二晶体管单元M2包含的晶体管的数量与第三晶体管单元M3包含的晶体管的数量不同；本实施例中，第二晶体管单元M2包含7个晶体管，第一晶体管单元M1包含1个晶体管；在其他实施例中，第一晶体管单元M1与第二晶体管单元M2内的晶体管数量也可以是其他任意数量，不仅限于7与1。

在一个实施例中，如图6所示，处理模块4包括：运算放大器OP1、第九开关K9及第三电容C3；运算放大器OP1包括正向输入端、反向输入端及输出端，运算放大器OP1的反向输入端与第一采样模块2及第二采样模块3分别连接，运算放大器OP1的正向输入端接地；第九开关K9的第一端与运算放大器OP1的反向输入端相连接，第九开关K9的第二端与运算放大器OP1的输出端相连接；第三电容C3的第一端与运算放大器OP1的反向输入端及第九开关K9的第一端分别连接，第三电容C3的第二端与运算放大器OP1的输出端及第九开关K9的第二端分别连接。

在一个实施例中，如图7所示，带隙基准电路还包括稳压模块5；稳压模块5包括：第十开关K10及第四电容C4，第十开关K10的第一端与运算放大器OP1的输出端相连接；第四电容C4的第一端与第十开关K10的第二端相连接，第四电容C4的第二端接地。

在一个实施例中，稳压模块5还包括时钟信号电路(图中均未示出)，时钟信号电路与第十开关K10的第一端相连接，用于控制第十开关K10的接通与断开。

在一些示例中，结合图7，使用本申请的带隙基准电路帮助电路系统实现与温度无关的电压基准可以参考如下方法：

(1)在第一时间段内：接通控制开关K0、第一开关K1、第四开关K4、第六开关K6及第九开关K9，此时控制模块1上电流为第二晶体管单元M2及第三晶体管单元M3的电流总和，三极管Q的发射极端与基极端之间的电压差记为V1；控制开关K0、第一开关K1、第四开关K4及第六开关K6接通，使得第一电容C1上获得电荷q1，第二电容C2上的电荷为零；第九开关K9的接通可使得第一时间段内第三电容C3上的电荷为零；

(2)在第二时间段内：断开控制开关K0、第一开关K1、第四开关K4、第六开关K6及第九开关K9，接通第二开关K2、第三开关K3及第五开关K5；此时控制模块1上电流为第三晶体管单元M3的电流，三极管Q的发射极端与基极端之间的电压差记为V2；因为此时运算放大器OP1的正向输入端和反向输入端之间可视作“虚短”，由于电荷守恒，此时第一电容C1上的电荷全部释放，第一电容C1上的电荷量为零，第二电容C2及第三电容C3上均获得电荷，分别记为q2和q3；运算放大器OP1的输出端的电压V0可以采用如下公式计算：

V0＝(c2/c3)×(V1×c1/c2-V2)；

其中c1是第一电容C1的电容，c1＝q1×u1，u1是第一时间段内第一电容C1两端的电压；c2是第二电容C2的电容，c2＝q2×u2，u2是第二时间段内第二电容C2两端的电压；c3是第三电容C3的电容，c3＝q3×u3，u3是第二时间段内第三电容C3两端的电压。

(3)第二时间段之后(即在第三时间段内)，运算放大器OP1的输出端的电压V0稳定，通过时钟信号电路使第十开关K10与电路接通，此时电路中电荷可存储到第四电容C4上，在第三时间段内，如果第四电容C4漏电很慢，V0可以保持一段时间的稳定，便可以通过关闭电流源Y和运算放大器OP1以降低电路系统能耗，节约能源。

(4)在第三时间段之后，因为电容自身特性的影响，需要重新获取新的输出电压，因此需要通过时钟信号电路断开第十开关K10与电路之间的连接，再重新从第一时间段的操作开始，直至获得新的输出电压，以此进行循环往复，可以重复利用本申请的带隙基准电路。

一个实施例中，通过第二晶体管单元M2包含的晶体管数量及第三晶体管单元M3包含的晶体管数量便可控制第二晶体管单元M2的电流及第三晶体管单元M3的电流；第一电容C1的电容c1及第二电容C2的电容c2的比值c1/c2便是可以帮助带隙基准电路实现零温漂的系数值；另外，通过对c2/c3进行调控，可以使得输出电压值能够被控制在100mV～1V之间，这个输出电压值是低于传统隙基准电路的输出电压值的；具体地，可以根据电路需求，获取符合需求的输出电压值。

通过本申请的带隙基准电路，结合上述操作方法，便可使得运算放大器OP1的输出端的电压V0达到预设值；而运算放大器OP1的输出端的电压V0即为带隙基准电路的输出电压，预设值即目标基准参考值，即可以使得带隙基准电路的输出电压达到目标基准参考值。

进一步地，带隙基准电路用在模拟电路系统中时，通过调节第一电容C1、第二电容C2及第三电容C3可以对带隙基准电路的输出电压进行调节，带隙基准电路的输出电压的浮动可在几百毫伏内灵活调节，以使带隙基准电路的输出电压的大小不再是模拟电路系统的电源电压的瓶颈；另外，适当调整运算放大器OP1的结构可降低模拟电路系统的电源电压，运算放大器OP1的输出端的电压V0在，模拟电路系统的电源电压可降低到1v～1.2v，帮助电路系统实现超低压工作。

本发明的带隙基准电路，不同于常用的电阻带隙基准电路，本申请的带隙基准电路电容相对误差很低，一般可以低于电阻电路一个数量级；并且本申请的带隙基准电路的输出电压可以精准达到预设值，带隙基准电路具有极高的精确度，输出电压可以灵活调控并远低于传统电路的输出电压，可以帮助降低应用本申请带隙基准电路的模拟电路系统的电源电压和实现对带隙基准电路的输出电压进行精确调控的目的，进而可以使电路系统趋向于零温漂，极大地降低了温度对电路的影响。传统的带隙基准电路需要保持电流源一直处于开启状态，而本申请的带隙基准电路可以将达到预设值的输出电压保持在此电压值一段时间，期间可以关闭电流源和运算放大器以降低电路系统能耗，节约能源。

上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种带隙基准电路，其特征在于，包括控制模块、第一采样模块、第二采样模块和处理模块；

所述控制模块包括电流源、三极管、控制开关、第一晶体管单元、第二晶体管单元和第三晶体管单元，所述第一晶体管单元、第二晶体管单元和第三晶体管单元分别包括第一端、第二端及控制端，所述电流源的第一端分别与所述第一晶体管单元的第二端、所述第一晶体管单元的控制端、所述第二晶体管单元的控制端和所述第三晶体管单元的控制端连接，所述电流源的第二端、所述三极管的基极端及集电极端均接地，所述第一晶体管单元、所述第二晶体管单元和所述第三晶体管单元的第一端分别与电源相连接，所述第二晶体管单元的第二端通过所述控制开关与所述三极管的发射极相连接，所述第三晶体管单元的第二端与所述三极管的发射极相连接，所述第二晶体管单元和所述第三晶体管单元中包含不同数量的晶体管，以控制所述第二晶体管单元和所述第三晶体管单元中的电流；

所述第一采样模块与所述三极管的发射极相连接，所述第一采样模块包括第一开关、第一电容、第二开关、第三开关和第四开关，所述第一开关的第一端与所述控制开关的第二端及所述三极管的发射极端分别连接，所述第一电容的第一端与所述第一开关的第二端相连接，所述第二开关的第一端与所述第一电容的第二端连接，所述第二开关的第二端与所述处理模块连接，所述第三开关的第一端与所述第一开关的第二端及所述第一电容的第一端分别连接，所述第三开关的第二端接地，所述第四开关的第一端与所述第一电容的第二端及所述第二开关的第一端分别连接，所述第四开关的第二端接地；

所述第二采样模块与所述三极管的发射极及所述第一采样模块分别连接，所述第二采样模块包括第五开关、第二电容、第六开关、第七开关和第八开关，所述第五开关的第一端与所述控制开关的第二端、所述三极管的发射极端及所述第一开关的第一端分别连接，所述第二电容的第一端与所述第五开关的第二端相连接，所述第二电容的第二端与所述第二开关的第二端及所述处理模块分别连接，所述第六开关的第一端与所述第五开关的第二端及所述第二电容的第一端分别连接；所述第六开关的第二端接地，所述第七开关的第一端与所述第二电容的第二端相连接，所述第七开关的第二端与所述第二开关的第二端及所述处理模块分别连接，所述第八开关的第一端与所述第二电容的第二端及所述第七开关的第一端分别连接，所述第八开关的第二端接地；

所述处理模块包括第九开关、第三电容和运算放大器，所述第九开关的第一端与所述运算放大器的反向输入端相连接，所述第九开关的第二端与所述运算放大器的输出端相连接，所述第三电容的第一端与所述运算放大器的反向输入端及所述第九开关的第一端分别连接，所述第三电容的第二端与所述运算放大器的输出端及所述第九开关的第二端分别连接，所述运算放大器包括正向输入端、反向输入端及输出端，所述运算放大器的反向输入端与所述第一采样模块及所述第二采样模块分别连接，所述运算放大器的正向输入端接地，所述运算放大器用于对所述第一采样模块及所述第二采样模块的采样结果进行运算，以使所述运算放大器的输出电压达到预设值，所述运算放大器的输出电压为所述带隙基准电路的输出电压。

2.根据权利要求1所述的带隙基准电路，其特征在于，所述带隙基准电路还包括稳压模块；所述稳压模块包括：

第十开关，所述第十开关的第一端与所述运算放大器的输出端相连接；

第四电容，所述第四电容的第一端与所述第十开关的第二端相连接，所述第四电容的第二端接地。

3.根据权利要求2所述的带隙基准电路，其特征在于，所述稳压模块还包括：

时钟信号电路，与所述第十开关的第一端相连接，用于控制所述第十开关的接通与断开。

4.根据权利要求1所述的带隙基准电路，其特征在于，所述第二晶体管单元和所述第三晶体管单元包含的晶体管的数量分别为7和1。

5.根据权利要求1所述的带隙基准电路，其特征在于，所述运算放大器的输出端的电压采用如下公式计算：

V0=(c2/c3)×(V1×c1/c2-V2)

其中，V0是所述运算放大器的输出端的电压，V1是第一时间段内所述三极管的发射极端与基极端之间的电压差，V2是第二时间段内所述三极管的发射极端与基极端之间的电压差，c1是第一电容的电容，c1=q1×u1，u1是所述第一时间段内第一电容两端的电压，q1为所述第一时间段内所述第一电容上的电荷；c2是第二电容的电容，c2=q2×u2，u2是所述第二时间段内第二电容两端的电压，q2为所述第二时间段内所述第二电容上的电荷；c3是第三电容的电容，c3=q3×u3，u3是第二时间段内第三电容两端的电压，q3为所述第二时间段内所述第三电容上的电荷，在所述第一时间段，所述控制开关、所述第一开关、所述第四开关、所述第六开关及所述第九开关接通；在所述第二时间段，断开所述控制开关、所述第一开关、所述第四开关、所述第六开关及所述第九开关，接通所述第二开关、所述第三开关及所述第五开关。

6.根据权利要求1所述的带隙基准电路，其特征在于，所述第一采样模块是同向采样电路；所述第二采样模块是反向采样电路。