JPH0514173A - しきい値可変バツフア回路 - Google Patents
しきい値可変バツフア回路Info
- Publication number
- JPH0514173A JPH0514173A JP3190964A JP19096491A JPH0514173A JP H0514173 A JPH0514173 A JP H0514173A JP 3190964 A JP3190964 A JP 3190964A JP 19096491 A JP19096491 A JP 19096491A JP H0514173 A JPH0514173 A JP H0514173A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input buffer
- buffer
- input
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 信号を供給する側の集積回路の出力部の素子
の種類に対応するよう、入力バッファのしきい値電圧を
変化させることができるしきい値可変バッファ回路を提
供する。 【構成】 ｎ個の入力バッファ回路１２0 〜１２
n-1 は、それぞれのしきい値電圧が異なるように設計さ
れている。また、バッファ選択回路であるコントロール
ボックス１０からは２本一組で２ｎ本の信号線が出てお
り、それぞれの入力バッファ回路のトランジスタ１４0
等、及びトランジスタ２０0 等のゲート電極に接続され
ている。そして、どの入力バッファ回路を動作させるか
という信号は各組の２本の信号線から同時に出力され、
しかもその論理レベルは互いに異なっている。
の種類に対応するよう、入力バッファのしきい値電圧を
変化させることができるしきい値可変バッファ回路を提
供する。 【構成】 ｎ個の入力バッファ回路１２0 〜１２
n-1 は、それぞれのしきい値電圧が異なるように設計さ
れている。また、バッファ選択回路であるコントロール
ボックス１０からは２本一組で２ｎ本の信号線が出てお
り、それぞれの入力バッファ回路のトランジスタ１４0
等、及びトランジスタ２０0 等のゲート電極に接続され
ている。そして、どの入力バッファ回路を動作させるか
という信号は各組の２本の信号線から同時に出力され、
しかもその論理レベルは互いに異なっている。
Description
【０００１】
【産業上の利用分野】本発明は、例えば集積回路の入力
部に設けられるしきい値可変バッファ回路に関するもの
である。
部に設けられるしきい値可変バッファ回路に関するもの
である。
【０００２】
【従来の技術】プリント基板上で集積回路同士を接続す
る場合などにおいて、信号を受け取る側の集積回路の入
力部には、入力バッファを設けることが多い。この入力
バッファには、入力された信号を反転して出力するイン
バータも含まれる。
る場合などにおいて、信号を受け取る側の集積回路の入
力部には、入力バッファを設けることが多い。この入力
バッファには、入力された信号を反転して出力するイン
バータも含まれる。
【０００３】一般に、集積回路の出力部を構成する素子
の種類がＴＴＬであるか、ＣＭＯＳであるか、又はこれ
以外の素子であるかによって出力信号の電圧レベルが異
なる。したがって、この出力信号を受け取る集積回路の
入力バッファのしきい値電圧は、誤動作等を防ぐために
前段の回路の種類によって変える必要がある。逆に、あ
るしきい値電圧を有する特定の集積回路を使用する場
合、これに信号を供給する集積回路はＴＴＬであるか、
ＣＭＯＳであるかなどは一意的に定まり、その旨がデー
タブックなどに記載される。
の種類がＴＴＬであるか、ＣＭＯＳであるか、又はこれ
以外の素子であるかによって出力信号の電圧レベルが異
なる。したがって、この出力信号を受け取る集積回路の
入力バッファのしきい値電圧は、誤動作等を防ぐために
前段の回路の種類によって変える必要がある。逆に、あ
るしきい値電圧を有する特定の集積回路を使用する場
合、これに信号を供給する集積回路はＴＴＬであるか、
ＣＭＯＳであるかなどは一意的に定まり、その旨がデー
タブックなどに記載される。
【０００４】
【発明が解決しようする課題】入力バッファは、例えば
ＣＭＯＳインバータなどのようにプロセスが固定されて
いる場合は、このインバータのしきい値は回路設計の段
階で決められる。したがって、その前段に使用できる集
積回路の種類はほぼ一意的に定まり、それ以外のものを
使用すると誤動作の原因ともなる。
ＣＭＯＳインバータなどのようにプロセスが固定されて
いる場合は、このインバータのしきい値は回路設計の段
階で決められる。したがって、その前段に使用できる集
積回路の種類はほぼ一意的に定まり、それ以外のものを
使用すると誤動作の原因ともなる。
【０００５】本発明は上記事情に基づいてなされたもの
であり、信号を供給する側の集積回路の出力部の素子の
種類に対応するよう、入力バッファのしきい値電圧を変
化させることができるしきい値可変バッファ回路を提供
することを目的とするものである。
であり、信号を供給する側の集積回路の出力部の素子の
種類に対応するよう、入力バッファのしきい値電圧を変
化させることができるしきい値可変バッファ回路を提供
することを目的とするものである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
めの本発明は、異なるしきい値電圧を持たせた複数のバ
ッファ回路と、前記複数のバッファ回路のうちのいずれ
か一つを選択して動作させるバッファ選択回路とを設
け、前記複数のバッファ回路に接続される素子の種類に
応じて入力のしきい値電圧を変化させることを特徴とす
るものである。
めの本発明は、異なるしきい値電圧を持たせた複数のバ
ッファ回路と、前記複数のバッファ回路のうちのいずれ
か一つを選択して動作させるバッファ選択回路とを設
け、前記複数のバッファ回路に接続される素子の種類に
応じて入力のしきい値電圧を変化させることを特徴とす
るものである。
【０００７】
【作用】本発明は上記の構成によって、まず予め使用す
る出力部の素子の種類に対応する数の複数のバッファ回
路を設け、これらのしきい値をそれぞれ前記出力部の素
子の種類に対応させておく。そして、この複数のバッフ
ァ回路を含む集積回路を実装するときに、実際にこの集
積回路の前段に接続する素子の種類に対応したバッファ
だけを動作させるようバッファ選択回路を設定し固定す
る。これにより、このバッファ回路にはＴＴＬ、ＣＭＯ
Ｓなどの素子よりなる出力部を有する複数種類の集積回
路を接続することが可能となる。
る出力部の素子の種類に対応する数の複数のバッファ回
路を設け、これらのしきい値をそれぞれ前記出力部の素
子の種類に対応させておく。そして、この複数のバッフ
ァ回路を含む集積回路を実装するときに、実際にこの集
積回路の前段に接続する素子の種類に対応したバッファ
だけを動作させるようバッファ選択回路を設定し固定す
る。これにより、このバッファ回路にはＴＴＬ、ＣＭＯ
Ｓなどの素子よりなる出力部を有する複数種類の集積回
路を接続することが可能となる。
【０００８】
【実施例】以下に図面を参照しつつ本発明の実施例につ
いて説明する。図１は本発明の一実施例であるしきい値
可変入力バッファであって、ｎ個の入力バッファ回路を
有する場合を示した回路図、図２は２個の入力バッファ
回路を有する場合についてそのバッファ部分のみを示し
た回路図である。
いて説明する。図１は本発明の一実施例であるしきい値
可変入力バッファであって、ｎ個の入力バッファ回路を
有する場合を示した回路図、図２は２個の入力バッファ
回路を有する場合についてそのバッファ部分のみを示し
た回路図である。
【０００９】図１において、ｎ個の入力バッファ回路１
２0 ，１２1 ，・・・，１２n-1 はそれぞれ４つのトラ
ンジスタにより構成され、例えば入力バッファ回路１２
0 では伝導型がＰ+ であるトランジスタ１４0 、伝導型
がＰであるトランジスタ１６0 、伝導型がＮであるトラ
ンジスタ１８0 、伝導型がＮ+ であるトランジスタ２０
0 よりなる。他の入力バッファ回路１２1 ，・・・，１
２n-1 についても同様で、１４1 ，・・・，１４n-1 は
伝導型がＰ+ のトランジスタ、１６1 ，・・・，１６
n-1 は伝導型がＰのトランジスタ、１８1 ，・・・，１
８n-1 は伝導型がＮのトランジスタ、２０1 ，・・・，
２０n-1 は伝導型がＮ+ のトランジスタである。また、
バッファ選択回路であるコントロールボックス１０から
は２本一組で２ｎ本の信号線が出ており、それぞれの入
力バッファ回路のトランジスタ１４0 ，１４1 ，・・
・，１４n-1 ，及びトランジスタ２０0 ，２０1 ，・・
・，２０n-1 のゲート電極に接続されている。そして、
どの入力バッファ回路を動作させるかという信号は各組
の２本の信号線から同時に出力され、しかもその論理レ
ベルは互いに異なり、一方の信号線の信号がハイのとき
は他方の信号線の信号がローとなる。これにより例え
ば、入力バッファ１２0 において、トランジスタ１４0
及び２０0 はスイッチング回路として動作する。すなわ
ちコントロールボックス１０からの信号Ａ1 がハイ、ａ
1 がローのときにはトランジスタ１４0 ，２０0 はいず
れもオフであり、インバータを構成するトランジスタ１
６0 及び１８0 は電源から切り放されるので、この入力
バッファ回路１２0 は動作しない。逆に、信号Ａ1 がロ
ー、ａ1 がハイのときにはトランジスタ１４0 ，２０0
はいずれもオンであり、トランジスタ１６0 及び１８0
は入力端子２２に供給される信号に対してインバータと
して動作する。
２0 ，１２1 ，・・・，１２n-1 はそれぞれ４つのトラ
ンジスタにより構成され、例えば入力バッファ回路１２
0 では伝導型がＰ+ であるトランジスタ１４0 、伝導型
がＰであるトランジスタ１６0 、伝導型がＮであるトラ
ンジスタ１８0 、伝導型がＮ+ であるトランジスタ２０
0 よりなる。他の入力バッファ回路１２1 ，・・・，１
２n-1 についても同様で、１４1 ，・・・，１４n-1 は
伝導型がＰ+ のトランジスタ、１６1 ，・・・，１６
n-1 は伝導型がＰのトランジスタ、１８1 ，・・・，１
８n-1 は伝導型がＮのトランジスタ、２０1 ，・・・，
２０n-1 は伝導型がＮ+ のトランジスタである。また、
バッファ選択回路であるコントロールボックス１０から
は２本一組で２ｎ本の信号線が出ており、それぞれの入
力バッファ回路のトランジスタ１４0 ，１４1 ，・・
・，１４n-1 ，及びトランジスタ２０0 ，２０1 ，・・
・，２０n-1 のゲート電極に接続されている。そして、
どの入力バッファ回路を動作させるかという信号は各組
の２本の信号線から同時に出力され、しかもその論理レ
ベルは互いに異なり、一方の信号線の信号がハイのとき
は他方の信号線の信号がローとなる。これにより例え
ば、入力バッファ１２0 において、トランジスタ１４0
及び２０0 はスイッチング回路として動作する。すなわ
ちコントロールボックス１０からの信号Ａ1 がハイ、ａ
1 がローのときにはトランジスタ１４0 ，２０0 はいず
れもオフであり、インバータを構成するトランジスタ１
６0 及び１８0 は電源から切り放されるので、この入力
バッファ回路１２0 は動作しない。逆に、信号Ａ1 がロ
ー、ａ1 がハイのときにはトランジスタ１４0 ，２０0
はいずれもオンであり、トランジスタ１６0 及び１８0
は入力端子２２に供給される信号に対してインバータと
して動作する。
【００１０】図１に示したｎ個の入力バッファ回路１２
0 〜１２n-1 はそれぞれのしきい値電圧が異なるように
設計されている。これらのしきい値電圧は、この前段に
接続することが予想されるＴＴＬ、ＣＭＯＳなどの素子
の種類に対応させてある。しきい値電圧を変化させる方
法はいくつかあり、たとえばインバータ部分を構成する
ＰチャンネルのトランジスタとＮチャンネルのトランジ
スタの駆動能力の比率を変化させることもその方法の一
つである。トランジスタの駆動能力は一般にチャンネル
の長さＬとゲート幅Ｗによって決まり、Ｌを固定した場
合にはＮチャンネルのトランジスタのゲート幅を大きく
するとインバータのしきい値は下がり、Ｐチャンネルの
トランジスタのゲート幅を大きくするとインバータのし
きい値が上がる。したがって、この２つのトランジスタ
のＷを変化させインバータを構成する２つのトランジス
タ（図１で例えばトランジスタ１６0 と１８0 ）のゲー
ト幅の比率を適当な値とすれば、希望するしきい値電圧
を持った入力バッファを得ることができる。図１の入力
バッファ１２0 〜１２n-1 は、それぞれこのようにして
所定のしきい値電圧を得ている。
0 〜１２n-1 はそれぞれのしきい値電圧が異なるように
設計されている。これらのしきい値電圧は、この前段に
接続することが予想されるＴＴＬ、ＣＭＯＳなどの素子
の種類に対応させてある。しきい値電圧を変化させる方
法はいくつかあり、たとえばインバータ部分を構成する
ＰチャンネルのトランジスタとＮチャンネルのトランジ
スタの駆動能力の比率を変化させることもその方法の一
つである。トランジスタの駆動能力は一般にチャンネル
の長さＬとゲート幅Ｗによって決まり、Ｌを固定した場
合にはＮチャンネルのトランジスタのゲート幅を大きく
するとインバータのしきい値は下がり、Ｐチャンネルの
トランジスタのゲート幅を大きくするとインバータのし
きい値が上がる。したがって、この２つのトランジスタ
のＷを変化させインバータを構成する２つのトランジス
タ（図１で例えばトランジスタ１６0 と１８0 ）のゲー
ト幅の比率を適当な値とすれば、希望するしきい値電圧
を持った入力バッファを得ることができる。図１の入力
バッファ１２0 〜１２n-1 は、それぞれこのようにして
所定のしきい値電圧を得ている。
【００１１】コントロールボックス１０は一種のデコー
ダであり、前段に接続する集積回路の出力部分のドライ
バー回路がどういう種類の素子によって構成されている
かという信号を与えることにより、ｎ個の入力バッファ
回路１２0 〜１２n-1 の中から所定のものを選択する。
そしてこの選択された入力バッファに対して一組の信号
Ａi 及びａi （０≦ｉ≦ｎ−１）を供給し入力バッファ
１２i を動作させる。このように選択された入力バッフ
ァ１２i は、入力端子２２に供給されたディジタル信号
の論理レベルを反転して出力端子２４よりこの集積回路
の内部回路に供給する。
ダであり、前段に接続する集積回路の出力部分のドライ
バー回路がどういう種類の素子によって構成されている
かという信号を与えることにより、ｎ個の入力バッファ
回路１２0 〜１２n-1 の中から所定のものを選択する。
そしてこの選択された入力バッファに対して一組の信号
Ａi 及びａi （０≦ｉ≦ｎ−１）を供給し入力バッファ
１２i を動作させる。このように選択された入力バッフ
ァ１２i は、入力端子２２に供給されたディジタル信号
の論理レベルを反転して出力端子２４よりこの集積回路
の内部回路に供給する。
【００１２】コントロールボックス１０に素子の種類を
特定する信号を与えるために必要な入力端子の数は、入
力バッファの数に依存する。例えば入力バッファの数が
２つであれば１ビット、入力バッファの数が４つまでで
あれば２ビット、入力バッファの数が８つまでであれば
３ビット必要となる。集積回路を実際にプリント基板な
どに実装するときには既に使用する素子の種類は分かっ
ているので、実装するときにコントロールボックス１０
の入力端子をハイにすべきものは電源電圧ＶDDに、ロー
にすべきものはグランドに接続することによって所定の
入力バッファを選択しこれを固定することができる。し
たがって、集積回路を実装するまでは、この前段に接続
する集積回路の素子の種類は特定のものには限定され
ず、設計上の柔軟性が向上する。
特定する信号を与えるために必要な入力端子の数は、入
力バッファの数に依存する。例えば入力バッファの数が
２つであれば１ビット、入力バッファの数が４つまでで
あれば２ビット、入力バッファの数が８つまでであれば
３ビット必要となる。集積回路を実際にプリント基板な
どに実装するときには既に使用する素子の種類は分かっ
ているので、実装するときにコントロールボックス１０
の入力端子をハイにすべきものは電源電圧ＶDDに、ロー
にすべきものはグランドに接続することによって所定の
入力バッファを選択しこれを固定することができる。し
たがって、集積回路を実装するまでは、この前段に接続
する集積回路の素子の種類は特定のものには限定され
ず、設計上の柔軟性が向上する。
【００１３】図２は、集積回路の入力部に２つの入力バ
ッファ２６，２８を設けた回路である。ここでは論理レ
ベルが異なるバッファ選択信号Ｂ0 ，ｂ0 及びＢ1 ，ｂ
1 をインバータ３０0 及び３０1 によって得ている。こ
の回路で入力バッファ２６のしきい値は前段の出力部の
ドライブ回路がＴＴＬである場合に対応させて約１．５
ボルトとしてあり、入力バッファ２８のしきい値は前段
の出力部のドライブ回路がＣＭＯＳである場合に対応さ
せて約２．５ボルトとしてある。このように設定するた
めに具体的には、トランジスタ３４0 のゲート幅Ｗ340
とトランジスタ３６0 のゲート幅Ｗ360 の比を、 Ｗ340 ：Ｗ360 ＝１：６ とし、トランジスタ３４1 のゲート幅Ｗ341 とトランジ
スタ３６1 のゲート幅Ｗ361 の比を、 Ｗ341 ：Ｗ361 ＝２：１ としてある。したがって、この前段に接続する集積回路
がＴＴＬであれば入力バッファ２６を、ＣＭＯＳであれ
ば入力バッファ２８を選択するようコントロールボック
ス（図示せず）の入力端子に与える電圧を設定すること
により、ＴＴＬ、ＣＭＯＳいずれの集積回路をも接続す
ることができるという利点が得られる。
ッファ２６，２８を設けた回路である。ここでは論理レ
ベルが異なるバッファ選択信号Ｂ0 ，ｂ0 及びＢ1 ，ｂ
1 をインバータ３０0 及び３０1 によって得ている。こ
の回路で入力バッファ２６のしきい値は前段の出力部の
ドライブ回路がＴＴＬである場合に対応させて約１．５
ボルトとしてあり、入力バッファ２８のしきい値は前段
の出力部のドライブ回路がＣＭＯＳである場合に対応さ
せて約２．５ボルトとしてある。このように設定するた
めに具体的には、トランジスタ３４0 のゲート幅Ｗ340
とトランジスタ３６0 のゲート幅Ｗ360 の比を、 Ｗ340 ：Ｗ360 ＝１：６ とし、トランジスタ３４1 のゲート幅Ｗ341 とトランジ
スタ３６1 のゲート幅Ｗ361 の比を、 Ｗ341 ：Ｗ361 ＝２：１ としてある。したがって、この前段に接続する集積回路
がＴＴＬであれば入力バッファ２６を、ＣＭＯＳであれ
ば入力バッファ２８を選択するようコントロールボック
ス（図示せず）の入力端子に与える電圧を設定すること
により、ＴＴＬ、ＣＭＯＳいずれの集積回路をも接続す
ることができるという利点が得られる。
【００１４】
【発明の効果】以上説明したように本発明によれば、し
きい値電圧が異なる複数のバッファ回路を設け、バッフ
ァ選択回路によってこの複数のバッファ回路のうちのい
ずれかを選択する構成としたので、前段に接続する回路
の出力部の回路素子がＴＴＬ、ＣＭＯＳなど、使用する
ことが予想される素子の種類にかかわらず、それにあっ
たしきい値を設定することができ、したがってまた多種
類の特性を持つ回路を同一パターン上に配置した場合、
一つの入力バッファによってその多種類の特性をもつ回
路の切り替えを行うことができるしきい値可変バッファ
回路を提供することができる。
きい値電圧が異なる複数のバッファ回路を設け、バッフ
ァ選択回路によってこの複数のバッファ回路のうちのい
ずれかを選択する構成としたので、前段に接続する回路
の出力部の回路素子がＴＴＬ、ＣＭＯＳなど、使用する
ことが予想される素子の種類にかかわらず、それにあっ
たしきい値を設定することができ、したがってまた多種
類の特性を持つ回路を同一パターン上に配置した場合、
一つの入力バッファによってその多種類の特性をもつ回
路の切り替えを行うことができるしきい値可変バッファ
回路を提供することができる。
【図１】本発明の一実施例であるしきい値可変入力バッ
ファであってｎ個の入力バッファ回路を有する場合を示
した回路図である。
ファであってｎ個の入力バッファ回路を有する場合を示
した回路図である。
【図２】本発明の一実施例であるしきい値可変入力バッ
ファであって２個の入力バッファ回路を有する場合につ
いてそのバッファ部分のみを示した回路図である。
ファであって２個の入力バッファ回路を有する場合につ
いてそのバッファ部分のみを示した回路図である。
１０ コントロールボックス １２0 〜１２n-1 ，２６，２８ 入力バッファ回路 １４0 〜１４n-1 ，３２0 ，３２1 Ｐ+ チャンネル
トランジスタ １６0 〜１６n-1 ，３４0 ，３４1 Ｐチャンネルト
ランジスタ １８0 〜１８n-1 ，３６0 ，３６1 Ｎチャンネルト
ランジスタ ２０0 〜２０n-1 ，３８0 ，３８1 Ｎ+ チャンネルト
ランジスタ ２２ 入力端子 ２４ 出力端子 ３０0 ，３０1 インバータ
トランジスタ １６0 〜１６n-1 ，３４0 ，３４1 Ｐチャンネルト
ランジスタ １８0 〜１８n-1 ，３６0 ，３６1 Ｎチャンネルト
ランジスタ ２０0 〜２０n-1 ，３８0 ，３８1 Ｎ+ チャンネルト
ランジスタ ２２ 入力端子 ２４ 出力端子 ３０0 ，３０1 インバータ
Claims (1)
- 【特許請求の範囲】 【請求項１】 異なるしきい値電圧を持たせた複数のバ
ッファ回路と、 前記複数のバッファ回路のうちのいずれか一つを選択し
て動作させるバッファ選択回路とを設け、前記複数のバ
ッファ回路に接続される素子の種類に応じて入力のしき
い値電圧を変化させることを特徴とするしきい値可変バ
ッファ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190964A JPH0514173A (ja) | 1991-07-05 | 1991-07-05 | しきい値可変バツフア回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3190964A JPH0514173A (ja) | 1991-07-05 | 1991-07-05 | しきい値可変バツフア回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0514173A true JPH0514173A (ja) | 1993-01-22 |
Family
ID=16266607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3190964A Withdrawn JPH0514173A (ja) | 1991-07-05 | 1991-07-05 | しきい値可変バツフア回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0514173A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118464A (ja) * | 2006-11-06 | 2008-05-22 | Ricoh Co Ltd | Ａｄ変換器およびその調整方法 |
| JP2010282684A (ja) * | 2009-06-03 | 2010-12-16 | Toshiba Corp | 半導体記憶装置 |
| US8410811B2 (en) | 2010-07-28 | 2013-04-02 | Kabushiki Kaisha Toshiba | Input circuit and semiconductor storage device |
-
1991
- 1991-07-05 JP JP3190964A patent/JPH0514173A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008118464A (ja) * | 2006-11-06 | 2008-05-22 | Ricoh Co Ltd | Ａｄ変換器およびその調整方法 |
| JP2010282684A (ja) * | 2009-06-03 | 2010-12-16 | Toshiba Corp | 半導体記憶装置 |
| US8410811B2 (en) | 2010-07-28 | 2013-04-02 | Kabushiki Kaisha Toshiba | Input circuit and semiconductor storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136775B1 (ko) | 스위칭 유도 잡음을 감소시키는 출력 버퍼 | |
| US6437599B1 (en) | Programmable line driver | |
| JP4127743B2 (ja) | ドライバ回路の出力インピーダンス校正回路 | |
| US4954729A (en) | Output buffer circuit used for stable voltage source | |
| US5378932A (en) | Level shifting circuit | |
| KR950007462B1 (ko) | 멀티모드 입력회로 | |
| US5986489A (en) | Slew rate control circuit for an integrated circuit | |
| US6107857A (en) | Level converting circuit | |
| US5041740A (en) | Parallel clocked latch | |
| US5909187A (en) | Current steering circuit for a digital-to-analog converter | |
| US7795945B2 (en) | Signal process circuit, level-shifter, display panel driver circuit, display device, and signal processing method | |
| JP2002084184A (ja) | レベルシフト回路及びそれを用いた半導体装置 | |
| EP0417786A2 (en) | A level shift circuit for achieving a high-speed processing and an improved output current capability | |
| KR100197388B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US6806757B2 (en) | Level shift circuit | |
| JPH0514173A (ja) | しきい値可変バツフア回路 | |
| JP2920043B2 (ja) | 相補形ｆｅｔを用いたドライバ装置 | |
| KR19980058197A (ko) | 제어신호를 이용한 출력패드 회로 | |
| JP2679495B2 (ja) | 半導体回路 | |
| KR900007377B1 (ko) | 3스테이트부 상보형 mos 집적회로 | |
| US5847576A (en) | Low power, variable logic threshold voltage, logic gates | |
| JP3209967B2 (ja) | 電流セル及びこれを用いたディジタル／アナログ変換器 | |
| EP0485200B1 (en) | Semiconductor integrated circuit device having ECL gate circuits | |
| US4891534A (en) | Circuit for comparing magnitudes of binary signals | |
| KR100300052B1 (ko) | 출력버퍼회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |