JPH087591A - 情報記憶装置 - Google Patents
情報記憶装置Info
- Publication number
- JPH087591A JPH087591A JP14338894A JP14338894A JPH087591A JP H087591 A JPH087591 A JP H087591A JP 14338894 A JP14338894 A JP 14338894A JP 14338894 A JP14338894 A JP 14338894A JP H087591 A JPH087591 A JP H087591A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- write
- storage device
- information storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
Abstract
(57)【要約】
【目的】 デジタルデータをアナログデータに変換して
メモリに記憶し、メモリの容量を実質的に増加できる情
報記憶装置を提供する。 【構成】 Ｄ／Ａ変換部１２は複数ビットのデジタルデ
ータを離散的なアナログデータに変換する。メモリ１８
は、アナログデータの書き込み及び読み出しが可能であ
り、複数ビットのデジタルデータを、離散的なアナログ
データとして１つのメモリセルに記憶する。メモリ１８
から読み出したアナログデータは、Ａ／Ｄ変換部２４に
よって、所定ビット数のデジタルデータに変換される。
これにより、メモリの記憶容量を実質的に増大させるこ
とができる。
メモリに記憶し、メモリの容量を実質的に増加できる情
報記憶装置を提供する。 【構成】 Ｄ／Ａ変換部１２は複数ビットのデジタルデ
ータを離散的なアナログデータに変換する。メモリ１８
は、アナログデータの書き込み及び読み出しが可能であ
り、複数ビットのデジタルデータを、離散的なアナログ
データとして１つのメモリセルに記憶する。メモリ１８
から読み出したアナログデータは、Ａ／Ｄ変換部２４に
よって、所定ビット数のデジタルデータに変換される。
これにより、メモリの記憶容量を実質的に増大させるこ
とができる。
Description
【０００１】
【産業上の利用分野】デジタルデータをアナログデータ
に変換し、このアナログデータをメモリに記憶すること
により、記憶容量の低減が可能な情報記憶装置に関す
る。
に変換し、このアナログデータをメモリに記憶すること
により、記憶容量の低減が可能な情報記憶装置に関す
る。
【０００２】
【従来の技術】従来から、予め決められたプログラム等
を記憶する不揮発性メモリとして、ＲＯＭ（Read Only
Memory）が用いられている。
を記憶する不揮発性メモリとして、ＲＯＭ（Read Only
Memory）が用いられている。
【０００３】また、順次、データ書き換え可能な揮発性
メモリとして、ＤＲＡＭ（DynamicRandom Access Memor
y）やＳＲＡＭ（Static Random Access Memory ）等が
用いられている。そして、このＲＯＭやＲＡＭにおいて
は、データをデジタルデータとして記憶している。
メモリとして、ＤＲＡＭ（DynamicRandom Access Memor
y）やＳＲＡＭ（Static Random Access Memory ）等が
用いられている。そして、このＲＯＭやＲＡＭにおいて
は、データをデジタルデータとして記憶している。
【０００４】例えば、留守番機能付きの電話機等におい
ては、電話機の操作ガイドや、予め決められた固定メッ
セージ等が、デジタルデータとしてＲＯＭに格納されて
いる。一方、ユーザ側が使用する応答メッセージや、外
からのメッセージ（ＩＣＭ：Incoming Measage）等の記
憶は、長時間録音が可能な磁気テープ等にアナログデー
タとして記憶されている。
ては、電話機の操作ガイドや、予め決められた固定メッ
セージ等が、デジタルデータとしてＲＯＭに格納されて
いる。一方、ユーザ側が使用する応答メッセージや、外
からのメッセージ（ＩＣＭ：Incoming Measage）等の記
憶は、長時間録音が可能な磁気テープ等にアナログデー
タとして記憶されている。
【０００５】更に、近年では、音声録音装置として、磁
気テープに換えて、随時データのリード・ライトが可能
なＳＲＡＭ等が用いられている。ＲＡＭを用いて応答メ
ッセージやＩＣＭ等を録音すれば、データ抽出の時間が
短く、また録音装置としての耐久性や電話機本体の小型
化等の点で有利である。そして、これらのメモリでは、
デジタルデータを記憶しているため、音声等のアナログ
データを記憶する場合には、アナログデータを一旦デジ
タルデータに変換してから、これをＲＡＭの各メモリセ
ルに記憶していた。
気テープに換えて、随時データのリード・ライトが可能
なＳＲＡＭ等が用いられている。ＲＡＭを用いて応答メ
ッセージやＩＣＭ等を録音すれば、データ抽出の時間が
短く、また録音装置としての耐久性や電話機本体の小型
化等の点で有利である。そして、これらのメモリでは、
デジタルデータを記憶しているため、音声等のアナログ
データを記憶する場合には、アナログデータを一旦デジ
タルデータに変換してから、これをＲＡＭの各メモリセ
ルに記憶していた。
【０００６】
【発明が解決しようとする課題】しかしながら、デジタ
ルデータを記憶する場合、ｎビットのデータの記憶にｎ
個のメモリセルが必要とされる。従って、例えば、１
０，０００個の“０”または“１“のデジタルデータを
記憶するには、１０，０００個のメモリセルが必要であ
り、音声等のアナログデータをデジタルデータに変換す
る場合など、記憶する情報量が多い場合に、装置におけ
るメモリコストが大きかった。
ルデータを記憶する場合、ｎビットのデータの記憶にｎ
個のメモリセルが必要とされる。従って、例えば、１
０，０００個の“０”または“１“のデジタルデータを
記憶するには、１０，０００個のメモリセルが必要であ
り、音声等のアナログデータをデジタルデータに変換す
る場合など、記憶する情報量が多い場合に、装置におけ
るメモリコストが大きかった。
【０００７】また、ＲＡＭに、応答メッセージやＩＣＭ
等を記憶する場合には、ＲＡＭが常に電源の供給を必要
とするため、停電等によって記憶データが消えてしまう
という問題があった。従って、これを回避するためにバ
ックアップ用の電源やメモリ等が必要とされていた。
等を記憶する場合には、ＲＡＭが常に電源の供給を必要
とするため、停電等によって記憶データが消えてしまう
という問題があった。従って、これを回避するためにバ
ックアップ用の電源やメモリ等が必要とされていた。
【０００８】本発明は、これらの課題を解消するために
なされたものであり、デジタルデータをアナログデータ
に変換してメモリに記憶することによりメモリの容量を
実質的に増加できる情報記憶装置を提供することを目的
とする。
なされたものであり、デジタルデータをアナログデータ
に変換してメモリに記憶することによりメモリの容量を
実質的に増加できる情報記憶装置を提供することを目的
とする。
【０００９】
【問題を解決するための手段】上記目的を達成するため
に、本発明に係る情報記憶装置は以下のような特徴を有
する。
に、本発明に係る情報記憶装置は以下のような特徴を有
する。
【００１０】アナログデータの書き込み及び読み出しが
可能なメモリを有する情報記憶装置において、所定ビッ
ト数のデジタルデータを離散的なアナログデータに変換
するデジタルアナログ変換手段と、前記アナログデータ
を記憶するメモリと、前記メモリから読み出したアナロ
グデータを、再び所定ビット数のデジタルデータに変換
するアナログデジタル変換手段と、を有することを特徴
とする。
可能なメモリを有する情報記憶装置において、所定ビッ
ト数のデジタルデータを離散的なアナログデータに変換
するデジタルアナログ変換手段と、前記アナログデータ
を記憶するメモリと、前記メモリから読み出したアナロ
グデータを、再び所定ビット数のデジタルデータに変換
するアナログデジタル変換手段と、を有することを特徴
とする。
【００１１】前記メモリに対する書き込みを制限する書
込み制限手段を有し、前記メモリは、リードライトエリ
アと、ライト制限エリアとに分割されており、前記書込
み制限手段は、前記ライト制限エリアへの前記アナログ
データの書き込みを制限することを特徴とする。
込み制限手段を有し、前記メモリは、リードライトエリ
アと、ライト制限エリアとに分割されており、前記書込
み制限手段は、前記ライト制限エリアへの前記アナログ
データの書き込みを制限することを特徴とする。
【００１２】前記メモリは、浮遊ゲートに注入する電荷
量を制御することによってアナログデータの記憶が可能
な不揮発性メモリであり、前記不揮発性メモリにリード
ライトエリア及びライト制限エリアを設けることによ
り、単一メモリで、リードオンリーメモリとリードライ
トメモリとしての機能を有することを特徴とする。
量を制御することによってアナログデータの記憶が可能
な不揮発性メモリであり、前記不揮発性メモリにリード
ライトエリア及びライト制限エリアを設けることによ
り、単一メモリで、リードオンリーメモリとリードライ
トメモリとしての機能を有することを特徴とする。
【００１３】前記書込み制限手段は、前記ライト制限エ
リアの大きさまたは位置を制御することを特徴とする。
リアの大きさまたは位置を制御することを特徴とする。
【００１４】前記デジタルアナログ変換手段は、所定ビ
ット数のデジタルデータを、ビット数に応じて分割した
離散的な電圧値に割り当てて、アナログデータを作成す
ることを特徴とする。
ット数のデジタルデータを、ビット数に応じて分割した
離散的な電圧値に割り当てて、アナログデータを作成す
ることを特徴とする。
【００１５】
【作用】本発明の情報記憶装置では、デジタルデータを
離散的なアナログデータに変換し、このアナログデータ
をメモリに記憶することとした。
離散的なアナログデータに変換し、このアナログデータ
をメモリに記憶することとした。
【００１６】例えばｎビットのデジタルデータの場合、
デジタルデータのままメモリに記憶する場合には、ｎ個
のメモリセルが必要となる。ところが、このｎビットの
デジタルデータを、電圧値Ｖ0 〜Ｖ 2n -1にそれぞれ割
り当てて離散的なアナログデータとすれば、複数ビット
のデジタルデータの記憶を１つのメモリセルで行うこと
が可能となる。従って、簡単な構成でメモリの記憶容量
を増大させることができる。
デジタルデータのままメモリに記憶する場合には、ｎ個
のメモリセルが必要となる。ところが、このｎビットの
デジタルデータを、電圧値Ｖ0 〜Ｖ 2n -1にそれぞれ割
り当てて離散的なアナログデータとすれば、複数ビット
のデジタルデータの記憶を１つのメモリセルで行うこと
が可能となる。従って、簡単な構成でメモリの記憶容量
を増大させることができる。
【００１７】また、メモリを、リードライト可能なリー
ドライトエリアと、書き込みが制限されるライト制限エ
リアとに分割し、書込み制限手段によってこのライト制
限エリアに対するデータの書き込みを制限することとし
た。これによって、単一のメモリに、ＲＯＭ及びＲＡＭ
としての機能とを持たせることができ、情報記憶装置を
ワンチップで実現可能で、メモリのコストを大幅に削減
することができる。
ドライトエリアと、書き込みが制限されるライト制限エ
リアとに分割し、書込み制限手段によってこのライト制
限エリアに対するデータの書き込みを制限することとし
た。これによって、単一のメモリに、ＲＯＭ及びＲＡＭ
としての機能とを持たせることができ、情報記憶装置を
ワンチップで実現可能で、メモリのコストを大幅に削減
することができる。
【００１８】更に、メモリとして、浮遊ゲートに注入す
る電荷量を制御することによってアナログデータの記憶
を可能とした不揮発性メモリを用いることにより、停電
等で記憶データが失われることがない。従って、装置の
信頼性を向上させることが可能であり、また、これを回
避するためのバックアップ用の電源やメモリ等が不要と
なる。
る電荷量を制御することによってアナログデータの記憶
を可能とした不揮発性メモリを用いることにより、停電
等で記憶データが失われることがない。従って、装置の
信頼性を向上させることが可能であり、また、これを回
避するためのバックアップ用の電源やメモリ等が不要と
なる。
【００１９】そして、書込み制限手段によって、ライト
制限エリアの大きさや位置を制御するので、情報記憶装
置の種類に応じてこのエリアの大きさ等を変更すること
が容易であり、設計の自由度が高くまた設計変更等も容
易である。
制限エリアの大きさや位置を制御するので、情報記憶装
置の種類に応じてこのエリアの大きさ等を変更すること
が容易であり、設計の自由度が高くまた設計変更等も容
易である。
【００２０】
【実施例】以下、この発明の一実施例を図を用いて説明
する。
する。
【００２１】図１は、本発明の実施例に係る情報記憶装
置の概略図である。
置の概略図である。
【００２２】入力端子ＩＮ１には、音声等のアナログデ
ータが電圧データとして入力される。 そして、入力端
子ＩＮ１には、アナログデジタル（Ａ／Ｄ）変換部１０
が接続されている。Ａ／Ｄ変換部１０は、このアナログ
データを、装置内部での信号処理が容易なデジタル（Ｐ
ＣＭ）データに変換する変換部である。
ータが電圧データとして入力される。 そして、入力端
子ＩＮ１には、アナログデジタル（Ａ／Ｄ）変換部１０
が接続されている。Ａ／Ｄ変換部１０は、このアナログ
データを、装置内部での信号処理が容易なデジタル（Ｐ
ＣＭ）データに変換する変換部である。
【００２３】Ａ／Ｄ変換部１０の出力側には、更にＡＤ
ＰＣＭ（Adaptive Differential Puls Code Modulatio
n：適用差分ＰＣＭ）エンコーダ１１が接続されてい
る。ここで、ＡＤＰＣＭエンコーダ１１は、Ａ／Ｄ変換
部１０で複数ビットのデジタルデータ変換されたデータ
を、更に圧縮して符号化する符号器である。
ＰＣＭ（Adaptive Differential Puls Code Modulatio
n：適用差分ＰＣＭ）エンコーダ１１が接続されてい
る。ここで、ＡＤＰＣＭエンコーダ１１は、Ａ／Ｄ変換
部１０で複数ビットのデジタルデータ変換されたデータ
を、更に圧縮して符号化する符号器である。
【００２４】そして、ＡＤＰＣＭエンコーダ１１は、Ａ
／Ｄ変換部１０から出力されたデジタルデータの差を量
子化する。更に、量子化ステップに際しては、デジタル
データの差に応じて適応的にビット割当てを切り替えて
データ圧縮を行い、符号化する。
／Ｄ変換部１０から出力されたデジタルデータの差を量
子化する。更に、量子化ステップに際しては、デジタル
データの差に応じて適応的にビット割当てを切り替えて
データ圧縮を行い、符号化する。
【００２５】なお、アナログデータをデジタルデータに
変換するＡ／Ｄ変換手段があれば、必ずしもＡＤＰＣＭ
エンコーダは必要はない。しかし、単にアナログデータ
をデジタルデータに変換するのみでなく、ＡＤＰＣＭエ
ンコーダまたはこれと同等のデータ圧縮手段を設け、デ
ータ圧縮を行えば、より効率的にデータ処理を実行する
ことができる。
変換するＡ／Ｄ変換手段があれば、必ずしもＡＤＰＣＭ
エンコーダは必要はない。しかし、単にアナログデータ
をデジタルデータに変換するのみでなく、ＡＤＰＣＭエ
ンコーダまたはこれと同等のデータ圧縮手段を設け、デ
ータ圧縮を行えば、より効率的にデータ処理を実行する
ことができる。
【００２６】すなわち、ＡＤＰＣＭエンコーダ１１を用
いることにより、音声等のアナログデータに対し、デー
タに応じて効率的にデジタル符号化できるため、記憶容
量が限られたメモリ１８をより有効に使用することが可
能となる。
いることにより、音声等のアナログデータに対し、デー
タに応じて効率的にデジタル符号化できるため、記憶容
量が限られたメモリ１８をより有効に使用することが可
能となる。
【００２７】次に、ＡＤＰＣＭエンコーダ１１から出力
されたデジタルデータは、デジタル／アナログ（Ｄ／
Ａ）変換部１２に入力される。Ｄ／Ａ変換部１２は、複
数ビットのデジタルデータに変換された音声等のデータ
を、メモリ１８に記憶するための離散的なアナログデー
タに変換する。
されたデジタルデータは、デジタル／アナログ（Ｄ／
Ａ）変換部１２に入力される。Ｄ／Ａ変換部１２は、複
数ビットのデジタルデータに変換された音声等のデータ
を、メモリ１８に記憶するための離散的なアナログデー
タに変換する。
【００２８】具体的には、Ｄ／Ａ変換部１２は、まず、
デジタルデータのビット数に応じてメモリに記憶可能な
電圧を分割する。例えば、図２に示すように、デジタル
データが４ビットであれば、電圧ＶM を１６（２4 ）分
割し、各デジタルデータを離散的な電圧値Ｖ0 〜Ｖ15に
それぞれ割り当てる。すなわち、デジタルデータがｎビ
ットの場合には、電圧ＶM を２n 分割する。そして、こ
の分割された離散的な電圧値Ｖ0 〜Ｖ 2n -1に、ｎビッ
トのデジタルデータをそれぞれ割り当てて、離散的なア
ナログデータに変換している。
デジタルデータのビット数に応じてメモリに記憶可能な
電圧を分割する。例えば、図２に示すように、デジタル
データが４ビットであれば、電圧ＶM を１６（２4 ）分
割し、各デジタルデータを離散的な電圧値Ｖ0 〜Ｖ15に
それぞれ割り当てる。すなわち、デジタルデータがｎビ
ットの場合には、電圧ＶM を２n 分割する。そして、こ
の分割された離散的な電圧値Ｖ0 〜Ｖ 2n -1に、ｎビッ
トのデジタルデータをそれぞれ割り当てて、離散的なア
ナログデータに変換している。
【００２９】Ｄ／Ａ変換部１２で変換されて得られた離
散的なアナログデータは、次に、書込み回路１４に出力
される。書込み回路１４は、データを書き込むべきライ
トアドレスを決定するために、ライトアドレスカウンタ
１４ａを有している。そして、アドレスバスを介して、
アドレスデコーダ１６に、決定されたライトアドレス値
を供給する。書込み回路１４は、同時にデータバスを介
して離散的なアナログデータをメモリ１８に供給する。
従って、アドレスデコーダ１６によって特定されされた
アドレスのメモリセルに、離散的なアナログデータが書
き込まれる。
散的なアナログデータは、次に、書込み回路１４に出力
される。書込み回路１４は、データを書き込むべきライ
トアドレスを決定するために、ライトアドレスカウンタ
１４ａを有している。そして、アドレスバスを介して、
アドレスデコーダ１６に、決定されたライトアドレス値
を供給する。書込み回路１４は、同時にデータバスを介
して離散的なアナログデータをメモリ１８に供給する。
従って、アドレスデコーダ１６によって特定されされた
アドレスのメモリセルに、離散的なアナログデータが書
き込まれる。
【００３０】本実施例ではメモリ１８として、不揮発性
のＥＥＰＲＯＭ（Electrically Erasable Programmable
ROM ）を用いた。ＥＥＰＲＯＭは、従来から、その浮
遊ゲートに注入する電荷量を制御することによって、ア
ナログデータが記憶できることが知られている。本実施
例では、このＥＥＰＲＯＭに離散的なアナログデータを
記憶している。
のＥＥＰＲＯＭ（Electrically Erasable Programmable
ROM ）を用いた。ＥＥＰＲＯＭは、従来から、その浮
遊ゲートに注入する電荷量を制御することによって、ア
ナログデータが記憶できることが知られている。本実施
例では、このＥＥＰＲＯＭに離散的なアナログデータを
記憶している。
【００３１】すなわち、Ｄ／Ａ変換部１２で作成された
離散的な電圧値Ｖ0 〜Ｖ2 n -1 に応じた電荷量を、デ
ータバスを介してＥＥＰＲＯＭの各浮遊ゲートに注入
し、このデータの記憶を行っている。
離散的な電圧値Ｖ0 〜Ｖ2 n -1 に応じた電荷量を、デ
ータバスを介してＥＥＰＲＯＭの各浮遊ゲートに注入
し、このデータの記憶を行っている。
【００３２】従って、複数ビットのデジタルデータを１
つのメモリセルで行うことが可能となり、メモリの記憶
容量を実質的に増大させることができる。なお、本実施
例において、メモリ１８としてはアナログデータの記憶
が可能であればＥＥＰＲＯＭには限られないが、不揮発
性のメモリであることが好ましい。
つのメモリセルで行うことが可能となり、メモリの記憶
容量を実質的に増大させることができる。なお、本実施
例において、メモリ１８としてはアナログデータの記憶
が可能であればＥＥＰＲＯＭには限られないが、不揮発
性のメモリであることが好ましい。
【００３３】また、本実施例では、メモリ１８を、ＲＡ
Ｍと同等の機能を有するリードライトエリア（Ｒ／Ｗエ
リア）１８ａと、ＲＯＭと同等の機能を有するリード制
限エリア（ＲＯエリア）１８ｂとに分割して使用してい
る。
Ｍと同等の機能を有するリードライトエリア（Ｒ／Ｗエ
リア）１８ａと、ＲＯＭと同等の機能を有するリード制
限エリア（ＲＯエリア）１８ｂとに分割して使用してい
る。
【００３４】そして、このメモリのエリアの分割は、書
き込み制限回路２０によって達成されている。これを以
下に説明する。
き込み制限回路２０によって達成されている。これを以
下に説明する。
【００３５】書込み制限回路２０は、入力端子ＩＮ２に
接続されており、この入力端子ＩＮ２には、メモリ１８
の分割エリアを決定するための書込み制限データが入力
される。書込み制限回路２０は、ライトアドレスカウン
タ１４ａにおけるライトアドレス値を監視している。そ
して、書込み制限データによって書込み制限されている
アドレス値、すなわちメモリのライト制限エリア１８ｂ
に書き込みが行われようとしたときには、そのエリア１
８ｂへのデータの書き込みを禁止する。
接続されており、この入力端子ＩＮ２には、メモリ１８
の分割エリアを決定するための書込み制限データが入力
される。書込み制限回路２０は、ライトアドレスカウン
タ１４ａにおけるライトアドレス値を監視している。そ
して、書込み制限データによって書込み制限されている
アドレス値、すなわちメモリのライト制限エリア１８ｂ
に書き込みが行われようとしたときには、そのエリア１
８ｂへのデータの書き込みを禁止する。
【００３６】ライト制限エリア１８ｂの大きさや位置
は、まずメモリ１８の所定位置に固定的なデータを記憶
し、その後記憶したエリアの情報（位置や大きさ）を書
込み制限データによって書込み制限回路２０に設定する
ことにより決定する。設定後においては、書込み制限回
路２０がエリア１８ｂへのデータ書き込みを禁止する。
従って、このライト制限エリア１８ｂは、ユーザ側が後
から書き換えできないＲＯＭ、すなわち読出し専用メモ
リとして用いることができる。
は、まずメモリ１８の所定位置に固定的なデータを記憶
し、その後記憶したエリアの情報（位置や大きさ）を書
込み制限データによって書込み制限回路２０に設定する
ことにより決定する。設定後においては、書込み制限回
路２０がエリア１８ｂへのデータ書き込みを禁止する。
従って、このライト制限エリア１８ｂは、ユーザ側が後
から書き換えできないＲＯＭ、すなわち読出し専用メモ
リとして用いることができる。
【００３７】なお、このライト制限エリア１８ｂは、装
置製造時に書込み制限回路２０に固定的に設定すれば、
書込み制限データを供給するための端子が不要となる。
また、端子が不要であるため設定後の誤動作も生じな
い。更に、ライト制限エリア１８ｂのエリア情報を、こ
のエリア１８ｂに記憶する方法も、端子が不要である。
置製造時に書込み制限回路２０に固定的に設定すれば、
書込み制限データを供給するための端子が不要となる。
また、端子が不要であるため設定後の誤動作も生じな
い。更に、ライト制限エリア１８ｂのエリア情報を、こ
のエリア１８ｂに記憶する方法も、端子が不要である。
【００３８】一方、残りのエリアは、書込み制限を受け
ないため、何回でもリードライト可能なＲＡＭの機能を
有するリードライトエリア１８ａとなる。
ないため、何回でもリードライト可能なＲＡＭの機能を
有するリードライトエリア１８ａとなる。
【００３９】本実施例の情報記憶装置を、例えば、留守
番機能付きの電話機等に適用した場合には、電話機の操
作ガイドや固定応答メッセージ等を、ライト制限エリア
１８ｂに格納する。そして、ユーザ側が利用する応答メ
ッセージやＩＣＭ等は，リードライトエリア１８ａに格
納する。
番機能付きの電話機等に適用した場合には、電話機の操
作ガイドや固定応答メッセージ等を、ライト制限エリア
１８ｂに格納する。そして、ユーザ側が利用する応答メ
ッセージやＩＣＭ等は，リードライトエリア１８ａに格
納する。
【００４０】次に、メモリ１８に書き込んだデータの読
み出しについて説明する。読出し回路２２は、要求され
たリードアドレスを決定するために、リードアドレスカ
ウンタ２２ａを有している。そして、読出し回路２２
は、アドレスバスを介してアドレスデコーダ１６にリー
ドアドレス値を供給し、アドレスデーコーダ１６によっ
て特定されたアドレスのメモリセルから、データバスを
介して記憶されたデータを読み出す。
み出しについて説明する。読出し回路２２は、要求され
たリードアドレスを決定するために、リードアドレスカ
ウンタ２２ａを有している。そして、読出し回路２２
は、アドレスバスを介してアドレスデコーダ１６にリー
ドアドレス値を供給し、アドレスデーコーダ１６によっ
て特定されたアドレスのメモリセルから、データバスを
介して記憶されたデータを読み出す。
【００４１】このとき書込み制限回路２０は、読み出し
制限動作を行わない。従って、リードライトエリア１８
ａ及びライト制限エリア１８ｂのいずれに記憶されたデ
ータであっても、データ読み出しについては自由に実行
できる。
制限動作を行わない。従って、リードライトエリア１８
ａ及びライト制限エリア１８ｂのいずれに記憶されたデ
ータであっても、データ読み出しについては自由に実行
できる。
【００４２】読み出された離散的なアナログデータは、
アナログ／デジタル（Ａ／Ｄ）変換部２４に供給され
る。Ａ／Ｄ変換部２４は、Ｄ／Ａ変換部１２とは反対
に、離散的なアナログデータを、複数ビットのデジタル
データに復元する。復元されたデジタルデータを音声と
して出力する場合等には、復元デジタルデータをＡＤＰ
ＣＭデコーダ２６に出力する。
アナログ／デジタル（Ａ／Ｄ）変換部２４に供給され
る。Ａ／Ｄ変換部２４は、Ｄ／Ａ変換部１２とは反対
に、離散的なアナログデータを、複数ビットのデジタル
データに復元する。復元されたデジタルデータを音声と
して出力する場合等には、復元デジタルデータをＡＤＰ
ＣＭデコーダ２６に出力する。
【００４３】ＡＤＰＣＭデコーダ２６は、ＡＤＰＣＭエ
ンコーダ１１に対応した復号化処理を行うことにより、
圧縮されたデジタルデータを伸張する。また、Ｄ／Ａ変
換部２８が、この伸張されたデジタルデータをアナログ
データに変換する。そして、アナログデータが、例えば
音声として図示しないスピーカ等から出力される。な
お、ＡＤＰＣＭエンコーダ１１を設けない場合には、こ
のＡＤＰＣＭデコーダ２６は不要である。
ンコーダ１１に対応した復号化処理を行うことにより、
圧縮されたデジタルデータを伸張する。また、Ｄ／Ａ変
換部２８が、この伸張されたデジタルデータをアナログ
データに変換する。そして、アナログデータが、例えば
音声として図示しないスピーカ等から出力される。な
お、ＡＤＰＣＭエンコーダ１１を設けない場合には、こ
のＡＤＰＣＭデコーダ２６は不要である。
【００４４】このように、本実施例においては、メモリ
１８に記憶するアナログデータを作成するためのＤ／Ａ
変換部１２と、メモリ１８から読み出されたデータを再
びデジタルデータ２４に変換するためのＡ／Ｄ変換部２
４を設けた。更に、ＡＤＰＣＭエンコーダ、デコーダ等
を設けて、アナログデータを圧縮してデジタルデータに
符号化し、または圧縮されたテジタルデータを伸張して
アナログデータに復号化することとした。
１８に記憶するアナログデータを作成するためのＤ／Ａ
変換部１２と、メモリ１８から読み出されたデータを再
びデジタルデータ２４に変換するためのＡ／Ｄ変換部２
４を設けた。更に、ＡＤＰＣＭエンコーダ、デコーダ等
を設けて、アナログデータを圧縮してデジタルデータに
符号化し、または圧縮されたテジタルデータを伸張して
アナログデータに復号化することとした。
【００４５】従って、本実施例によれば、メモリ以外の
部分はデジタル処理が可能である。すなわち、デジタル
処理によってデータの圧縮・変換等を行った後にデータ
をメモリに記憶するので、データの処理速度やデータの
加工等に関して、デジタル処理における利点を最大限活
用できる。そして、メモリはデジタルデータのメモリと
何等遜色なく動作する。
部分はデジタル処理が可能である。すなわち、デジタル
処理によってデータの圧縮・変換等を行った後にデータ
をメモリに記憶するので、データの処理速度やデータの
加工等に関して、デジタル処理における利点を最大限活
用できる。そして、メモリはデジタルデータのメモリと
何等遜色なく動作する。
【００４６】一方、メモリの記憶容量の点からは、離散
的なアナログデータとして１つのメモリセルに複数ビッ
トのデジタルデータを記憶するので、既に説明したよう
にデジタル処理の場合よりも格段に優れている。
的なアナログデータとして１つのメモリセルに複数ビッ
トのデジタルデータを記憶するので、既に説明したよう
にデジタル処理の場合よりも格段に優れている。
【００４７】なお、製造時における装置の検査に際して
は、記憶装置への入出力はデジタルデータであるので、
メモリのためだけに、アナログ量を扱う検査装置を用い
る必要がないという効果も有する。
は、記憶装置への入出力はデジタルデータであるので、
メモリのためだけに、アナログ量を扱う検査装置を用い
る必要がないという効果も有する。
【００４８】更に、書込み制限回路を設け、メモリへの
書込み制限を行うことにより、従来別々にセットしてい
たＲＯＭ及びＲＡＭを、単一のメモリでによって提供で
きるため、装置のコストを大幅に低減することができ
る。
書込み制限を行うことにより、従来別々にセットしてい
たＲＯＭ及びＲＡＭを、単一のメモリでによって提供で
きるため、装置のコストを大幅に低減することができ
る。
【００４９】また、ライト制限エリアの決定は、データ
書き込み後に（データ書き込み前であっても良い）、書
込み制限データによって行われる。このライト制限エリ
アの大きさや位置等は、製造時に装置に応じて設定でき
るため、装置設計の自由度が高くなりまた設計変更等も
容易であるという効果を有する。
書き込み後に（データ書き込み前であっても良い）、書
込み制限データによって行われる。このライト制限エリ
アの大きさや位置等は、製造時に装置に応じて設定でき
るため、装置設計の自由度が高くなりまた設計変更等も
容易であるという効果を有する。
【００５０】そして、メモリとして不揮発性メモリであ
るＥＥＰＲＯＭを用いることにより、ＲＡＭのように停
電等で記憶データが失われることがない。従って、情報
記憶装置としての信頼性を向上させることが可能であ
り、電話機の音声記憶装置等に極めて有用である。ま
た、バックアップ用の電源やメモリ等が不要となる。
るＥＥＰＲＯＭを用いることにより、ＲＡＭのように停
電等で記憶データが失われることがない。従って、情報
記憶装置としての信頼性を向上させることが可能であ
り、電話機の音声記憶装置等に極めて有用である。ま
た、バックアップ用の電源やメモリ等が不要となる。
【００５１】
【発明の効果】以上のように本発明の情報記憶装置にお
いては、デジタルデータを離散的なアナログデータに変
換し、このアナログデータをメモリに記憶することとし
た。
いては、デジタルデータを離散的なアナログデータに変
換し、このアナログデータをメモリに記憶することとし
た。
【００５２】従って、複数ビットのデジタルデータを、
１つのメモリセルで記憶することが可能となるため、簡
単な構成でメモリの記憶容量を実質的に増大させること
ができる。
１つのメモリセルで記憶することが可能となるため、簡
単な構成でメモリの記憶容量を実質的に増大させること
ができる。
【００５３】また、メモリを、リードライト可能なリー
ドライトエリアと、書き込みが制限されるライト制限エ
リアとに分割して、書込み制限手段によってこのライト
制限エリアに対するデータの書き込みを制限することと
した。これによって、単一のメモリ、すなわち単一チッ
プで、ＲＯＭ及びＲＡＭの機能と有することが可能とな
り、メモリ等のコストを大幅に削減できる。
ドライトエリアと、書き込みが制限されるライト制限エ
リアとに分割して、書込み制限手段によってこのライト
制限エリアに対するデータの書き込みを制限することと
した。これによって、単一のメモリ、すなわち単一チッ
プで、ＲＯＭ及びＲＡＭの機能と有することが可能とな
り、メモリ等のコストを大幅に削減できる。
【００５４】更に、メモリとして、浮遊ゲートに注入す
る電荷量を制御してアナログデータの記憶が可能な不揮
発性メモリを用いることにより、停電等でデータが失わ
れることがなく、装置の信頼性を向上させることが可能
である。また、バックアップ用の電源やメモリ等が不要
である。
る電荷量を制御してアナログデータの記憶が可能な不揮
発性メモリを用いることにより、停電等でデータが失わ
れることがなく、装置の信頼性を向上させることが可能
である。また、バックアップ用の電源やメモリ等が不要
である。
【００５５】そして、書込み制限手段によって、ライト
制限エリアの大きさや位置を制御するので、様々な情報
記憶装置に応じてこのエリアの大きさ等を変更すること
が容易であり、設計の自由度が高くなりまた設計変更等
も容易である。
制限エリアの大きさや位置を制御するので、様々な情報
記憶装置に応じてこのエリアの大きさ等を変更すること
が容易であり、設計の自由度が高くなりまた設計変更等
も容易である。
【図１】本発明の実施例に係る情報記憶装置を示す概略
構成図である。
構成図である。
【図２】デジタルデータを離散的なアナログデータに変
換する方法を示す図である。
換する方法を示す図である。
１１ ＡＤＰＣＭエンコーダ １２ Ｄ／Ａ変換部 １４ 書込み回路 １６ アドレスデコーダ １８ メモリ １８ａ Ｒ／Ｗエリア １８ｂ ＲＯエリア ２０ 書込み制限回路 ２２ 読出し回路 ２４ Ａ／Ｄ変換部 ２６ ＡＤＰＣＭデコーダ
Claims (5)
- 【請求項１】 アナログデータの書き込み及び読み出し
が可能なメモリを有する情報記憶装置において、 所定ビット数のデジタルデータを離散的なアナログデー
タに変換するデジタルアナログ変換手段と、 前記アナログデータを記憶するメモリと、 前記メモリから読み出したアナログデータを、再び所定
ビット数のデジタルデータに変換するアナログデジタル
変換手段と、 を有することを特徴とする情報記憶装置。 - 【請求項２】 請求項１記載の情報記憶装置において、 前記メモリに対する書き込みを制限する書込み制限手段
を有し、 前記メモリは、リードライトエリアと、ライト制限エリ
アとに分割されており、 前記書込み制限手段は、前記
ライト制限エリアへの前記アナログデータの書き込みを
制限することを特徴とする情報記憶装置。 - 【請求項３】 請求項１または請求項２のいずれかに記
載の情報記憶装置において、 前記メモリは、浮遊ゲートに注入する電荷量を制御する
ことによってアナログデータの記憶が可能な不揮発性メ
モリであり、 前記不揮発性メモリにリードライトエリア及びライト制
限エリアを設けることにより、単一メモリで、リードオ
ンリーメモリとリードライトメモリとしての機能を有す
ることを特徴とする情報記憶装置。 - 【請求項４】 請求項１、請求項２または請求項３のい
ずれかに記載の情報記憶装置において、 前記書込み制限手段は、前記ライト制限エリアの大きさ
または位置を制御することを特徴とする情報記憶装置。 - 【請求項５】 請求項１、請求項２、請求項３または請
求項４のいずれかに記載の情報記憶装置において、 前記デジタルアナログ変換手段は、 所定ビット数のデジタルデータを、ビット数に応じて分
割した離散的な電圧値に割り当てて、アナログデータを
作成することを特徴とする情報記憶装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14338894A JPH087591A (ja) | 1994-06-24 | 1994-06-24 | 情報記憶装置 |
| TW084104411A TW429377B (en) | 1994-06-24 | 1995-05-03 | Information memory device |
| US08/493,621 US5689453A (en) | 1994-06-24 | 1995-06-22 | Data storing apparatus having a memory capable of storing analog data |
| KR1019950017023A KR100208412B1 (ko) | 1994-06-24 | 1995-06-23 | 정보 기억 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14338894A JPH087591A (ja) | 1994-06-24 | 1994-06-24 | 情報記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH087591A true JPH087591A (ja) | 1996-01-12 |
Family
ID=15337612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14338894A Pending JPH087591A (ja) | 1994-06-24 | 1994-06-24 | 情報記憶装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5689453A (ja) |
| JP (1) | JPH087591A (ja) |
| KR (1) | KR100208412B1 (ja) |
| TW (1) | TW429377B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035094A (ja) * | 2005-07-22 | 2007-02-08 | Fujitsu Ltd | アナログ／デジタル変換装置 |
| JP2010061723A (ja) * | 2008-09-02 | 2010-03-18 | Toppan Printing Co Ltd | 半導体メモリー装置 |
| JP2010534889A (ja) * | 2007-07-26 | 2010-11-11 | マイクロン テクノロジー， インク． | コントローラの性能要件に基づくプログラミング |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5745409A (en) * | 1995-09-28 | 1998-04-28 | Invox Technology | Non-volatile memory with analog and digital interface and storage |
| JP3389186B2 (ja) * | 1999-04-27 | 2003-03-24 | 松下電器産業株式会社 | 半導体メモリカード及び読み出し装置 |
| TW569556B (en) * | 2002-10-04 | 2004-01-01 | Avid Electronics Corp | Adaptive differential pulse-code modulation compression encoding/decoding method capable of fast recovery and apparatus thereof |
| JP3969278B2 (ja) * | 2002-10-21 | 2007-09-05 | 株式会社デンソー | 電子制御装置 |
| US7259981B1 (en) * | 2005-11-29 | 2007-08-21 | United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Nonvolatile analog memory |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4209852A (en) * | 1974-11-11 | 1980-06-24 | Hyatt Gilbert P | Signal processing and memory arrangement |
| US5339275A (en) * | 1970-12-28 | 1994-08-16 | Hyatt Gilbert P | Analog memory system |
| US5537360A (en) * | 1994-09-16 | 1996-07-16 | Dallas Semiconductor Corporation | Programmable power supply systems and methods providing a write protected memory having multiple interface capability |
-
1994
- 1994-06-24 JP JP14338894A patent/JPH087591A/ja active Pending
-
1995
- 1995-05-03 TW TW084104411A patent/TW429377B/zh active
- 1995-06-22 US US08/493,621 patent/US5689453A/en not_active Expired - Fee Related
- 1995-06-23 KR KR1019950017023A patent/KR100208412B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007035094A (ja) * | 2005-07-22 | 2007-02-08 | Fujitsu Ltd | アナログ／デジタル変換装置 |
| JP2010534889A (ja) * | 2007-07-26 | 2010-11-11 | マイクロン テクノロジー， インク． | コントローラの性能要件に基づくプログラミング |
| JP2010061723A (ja) * | 2008-09-02 | 2010-03-18 | Toppan Printing Co Ltd | 半導体メモリー装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100208412B1 (ko) | 1999-07-15 |
| US5689453A (en) | 1997-11-18 |
| KR960002868A (ko) | 1996-01-26 |
| TW429377B (en) | 2001-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20170364438A1 (en) | Methods of operating a storage device | |
| US6400602B2 (en) | Semiconductor memory device and restoration method therefor | |
| US5287305A (en) | Memory device including two-valued/n-valued conversion unit | |
| JP3704184B2 (ja) | メモリ・デバイス，並びに，メモリ・デバイスから補正されたユーザー・データを読み出す方法，メモリ・デバイスに補正されたユーザー・データを書き込む方法およびメモリ・デバイスのユーザー・データを消去する方法 | |
| US8130545B2 (en) | Nonvolatile semiconductor storage device | |
| KR100870392B1 (ko) | 시스템 및 데이터 저장 방법 | |
| US20020054505A1 (en) | Method for storing and reading data in a multilevel nonvolatile memory | |
| US6016472A (en) | System and method for interfacing a digital audio processor to a low-speed serially addressable storage device | |
| WO2008145070A1 (en) | Flash memory data read/write processing method | |
| JP2003123486A (ja) | マルチレベル不揮発性メモリ内にデータを記憶および読み出す方法、並びにそのアーキテクチャ | |
| EP1067749B1 (en) | Memory system for portable telephone | |
| JPH0612613B2 (ja) | 半導体記憶装置 | |
| JP2000251484A (ja) | 不揮発性半導体記憶装置 | |
| JP3875416B2 (ja) | 強誘電体記憶装置 | |
| JPH087591A (ja) | 情報記憶装置 | |
| JP2001332096A (ja) | 不揮発性半導体メモリおよび不揮発性半導体メモリを用いた記録再生装置 | |
| US5537564A (en) | Technique for accessing and refreshing memory locations within electronic storage devices which need to be refreshed with minimum power consumption | |
| US5847991A (en) | System for recording voice as analog values programmed into single bit cells EEPROMs or flash EEPROM | |
| US6807610B2 (en) | Method and apparatus for virtually partitioning an integrated multilevel nonvolatile memory circuit | |
| KR970017669A (ko) | 기억 분해능을 가변할 수 있는 불휘발성 다치 메모리 장치 | |
| US5680504A (en) | Apparatus and method for storing and reproducing digital data | |
| US5812447A (en) | Method and apparatus to write and/or read two types of data from memory | |
| JPH05174584A (ja) | データ記憶装置 | |
| JPH0863969A (ja) | 半導体記憶装置 | |
| JPH0750555B2 (ja) | 不揮発性半導体記憶装置 |