JP2007013117A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007013117A5 JP2007013117A5 JP2006146729A JP2006146729A JP2007013117A5 JP 2007013117 A5 JP2007013117 A5 JP 2007013117A5 JP 2006146729 A JP2006146729 A JP 2006146729A JP 2006146729 A JP2006146729 A JP 2006146729A JP 2007013117 A5 JP2007013117 A5 JP 2007013117A5
- Authority
- JP
- Japan
- Prior art keywords
- forming
- silicide layer
- heat treatment
- film
- titanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (6)
- ガラス基板上でシリサイド層を形成するシリサイド層の作製方法であって、
前記ガラス基板上に設けられた半導体層に接してチタン膜を形成し、
ＲＴＡ法を用いた第１の加熱処理によって、第１のチタンシリサイド層を形成した後、レーザー照射を用いた第２の加熱処理によって、第２のチタンシリサイド層を形成することを特徴とするシリサイド層の作製方法。 - ガラス基板上でシリサイド層を形成する工程を含む半導体装置の作製方法であって、
前記ガラス基板上に設けられた半導体層に接してチタン膜を形成し、
ＲＴＡ法を用いた第１の加熱処理によって、第１のチタンシリサイド層を形成した後、レーザー照射を用いた第２の加熱処理によって、第２のチタンシリサイド層を形成することを特徴とする半導体装置の作製方法。 - ガラス基板上にシリコンを含む半導体膜を形成し、
前記半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ゲート電極を覆う絶縁層を形成し、
前記絶縁層をエッチングすることによって、前記ゲート電極の両側面に接するサイドウォール絶縁層を形成するとともに、前記半導体膜の一部を露出し、
露出した前記半導体膜に接するチタン膜を形成し、
ＲＴＡ法を用いた第１の加熱処理によって、第１のチタンシリサイド層を形成した後、レーザー照射を用いた第２の加熱処理によって、第２のチタンシリサイド層を形成することを特徴とする半導体装置の作製方法。 - 請求項２または請求項３において、
前記第１のチタンシリサイド層を形成した後、かつ、第２の加熱処理前に、未反応の前記チタン膜を除去することを特徴とする半導体装置の作製方法。 - 請求項３または請求項４において、
前記ゲート電極は半導体膜で形成されていることを特徴とする半導体装置の作製方法。 - 請求項２乃至請求項５のいずれか一項において、
前記第２の加熱処理は、大気雰囲気で行うことを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006146729A JP5291866B2 (ja) | 2005-05-31 | 2006-05-26 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005159010 | 2005-05-31 | ||
| JP2005159010 | 2005-05-31 | ||
| JP2006146729A JP5291866B2 (ja) | 2005-05-31 | 2006-05-26 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2007013117A JP2007013117A (ja) | 2007-01-18 |
| JP2007013117A5 true JP2007013117A5 (ja) | 2009-06-18 |
| JP5291866B2 JP5291866B2 (ja) | 2013-09-18 |
Family
ID=37751147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006146729A Expired - Fee Related JP5291866B2 (ja) | 2005-05-31 | 2006-05-26 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5291866B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100075499A1 (en) * | 2008-09-19 | 2010-03-25 | Olsen Christopher S | Method and apparatus for metal silicide formation |
| JP5549532B2 (ja) * | 2010-10-21 | 2014-07-16 | 富士電機株式会社 | 半導体装置の製造方法 |
| US10217549B2 (en) | 2013-03-13 | 2019-02-26 | Board Of Trustees Of Michigan State University | Voltage-controlled resistor based on phase transition materials |
| KR102241418B1 (ko) * | 2014-09-12 | 2021-04-19 | 삼성디스플레이 주식회사 | 와이어 그리드 편광자 및 이의 제조방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6476737A (en) * | 1987-09-18 | 1989-03-22 | Nec Corp | Manufacture of semiconductor integrated circuit device |
| JPH02296369A (ja) * | 1989-05-10 | 1990-12-06 | Mitsubishi Electric Corp | 半導体装置製造方法 |
| JP3252990B2 (ja) * | 1993-06-18 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH08250716A (ja) * | 1995-03-07 | 1996-09-27 | Toshiba Corp | 半導体装置の製造方法および半導体装置の製造装置 |
| JP2000082811A (ja) * | 1998-06-22 | 2000-03-21 | Seiko Epson Corp | チタンシリサイド膜を備えた半導体装置及びその製造方法 |
| JP2000031092A (ja) * | 1998-07-16 | 2000-01-28 | Sony Corp | 半導体装置の製造方法 |
| US6156654A (en) * | 1998-12-07 | 2000-12-05 | Chartered Semiconductor Manufacturing Ltd. | Pulsed laser salicidation for fabrication of ultra-thin silicides in sub-quarter micron devices |
| JP2002198323A (ja) * | 2000-12-05 | 2002-07-12 | Lsi Logic Corp | シリコンサリサイドの形成方法 |
-
2006
- 2006-05-26 JP JP2006146729A patent/JP5291866B2/ja not_active Expired - Fee Related