JP2013175717A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2013175717A5 JP2013175717A5 JP2013009852A JP2013009852A JP2013175717A5 JP 2013175717 A5 JP2013175717 A5 JP 2013175717A5 JP 2013009852 A JP2013009852 A JP 2013009852A JP 2013009852 A JP2013009852 A JP 2013009852A JP 2013175717 A5 JP2013175717 A5 JP 2013175717A5
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal element
- oxide semiconductor
- forming
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 24
- 239000002184 metal Substances 0.000 claims 16
- 238000010438 heat treatment Methods 0.000 claims 5
- 238000004519 manufacturing process Methods 0.000 claims 5
- 229910044991 metal oxide Inorganic materials 0.000 claims 5
- 150000004706 metal oxides Chemical class 0.000 claims 5
- 239000002019 doping agent Substances 0.000 claims 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims 3
- 239000001301 oxygen Substances 0.000 claims 3
- 229910052760 oxygen Inorganic materials 0.000 claims 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N oxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 239000007789 gas Substances 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
Claims (5)
- 表面の一部が露出された酸化物半導体膜と、ゲート絶縁膜と、ゲート電極と、少なくとも前記ゲート電極の側面に接するサイドウォール絶縁膜とを形成し、
前記露出された酸化物半導体膜、前記ゲート電極及び前記サイドウォール絶縁膜上に金属元素を含む膜を形成した後、窒素雰囲気下で加熱処理をして、前記金属元素を含む膜の前記酸化物半導体膜に接する領域を酸化し、
前記酸化した領域を有する金属元素を含む膜を除去して、前記酸化物半導体膜の一部を露出することを特徴とする半導体装置の作製方法。 - 表面の一部が露出された酸化物半導体膜と、ゲート絶縁膜と、ゲート電極と、少なくとも前記ゲート電極の側面に接するサイドウォール絶縁膜とを形成し、
前記露出された酸化物半導体膜、前記ゲート電極及び前記サイドウォール絶縁膜上に金属元素を含む膜を形成した後、窒素雰囲気下で加熱処理をして、前記金属元素を含む膜の前記酸化物半導体膜に接する領域を酸化し、
前記酸化した領域を有する金属元素を含む膜及び前記酸化物半導体膜のエッチングガス又はエッチャントに対するエッチング速度の違いを利用し、前記酸化した領域を有する金属元素を含む膜を除去して、前記酸化物半導体膜の前記表面の一部を露出することを特徴とする半導体装置の作製方法。 - 請求項１又は請求項２において、
前記加熱処理は、前記酸化物半導体膜の前記金属元素を含む膜と接する領域に、前記金属元素を含む膜の元素が拡散し、前記領域が低抵抗化する温度で行うことを特徴とする半導体装置の作製方法。 - 絶縁表面を有する基板上に酸化物半導体膜を形成し、
前記酸化物半導体膜上に酸素を含む絶縁膜を形成し、
前記酸素を含む絶縁膜上に絶縁性を有する第１の金属酸化膜を形成し、
前記第１の金属酸化膜上に、前記酸化物半導体膜と重畳するゲート電極を形成し、
前記ゲート電極をマスクとして、前記酸化物半導体膜にドーパントを注入し、
前記第１の金属酸化膜及び前記ゲート電極に接するサイドウォール絶縁膜を形成し、
前記酸素を含む絶縁膜の一部及び前記第１の金属酸化膜の一部を除去して、ドーパントが注入された酸化物半導体膜の一部を露出させると共にゲート絶縁膜を形成し、
少なくとも前記露出した酸化物半導体膜を覆う金属元素を含む膜を形成して、窒素雰囲気下で加熱処理をした後に前記金属元素を含む膜を除去し、
少なくとも前記金属元素を含む膜が除去された酸化物半導体膜を覆う、絶縁性を有する第２の金属酸化膜を形成することを特徴とする半導体装置の作製方法。 - 請求項４において、
前記金属元素を含む膜を形成して行う加熱処理は、前記ドーパントが注入された酸化物半導体膜の前記金属元素を含む膜と接する領域に、前記金属元素を含む膜の金属元素が拡散し、前記ドーパントが注入された酸化物半導体膜の前記サイドウォール絶縁膜と重畳する領域よりも低抵抗化する温度で行うことを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013009852A JP6080563B2 (ja) | 2012-01-23 | 2013-01-23 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012011281 | 2012-01-23 | ||
| JP2012011281 | 2012-01-23 | ||
| JP2013009852A JP6080563B2 (ja) | 2012-01-23 | 2013-01-23 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013175717A JP2013175717A (ja) | 2013-09-05 |
| JP2013175717A5 true JP2013175717A5 (ja) | 2016-03-03 |
| JP6080563B2 JP6080563B2 (ja) | 2017-02-15 |
Family
ID=49268335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013009852A Expired - Fee Related JP6080563B2 (ja) | 2012-01-23 | 2013-01-23 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6080563B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6345544B2 (ja) * | 2013-09-05 | 2018-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9455349B2 (en) * | 2013-10-22 | 2016-09-27 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor with reduced impurity diffusion |
| JP6444745B2 (ja) | 2015-01-22 | 2018-12-26 | 東芝メモリ株式会社 | 半導体装置及びその製造方法 |
| US11024725B2 (en) | 2015-07-24 | 2021-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including metal oxide film |
| EP3329515A4 (en) * | 2015-07-31 | 2019-07-03 | Intel Corporation | FUNCTIONAL METAL OXIDE-BASED MICROELECTRONIC DEVICES |
| US9911861B2 (en) * | 2015-08-03 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method of the same, and electronic device |
| CN110226219B (zh) * | 2017-02-07 | 2023-12-08 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
| KR20240122579A (ko) | 2017-05-19 | 2024-08-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 장치, 및 반도체 장치의 제작 방법 |
| JP7237822B2 (ja) * | 2017-05-19 | 2023-03-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| EP4286339A1 (en) * | 2022-05-31 | 2023-12-06 | Imec VZW | Mixed metal oxides |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7378286B2 (en) * | 2004-08-20 | 2008-05-27 | Sharp Laboratories Of America, Inc. | Semiconductive metal oxide thin film ferroelectric memory transistor |
| JP5415001B2 (ja) * | 2007-02-22 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101496148B1 (ko) * | 2008-05-15 | 2015-02-27 | 삼성전자주식회사 | 반도체소자 및 그 제조방법 |
| JP5708910B2 (ja) * | 2010-03-30 | 2015-04-30 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
| KR101854421B1 (ko) * | 2010-04-23 | 2018-05-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| WO2011132591A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2012015436A (ja) * | 2010-07-05 | 2012-01-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
-
2013
- 2013-01-23 JP JP2013009852A patent/JP6080563B2/ja not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013175717A5 (ja) | ||
| JP2012160714A5 (ja) | 半導体装置の作製方法 | |
| JP2011243971A5 (ja) | ||
| JP2011243973A5 (ja) | ||
| JP2012160716A5 (ja) | ||
| JP2011009719A5 (ja) | ||
| JP2013016862A5 (ja) | ||
| JP2014007393A5 (ja) | 半導体装置の作製方法 | |
| JP2014179625A5 (ja) | ||
| JP2015188079A5 (ja) | ||
| JP2012160715A5 (ja) | ||
| JP2012216796A5 (ja) | ||
| JP2013175718A5 (ja) | ||
| JP2013070070A5 (ja) | 半導体装置及びその作製方法 | |
| JP2012253331A5 (ja) | ||
| JP2011029628A5 (ja) | ||
| JP2014045200A5 (ja) | ||
| JP2015135953A5 (ja) | ||
| JP2013110394A5 (ja) | 半導体装置の作製方法 | |
| JP2014063141A5 (ja) | 半導体装置の作製方法 | |
| JP2011009728A5 (ja) | ||
| JP2012199527A5 (ja) | 半導体装置の作製方法 | |
| JP2011243972A5 (ja) | 半導体装置の作製方法 | |
| JP2013102154A5 (ja) | 半導体装置の作製方法 | |
| JP2011139051A5 (ja) | 半導体装置の作製方法 |