JP2006310666A - キャパシタ層形成材及びそのキャパシタ層形成材の製造方法 - Google Patents

キャパシタ層形成材及びそのキャパシタ層形成材の製造方法 Download PDF

Info

Publication number
JP2006310666A
JP2006310666A JP2005133693A JP2005133693A JP2006310666A JP 2006310666 A JP2006310666 A JP 2006310666A JP 2005133693 A JP2005133693 A JP 2005133693A JP 2005133693 A JP2005133693 A JP 2005133693A JP 2006310666 A JP2006310666 A JP 2006310666A
Authority
JP
Japan
Prior art keywords
layer
sample
capacitor
forming material
minutes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005133693A
Other languages
English (en)
Other versions
JP3841814B1 (ja
Inventor
Naohiko Abe
直彦 阿部
Akiko Sugioka
晶子 杉岡
Akihiro Sugano
明弘 菅野
Koki Nakajima
弘毅 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005133693A priority Critical patent/JP3841814B1/ja
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to TW095115246A priority patent/TW200705482A/zh
Priority to EP06732459A priority patent/EP1884968A1/en
Priority to US11/912,716 priority patent/US7719818B2/en
Priority to PCT/JP2006/308956 priority patent/WO2006118237A1/ja
Priority to CA002604616A priority patent/CA2604616A1/en
Priority to CN2006800134531A priority patent/CN101164127B/zh
Priority to KR1020077021807A priority patent/KR20070108256A/ko
Application granted granted Critical
Publication of JP3841814B1 publication Critical patent/JP3841814B1/ja
Publication of JP2006310666A publication Critical patent/JP2006310666A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/20Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06
    • H01G4/206Dielectrics using combinations of dielectrics from more than one of groups H01G4/02 - H01G4/06 inorganic and synthetic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0175Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147Sealing or impregnating, e.g. of pores
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/266Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension of base or substrate

Abstract

【課題】ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで形成した誘電層を備えるキャパシタ回路のリーク電流を小さくするキャパシタ層形成材を提供する。
【解決手段】上部電極形成材と下部電極形成材との間に誘電層を備えるキャパシタ層形成材において、当該誘電層は、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで形成した酸化物誘電膜であり、当該酸化物誘電膜を構成する粒子間に樹脂成分を含浸させたことを特徴としたキャパシタ層形成材等を採用する。また、本件発明に係るキャパシタ層形成材の製造方法としては、下部電極の構成材の表面に、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで酸化物誘電膜を形成し、当該酸化物誘電膜の表面に、樹脂ワニスを塗工して含浸させ、樹脂乾燥、樹脂硬化し誘電層を形成し、その後、当該誘電層の上に上部電極構成層を設けることを特徴とした製造方法を採用する。
【選択図】 なし

Description

本件出願に係る発明は、キャパシタ層形成材及びそのキャパシタ層形成材の製造方法並びにそのキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板に関する。
本件発明に言うキャパシタ層形成材は、上部電極形成に用いる第1導電層と下部電極形成に用いる第2導電層との間に誘電層を備える構成を持つものである。そして、当該第1導電層と第2導電層とは、エッチング加工等によりキャパシタ回路を形成するように加工され、特許文献1に開示されているように、プリント配線板等の電子材料を構成する材料として用いられるのが一般的である。
そして、前記誘電層は、絶縁性を有し、一定量の電荷を蓄積するためのものである。このような誘電層の形成方法には、種々の方法が採用されているが、化学的気相反応法(CVD法)、スパッタリング蒸着法、ゾル−ゲル法を用いるのが一般的である。例えば、特許文献2には、化学的気相反応法を用いるものとして、下地上に400℃より低い温度で非晶質状SrTiO系薄膜を堆積する工程と、該非晶質状SrTiO系薄膜をレーザアニールまたはラピッドサーマルアニール処理して結晶化させ、SrTiO系薄膜を得る工程とを含む製造方法が開示されている。この方法で得られた誘電層は、高い誘電率を有するSrTiO系薄膜を得ることを目的としている。
次に、特許文献3には、スパッタリング蒸着法を用いたものとして、基板上の任意の層に下部電極、高誘電率の誘電体、上部電極が積層された薄膜キャパシタにおいて、該高誘電率の誘電体が結晶粒と結晶粒界からなる多結晶であって、複数の原子価を取りうる金属イオンを不純物として含有し、該結晶粒内部よりも該結晶粒界近傍に高濃度の該不純物を含有していることを特徴とする薄膜キャパシタが開示され、その複数の原子価を取りうる金属イオンとしてMnイオンが好適であることが開示されている。この方法で得られた薄膜キャパシタは、長期信頼性が高く絶縁破壊に至る時間が長いとある。
更に、特許文献4には、ゾル−ゲル法を用いたものとして、基板表面に水酸化処理を施した後、該基板上に、金属アルコキシドを原料とする酸化物誘電体薄膜を形成する酸化物誘電体薄膜の製造方法が開示されている。ここで、薄膜として形成できる酸化物誘電体は、誘電特性を有する金属酸化物であって、例えば、LiNbO、Li、PbZrTiO、BaTiO、SrTiO、PbLaZrTiO、LiTaO、ZnO、Ta等を用いるとある。この方法で得られた、酸化物誘電体薄膜は、配向性に優れ、結晶性の良好な酸化物誘電体薄膜とある。
中でも、特許文献4に開示のゾル−ゲル法を用いた誘電層の形成は、化学的気相反応法(CVD法)若しくはスパッタリング蒸着法を用いた誘電層の形成に比べ、真空プロセスを用いないため設備投資費用も不要で、誘電層を広い面積の基板上に形成することも容易であるという利点がある。しかも、誘電層の構成成分を理論的比率にすることが容易で、且つ、極めて薄い誘電膜が得られるため、大容量のキャパシタ層を形成する材料としての期待がかけられている。
特表2002−539634号公報 特開平06−140385号公報 特開2001−358303号公報 特開平07−294862号公報
しかしながら、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法を用いた誘電層は、その薄さ故に膜厚の不均一及び酸化物粒子の粒子間の間隙の存在により、キャパシタを形成した際の上部電極と下部電極との短絡の問題と同時にリーク電流が大きくなる場合があり、生産歩留まりが低いという問題がある。特に、キャパシタとしての電気容量を高容量化するため、電極面積を広くしようとしたときには、短絡現象の起こる不良品の発生が顕著となる。
一般的にキャパシタ回路は、余剰の電気を蓄電する等して電子・電気機器の省電力化等を可能にしてきたものであるから、可能な限り大きな電気容量を持つことが基本的な品質として求められる。キャパシタの容量(C)は、C=εε(A/d)の式(εは真空の誘電率)から計算される。特に、最近の電子、電気機器の軽薄短小化の流れから、プリント配線板にも同様の要求が行われるが、一定のプリント配線板等の基板面積の中で、キャパシタ電極の表面積(A)を広く採っても、キャパシタ回路の高容量化を必要とする場合がある。
以上のことから、市場では、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかを用いて誘電層を形成し、且つ、高い電気容量を備えるキャパシタ回路の製造が可能で、生産歩留まりの高いキャパシタ回路の製造が可能なキャパシタ層形成材が求められてきた。
そこで、本件発明者等は、鋭意ゾル−ゲル法等で形成した誘電膜の酸化物結晶粒を、従来にないレベルに微細化したり、むしろ結晶粒界の少ない粗大粒を得る等の手法を試みてきた結果、以下の発明に想到した。
本件発明に係るキャパシタ層形成材: 本件発明に係るキャパシタ層形成材の基本的構成は、上部電極形成に用いる第1導電層と下部電極形成に用いる第2導電層との間に誘電層を備えるキャパシタ層形成材において、当該誘電層は、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで形成した酸化物誘電膜であり、当該酸化物誘電膜を構成する粒子間に樹脂成分を含浸させたことを特徴としたものである。
そして、前記誘電層を構成する酸化物誘電膜は、マンガン、ケイ素、ニッケル、アルミニウム、ランタン、ニオブ、マグネシウム、スズから選ばれる一種又は二種以上を0.01mol%〜5.00mol%含有するものとすることが好ましい。
本件発明に係るキャパシタ層形成材の前記誘電層は、厚さが20nm〜1μmであることが好ましい。
そして、本件発明に係るキャパシタ層形成材を構成する前記酸化物誘電膜は、(Ba1−x Sr)TiO(0≦x≦1)膜又はBiZrO膜のいずれかを用いることが好ましい。
本件発明に係るキャパシタ層形成材の前記第2導電層は、厚さが1μm〜100μmであるニッケル層又はニッケル合金層を用いることが好ましい。
そして、前記ニッケル合金層は、ニッケル−リン合金を用いることが好ましい。
本件発明に係るキャパシタ層形成材の製造方法: 本件発明に係るキャパシタ層形成材の製造方法は、下部電極の構成材の表面に、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで酸化物誘電膜を形成し、当該酸化物誘電膜の表面に、樹脂ワニスを塗工して含浸させ、樹脂乾燥、樹脂硬化し誘電層を形成し、その後、当該誘電層の上に上部電極構成層を設けることを特徴としたものである。
そして、前記ゾル−ゲル法によって酸化物誘電膜を形成する場合は、以下の(A)〜(D)の工程を経て得られるものであることが好ましい。
(A)所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程。
(B)前記ゾル−ゲル溶液を第2導電層とする金属箔の表面に塗工し、酸素含有雰囲気中で120℃〜250℃×30秒〜10分の条件で乾燥し、酸素含有雰囲気中で270℃〜390℃×5分〜30分の条件で熱分解を行う一連の工程を1単位工程とし、この1単位工程を複数回繰り返し膜厚調整を行う塗工工程。
(C)そして、最終的に550℃〜800℃×5分〜60分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程。
(D)得られた誘電層の上に第1導電層を形成しキャパシタ層形成材とする第1導電層形成工程。
また、前記ゾル−ゲル法によって酸化物誘電膜を形成する場合は、以下の(a)〜(d)の工程を経て得られるものを採用することも好ましい。
(a)所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程。
(b)前記ゾル−ゲル溶液を第2導電層とする金属箔の表面に塗工し、酸素含有雰囲気中で120℃〜250℃×30秒〜10分の条件で乾燥し、酸素含有雰囲気中で270℃〜390℃×5分〜30分の条件で熱分解を行う一連の工程を1単位工程とし、この1単位工程を複数回繰り返すにあたり、1単位工程と1単位工程との間に任意に550℃〜800℃×2分〜60分の不活性ガス置換又は真空雰囲気での予備焼成処理を設けて膜厚調整を行う塗工工程。
(c)そして、最終的に550℃〜800℃×5分〜60分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程。
(d)得られた誘電層の上に第1導電層を形成しキャパシタ層形成材とする第1導電層形成工程。
そして、本件発明に係るキャパシタ層形成材の製造において、前記酸化物誘電膜の表面に塗工する樹脂ワニスは、樹脂ワニス重量を100wt%としたとき、固形分量が0.1wt%〜1.0wt%の希薄樹脂ワニスを用いることが好ましい。
本件発明に係るキャパシタ層形成材を用いたプリント配線板: 本件発明に係るキャパシタ層形成材は、多層プリント配線板の内蔵キャパシタ層の形成に好適に用いることが出来る。
本件発明に係るキャパシタ層形成材は、第1導電層と第2導電層との間に位置する誘電層に樹脂成分を含有させることで、上部電極と下部電極との短絡不良の発生を減少させ、リーク電流を小さくする。そして、同時にキャパシタとして用いるときには、高い電気容量と低い誘電損失を示すものとなる。この誘電層は、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法で形成された酸化物誘電膜である場合に特に効果を発揮する。また、本件発明に係るキャパシタ層形成材の製造方法を採用することで、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法で形成した誘電層のリーク電流を小さくし、誘電特性に優れたキャパシタ層形成材の効率の良い製造が可能となる。
<本件発明に係るキャパシタ層形成材の形態>
本件発明に係るキャパシタ層形成材の基本的構成は、上部電極形成に用いる第1導電層と下部電極形成に用いる第2導電層との間に誘電層を備えるキャパシタ層形成材において、当該誘電層は、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで形成した酸化物誘電膜であり、当該酸化物誘電膜を構成する粒子間に樹脂成分を含浸させたことを特徴としたものである。
誘電層: このキャパシタ層形成材の誘電層には、高容量に電荷を蓄えるための高い電気容量が求められ、蓄積した電荷が流出するリーク電流は小さな程好ましいものである。そこで、本件発明者等が、本件発明に係るものと同様の構成を持つキャパシタ層形成材を用いて、キャパシタ回路を形成し、リーク電流の発生の容易性及びメカニズムを検証した。その結果、ゾル−ゲル法で形成した酸化物誘電膜を誘電層とした場合のリーク電流は、酸化物誘電膜の結晶粒界及び構造欠陥を経由して流れる可能性の高いことが判明してきた。即ち、酸化物誘電膜の組織が微細で、結晶粒界の多い状態でのリーク電流は大きくなる。これに対して、酸化物誘電膜の組織が一定の範囲に粗大化し、結晶粒界の少ない状態でのリーク電流は小さく、高容量の誘電層となることが判明した。
特に、通常の条件でゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで形成した酸化物誘電膜に関しては、その結晶組織内の構造欠陥が多く存在し、酸化物誘電膜の組織を一定の範囲に粗大化し、結晶粒界の少ない状態を作り出すことは困難である。そこで、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで形成した酸化物誘電膜に樹脂成分を含浸させリーク電流の流路となる構造欠陥を埋設するという事に想到したのである。但し、後述する本件発明に係るキャパシタ層形成材の製造方法を採用することで、ある程度の粗大化した結晶粒を持つ誘電層を形成することは可能であり、係る場合は樹脂含浸との相乗効果が得られ好ましい。
そして、この誘電層は、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれの方法を採用して形成するものであっても、結果として、所望の前記酸化物誘電膜として、(Ba1−x Sr)TiO(0≦x≦1)膜又はBiZrO膜のいずれか得ることが出来ればよいのである。ここで、(Ba1−x Sr)TiO(0≦x≦1)膜において、x=0の場合にはBaTiO組成を意味し、x=1の場合にはSrTiO組成を意味するものとなる。そして、この中間組成として、(Ba0.7 Sr0.3)TiO等が存在する。
樹脂成分: ここで言う樹脂成分には、エポキシ系樹脂を主剤として用いた樹脂組成物を用いることが好ましい。中でも、樹脂成分総量に対してエポキシ樹脂40重量%〜70重量%、ポリビニルアセタール樹脂20重量%〜50重量%、メラミン樹脂またはウレタン樹脂0.1重量%〜20重量%を含有し、該エポキシ樹脂の5重量%〜80重量%がゴム変成エポキシ樹脂である樹脂組成物を用いることが好ましい。
ここに用いられるエポキシ樹脂としては、積層板等や電子部品の成型用として市販されているものであれば特に制限なく使用できる。具体的に例示すれば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック型エポキシ樹脂、o−クレゾールノボラック型エポキシ樹脂、トリグリシジルイソシアヌレート、N,N−ジグリシジルアニリン等のグリシジルアミン化合物、テトラヒドロフタル酸ジグリシジルエステル等のグリシジルエステル化合物、テトラブロモビスフェノールAジグリシジルエーテル等の臭素化エポキシ樹脂等がある。これらのエポキシ樹脂は1種又は2種以上を混合して用いることが好ましい。またエポキシ樹脂としての重合度やエポキシ当量は特に限定されない。
そして、エポキシ系樹脂の「硬化剤」とは、ジシアンジアミド、有機ヒドラジド、イミダゾール類、芳香族アミン等のアミン類、ビスフェノールA、ブロム化ビスフェノールA等のフェノール類、フェノールノボラック樹脂及びクレゾールノボラック樹脂等のノボラック類、無水フタル酸等の酸無水物等である。また、硬化剤は、1種類を単独で使用しても、2種類以上を混合して使用してもよい。エポキシ樹脂に対する硬化剤の添加量は、それぞれの当量から自ずと導き出されるものであるため、本来厳密にその配合割合を明記する必要性はないものと考える。従って、本件発明では、硬化剤の添加量を特に限定していない。
その他、必要に応じて適宜量添加する硬化促進剤がある。この硬化促進剤には、3級アミン、イミダゾール系、尿素系硬化促進剤等を用いることが出来る。本件発明では、この硬化促進剤の配合割合は、特に限定を設けていない。なぜなら、硬化促進剤は、誘電層の製造工程での生産条件等を考慮して、製造者が任意に選択的に添加量を定めて良いものであるからである。
この樹脂組成物に配合されるエポキシ樹脂の配合量は、樹脂成分総量の40重量%〜70重量%であることが好ましい。配合量が40重量%未満であれば、電気特性としての絶縁性及び耐熱性が劣化する。一方、70重量%を超えて配合すると、硬化中の樹脂流れが大きくなり過ぎて、誘電層内で樹脂成分の偏在が起こりやすくなる。
そして、エポキシ樹脂組成物の一部として、ゴム変成エポキシ樹脂を使用する事が好ましい。このゴム変性エポキシ樹脂は、接着剤用や塗料用として市販されている製品であれば特に制限なく使用できる。具体的に例を挙げれば、“EPICLON TSR−960”(商品名、大日本インキ社製)、“EPOTOHTO YR−102”(商品名、東都化成社製)、“スミエポキシ ESC−500”(商品名、住友化学社製)、“EPOMIK VSR 3531”(商品名、三井石油化学社製)等がある。これらのゴム変成エポキシ樹脂は1種類を単独で使用しても、2種類以上を混合して使用してもよい。ここにおけるゴム変成エポキシ樹脂の配合量は全エポキシ樹脂量の5重量%〜80重量%である。ゴム変成エポキシ樹脂の使用により、誘電層内への樹脂成分の定着を促進する。従って、当該ゴム変成エポキシ樹脂の配合量が5重量%未満の場合には、誘電層内への定着促進効果は得られない。一方、当該ゴム変成エポキシ樹脂の配合量が80重量%を超えるものとすると硬化後の樹脂としての耐熱性が低下する。
そして、当該エポキシ樹脂組成物に使用されるポリビニルアセタール樹脂は、ポリビニルアルコールとアルデヒド類の反応により合成されるものである。現在、ポリビニルアセタール樹脂として、様々な重合度のポリビニルアルコールと1種又は2種類以上のアルデヒド類の反応物が塗料用や接着剤用として市販されているが、本件発明ではアルデヒド類の種類やアセタール化度には特に制限なく使用できる。また原料ポリビニルアルコールの重合度は特に限定されないが、硬化後の樹脂としての耐熱性や溶剤に対する溶解性を考慮すると、重合度2000〜3500のポリビニルアルコールから合成された製品の使用が望ましい。さらに分子内にカルボキシル基等を導入した変成ポリビニルアセタール樹脂も市販されているが、組み合わされるエポキシ樹脂との相溶性に問題がなければ、特に制限なく使用できる。絶縁層に配合されるポリビニルアセタール樹脂の配合量としては樹脂組成物総量の20重量%〜50重量%である。当該配合量が20重量%未満であれば、樹脂としての流動性を改良する効果が得られない。一方、当該配合量が50重量%を超えると硬化後の絶縁層の吸水率が高くなるので、誘電層の構成材としては極めて好ましくないものとなる。
本件発明で用いる樹脂組成物は、上記成分に加えて、前記ポリビニルアセタール樹脂の架橋剤としてメラミン樹脂またはウレタン樹脂を配合させることが好ましい。ここで使用されるメラミン樹脂としては塗料用として市販されているアルキル化メラミン樹脂が使用できる。具体的に例示すると、メチル化メラミン樹脂、n−ブチル化メラミン樹脂、iso−ブチル化メラミン樹脂、およびこれらの混合アルキル化メラミン樹脂がある。メラミン樹脂としての分子量やアルキル化度は特に限定されない。
当該ウレタン樹脂としては、接着剤用、塗料用として市販されている分子中にイソシアネート基を含有した樹脂が使用できる。具体的に例示するとトリレンジイソシアネート、ジフェニルメタンジイソシアネート、ポリメチレンポリフェニルポリイソシアネート等のポリイソシアネート化合物とトリメチロールプロパンやポリエーテルポリオール、ポリエステルポリオール等のポリオール類との反応物がある。これらの化合物は樹脂としての反応性が高く、雰囲気中の水分で重合する場合があるので、本件発明では、この不具合の起きないように、これらの樹脂をフェノール類やオキシム類で安定化したブロックイソシアネートと呼ばれるウレタン樹脂の使用が好ましい。
本件発明における樹脂組成物に添加するメラミン樹脂またはウレタン樹脂の配合量は、樹脂組成物総量の0.1重量%〜20重量%である。当該配合量が0.1重量%未満ではポリビニルアセタール樹脂の架橋効果が不十分となり、絶縁層の耐熱性が低下し、20重量%を超えて配合すると、誘電層内での定着性が劣化する。
この樹脂組成物には、上記必須成分に加えてタルクや水酸化アルミニウムで代表される無機充填剤、消泡剤、レベリング剤、カップリング剤等の添加剤を所望により使用することもできる。これらは誘電層に対する樹脂成分の浸透性を改良し、難燃性向上、コストの低減等に効果がある。
以上に述べた樹脂組成物は、誘電層内への含浸が容易となるように、溶剤を用いて固形分量を一定の範囲に制御した希薄樹脂ワニスとして用いる。これに関しては後述する。
誘電層内の添加成分: 更に、上記酸化物誘電膜にマンガン、ケイ素、ニッケル、アルミニウム、ランタン、ニオブ、マグネシウム、スズから選ばれる一種又は二種以上を含ませ、結晶粒界に偏析させることで、リーク電流の流路を遮断することも好ましい。中でも、マンガンを用いることが好ましい。このマンガンは、誘電膜の内部ではマンガン酸化物として存在していると考えられ、ゾル−ゲル法等で得られた酸化物誘電膜の結晶粒界に偏析させることを一義とし、リーク電流の流路の遮断効率が高くなる。このとき当該酸化物誘電膜に含ませるマンガン量は0.01mol%〜5.00mol%とすることが好ましい。当該マンガン量が0.01mol%未満の場合には、ゾル−ゲル法で得られた酸化物誘電膜の結晶粒界へのマンガンの偏析が不十分であり、良好なリーク電流の減少効果が得られない。一方、当該マンガン量が5.00mol%を超える場合には、ゾル−ゲル法で得られた酸化物誘電膜の結晶粒界へのマンガンの偏析が過剰になり、誘電膜が脆く靱性が失われ、エッチング法で上部電極形状等を加工する際のエッチング液シャワー等により誘電層破壊が起こる等の不具合が生じやすくなるのである。また、マンガン量が過剰となると、以下に述べる製造方法での酸化物結晶組織の成長が抑制される傾向もある。従って、マンガンを、上述の範囲で含む組成を採用することで、キャパシタとしてのリーク電流をより小さくして長寿命化を達成するのである。なお、より好ましくは、当該酸化物誘電膜に含ませるマンガン量は0.25mol%〜1.50mol%である。より確実に酸化物誘電膜の品質を確保するためである。なお、酸化物誘電膜とは、ペロブスカイト構造を持つ誘電膜のことであり、この酸化物誘電膜に酸化マンガン成分が含まれているとの明示の無き限り、酸化マンガンを含まない。
また、マンガンが酸化物結晶格子内に置換配置する場合も想定される。一般に酸化物誘電膜は、低酸素分圧下での結晶化により酸素欠損を生じる。このためチタンの価数が4価から3価に還元され、この価数の異なるチタン原子間の電子ホッピングにより絶縁性が低下するとされる。しかし、適切な量のマンガンが、酸化物結晶内に置換固溶した場合、2価ないし3価の原子価配置をとり、酸素欠損を補償することができ、チタンの還元が起こらず絶縁性を向上させる効果が期待できる。
誘電層の厚さ: そして、本件発明に係る酸化物誘電層の形成方法で形成する前記誘電層は、厚さが20nm〜1μmであることが好ましい。この誘電層の厚さが薄いほど電気容量が向上するため、より薄いほど好ましいのである。しかし、誘電層の厚さが20nm未満となると、例え誘電層の上記マンガン、ケイ素等の添加を行ったとしても、リーク電流を小さくする効果がなくなり、絶縁破壊が早期に起こるため長寿命化が出来ない。これに対し、電気容量が小さくても良いのであれば、誘電膜の厚さは厚くて構わない。しかしながら、市場に求められているキャパシタ回路の電気容量等の要求値を考えるに、この1μm程度の厚さが上限と考える。
第2導電層(下部電極): 第2導電層には、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれの方法を採用して誘電層を形成するかにより、そこで負荷される熱を考慮して、種々のものを選択的に使用することが可能である。即ち、銅、ニッケル、コバルト、金、白金等種々の材質の導電性材料を使用することが可能である。
しかしながら、ゾル−ゲル法を用いて誘電層を形成する場合には、高温を負荷されることとなるので、耐熱性金属の内、ニッケル層又はニッケル合金層を第2導電層として採用することが好ましい。
ここで言うニッケル層又はニッケル合金層は、主に金属箔を用いることを意図している。従って、ニッケル層とは、所謂純度が99.9%(その他、不可避不純物)以上の純ニッケル箔で形成される層である。そして、ニッケル合金層とは、例えばニッケル−リン合金を用いて形成される層である。ここで言うニッケル−リン合金のリン含有量は0.1wt%〜11wt%である事が好ましい。ニッケル−リン合金層のリン成分は、キャパシタ層形成材の製造及び通常のプリント配線板の製造プロセスにおいて高温負荷されることがあれば、誘電層の内部に拡散し、誘電層との密着性を劣化させ、誘電率にも変化を与えていると考えられる。しかしながら、適正なリン含有量を備えたニッケル−リン合金層は、キャパシタとしての電気特性を向上させる。リン含有量が0.1wt%未満の場合には、純ニッケルを用いた場合と変わらないものとなり、合金化することの意義が失われるのである。これに対し、リン含有量が11wt%を超えると、誘電層の界面にリンが偏析し、誘電層との密着性が劣化し、剥離しやすいものとなるのである。従って、リン含有量は、0.1wt%〜11wt%の範囲が好ましい。そして、誘電層とのより安定した密着性を確保するためには、リン含有量が0.2wt%〜3wt%の範囲であれば工程に一定のバラツキがあっても安定した品質のキャパシタ回路の形成が可能となる。なお、最適な範囲を敢えて指摘するならば、リン含有量が0.25wt%〜1wt%で最も良好な誘電層との密着性を確保し、同時に良好な誘電率をも確保出来るのである。なお、本件発明におけるリン含有量は、[P成分重量]/[Ni成分重量]×100(wt%)として換算した値である。
本件発明に言うニッケル箔及びニッケル合金箔とは、圧延法及び電解法等で得られた物の全てを含む。そして、金属箔の最表層に、これらニッケル若しくはニッケル合金層を備えた複合箔の如きものも含む概念として記述している。例えば、第2導電層を構成する材料として、銅箔の表面にニッケル層若しくはニッケル合金層を備えた複合材を用いることもできる。
このような物性を備える限り、フッ素樹脂基板、液晶ポリマー等を基板材料としたプリント配線板での、300℃〜400℃の高温加工プロセスを経ても強度の劣化は殆ど無く、結果として、この金属箔を第2導電層に用いたキャパシタ層形成材の品質劣化も殆ど無いことになる。なお、本件発明に言うニッケル箔及びニッケル合金箔の結晶組織は、結晶粒が可能な限り細かく強度を向上させたものであることが好ましい。更に具体的に言えば、平均結晶粒径0.5μm以下のレベルに微細化され、機械的強度の高い物性を備えることが好ましいのである。
そして、第2導電層の厚みは、1μm〜100μmであることが好ましいのである。上記厚みが1μm未満では、キャパシタ回路を形成したときの電極としての信頼性に著しく欠け、その表面へ誘電層を形成する事が極めて困難となる。一方、100μmを超える厚みとすることには、実用上殆どの要求がない。また、第2導電層の厚さを10μm以下とする場合には、ハンドリングが困難となる。そこで、第2導電層を構成する金属箔が、接合界面を介して、キャリア箔と張り合わせられたキャリア箔付金属箔を用いることが好ましい。キャリア箔は、本件発明に言うキャパシタ層形成材に加工して以降の段階で除去すれば良い。
以上に述べてきた第2導電層の構成に用いるニッケル箔又はニッケル合金箔は、電解法若しくは圧延法で製造したものを用いることが可能である。これらの製造方法に関して、特に限定はない。特に、圧延法は、インゴットの成分を冶金的プロセスで調整し、それを適当な焼鈍作業を行いつつ圧延ロールで箔状へと加工するものであり、従来からの手法を採用すれば足りるのである。
これに対し、電解法の場合には、その電解液、電解条件等により析出する金属組織が異なり、結果として物理的強度にも影響を与える。しかしながら、ニッケル層を形成する場合は、ニッケルメッキ液として知られる溶液を広く使用することが可能である。例えば、(i)硫酸ニッケルを用いニッケル濃度が5〜30g/l、液温20〜50℃、pH2〜4、電流密度0.3〜10A/dmの条件、(ii)硫酸ニッケルを用いニッケル濃度が5〜30g/l、ピロリン酸カリウム50〜500g/l、液温20〜50℃、pH8〜11、電流密度0.3〜10A/dmの条件、(iii)硫酸ニッケルを用いニッケル濃度が10〜70g/l、ホウ酸20〜60g/l、液温20〜50℃、pH2〜4、電流密度1〜50A/dmの条件、その他一般のワット浴の条件とする等である。
そして、ニッケル−リン合金箔を電解で製造する場合には、リン酸系溶液を電解液として用いる。この場合、(i)硫酸ニッケル濃度120g/l〜180g/l、塩化ニッケル濃度35g/l〜55g/l、HPO濃度3g/l〜5g/l、HPO濃度2g/l〜4g/l、液温70℃〜95℃、pH0.5〜1.5、電流密度5A/dm〜50A/dmの条件、(ii)硫酸ニッケル濃度が180g/l〜280g/l、塩化ニッケル濃度30g/l〜50g/l、HBO濃度16g/l〜25g/l、HPO濃度1g/l〜5g/l、液温45℃〜65℃、電流密度5A/dm〜50A/dmの条件等を採用するのである。また、市販の無電解メッキ液を用いて、無電解法にてニッケル−リン合金層を形成する事も可能であるが製膜速度の点で工業的生産性を満足しない。
第1導電層: そして、第1導電層は、誘電層の上に、金属箔を用いて張り合わせる方法、メッキ法で導電層を形成する方法、スパッタリング蒸着等の方法で形成されるものであり、通常0.1μm〜50μm程度の厚さが採用される。
<本件発明に係るキャパシタ層形成材の製造形態>
本件発明に係るキャパシタ層形成材の製造方法は、下部電極の構成材の表面に、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで酸化物誘電膜を形成し、当該酸化物誘電膜の表面に、樹脂ワニスを塗工して含浸させ、樹脂乾燥、樹脂硬化し誘電層を形成し、その後、当該誘電層の上に上部電極構成層を設けることを特徴としたものである。ここで言う、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法に関して、特段の限定はない。結果として、所望の前記酸化物誘電膜として、(Ba1−x Sr)TiO(0≦x≦1)膜又はBiZrO(0≦x≦1)膜のいずれか得ることが出来ればよいのである。
ここで酸化物誘電膜の表面に塗工する樹脂ワニスは、上記樹脂成分を、有機溶剤を用いて溶解し、固形分量0.1wt%〜1.0wt%の樹脂ワニスとするのである。ここで、固形分量が0.1wt%未満の場合には粘度が低すぎて、誘電層中に有機成分が残留せず、樹脂含浸を行う意義が没却する。一方、固形分量が1.0wt%を超えると、塗工工程にバラツキがあり、スピンコーターで過剰量の樹脂を塗工する状況となったとき、粘度が高すぎるため、誘電層の上に樹脂膜を形成することになり、結果として電気容量密度が低下するため好ましくない。図1には、固形分量が0.3wt%の適正な範囲の樹脂ワニスを含浸させたキャパシタ層形成材の断面をFIB−SIMで観察した観察像を示している。図1から明らかなように、誘電層1は、上部電極2と下部電極3との間に位置しており、誘電層2の内部には含浸した樹脂成分が黒点状に観察出来る。これに対し、図2には、固形分量が0.05wt%と低い樹脂ワニスを含浸させたキャパシタ層形成材の断面をFIB−SIMで観察した観察像を示している。この図2から明らかなように、誘電層2の内部には含浸させたはずの樹脂成分が残留していないため、黒点状の部位が観察出来ない。また、図3には、固形分量が2.2wt%と高い樹脂ワニスを含浸させたキャパシタ層形成材の断面をFIB−SIMで観察した観察像を示している。この図3から明らかなように、誘電層2の内部には含浸させたはずの樹脂成分が十分に含浸せず、誘電層2の内部には黒点状の部位が観察できるが、浸透しなかった樹脂成分が、誘電層2の上に樹脂膜4が形成されている。
従って、樹脂ワニスの固形分量を0.1wt%〜1.0wt%の範囲として、良好な誘電層内への浸透性を確保すべきである。有機溶剤として用いることの出来るのは、例えば、エチルメチルケトンとシクロペンタノンのいずれか一種の溶剤又はこれらの混合溶剤を用いて溶解するのである。エチルメチルケトンとシクロペンタノンとは、190℃程度の加熱により効率よく揮発除去することが容易であり、且つ、揮発ガスの浄化処理も容易である。しかも、樹脂溶液の粘度を誘電層に含浸させるのに最も適した粘度に調節することが容易だからである。そして、エチルメチルケトンとシクロペンタノンとの混合溶剤を用いて溶解することは、環境的な見地より好ましいのである。混合溶剤とする場合の、混合割合にも特に限定はないが、シクロペンタノンを用いる場合には、揮発除去の速度を考え、エチルメチルケトンをその共存溶媒とすることが好ましいのである。但し、ここに具体的に挙げた溶剤以外でも、本件発明で用いるすべての樹脂成分を溶解することの出来るものであれば、その使用が可能である。
そして、この樹脂ワニスを誘電層の表面に塗布するには、種々の方法を採用することが可能である。しかし、樹脂ワニスの固形分量が、通常の樹脂ワニスと比べて極めて希薄であるため、スピンコート法を採用して塗工することが塗工の均一性を維持する観点から好ましい。
そして、特にゾル−ゲル法を用いて酸化物誘電膜の形成を行う場合には、粒径(長径)が50nm〜300nmの酸化物結晶組織が得られるため、以下の(A)〜(C)の工程を経ることが好ましい。酸化物誘電膜の結晶組織は、可能な限り大きな粒径を持つことが好ましい。粒径を可能な限り大きくできれば、リーク経路となる結晶粒界の存在比率を減少させることが出来るからである。本件発明者等の研究によれば、結晶粒径に限定して言えば、当該誘電層の粗大化結晶組織が厚さ方向及び平面方向に成長し、且つ、粒径(長径)が50nm〜300nmの酸化物結晶組織を含むものとした場合に、リーク電流が少なくなり、且つ、高電気容量の誘電層となり、更に長期使用に耐える長寿命化が達成出来る事が判明した。ここで言う粒径とは、誘電層の断面を、集束イオンビーム加工し、透過型電子顕微鏡で1000000倍で観察したときの観察像から直接観察した粗大粒の長径を測定した結晶粒の大きさであり、厳密な意味での粒径とは言えないが、粗大化した結晶粒の存在を明確にする為の指標としては何ら問題はない。観察された粒径(長径)が50nm未満のものしか存在しない場合(特にアモルファス)には、従来のゾル−ゲル法で得られた酸化物誘電膜と比較して、低電圧印加下ではアモルファスの方がリークは小さく、少し電圧を上げると急にリークが増加する。よってトータルで判断して、リーク電流の減少も、電気容量の増加も顕著とならない。一方、誘電層を構成する酸化物結晶組織の粒径(長径)が300nmを超えるレベルの結晶粒を得るためには、極めて特殊な製造条件を適用しなければならず、実質的な工業的規模での生産が不可能である。
(A)工程: 所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程。この工程に関して、特段の制限はなく、市販の調製剤を使用しても、自らが配合しても構わない。結果として、所望の(Ba1−x Sr)TiO(0≦x≦1)膜又はBiZrO(0≦x≦1)膜のいずれか得ることが出来ればよいのである。
(B)工程: 前記ゾル−ゲル溶液を第2導電層とする金属箔の表面に塗工し、酸素含有雰囲気中で120℃〜250℃×30秒〜10分の条件で乾燥し、酸素含有雰囲気中で270℃〜390℃×5分〜30分の条件で熱分解を行う一連の工程を1単位工程とし、この1単位工程を複数回繰り返し膜厚調整を行う塗工工程。この工程が、従来のゾル−ゲル法での製造方法と異なり、製造方法上の特徴を備えるものとなる。ここで、ゾル−ゲル溶液を第2導電層とする金属箔の表面に塗工する際の塗工手段に関しては、特に限定を要さない。しかしながら、膜厚の均一性及びゾル−ゲル溶液の特質等を考慮する限り、スピンコータを用いることが好ましい。
そして、ゾル−ゲル溶液の塗工が完了すると、酸素含有雰囲気中で120℃〜250℃×30秒〜10分の条件で乾燥し、酸素含有雰囲気中で270℃〜390℃×5分〜30分の条件で熱分解を行う。このときの乾燥条件は、120℃〜250℃×30秒〜10分の条件で行われ、この条件を外れると、乾燥が不十分で後の熱分解後の誘電膜表面に粗れが生じたり、乾燥が過剰になると、後の熱分解反応が不均一になり得られる誘電膜の場所的な品質バラツキを生じやすくなる。この乾燥及び熱分解を行うときには、酸素含有雰囲気で行う。即ち、還元雰囲気で行うと有機物の分解が促進されない。
上記乾燥が終了すると、酸素含有雰囲気中で270℃〜390℃×5分〜30分の条件で熱分解を行う。ここで、採用した熱分解温度が極めて特徴的である。従来の熱分解温度には450℃〜550℃の温度範囲が採用されてきた。これに対し、本件発明に係る製造方法では、第2導電層の余分な酸化を防止するため270℃〜390℃という低温域での熱分解温度を採用しているのである。ここで熱分解温度を270℃未満とすると、いかに長時間の加熱を続けても良好な熱分解が起こりにくく、生産性に欠けると共に、良好なキャパシタ特性が得られない。一方、誘電膜は、第2導電層の表面上に形成するものであり、390℃を超える加熱を行うと、誘電膜と第2導電層との界面に於いて、第2導電層の表面の酸化が顕著に見られるようになる。しかしながら、大量生産を行う上での工程のバラツキと品質の安全性を考慮すると、それ以下の温度である370℃程度を上限とする事が好ましい。そして、加熱時間は、採用する分解温度とゾル−ゲル溶液の性状によって決められるものであるが、上記の加熱温度範囲を採用することを前提に、5分未満の加熱では十分な熱分解が行えない。また、加熱時間が30分を超えると、上記温度範囲でも第2導電層表面の酸化が進行するのである。
上述した(B)の工程は、複数回繰り返され、所望の膜厚とする調整が行われる。繰り返し行うときの、乾燥及び熱分解条件に関しても、上述と同様の条件を用いることが出来る。
(C)工程: そして、最終的に550℃〜800℃×5分〜60分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程。この焼成工程を経て、最終的な誘電層となる。この焼成工程では、金属材である第2導電層の酸化劣化を防止するため、不活性ガス置換又は真空雰囲気で加熱を行う。このときの加熱温度には、550℃〜800℃×5分〜60分の条件を採用する。この温度条件未満の加熱では、焼成が困難であり、第2導電層との密着性に優れ、酸化物結晶組織が適度に肥大化した良好な誘電膜が得られないのである。そして、この温度条件を超える過剰の加熱を行うと、誘電膜の劣化及び第2導電層の物理的強度の劣化が進行し、機械的強度に優れたキャパシタ層形成材が得られないばかりか、キャパシタ特性である高い電気容量及び長寿命化が図れなくなる。
また、特にゾル−ゲル法を用いて酸化物誘電膜の形成を行う場合には、結晶粒径を可能な限り大きく、且つ、緻密なものとするために、以下の(a)〜(c)の工程を経ることが好ましい。
(a)工程: この工程は、所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程である。この工程に関して、特段の制限はなく、市販の調製剤を使用しても、自らが配合しても構わない。結果として、所望の前記酸化物誘電膜として、(Ba1−x Sr)TiO(0≦x≦1)膜又はBiZrO(0≦x≦1)膜のいずれか得ることが出来ればよいのである。
(b)工程: この工程は、前記ゾル−ゲル溶液を第2導電層の表面に塗工し(以下の説明上、単位「塗工」と称する。)、酸素含有雰囲気中で120℃〜250℃×30秒〜10分の条件で乾燥し(以下の説明上、単位「乾燥」と称する。)、酸素含有雰囲気中で270℃〜390℃×5分〜30分の条件で熱分解を行う(以下の説明上、単位「熱分解」と称する。)一連の工程を1単位工程とし、この1単位工程を複数回繰り返すにあたり、1単位工程と1単位工程との間に少なくとも1回以上の550℃〜800℃×2分〜60分の不活性ガス置換又は真空雰囲気での予備焼成処理を設けて膜厚調整を行う塗工工程である。
即ち、この工程では、塗工→乾燥→熱分解の連続した一連の工程を1単位工程と称している。そして、従来の方法では、単にこの1単位工程を複数回繰り返して、最終的に焼成していた。これに対し、本件発明では、1単位工程を複数回繰り返す途中に、少なくとも1回以上の予備焼成工程を設けるのである。従って、例えば6回の1単位工程を繰り返し行う場合で考えると、1回の予備焼成工程を設けるとすれば1単位工程(1回目)→予備焼成工程→1単位工程(2回目)→1単位工程(3回目)→1単位工程(4回目)→1単位工程(5回目)→1単位工程(6回目)のプロセスを採用する等である。そして、2回の焼成工程を設けるとすれば、1単位工程(1回目)→予備焼成工程→1単位工程(2回目)→1単位工程(3回目)→予備焼成工程→1単位工程(4回目)→1単位工程(5回目)→1単位工程(6回目)のプロセスを採用する等である。更に、全ての1単位工程間に焼成工程を設けるとすれば、1単位工程(1回目)→予備焼成工程→1単位工程(2回目)→予備焼成工程→1単位工程(3回目)→予備焼成工程→1単位工程(4回目)→予備焼成工程→1単位工程(5回目)→予備焼成工程→1単位工程(6回目)のプロセスを採用することになる。
従来のゾル−ゲル法で得られた酸化物誘電膜の結晶状態は、微細な結晶粒が存在し、結晶粒内に多数のボイドが確認出来る。これはゾル−ゲル液に含まれる有機成分が、焼成時に蒸発気散するためであると考えられる。これに対して、この(b)工程を採用することにより、酸化物誘電膜の組織が、膜密度が高く緻密で、結晶粒内のボイド等の構造欠陥の少ない状態になる。従って、ここに樹脂成分を含浸させれば、よりリーク電流は小さく、高容量の誘電層を備えるキャパシタ層形成材が得られる。
ここで、1単位工程の塗工に関して述べる。ゾル−ゲル溶液を金属基材の表面に塗工する際の塗工手段に関しては、特に限定を要さない。しかしながら、膜厚の均一性及びゾル−ゲル溶液の特質等を考慮する限り、スピンコータを用いることが好ましい。
そして、ここで言う金属基材には、上述と同様の理由でニッケル層又はニッケル合金層を用いることが好ましい。
次に、1単位工程の乾燥に関して述べる。ゾル−ゲル溶液の塗工が完了すると、酸素含有雰囲気中で120℃〜250℃×30秒〜10分の条件で乾燥し、酸素含有雰囲気中で270℃〜390℃×5分〜30分の条件で熱分解を行う。このときの乾燥条件は、120℃〜250℃×30秒〜10分の条件で行われ、この条件を外れると、乾燥が不十分で後の熱分解後の誘電膜表面に粗れが生じたり、乾燥が過剰になると、後の熱分解反応が不均一になり得られる誘電膜の場所的な品質バラツキを生じやすくなる。この乾燥及び熱分解を行うときには、酸素含有雰囲気で行う。即ち、還元雰囲気で行うと有機物の分解が促進されない。
更に、1単位工程の熱分解に関して述べる。上記乾燥が終了すると、酸素含有雰囲気中で270℃〜390℃×5分〜30分の条件で熱分解を行う。ここで、採用した熱分解温度が極めて特徴的である。従来の熱分解温度には450℃〜550℃の温度範囲が採用されてきた。これに対し、本件発明に係る製造方法では、金属基材の余分な酸化を防止するため270℃〜390℃という低温域での熱分解温度を採用しているのである。ここで熱分解温度を270℃未満とすると、いかに長時間の加熱を続けても良好な熱分解が起こりにくく、生産性に欠けると共に、良好なキャパシタ特性が得られない。一方、誘電膜は、金属基材の表面上に形成するものであり、390℃を超える加熱を行うと、誘電膜と金属基材との界面に於いて、金属基材の表面の酸化が顕著に見られるようになる。しかしながら、大量生産を行う上での工程のバラツキと品質の安全性を考慮すると、それ以下の温度である370℃程度を上限とする事が好ましい。そして、加熱時間は、採用する分解温度とゾル−ゲル溶液の性状によって決められるものであるが、上記の加熱温度範囲を採用することを前提に、5分未満の加熱では十分な熱分解が行えない。また、加熱時間が30分を超えると、上記温度範囲でも金属基材表面の酸化が進行するのである。
そして、上述した1単位工程と1単位工程との間に設ける予備焼成工程は、550℃〜800℃×2分〜60分の不活性ガス置換又は真空雰囲気での焼成処理を行う。この条件は、以下に述べる(c)工程と同様であるため、その説明で数値の臨界的意義等を述べることとする。
(c)工程: この工程は、最終的に550℃〜800℃×5分〜60分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程である。この焼成工程が所謂本焼成工程であり、この焼成を経て、最終的な誘電層となる。この焼成工程では、金属材である基材の酸化劣化を防止するため、不活性ガス置換又は真空雰囲気で加熱を行う。このときの加熱温度には、550℃〜800℃×5分〜60分の条件を採用する。この温度条件未満の加熱では、焼成が困難であり、基材との密着性に優れ、適正な緻密さと適度な粒度の結晶組織を備える誘電膜が得られないのである。そして、この温度条件を超える過剰の加熱を行うと、誘電膜の劣化及び基材の物理的強度の劣化が進行し、キャパシタ特性である高い電気容量及び長寿命化が図れなくなる。
(本件発明に係るキャパシタ層形成材を用いたプリント配線板)
本件発明に係るキャパシタ層形成材は、多層プリント配線板の内蔵キャパシタ層の形成に好適に用いることが出来る。当該キャパシタ層形成材の両面にある第1導電層と第2導電層とキャパシタ回路形状をエッチング法で形成し、多層プリント配線板の構成材料として用いるのである。また、第2導電層に上述のニッケル又はニッケル合金を用いることで、誘電層との密着性に優れた下部電極を形成することが可能となり、当該下部電極は耐熱性に優れたニッケル等の素材を用いれば、300℃〜400℃の範囲の熱間プレス加工を複数回経ても、酸化劣化も起こらず、物性変化も起こしにくいものである。この本件発明に係るキャパシタ層形成材を用いての内蔵キャパシタ回路を備えるプリント配線板の製造方法に関して、特段の限定はなく、あらゆる方法を採用する事が可能となる。
<本件発明に係るキャパシタ層形成材の製造>
(第2導電層用箔の製造)
ここでは、圧延法で製造した50μm厚さのニッケル箔を使用した。なお、圧延法で製造したニッケル箔の厚さはゲージ厚さとして示したものである。
(キャパシタ層形成材の製造)
上述のニッケル箔を、キャパシタ層形成材の下部電極の形成に用いる第2導電層の形成に用いることとし、当該ニッケル箔の表面にゾル−ゲル法を用いて誘電層を形成した。ゾル−ゲル法で誘電層を形成する前のニッケル箔は、前処理として、250℃×15分の加熱を行い、紫外線の1分間照射を行った。
(a)この溶液調製工程では、ゾル−ゲル法に用いるゾル−ゲル溶液を調製した。ここでは、株式会社高純度化学研究所製のBST−06−P(70/30)を用いて、所望の組成の(Ba0.7 Sr0.3)TiO酸化物誘電膜を得られるように調製した。
(b)上記ゾル−ゲル溶液を、スピンコータを用いて、前記ニッケル箔の表面に塗工し、150℃×2分の酸素含有雰囲気(大気雰囲気)で乾燥し、330℃×15分の大気雰囲気での熱分解を行い、更にこの塗工工程を6回繰り返し膜厚調整を行った。
(c)そして、最終的に650℃×15分の不活性ガス置換(窒素置換雰囲気)又は真空雰囲気での焼成処理を行い種々の組成の誘電層を形成した。
(d)更に、前記誘電層の表面に樹脂ワニスをスピンコート法を採用して塗工し、室温で30分間放置して、150℃のオーブン内で5分間加熱し、一定量の溶剤を除去し、半硬化状態に乾燥させた。その後、190℃のオーブン内で30分間加熱する事で硬化させた。ここで用いた樹脂ワニスは、2種類であり、以下のようにして調製した。
ゴム変成されていないエポキシ樹脂(商品名:EPOMIC R−301、三井石油化学製)40重量部、ゴム変成エポキシ樹脂(商品名:EPOTOHTOYR−102、東都化成製)20重量部、ポリビニルアセタール樹脂(商品名:デンカブチラール#5000A、電気化学工業製)30重量部、メラミン樹脂(商品名:ユーバン20SB、三井東圧化学社製)を固形分として10重量部、潜在製エポキシ樹脂硬化剤(ジシアンジアミド、試薬)2重量部(固形分25重量%のジメチルホルムアミド溶液で添加)、硬化促進剤(商品名:キュアゾール2E4MZ、四国化成製)0.5重量部を、エチルメチルケトンに溶解して固形分量0.22wt%と0.44wt%の2種類の樹脂ワニスとした。
<キャパシタ回路の形成>
エッチング法によるキャパシタ回路の形成: 以上のようにして樹脂含浸を行わせた誘電層の上に、スパッタリング蒸着法により2μm厚さの銅層を第1導電層として形成し、誘電層の両面に第1導電層と第2導電層とを備えるキャパシタ層形成材とした。ここで、固形分量0.22wt%を用いたものを試料1−1と、固形分量0.44wt%を用いたものを試料1−2と称する。
前記キャパシタ形成材(試料1−1及び試料1−2)の第1導電層の表面にエッチングレジスト層を設け、上部電極形状を形成するための、エッチングパターンを露光し、現像した。その後、塩化銅系銅エッチング液で第1導電層をエッチングして、エッチングレジスト剥離を行うことで、上部電極面積が1mm×1mmサイズの100個のキャパシタ回路を形成した。
マスク法によるキャパシタ回路の形成: 以上のようにして、各試料に形成した誘電層の上に、上部電極を形成する位置を上部電極形状に開口した蒸着用メタルマスクを配して、スパッタリング蒸着法により2μm厚さの銅層を上部電極として形成し、キャパシタ回路を形成した。このとき、上部電極面積が1mm×1mmサイズの100個のキャパシタ回路を形成した。ここで、固形分量0.22wt%を用いたものを試料1−3と、固形分量0.44wt%を用いたものを試料1−4と称する。
<誘電特性等の評価>
以下の諸特性の内、リーク電流を除く電気特性はヒュ−レッドパッカード社製 4261A LCRメータ(1kHz、1V)で測定した。そして、リーク電流に関しては、アドバンテスト社製 デジタル・エレクトロメータを用いて測定した。
電極歩留り: キャパシタ回路の形成後に、各試料の100個のキャパシタ回路に、所定の電圧を負荷して、層間耐電圧測定を行い、上部電極と下部電極との間でのショート現象の見られない割合をみた。その結果、試料1−1の場合が73%であり、試料1−2の場合が54%、試料1−3の場合が90%であり、試料1−4の場合が51%であった。
電気容量密度: 試料1−1の電気容量密度は1078nF/cm〜1359nF/cm、試料1−2の電気容量密度は1090nF/cm〜1370nF/cm、試料1−3の電気容量密度は1087nF/cm〜1387nF/cm、試料1−4の電気容量密度は1126nF/cm〜1308nF/cmと、各試料共に高い電気容量を示した
誘電損失: 試料1−1の誘電損失は2.4%〜5.6%、試料1−2の誘電損失は1.0%〜3.5%、試料1−3の誘電損失は2.1%〜4.2%、試料1−4の誘電損失は1.3%〜4.0%であった。
エッチング後の誘電膜の残留: キャパシタ回路を形成した後の回路間ギャップに誘電層が残留しているか否かを調べた。この残留の有無を調べるにあたっては、金属顕微鏡で回路間を見ることにより行う。誘電層が残留している場合には、虹色の干渉色が観察出来る。この結果、エッチング法で製造した試料1−1及び試料1−2のいずれの場合も誘電層の残留が確認出来た。
リーク電流: 試料1−1〜試料1−4のキャパシタ回路の上部電極と下部電極との間に、−5V〜5Vの電圧を印可してリーク電流の測定を行った。この結果に関しては、後述する比較例1と対比可能なように、上記特性と一緒に表1に纏めて掲載した。なお、表1での電気容量密度は平均容量密度として、誘電損失は平均誘電損失として示している。
<本件発明に係るキャパシタ層形成材の製造>
(第2導電層用箔の製造)
ここでは、圧延法で製造した50μm厚さのニッケル箔を使用した。なお、圧延法で製造したニッケル箔の厚さはゲージ厚さとして示したものである。このニッケル箔が、キャパシタ層形成材となったときの第2導電層を構成することになる。
(キャパシタ層形成材の製造)
当該ニッケル箔の表面にゾル−ゲル法を用いて誘電層を形成した。ゾル−ゲル法で誘電層を形成する前のニッケル箔は、前処理として、250℃×15分の加熱を行い、紫外線の1分間照射を行った。
(a)工程: この溶液調製工程では、ゾル−ゲル法に用いるゾル−ゲル溶液を調製した。ここでは、三菱マテリアル株式会社製の商品名 BST薄膜形成剤 7wt%BSTを用いて、Ba0.7Sr0.3TiOの組成の酸化物誘電膜を得られるように調製した。
(b)工程: この工程では、前記ゾル−ゲル溶液をニッケル箔の表面に塗工し、酸素含有雰囲気中で150℃×2分の条件で乾燥し、酸素含有雰囲気中で330℃×15分の条件で熱分解を行う一連の工程を1単位工程とした。そして、この1単位工程を6回繰り返すにあたり、1単位工程と1単位工程との間に少なくとも1回以上の650℃×15分の不活性ガス置換又は真空雰囲気での予備焼成処理を設けて膜厚調整を行った。そして、2種の試料を得た。
1つの試料に対しては、1回目の1単位工程と2回目の1単位工程との間に1回の予備焼成工程を設けたものである(以下、A試料と称する。)。
もう一方の試料に対しては、1回目の1単位工程と2回目の1単位工程との間及び3回目の1単位工程と4回目の1単位工程との間の計2回の予備焼成工程を設けたものである(以下、B試料と称する。)。
(c)工程: そして、上記の各試料を650℃×15分の不活性ガス置換(窒素置換雰囲気)又は真空雰囲気で焼成処理を行い、基材金属であるニッケル箔の表面に誘電層を形成した。
(d)更に、前記A試料とB試料の各誘電層の表面に固形分量0.44wt%の樹脂ワニスをスピンコート法を採用して塗工し、実施例1と同様にして、誘電層に対する樹脂含浸を行った。
<キャパシタ回路の形成>
エッチング法によるキャパシタ回路の形成: 以上のようにして樹脂含浸を行わせたA試料及びB試料の各誘電層の上に、スパッタリング蒸着法により2μm厚さの銅層を第1導電層として形成し、誘電層の各面に第1導電層と第2導電層とを備えるキャパシタ層形成材とした。
前記キャパシタ形成材の第1導電層の表面にエッチングレジスト層を設け、上部電極形状を形成するための、エッチングパターンを露光し、現像した。その後、塩化銅系銅エッチング液で第1導電層をエッチングして、エッチングレジスト剥離を行うことで、上部電極面積が1mm×1mmサイズの100個のキャパシタ回路を形成した。ここで、A試料を用いたものを試料2−1、B試料を用いたものを試料2−2と称する。
マスク法によるキャパシタ回路の形成: 以上のようにして、A試料及びB試料に形成した誘電層の上に、上部電極を形成する位置を上部電極形状に開口した蒸着用メタルマスクを配して、スパッタリング蒸着法により2μm厚さの銅層を上部電極として形成し、キャパシタ回路を形成した。このとき、上部電極面積が1mm×1mmサイズの100個のキャパシタ回路を形成した。ここで、ここで、A試料を用いたものを試料2−3、B試料を用いたものを試料2−4と称する。
<誘電特性等の評価>
電極歩留り: キャパシタ回路の形成後に、各試料の100個のキャパシタ回路に、所定の電圧を負荷して、層間耐電圧測定を行い、上部電極と下部電極との間でのショート現象の見られない割合をみた。その結果、試料2−1の場合が100%であり、試料2−2の場合が100%、試料2−3の場合が100%であり、試料2−4の場合が100%であった。
電気容量密度: 試料2−1の電気容量密度は1022nF/cm〜1243nF/cm、試料2−2の電気容量密度は1157nF/cm〜1234nF/cm、試料2−3の電気容量密度は1048nF/cm〜1209nF/cm、試料2−4の電気容量密度は1124nF/cm〜1296nF/cmと、各試料共に高い電気容量を示した。
誘電損失: 試料2−1の誘電損失は1.9%〜5.5%、試料2−2の誘電損失は1.2%〜4.5%、試料2−3の誘電損失は1.1%〜3.9%、試料2−4の誘電損失は1.5%〜3.0%であった。
エッチング後の誘電膜の残留: 実施例1と同様に評価した結果、エッチング法で製造した試料2−1及び試料2−2のいずれの場合も誘電層の残留が確認出来た。
リーク電流: 試料2−1〜試料2−4のキャパシタ回路の上部電極と下部電極との間に、−5V〜5Vの電圧を印可してリーク電流の測定を行った。この結果に関しては、後述する比較例2と対比可能なように、上記特性と一緒に表2に纏めて掲載した。なお、表2での電気容量密度は平均容量密度として、誘電損失は平均誘電損失として示している。
比較例
[比較例1]
この比較例1は、実施例1の樹脂含浸を省略したものであり、その他の工程は、実施例1と同じであるため、ここでの重複した説明は省略する。以下、評価結果に関してのみ述べる。なお、試料1−1及び試料1−2の樹脂含浸を省略したのが試料3−1であり、試料1−3及び試料1−4の樹脂含浸を省略したのが試料3−2である。
<誘電特性等の評価>
電極歩留り: キャパシタ回路の形成後に、各試料の100個のキャパシタ回路に、所定の電圧を負荷して、層間耐電圧測定を行い、上部電極と下部電極との間でのショート現象の見られない割合をみた。その結果、試料3−1の場合が13%であり、試料3−2の場合が36であった。
電気容量密度: 試料3−1の電気容量密度は1040nF/cm〜1331nF/cm、試料3−2の電気容量密度は1023nF/cm〜1181nF/cmと、各試料共に高い電気容量を示した。
誘電損失: 試料3−1の誘電損失は4.5%〜8.3%、試料3−2の誘電損失は3.8%〜7.6%で、大きな誘電損失を示した。
エッチング後の誘電膜の残留: キャパシタ回路を形成した後の回路間ギャップに誘電層が残留しているか否かを調べた。この残留の有無を調べるにあたっては、金属顕微鏡で回路間を見ることにより行う。誘電層が残留している場合には、虹色の干渉色が観察出来る。この結果、エッチング法で製造した試料3−1の場合、誘電層の残留が確認できなかった。
リーク電流: 試料3−1及び試料3−2のキャパシタ回路の上部電極と下部電極との間に、−5V〜5Vの電圧を印可してリーク電流の測定を行った。この結果に関しては、後述する比較例1と対比可能なように、上記特性と一緒に表1に纏めて掲載した。なお、表1での電気容量密度は平均容量密度として、誘電損失は平均誘電損失として示している。
[比較例2]
この比較例2は、実施例2の樹脂含浸を省略したものであり、その他の工程は、実施例2と同じであるため、ここでの重複した説明は省略する。以下、評価結果に関してのみ述べる。なお、試料2−1の樹脂含浸を省略したのが試料4−1であり、試料2−2の樹脂含浸を省略したのが試料4−2であり、試料2−3の樹脂含浸を省略したのが試料4−3であり、試料2−4の樹脂含浸を省略したのが試料4−2である。
<誘電特性等の評価>
電極歩留り: キャパシタ回路の形成後に、各試料の100個のキャパシタ回路に、所定の電圧を負荷して、層間耐電圧測定を行い、上部電極と下部電極との間でのショート現象の見られない割合をみた。その結果、試料4−1及びの場合が70%であり、試料4−2の場合が100%、試料4−3及びの場合が100%であり、試料4−4の場合が100%であった。
電気容量密度: 試料4−1の電気容量密度は1310nF/cm〜1504nF/cm、試料4−2の電気容量密度は1141nF/cm〜1279nF/cmと、試料4−3の電気容量密度は1153nF/cm〜1302nF/cm、試料4−4の電気容量密度は1097nF/cm〜1293nF/cmと各試料共に高い電気容量を示した。
誘電損失: 試料4−1の誘電損失は4.2%〜7.3%、試料4−2の誘電損失は1.3%〜3.5%であり、試料4−1の誘電損失は1.5%〜3.8%、試料4−2の誘電損失は1.1%〜3.2%であり、高い誘電損失を示している。
エッチング後の誘電膜の残留: 実施例1と同様に評価した結果、エッチング法で製造した試料4−1及び試料4−2の場合は、誘電層の残留が確認出来た。
リーク電流: 試料4−1〜試料4−4のキャパシタ回路の上部電極と下部電極との間に、−5V〜5Vの電圧を印可してリーク電流の測定を行った。この結果に関しては、後述する比較例2と対比可能なように、上記特性と一緒に表2に纏めて掲載した。なお、表2での電気容量密度は平均容量密度として、誘電損失は平均誘電損失として示している。
<実施例1と比較例1との対比>
エッチング法でキャパシタ回路を形成した場合: 実施例1の試料1−1及び試料1−2は、エッチング法でキャパシタ回路を形成したものであるから、比較例1の試料3−1と対比する。この表1から明らかなように、電気容量密度のみを見ると試料3−1の平均容量密度も1201nF/cmと良好な値を示している。これに対し、試料1−1及び試料1−2は、1195nF/cmと1220nF/cmと高くなっている。そして、誘電損失を見るに、試料3−1の誘電損失が6.3%であり、試料1−1及び試料1−2の誘電損失は、4.6%と2.6%となっている。即ち、実施例の試料1−1及び試料1−2の方が、高容量化を達成し、且つ、キャパシタとしての品質安定性に優れていることが明らかである。
そして、キャパシタ回路をエッチング法で形成した後の、電極歩留まりを見るに、試料1−1の場合が73%、試料1−2の場合が54%である。これに対し、試料3−1の場合には13%であり、実施例の方が製造安定性にも優れていることが理解出来る。
更に、エッチング液の誘電層に対する浸透性に関しては、キャパシタ回路を形成した後の回路間ギャップに誘電層が残留しているか否かを調べた結果、試料1−1及び試料1−2のいずれの場合も誘電層の残留が確認出来た。これに対して、試料3−1の場合、誘電層は残留していなかった。従って、実施例の誘電層の方が、エッチング液耐性が高いことが分かる。
そして、リーク電流に関しては、表1の試料1−1及び試料1−2と試料3−1とを対比すると、明らかに試料1−1及び試料1−2のリーク電流が小さくなっており、誘電層に樹脂含浸を行わせた効果が分かる。
マスク法でキャパシタ回路を形成した場合: 実施例1の試料1−3及び試料1−4は、マスク法でキャパシタ回路を形成したものであるから、比較例1の試料3−2と対比する。この表2から明らかなように、電気容量密度のみを見ると試料3−2の平均容量密度も1128nF/cmと良好な値を示している。これに対し、試料1−3及び試料1−4は、1172nF/cmと1165nF/cmと高くなっている。そして、誘電損失を見るに、試料3−2の誘電損失が5.1%であり、試料1−3及び試料1−4の誘電損失は、3.1%と2.3%となっている。即ち、実施例の試料1−3及び試料1−4の方が、高容量化を達成し、且つ、キャパシタとしての品質安定性に優れていることが明らかである。
そして、キャパシタ回路をマスク法で形成した後の、電極歩留まりを見るに、試料1−3の場合が90%、試料1−4の場合が51%である。これに対し、試料3−2の場合には36%であり、実施例の方が製造安定性にも優れていることが理解出来る。
そして、リーク電流に関しては、表1の試料1−3及び試料1−4と試料3−2とを対比すると、明らかに試料1−3及び試料1−4のリーク電流が小さくなっており、誘電層に樹脂含浸を行わせた効果が分かる。
<実施例2と比較例2との対比>
エッチング法でキャパシタ回路を形成した場合: 実施例2の試料2−1及び試料2−2は、エッチング法でキャパシタ回路を形成したものであるから、比較例2の試料4−1及び試料4−2と対比する。表2から明らかなように、電気容量密度のみを見ると試料4−1の平均容量密度は1440nF/cm、試料4−2の平均容量密度は1220nF/cmと良好な値を示している。これに対し、試料2−1及び試料2−2は、1098nF/cmと1193nF/cmとなっている。従って、実施例が僅かに劣るものの電気容量密度に関しては、同等であると言える。ところが、誘電損失を見るに、試料4−1及び試料4−2の誘電損失が6.0%、2.8%であり、試料2−1及び試料2−2の誘電損失は、4.3%と2.4%となっている。即ち、実施例の試料2−1及び試料2−2と比較例の試料4−1及び試料4−2とは、電気容量及び誘電損失に於いては同等であると言える。
そして、キャパシタ回路をエッチング法で形成した後の、電極歩留まりを見るに、試料2−1の場合が100%、試料2−2の場合が100%である。これに対し、試料4−1の場合には70%であり、試料4−2の場合には100%であり、実施例の方が製造安定性にも優れていることが理解出来る。
更に、エッチング液の誘電層に対する浸透性に関して、キャパシタ回路を形成した後の回路間ギャップに誘電層が残留しているか否かを調べた結果、試料2−1及び試料2−2のいずれの場合も誘電層の残留が確認出来た。これに対して、試料4−1及び試料4−2の場合、も誘電層は残留していた。従って、エッチング液耐性は同等であることが分かる。
そして、リーク電流に関しては、表2の試料2−1及び試料2−2と試料4−1及び試料4−2とを対比すると、明らかに試料2−1及び試料2−2のリーク電流が小さくなっており、誘電層に樹脂含浸を行わせた効果が分かる。
マスク法でキャパシタ回路を形成した場合: 実施例2の試料2−3及び試料2−4は、マスク法でキャパシタ回路を形成したものであるから、比較例2の試料4−3及び試料4−4と対比する。表2から明らかなように、電気容量密度のみを見ると試料4−3及び試料4−3の平均容量密度も1247nF/cm、1190nF/cmと良好な値を示している。これに対し、試料2−3及び試料2−4は、1130nF/cmと1203nF/cmとなっている。そして、誘電損失を見るに、試料4−3及び試料4−4の誘電損失が2.9%、2.3%であり、試料2−3及び試料2−4の誘電損失は、2.6%と2.3%と同等となっている。従って、電気容量密度と誘電損失に関しては、実施例の試料1−3及び試料1−4と比較例の試料4−3及び試料4−4との明瞭な差異は見られない。
そして、キャパシタ回路をマスク法で形成した後の、電極歩留まりを見るに、試料2−3の場合が100%、試料2−4の場合が100%である。これに対し、試料4−3の場合には100%であり、試料4−3の場合には100%であり、同等である。
そして、リーク電流に関しては、表2の試料2−3及び試料2−4と試料4−3及び試料4−4とを対比すると、明らかに試料2−3及び試料2−4のリーク電流が小さくなっており、誘電層に樹脂含浸を行わせた効果が分かる。
本件発明に係るキャパシタ層形成材は、第1導電層と第2導電層との間に位置する誘電層に樹脂成分を含有させることで、上部電極と下部電極との短絡不良の発生を減少させ、リーク電流を小さくする。そして、同時にキャパシタとして用いるときには、高い電気容量と低い誘電損失を示すものとなる。従って、本件発明に係るキャパシタ層形成材を用いることで、高容量で、且つ、長寿命のキャパシタ回路の製造が可能となる。従って、このキャパシタ層形成材を用いて得られるプリント配線板等は、電子及び電気製品の省電力化に資するものとなる。
そして、本件発明に係るキャパシタ層形成材の製造方法を採用することで、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法で形成した誘電層のリーク電流を小さくし、誘電特性に優れたキャパシタ層形成材の効率の良い製造が可能となり、安価で且つ高品質の電子及び電気製品を市場に供給することが可能となる。
固形分量が0.3wt%の適正な固形分量範囲の樹脂ワニスを含浸させた誘電層の断面のFIB−SIM観察像である。 固形分量が0.05wt%と低く、適正な固形分量範囲を外れた樹脂ワニスを含浸させた誘電層の断面のFIB−SIM観察像である。 固形分量が2.2wt%と高く、適正な固形分量範囲を外れた樹脂ワニスを含浸させた誘電層の断面のFIB−SIM観察像である。
符号の説明
1 誘電層
2 上部電極
3 下部電極
4 樹脂膜

Claims (11)

  1. 上部電極形成に用いる第1導電層と下部電極形成に用いる第2導電層との間に誘電層を備えるキャパシタ層形成材において、
    当該誘電層は、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで形成した酸化物誘電膜であり、当該酸化物誘電膜を構成する粒子間に樹脂成分を含浸させたことを特徴としたキャパシタ層形成材。
  2. 前記誘電層を構成する酸化物誘電膜は、マンガン、ケイ素、ニッケル、アルミニウム、ランタン、ニオブ、マグネシウム、スズから選ばれる一種又は二種以上を0.01mol%〜5.00mol%含有する請求項1に記載のキャパシタ層形成材。
  3. 前記誘電層は、厚さが20nm〜1μmである請求項1又は請求項2に記載のキャパシタ層形成材。
  4. 前記酸化物誘電膜は、(Ba1−x Sr)TiO(0≦x≦1)膜又はBiZrO膜のいずれかである請求項1〜請求項3のいずれかに記載のキャパシタ層形成用材料。
  5. 前記第2導電層は、厚さが1μm〜100μmであるニッケル層又はニッケル合金層である請求項1〜請求項4のいずれかに記載のキャパシタ層形成用材料。
  6. 前記ニッケル合金層は、ニッケル−リン合金である請求項5に記載のキャパシタ層形成材。
  7. 請求項1〜請求項6のいずれかに記載のキャパシタ層形成材の製造方法であって、
    下部電極の構成材の表面に、ゾル−ゲル法、MOCVD法、スパッタリング蒸着法のいずれかで酸化物誘電膜を形成し、当該酸化物誘電膜の表面に、樹脂ワニスを塗工して含浸させ、樹脂乾燥、樹脂硬化し誘電層を形成し、その後、当該誘電層の上に上部電極構成層を設けることを特徴としたキャパシタ層形成材の製造方法。
  8. ゾル−ゲル法を採用する場合の酸化物誘電膜の形成は、以下の(A)〜(C)の工程を備えることを特徴とする請求項7に記載のキャパシタ層形成材の製造方法。
    (A)所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程。
    (B)前記ゾル−ゲル溶液を第2導電層とする金属箔の表面に塗工し、酸素含有雰囲気中で120℃〜250℃×30秒〜10分の条件で乾燥し、酸素含有雰囲気中で270℃〜390℃×5分〜30分の条件で熱分解を行う一連の工程を1単位工程とし、この1単位工程を複数回繰り返し膜厚調整を行う塗工工程。
    (C)そして、最終的に550℃〜800℃×5分〜60分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程。
  9. ゾル−ゲル法を採用する場合の酸化物誘電膜の形成は、以下の(a)〜(c)の工程を備えることを特徴とする請求項7に記載のキャパシタ層形成材の製造方法。
    (a)所望の酸化物誘電膜を製造するためのゾル−ゲル溶液を調製するための溶液調製工程。
    (b)前記ゾル−ゲル溶液を第2導電層とする金属箔の表面に塗工し、酸素含有雰囲気中で120℃〜250℃×30秒〜10分の条件で乾燥し、酸素含有雰囲気中で270℃〜390℃×5分〜30分の条件で熱分解を行う一連の工程を1単位工程とし、この1単位工程を複数回繰り返すにあたり、1単位工程と1単位工程との間に1回以上の550℃〜800℃×2分〜60分の不活性ガス置換又は真空雰囲気での予備焼成処理を設けて膜厚調整を行う塗工工程。
    (c)そして、最終的に550℃〜800℃×5分〜60分の不活性ガス置換又は真空雰囲気での焼成処理を行い誘電層とする焼成工程。
  10. 前記酸化物誘電膜の表面に塗工する樹脂ワニスは、樹脂ワニス重量を100wt%としたとき、固形分量が0.1wt%〜1.0wt%の希薄樹脂ワニスである請求項7〜請求項9のいずれかに記載のキャパシタ層形成材の製造方法。
  11. 請求項1〜請求項6のいずれかに記載のキャパシタ層形成材を用いて得られる内蔵キャパシタ層を備えたプリント配線板。
JP2005133693A 2005-04-28 2005-04-28 キャパシタ層形成材及びそのキャパシタ層形成材の製造方法 Expired - Fee Related JP3841814B1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2005133693A JP3841814B1 (ja) 2005-04-28 2005-04-28 キャパシタ層形成材及びそのキャパシタ層形成材の製造方法
EP06732459A EP1884968A1 (en) 2005-04-28 2006-04-28 Capacitor layer forming material and production method for the capacitor layer forming material
US11/912,716 US7719818B2 (en) 2005-04-28 2006-04-28 Material for forming capacitor layer and method for manufacturing the material for forming capacitor layer
PCT/JP2006/308956 WO2006118237A1 (ja) 2005-04-28 2006-04-28 キャパシタ層形成材及びそのキャパシタ層形成材の製造方法
TW095115246A TW200705482A (en) 2005-04-28 2006-04-28 Capacitor layer forming material and method for manufacturing the same
CA002604616A CA2604616A1 (en) 2005-04-28 2006-04-28 Capacitor layer forming material and production method for the capacitor layer forming material
CN2006800134531A CN101164127B (zh) 2005-04-28 2006-04-28 电容器层形成材料及该电容器层形成材料的制造方法
KR1020077021807A KR20070108256A (ko) 2005-04-28 2006-04-28 커패시터층 형성재 및 그 커패시터층 형성재의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005133693A JP3841814B1 (ja) 2005-04-28 2005-04-28 キャパシタ層形成材及びそのキャパシタ層形成材の製造方法

Publications (2)

Publication Number Publication Date
JP3841814B1 JP3841814B1 (ja) 2006-11-08
JP2006310666A true JP2006310666A (ja) 2006-11-09

Family

ID=37308032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005133693A Expired - Fee Related JP3841814B1 (ja) 2005-04-28 2005-04-28 キャパシタ層形成材及びそのキャパシタ層形成材の製造方法

Country Status (8)

Country Link
US (1) US7719818B2 (ja)
EP (1) EP1884968A1 (ja)
JP (1) JP3841814B1 (ja)
KR (1) KR20070108256A (ja)
CN (1) CN101164127B (ja)
CA (1) CA2604616A1 (ja)
TW (1) TW200705482A (ja)
WO (1) WO2006118237A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194592A (ja) * 2005-12-20 2007-08-02 Tdk Corp 誘電体素子とその製造方法
JP2007335818A (ja) * 2006-06-19 2007-12-27 Nec Corp 薄膜キャパシタ及びその製造方法
JP7476667B2 (ja) 2020-05-26 2024-05-01 株式会社豊田中央研究所 複合誘電体薄膜

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200644003A (en) * 2005-04-28 2006-12-16 Mitsui Mining & Smelting Co Method for oxide dielectric layer formation, and capacitor layer forming material comprising oxide dielectric layer formed by said formation method
TWI387421B (zh) * 2006-12-26 2013-02-21 Mitsui Mining & Smelting Co A multilayer printed circuit board capacitor layer forming material, and a capacitor layer forming material
WO2010137448A1 (ja) * 2009-05-29 2010-12-02 三洋電機株式会社 積層構造体及びその製造方法
WO2015175558A2 (en) 2014-05-12 2015-11-19 Capacitor Sciences Incorporated Energy storage device and method of production thereof
MX2016014827A (es) * 2014-05-12 2017-03-10 Capacitor Sciences Inc Capacitor y metodo de produccion del mismo.
US10319523B2 (en) 2014-05-12 2019-06-11 Capacitor Sciences Incorporated Yanli dielectric materials and capacitor thereof
US20170301477A1 (en) 2016-04-04 2017-10-19 Capacitor Sciences Incorporated Electro-polarizable compound and capacitor
US10347423B2 (en) 2014-05-12 2019-07-09 Capacitor Sciences Incorporated Solid multilayer structure as semiproduct for meta-capacitor
US10340082B2 (en) 2015-05-12 2019-07-02 Capacitor Sciences Incorporated Capacitor and method of production thereof
RU2017112074A (ru) 2014-11-04 2018-12-05 Кэпэситор Сайенсиз Инкорпорейтед Устройства для хранения энергии и способы их получения
WO2016138310A1 (en) 2015-02-26 2016-09-01 Capacitor Sciences Incorporated Self-healing capacitor and methods of production thereof
US9932358B2 (en) 2015-05-21 2018-04-03 Capacitor Science Incorporated Energy storage molecular material, crystal dielectric layer and capacitor
US9941051B2 (en) 2015-06-26 2018-04-10 Capactor Sciences Incorporated Coiled capacitor
US10026553B2 (en) 2015-10-21 2018-07-17 Capacitor Sciences Incorporated Organic compound, crystal dielectric layer and capacitor
US10636575B2 (en) 2016-02-12 2020-04-28 Capacitor Sciences Incorporated Furuta and para-Furuta polymer formulations and capacitors
US10305295B2 (en) 2016-02-12 2019-05-28 Capacitor Sciences Incorporated Energy storage cell, capacitive energy storage module, and capacitive energy storage system
US10153087B2 (en) 2016-04-04 2018-12-11 Capacitor Sciences Incorporated Electro-polarizable compound and capacitor
US10566138B2 (en) 2016-04-04 2020-02-18 Capacitor Sciences Incorporated Hein electro-polarizable compound and capacitor thereof
US9978517B2 (en) 2016-04-04 2018-05-22 Capacitor Sciences Incorporated Electro-polarizable compound and capacitor
US10395841B2 (en) 2016-12-02 2019-08-27 Capacitor Sciences Incorporated Multilayered electrode and film energy storage device
KR20190121210A (ko) * 2018-10-17 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
KR102281132B1 (ko) * 2019-10-24 2021-07-26 일진머티리얼즈 주식회사 박막형 커패시터 제조용 전해니켈박 및 그의 제조방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03177376A (ja) * 1989-12-04 1991-08-01 Japan Gore Tex Inc セラミック基板
JP3108797B2 (ja) 1992-10-26 2000-11-13 富士通株式会社 高誘電率誘電体薄膜の製造方法
JPH07294862A (ja) 1994-04-22 1995-11-10 Sumitomo Electric Ind Ltd 酸化物誘電体薄膜およびその製造方法
US20040109298A1 (en) * 1998-05-04 2004-06-10 Hartman William F. Dielectric material including particulate filler
JP3401220B2 (ja) * 1998-12-22 2003-04-28 松下電器産業株式会社 フレキシブル薄膜コンデンサおよびその製造方法
DE69931334T2 (de) 1998-12-22 2007-02-01 Matsushita Electric Industrial Co., Ltd., Kadoma Flexibler Dünnfilmkondensator und Herstellungsverfahren
US6194990B1 (en) 1999-03-16 2001-02-27 Motorola, Inc. Printed circuit board with a multilayer integral thin-film metal resistor and method therefor
JP3572228B2 (ja) * 1999-10-29 2004-09-29 京セラ株式会社 薄膜電子部品
JP2001185445A (ja) * 1999-12-24 2001-07-06 Kyocera Corp 薄膜電子部品
US6573584B1 (en) 1999-10-29 2003-06-03 Kyocera Corporation Thin film electronic device and circuit board mounting the same
JP2001358303A (ja) 2000-06-14 2001-12-26 Nec Corp 薄膜キャパシタおよびその製造方法
US6699748B2 (en) * 2002-05-30 2004-03-02 Mitsubishi Denki Kabushiki Kaisha Method of fabricating capacitor having a photosensitive resin layer as a dielectric

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194592A (ja) * 2005-12-20 2007-08-02 Tdk Corp 誘電体素子とその製造方法
US8468693B2 (en) 2005-12-20 2013-06-25 Tdk Corporation Dielectric device and method of manufacturing the same
JP2007335818A (ja) * 2006-06-19 2007-12-27 Nec Corp 薄膜キャパシタ及びその製造方法
JP7476667B2 (ja) 2020-05-26 2024-05-01 株式会社豊田中央研究所 複合誘電体薄膜

Also Published As

Publication number Publication date
US7719818B2 (en) 2010-05-18
CN101164127B (zh) 2010-11-17
JP3841814B1 (ja) 2006-11-08
KR20070108256A (ko) 2007-11-08
US20080283283A1 (en) 2008-11-20
TWI298506B (ja) 2008-07-01
EP1884968A1 (en) 2008-02-06
CN101164127A (zh) 2008-04-16
CA2604616A1 (en) 2006-11-09
WO2006118237A1 (ja) 2006-11-09
TW200705482A (en) 2007-02-01

Similar Documents

Publication Publication Date Title
JP3841814B1 (ja) キャパシタ層形成材及びそのキャパシタ層形成材の製造方法
EP1178072B1 (en) Aromatic liquid-crystalline polyester solution composition
US9779880B2 (en) Resin composition and dielectric layer and capacitor produced therefrom
JP4118884B2 (ja) キャパシタ層形成材の製造方法
JP7061632B2 (ja) 樹脂組成物、樹脂付銅箔、誘電体層、銅張積層板、キャパシタ素子及びキャパシタ内蔵プリント配線板
JP2007035975A (ja) 支持基板付キャパシタ層形成材及びキャパシタ層形成材並びにこれらの製造方法
JP2005015652A (ja) 高誘電率樹脂組成物と電子部品
WO2006118236A1 (ja) 酸化物誘電層の形成方法及びその形成方法で得られた酸化物誘電層を備えたキャパシタ層形成材
KR20020067627A (ko) 열경화성 에폭시수지조성물과 그 성형체 및다층프린트배선판
JP7013444B2 (ja) 樹脂組成物、樹脂付銅箔、誘電体層、銅張積層板、キャパシタ素子及びキャパシタ内蔵プリント配線板
JPWO2008044573A1 (ja) キャパシタ層形成材及びキャパシタ層形成材の製造方法並びにそのキャパシタ層形成材を用いて得られる内蔵キャパシタを備えるプリント配線板
JP3958343B2 (ja) 酸化物誘電層の形成方法及びその形成方法で得られた酸化物誘電層を備えたキャパシタ層形成材
JP2006328531A5 (ja)
JPWO2008133243A1 (ja) Bst系誘電層、そのbst系誘電層を備えるキャパシタ層形成材、電極回路付キャパシタ層構成部材及び内蔵キャパシタ回路を備えるプリント配線板
WO2011162218A1 (ja) セラミック系絶縁層と金属層との積層体及び当該積層体の製造方法
US20120141777A1 (en) Laminate composed of ceramic insulating layer and metal layer, and method for producing the same
KR102514454B1 (ko) 연성회로 동장 적층판과 이를 이용한 인쇄회로 기판 및 그 제조 방법
US11890853B2 (en) Resin layered product, dielectric layer, metal foil with resin, capacitor element, and printed wiring board with built-in capacitor
JP2006123232A (ja) 誘電体フィラー含有樹脂層付銅箔及びその誘電体フィラー含有樹脂層付銅箔を用いて得られたプリント配線板
JP2004193411A (ja) 高誘電率電気・電子部品の製造方法と部品
JPWO2007029789A1 (ja) プリント配線板の内蔵キャパシタ回路に適したpzt系誘電層の形成方法
JP2004281070A (ja) 高誘電率樹脂組成物並びに高誘電率電子部品
JP2005068299A (ja) 高誘電率エポキシ樹脂ペーストおよび電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060703

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060808

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100818

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120818

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees