JP2006278863A - 半導体装置及びその製造方法並びに半導体モジュール - Google Patents

Abstract

【課題】半導体装置において、高信頼性を確保しつつ実装密度を高くすること。
【解決手段】半導体装置７０は、フレキシブル基板４ａ及び配線４ｂからなる配線部材４に半導体素子１を固定した個別半導体パッケージ１３を複数積層して構成された積層半導体パッケージ１２と、この積層半導体パッケージ１２を搭載したベース基板５とを備える。個別半導体パッケージ１３は、半導体素子１に固定された配線部材４の少なくとも配線４ｂを当該半導体素子１の片側のみから延ばしてベース基板５に接続している。
【選択図】図１

Description

本発明は半導体装置及びその製造方法並びに半導体モジュールに関するものである。

半導体装置は、大型コンピュータ、パーソナルコンピュータ、携帯機器など様々な情報機器に使用されており、必要とされる機能や容量は年々増加している。これらの高性能化や大容量化に伴って半導体素子のベース基板への実装面積が増大し、小型化を阻害する要因となっている。そこで、限られたベース基板面積に多くの半導体素子を搭載する手法として、複数の半導体素子をベース基板に積層して搭載する技術が開発されている。その半導体素子の積層技術として、半導体素子及び配線部材からなる個別半導体パッケージを複数積層して積層半導体パッケージを構成し、この積層半導体パッケージをベース基板に搭載し、個別半導体パッケージから配線部材または配線を半導体素子の両側に延ばしてベース基板に接続することによって半導体装置とする技術が開発されている。これに関連する特許文献として、特開２００２−１７６１３５号公報（特許文献１）、特開平８−２３６６９４号公報（特許文献２）、特開２０００−２８６３８０号公報（特許文献３）及び特開２００４−３３５６２４号公報（特許文献４）が挙げられる。

特開２００２−１７６１３５号公報 特開平８−２３６６９４号公報 特開２０００−２８６３８０号公報 特開２００４−３３５６２４号公報 特開２００１−１１０９７８号公報

半導体素子の線膨張係数は、ベース基板や配線部材に用いられている樹脂や金属の線膨張係数よりも小さい。そのため、半導体素子の動作による発熱や環境温度変化などの熱負荷が半導体装置に加わった場合、半導体素子と配線部材との間あるいは個別半導体パッケージとベース基板との間に熱変形量差が生じる。

従来の、実装面積全体に対して半導体素子の平面寸法が小さい半導体装置では、半導体素子から延びる接続部を十分に長くすることが可能であり、これによって熱変形量差を接続部の変形で吸収することが可能であった。しかし、ベース基板の実装面積に対して半導体素子の平面寸法を大きくして高密度な実装を行おうとすると、接続部の寸法的な裕度が小さくならざるを得ず、熱変形量の差を接続部の変形で十分に吸収することが難しくなり、熱負荷による接続部破断が生ずるおそれがあった。特に、積層半導体パッケージを備えた半導体装置では、積層された複数の半導体素子の動作による発熱負荷が大きくなるため、接続部の変形により接続部破断を防止することには限界があった。

また、積層半導体パッケージを備えた半導体装置では、積層される個別半導体パッケージの合計の厚さをあまり増加させないように、個別半導体パッケージを構成する半導体素子の薄型化が図られつつある。しかし、個別半導体パッケージの配線部材を半導体素子の両側に延ばしてベース基板に接続した従来の半導体装置において、半導体素子をあまり薄くし過ぎると、熱負荷によって半導体素子が大きく反り変形されることが分かった。このため、半導体素子の両側の接続部でこの大きな曲げ変形を吸収しなければならないと共に、反り変形による曲げ応力の増加や、他の部材との相対的な剛性が低下することによる圧縮応力や引張り応力の増加などによって、半導体素子の動作不良や破損を引き起こすことが懸念され、これらに対する信頼性を確保しなければならないという新たな課題が生じていた。

本発明の目的は、高信頼性を確保しつつ実装密度を高くすることができる半導体装置及びその製造方法並びに半導体モジュールを提供することにある。

前述の目的を達成するための本発明の第１の態様は、フレキシブル基板及び配線からなる配線部材に半導体素子を固定した個別半導体パッケージを複数積層して構成された積層半導体パッケージと、前記積層半導体パッケージと装置外部とのインターフェイスとして機能するインターフェイスチップを搭載したベース基板とを備えた半導体装置において、前記半導体素子に固定された前記配線部材の少なくとも前記配線を当該半導体素子の片側のみから延ばして前記ベース基板に接続したものである。

係る本発明の第１の態様におけるより好ましい具体的構成例は次の通りである。
（１）前記半導体素子に固定された前記配線部材を当該半導体素子の片側のみから延ばして前記ベース基板に接続したこと。
（２）前記半導体素子として平面矩形状で前記配線部材の延びる方向と平行な辺が厚さより３０倍以上である薄型半導体素子を用いると共に、前記配線部材として前記半導体素子より薄い配線部材を用いたこと。
（３）前記積層半導体パッケージと前記ベース基板との間に低弾性の接続部材を介在させたこと。
（４）前記個別半導体パッケージのそれぞれの間に低弾性の接続部材を介在させて前記積層半導体パッケージを構成したこと。
（５）上記（１）において、前記個別半導体パッケージから同一側に延びる前記配線の延長寸法を前記ベース基板から遠く離れる前記個別半導体パッケージから延びる配線ほど大きくしたこと。
（６）上記（１）において、複数の前記半導体素子の異なる側の辺から前記配線部材を延ばして前記ベース基板に接続したこと。
（７）上記（１）において、前記個別半導体パッケージを構成する前記半導体素子及び前記配線部材がレジンモールドされていること。
（８）上記（１）において、前記積層半導体パッケージの上面と下面とが同一の固定部材に接続され、前記積層半導体パッケージが使用される少なくとも一部の温度域に前記固定部材によって前記積層半導体パッケージの上面と下面とに圧縮荷重が加えられること。
（９）前記フレキシブル基板がＵ字型に曲げられて前記ベース基板と接続されていること。
（１０）上記（９）において、前記各々のフレキシブル基板と前記ベース基板との接続箇所が設けられている前記ベース基板の面が前記積層半導体パッケージが設置される側と反対側の面であること。
（１１）前記積層半導体パッケージを構成する前記半導体素子はＤＲＡＭチップであること。
（１２）前記積層半導体パッケージと前記ベース基板との間に前記インターフェイスチップを介在させたこと。

また、本発明の第２の態様は、フレキシブル基板及び配線からなる配線部材を半導体素子の片側のみから少なくとも配線が延長されるように前記半導体素子に固定して個別半導体パッケージを構成する工程と、前記個別半導体パッケージをベース基板上に複数積層して積層半導体パッケージを構成する工程と、前記個別半導体パッケージから延長された前記配線を前記ベース基板に接続する工程とを有する半導体装置の製造方法である。

係る本発明の第２の態様におけるより好ましい具体的構成例は次の通りである。
（１）前記積層半導体パッケージを構成する各々の配線部材を前記半導体素子の片側のみから延長して前記ベース基板とを接合した後に、前記配線部材をＵ字型に曲げて前記積層半導体パッケージを前記ベース基板上に搭載すること。

また、本発明の第３の態様は、フレキシブル基板及び配線からなる配線部材に半導体素子を固定した個別半導体パッケージを複数積層して構成された積層半導体パッケージと、前記積層半導体パッケージを搭載したベース基板とを備えた半導体装置を、モジュール基板上に複数並べて配置した半導体モジュールにおいて、前記半導体装置は、前記半導体素子に固定された前記配線部材の少なくとも前記配線を当該半導体素子の片側のみから延ばして前記ベース基板に接続したものである。

本発明によれば、高信頼性を確保しつつ実装密度を高くすることができる半導体装置及びその製造方法並びに半導体モジュールを提供することができる。

以下、本発明の複数の実施例について図を用いて説明する。各実施例の図における同一符号は同一物または相当物を示す。なお、それぞれの実施例を必要に応じて適宜に組み合わせることにより、さらに効果的なものとすることができる。

最初に、本発明の第１実施例について、図１から図８を用いて説明する。

まず、本実施例の半導体装置の全体に関して図１を参照しながら説明する。図１は本発明の第１実施例の半導体装置を示す図であり、図１（ａ）はその上面図、図１（ｂ）はその正面図である。なお、図１Ａではレジン２の図示を省略してある。

本実施例では、１枚の半導体素子１、配線部材４、レジン２で半導体パッケージを構成し、さらにこの構成された半導体パッケージを積層することで複数の半導体素子１を有する半導体パッケージを構成している。これらの半導体パッケージの名称を区別するため、以降の説明では１枚の半導体素子１、配線部材４、レジン２で構成される半導体パッケージを個別半導体パッケージ１３と称し、複数の個別半導体パッケージ１３で構成される半導体パッケージを積層半導体パッケージ１２と称する。

半導体装置７０は、フレキシブル基板４ａ及び配線４ｂからなる配線部材４に半導体素子１を固定した個別半導体パッケージ１３を複数積層して構成された積層半導体パッケージ１２と、積層半導体パッケージ１２を搭載したベース基板５とを備えて構成されている。

個別半導体パッケージ１３は、１枚の配線部材４の上に１枚の半導体素子１が接着され、半導体素子１の周囲全周及び配線部材４の反半導体素子側の面にレジン２が形成されることにより構成されている。

半導体素子１は、平面矩形状で、半導体素子１から配線部材が延びる方向と平行な辺（図示例では短辺）が厚さより３０倍以上である薄型半導体素子が用いられ、具体的には、長辺寸法が約２０ｍｍ、短辺寸法が約１０ｍｍ、厚さ寸法が約０．１５ｍｍのＤＲＡＭが用いられている。半導体素子１の回路面側が配線部材４と接着されている。配線部材４は、折り曲げ可能で柔軟性を有するフレキシブル基板４ａと、その表面上に配置された配線４ｂとを備えて構成されている。配線部材４は、半導体素子１より薄い配線部材が用いられ、具体的には、フレキシブル基板４ａとして厚さ約０．０３ｍｍのポリイミド製テープが用いられ、配線４ｂとして厚さ約０．０２ｍｍのＣｕが用いられている。

このように、薄い半導体素子１と薄いフレキシブル基板４ａと薄い配線４ｂを用いることで、個別半導体パッケージ１３全体の厚さを薄くすることができるので、積層に適した個別半導体パッケージ１３とすることができる。また、薄いフレキシブル基板４ａと薄い配線４ｂを用いることで配線部材４の厚みが薄くなって配線部材４の曲げ剛性が低下するので、個別半導体パッケージ１３を積層する場合の接合を容易に行うことができる。フレキシブル基板４ａにポリイミドを用いることで、フレキシブル基板４ａの折り曲げに対する柔軟性を有しながら、はんだリフロー工程などの温度履歴にも耐えることが可能になる。また、配線４ｂに用いているＣｕ表面にはＮｉとＡｕのメッキを施すことで、Ｃｕ配線の酸化や腐食などによる不良を防止すると共に、ベース基板との接合を容易にしている。

半導体素子１に固定された配線部材４は、当該半導体素子１の片側のみから延びる部分を有し、その先端部分をベース基板５に接続している。本実施例では、配線部材４が半導体素子１の一方の長辺のみから延びている。これによって、個別半導体パッケージ１３の長手方向の寸法を抑えることができると共に、配線部材４を同一幅で延ばすことができる。なお、必要に応じて、半導体素子１の短辺の半分側を含む半導体素子１の片側のみから配線部材４が延びるようにしてもよい。配線部材４の外形は半導体素子１の外形よりも大きく形成されており、特に半導体素子１の短手方向（短辺と平行な方向）においては、フレキシブル基板４ａの長さは半導体素子１よりも十分大きく、かつ半導体素子１をフレキシブル基板４ａの中心ではなく一方向に偏って配置することで、フレキシブル基板４ａ上に半導体素子１の一方の長辺側のみから配線４ｂを引き出す場所を確保し、配線４ｂがフレキシブル基板４ａと共に引き出されている。このようにして、配線４ｂが半導体素子１の１方向のみから引き出されている。また、半導体素子１の周囲にはレジン２を設けることで配線部材４と半導体素子１の密着性を高め、半導体素子１と配線部材４の剥離や半導体素子１の表面薄膜の剥離などを防止している。

半導体装置７０は、主に、１枚のベース基板５と、このベース基板５表面に配置されたインターフェイスチップ８と、積層半導体パッケージ１２と、はんだボール６とを備えて構成されている。

ベース基板５は、厚さ約０．３ｍｍのガラスエポキシ基板であり、その表面に２層、内部に２層の合計４層のＣｕ配線層を持っている。ベース基板５の表面に露出する配線の表面には、個別半導体パッケージ１３の配線４ｂと同様に、ＮｉやＡｕのメッキが施されている。

インターフェイスチップ８は、厚さが個別半導体パッケージ１３に搭載されている半導体素子１と同等であり、平面寸法が個別半導体パッケージ１３に搭載されている半導体素子１よりも小さい。この平面寸法の違いは、インターフェイスチップ８と個別半導体パッケージ１３に搭載される半導体素子１との機能の違いによる。インターフェイスチップ８は、半導体装置７０の外部とＤＲＡＭである半導体素子１とのインターフェイスとして機能するチップである。したがって、個別半導体パッケージ１３に搭載されている半導体素子１はインターフェイス機能を持たず、メモリセルの集合体として機能すればよい。このようにインターフェイス機能をインターフェイスチップ８に集約することで、それぞれの半導体素子１が個別にインターフェイス機能を持つ場合よりもインターフェイス機能のために消費する電力を低減できる。その結果、積層半導体パッケージ１２全体で発生する熱を低減することができるので、動作時の半導体素子１やインターフェイスチップ８の温度上昇による破損や動作不良を防止することができる。インターフェイスチップ８は、回路面側をベース基板５に向けてフリップチップ接合することで、ベース基板５との電気的な導通が取られている。また、インターフェイスチップ８とベース基板５の間をレジン９でアンダーフィル封止することで、インターフェイスチップ８とベース基板５との間の接続信頼性を向上している。

インターフェイスチップ８を上面に搭載したベース基板５の上部には、複数の個別半導体パッケージ１３が搭載されている。それぞれの個別半導体パッケージ１３は、引き出される配線４ｂの長さおよび配線４ｂを引き出すためのフレキシブル基板４ａの長さ以外はほぼ同じ大きさである。引き出される配線４ｂの長さはベース基板５から遠い個別半導体パッケージ１３ほど長い。この様にそれぞれの個別半導体パッケージ１３にフレキシブル基板４ａの寸法を変更することで、実装後にフレキシブル基板４ａ同士が干渉することを防止することができると共に、それぞれのフレキシブル基板４ａに適度なたわみを持たせて変形吸収性を向上させることができる。それぞれの個別半導体パッケージ１３から引き出された配線４ｂは、それぞれベース基板５表面の配線と超音波接合されることで、個別半導体パッケージ１３とベース基板５の電気的な導通が取られている。この場合、それぞれの個別半導体パッケージ１３の配線部材４が交差しないように、ベース基板５から遠い位置に積層される個別半導体パッケージ１３の配線４ｂとベース基板５の接合部ほどベース基板５の端部に近い位置に設けられている。

個別半導体パッケージ１３の間および個別半導体パッケージ１３とインターフェイスチップ８との間には、接続部材７が配置されている。本実施例では、接続部材７に低弾性のエラストマが用いられている。それぞれの個別半導体パッケージ１３の間および個別半導体パッケージ１３とインターフェイスチップ８の間に低弾性の部材を配置することで、それぞれの個別半導体パッケージ１３の水平方向位置ずれを吸収することができると共に、それぞれの個別半導体パッケージ１３の反り変形を低減することができる。

ベース基板５の下面には、はんだボール６が配置されている。このはんだボールにより、半導体装置７０と外部基板との電気的な導通を取ることを可能にしている。このように、個別半導体パッケージ１３が積層されて構成される積層半導体パッケージ１２において、それぞれの個別半導体パッケージ１３から引き出される配線４ｂが一方向のみであり、さらに個別半導体パッケージ１３とベース基板５との接合部もそれぞれの半導体素子１に対して１方向のみに設けられている点が、本実施例の大きな特徴である。

このように半導体素子１に固定された配線部材４の少なくとも配線４ｂを当該半導体素子１の片側のみから延ばし、この延ばした部分とベース基板５との接続部３を設けることで、温度サイクル試験や環境温度の変化や動作時の発熱などによって各部材に熱変形が生じた場合であっても、接合部に大きな熱応力が発生することを防止し、信頼性の高い半導体装置となる。

次に、熱変形に対して半導体装置の信頼性が向上するメカニズムを図２及び図３を参照しながら説明する。

図２は比較例１及び本実施例の半導体装置の熱変形を説明する図である。

図２（ａ）は個別半導体パッケージ１３間に接続部材を持ち個別半導体パッケージ１３の両側に接続部３を設けた半導体装置（比較例１）に温度変化ΔＴが加わった場合に各部材に生じる熱変形の代表値示す図である。

個別半導体パッケージ１３の長さをＬ１、個別半導体パッケージ全体の水平方向の線膨張係数をα１とすると、個別半導体パッケージ１３全体の熱変形量はα１×Ｌ１×ΔＴで表される。個別半導体パッケージ１３の両側に接続部３を設けた構造では、左右対称な構造となるので、個別半導体パッケージ１３の端部の移動量はそれぞれα１×（Ｌ１／２）×ΔＴとなる。

一方、ベース基板５の両側に設けられた接続部３の間の長さをＬ２、ベース基板５の水平方向の線膨張係数をα２とすると、ベース基板５全体の熱変形量はα２×Ｌ２×ΔＴで表される。ここで、Ｌ２は接続部の寸法が最も短く信頼性確保が課題となるベース基板５の一番近くに積層される個別半導体パッケージ１３の寸法を用いて定義した。ベース基板５においても左右は対称な形状となるので、ベース基板５の両端接続部の移動量はそれぞれα２×（Ｌ２／２）×ΔＴとなる。

この結果、個別半導体パッケージ１３とベース基板５の端部熱変形量には、（α１×（Ｌ１／２）×ΔＴ）−（α２×（Ｌ２／２）×ΔＴ）の差が生じる。個別半導体パッケージ１３は主に半導体素子１であるシリコン、配線部材４のポリイミドやＣｕで構成されており、ベース基板５はガラスエポキシ複合材やＣｕで構成されている。これらの部材の中で、シリコンは線膨張係数が約３ｐｐｍ／Ｋであり、ポリイミドやＣｕやガラスエポキシ複合材の線膨張係数が１０ｐｐｍ／Ｋ以上である。また、半導体素子１は配線部材４よりも縦弾性率が大きく、厚みも同等以上ある。これらの条件によって、個別半導体パッケージ１３の全体の線膨張係数α１はシリコンの線膨張係数に近づくためにベース基板５の線膨張係数α２よりも小さくなり、個別半導体パッケージ１３の線膨張係数α１とベース基板５の線膨張係数α２には大きな差が生じる。そのため、上記端部熱変形量は大きなものとなる。

ところで、半導体素子１の大容量化や高機能化を行う場合、個別半導体パッケージ１３の寸法Ｌ１が増加する。また、大容量化や高機能化された半導体素子１では発熱量が増加するため、動作時の温度上昇量ΔＴが大きくなる。これらＬ１やΔＴの増加も上記端部熱変形量の増加につながるため、接続部で吸収すべき変形量が大きくなる。一方、実装密度を上げるためには個別半導体パッケージ１３の長さＬ１とベース基板５の長さＬ２の差を小さくする必要がある。Ｌ２とＬ１の差は接続部の長さ自体であるので、接続部の長さを小さくする必要がある。したがって、大容量・高機能な半導体素子を高密度に実装する場合、変形すべき吸収量が大きくなる一方、変形を吸収する接続部自体の長さが小さくなるため、接合部に大きな応力が発生することが懸念される。そのため、図２（ａ）に示す比較例１の半導体装置では、接合部の信頼性低下防止が大きな課題となる。

図２（ｂ）は個別半導体パッケージ１３の片側のみに接続部３を設けた半導体装置７０（本実施例）に温度変化ΔＴが加わった場合に各部材に生じる熱変形の代表値を示す図である。

本実施例の個別半導体パッケージ１３全体の熱変形量やベース基板５全体の熱変形量は、比較例の場合と同様であり、それぞれα１×Ｌ１×ΔＴ、α２×Ｌ２×ΔＴである。ただし、本実施例では、比較例と異なり片側のみに接続部３があるため、個別半導体パッケージ１３全体の熱変形量とベース基板５全体の熱変形量との差は接続部３の無い側の個別半導体パッケージ１３の端部の移動で吸収することができる。そのため、本実施例の接続部３は個別半導体パッケージ１３全体の熱変形量とベース基板５全体の熱変形量との差を吸収する必要が無い。これによって、本実施例では、接続部３に大きな応力が発生せず、接合部の信頼性を向上することができ、大容量・高機能な半導体素子を高密度に実装する場合であっても、接合部の信頼性を確保できる。

図３は個別半導体パッケージ１３間に接続部材を持たずに個別半導体パッケージ１３の両側に接続部３を設けた半導体装置（比較例２）が温度降下した場合の変形を、有限要素法を用いて解析した結果を示す。なお、図３では変形を拡大して示している。

それぞれの個別半導体パッケージ１３には、図３（ｂ）に示すように、上に凸の反り変形が生じている。これは、半導体素子１の線膨張係数が配線部材４やレジン２よりも小さいために生じる現象である。この反り変形によって、個別半導体パッケージ１３の両側の接続部３には曲げ変形が生じている。したがって、前述の水平方向の変形だけでなく、この曲げ変形によっても接合部の信頼性低下が懸念される。特に、個別半導体パッケージ１３を薄くした場合には、半導体素子１の平面寸法や温度変化量が同じであっても個別半導体パッケージ１３の反りが大きくなるので、この曲げ変形による接続信頼性の低下が顕著となる。さらに、個別半導体パッケージ１３の反り変形が大きい場合、半導体素子１には大きな曲げ応力が発生する。大きな応力が半導体素子１の回路面に作用すると、動作不良や回路破損の原因にもなりうるため、その対策も課題の１つになる。

これに対して本実施例では、それぞれの個別半導体パッケージ１３は低弾性の材料である接続部材７で平面的に接続されているため、個別半導体パッケージ１３の反り変形を拘束することができる。そのため、接続部３が吸収しなければいけない曲げ変形は非常に小さい。このとき、接続部材７は低弾性であり、せん断剛性は非常に小さいため、図２を用いて説明した水平方向の変形吸収の効果を妨げることは無い。さらに、接続部３は個別半導体パッケージ１３の片側のみに設けられているため、わずかに生じる個別半導体パッケージ１３の反り変形は接続部３が設けられていない側の移動で吸収できる。ところで、個別半導体パッケージの半導体素子１とフレキシブル基板４を接合する工程は、半導体装置の使用環境よりも高温で行われる。そのため、接合温度よりも低温である使用環境では、個別半導体パッケージには半導体素子１とフレキシブル基板４の線膨張係数差によって上に凸（半導体素子１側が凸）の反り変形が生じる。本実施例では、個別半導体パッケージ１３とベース基板５の間に配胃されるインターフェイスチップ８が個別半導体パッケージ１よりも小さいため、インターフェイスチップ８の周辺には空問が設けられる。この空間によって、個別半導体パッケージ１３の上に凸の反り変形が吸収できることも本発明の特徴の１つである。これらの効果によって個別半導体パッケージの反り変形を吸収できるため、接続部３の信頼性を十分に確保することができる。また、半導体素子１の反り変形を低減することで半導体素子１の内部に発生する曲げ応力も低減できるので、応力起因の動作不良や回路面の破損を防止することができる。

これらの図２および図３を用いて説明したことから明らかなように、本実施例の半導体装置では、高い信頼性を確保することができる。

次に、本実施例の接続部３の接合構造及び接合方法を図４を参照しながら説明する。図４は図１（ｂ）のＡ部拡大図である。

配線部材４とベース基板５とは、常温の超音波接合法で接合されている。具体的には、ベース基板５の表面に設けられたベース基板表面配線２１と、フレキシブル基板４ａのベース基板５側の表面に設けられた配線４ｂとが常温の超音波接合法で接合されている。接合箇所は、それぞれの個別半導体パッケージ１３の長辺方向に平行に直線状に設けられているため、フレキシブル基板４ａの幅と同等の長さを持つ直線状の接合ツールを用いれば１枚の個別半導体パッケージ１３とベース基板５とは１度の工程で接合することができる。したがって、４枚の個別半導体パッケージ１３を積層する場合、半導体装置７０の組立てに必要な接合工程は４回で良い。本接合方法は接合を室温で行うことができるので熱変形による位置ずれが発生しない。そのため、配線４ｂを峡ピッチに配置することができるので、大容量なＤＲＡＭを積層する場合の様に配線数が多い場合であっても、片側のみに配線４ｂを引き出すことが可能となる。

本実施例では配線部材４とベース基板５の接合に常温超音波接合を用いているが、接合が必要な配線数やピッチ幅の条件によっては、はんだによる接合など他の接合方法を用いることもできる。はんだによる接合を用いる場合、常温超音波接合と比較して接合に必要な面積が大きくなる。また、はんだ融点以上までの加熱が必要になるため熱変形による位置ずれも懸念される。このため、常温超音波接合と比較すると接続ピッチ幅を大きくする必要があるので、同じ面積の中に接合できる配線数は減少する。一方で、すべての個別半導体パッケージ１３をベース基板５上に配置した後にリフローを行うことで、一度の工程で全ての個別半導体パッケージ１３をベース基板５に接合することができるという利点がある。したがって、ベース基板５と個別半導体パッケージ１３との間の接続配線数が少ない半導体装置に適した接続方式である。

次に、本実施例の半導体装置７０を用いた半導体モジュール８０を図５及び図６を参照しながら説明する。

図５は本実施例の半導体装置７０を用いた半導体モジュール（メモリモジュール）８０を示す図であり、図５（ａ）はその上面図、図５（ｂ）はその正面図である。

モジュール基板３１は８層の配線層を持つガラスエポキシ基板であり、その一辺に端子３２を持つ。モジュール基板３１の１つの面に半導体装置７０を９個並べて配置し、それを両面に配置することで、１枚のモジュール基板３１上に合計１８個配置している。この場合、１個の積層半導体パッケージ１２がモジュール基板３１上を占める面積は積層を行わない場合とほぼ同じであるため、１枚のモジュール基板３１上に積層を行わない場合と同じ数の積層半導体パッケージ１２を搭載できる。したがって、１枚のモジュール基板３１上に搭載できる半導体素子１の数は積層を行わない場合の積層数倍となり、大容量化が可能となる。本実施例の場合、１つの積層半導体パッケージに４枚の半導体素子１を積層しているため、積層を行わない場合の４倍の容量とすることができる。

一般にモジュール基板３１上に積層半導体パッケージ１２を実装した場合、モジュール基板３１と積層半導体パッケージ１２の接続部であるはんだボール６の接続信頼性が課題となる。これは、はんだボール６の上部に位置するベース基板５の熱変形量が積層半導体パッケージ１２に搭載される半導体素子１の影響を受けて小さくなることで、はんだボール６の下部に位置するモジュール基板３１との熱変形量が大きくなるためである。ところが、本実施例の半導体装置７０では、モジュール基板３１と接続するベース基板５に直接接合されている半導体はインターフェイスチップ８のみであり、その上部に積層される４枚の半導体素子１はベース基板５の端部１箇所でのみ接続されている。そのため、上部に積層される４枚の半導体素子１はベース基板５の熱変形に影響を及ぼさず、影響を及ぼすのは平面寸法の小さいインターフェイスチップ８のみとなるので、その影響が小さい。この結果、ベース基板５とモジュール基板３１の熱変形量差は小さくなり、その間を接続するはんだボール６の接続信頼性を確保することができる。なお、インターフェイスチップ８と個別半導体パッケージ１３の間には接続部材７が配置されているが、これは低弾性の材料であるので、個別半導体パッケージ１３が接続部材７を介してベース基板５の熱変形に及ぼす影響は小さい。

この様に半導体モジュール（メモリモジュール）を構成することで、個別半導体パッケージの段階、ベース基板５に積層半導体パッケージが接続された半導体装置の段階、半導体モジュールの段階と各段階での検査が可能となる。そのため、ハイエンド製品向けの半導体素子の様に製造時の歩留まりが良好でない半導体素子や、組立て工程において不良発生が懸念される半導体素子を用いる場合にも適した構成である。特に、メモリモジュールにおいては、モジュール基板３１に数多くの半導体素子１を搭載する必要があるため、個別半導体パッケージを直接モジュール基板３１に接続するのではなく、ベース基板５を介してモジュール基板３１に接続することが望ましい。

図６は本実施例の半導体装置と放熱板を用いた半導体モジュール（メモリモジュール）８０を示す図であり、図（６ａ）はその上面図、図６（ｂ）はその正面図である。

前述の様にそれぞれの半導体素子１はインターフェイス機能を持たず、その機能はインターフェイスチップ８に集約することで全体の発熱量を低減して半導体素子１の動作時の温度上昇を防止している。しかしながら、図６に示す様に半導体装置７０を一方向に並べて配置するメモリモジュールでは、それぞれの半導体装置７０の発熱が隣接する半導体装置７０に影響するため、モジュール基板３１の端に配置された半導体装置７０よりもモジュール基板３１の中心付近に配置された半導体装置７０の温度が上昇することが懸念される。そこで、図６に示す様に、熱伝導率の良い放熱板４１をモジュール基板３１の両面を覆うように配置することで、モジュール基板３１の端の半導体装置７０と中心付近の半導体装置７０の温度差を低減することができる。本実施例では、放熱板４１にはＣｕ合金を用い、表面は黒色に塗装することで輻射性を向上している。

また、放熱板４１とそれぞれの半導体装置７０との間の熱抵抗を低減するため、放熱板４１と半導体装置７０との間には熱伝導率の高い熱伝導部材４２を配置している。本実施例では、熱伝導部材４２に低弾性の樹脂を用いている。熱伝導部材４２に低弾性の材料を用いることで、それぞれの積層半導体パッケージの高さバラツキを吸収することができるので、積層半導体パッケージ１２の高さがそれぞれ異なる場合であっても、積層半導体パッケージ１２の温度上昇を低減させることができる。

また、半導体装置７０の上部に金属製の放熱板４１と低弾性の熱伝導部材４２が配置されていることで、外部から荷重や衝撃などが加えられた場合であっても、放熱板４１の剛性と熱伝導部材４２の衝撃吸収性で、積層半導体パッケージ１２及びモジュール基板３１に負荷される力を低減することができるので、外力や衝撃に強い半導体装置とすることができる。

次に、本実施例の個別半導体パッケージ１３の製造方法を図7を参照しながら説明する。図７は本実施例の半導体装置７０を構成する個別半導体パッケージ１３の製造方法を示す工程図である。なお、各工程図において、上図が平面図で、下図が断面図である。

まず、図７（ａ）の様に、穴６１を設けたポリイミド製のフレキシブル基板４ａの表面にＣｕの配線４ｂを設けて構成された配線部材４を用意する。配線４ｂはエッチングによって配線加工が施された後、ＮｉやＡｕのメッキが施されている。このとき、フレキシブル基板４ａに設けられた穴６１には、その穴６１を跨ぐように配線４ｂが設けられている。

次いで、図７（ｂ）の様に、半導体素子１を配線部材４に接着する。このとき、半導体素子１の回路面と配線部材４の配線４ｂを持たない面が接する様に接着される。また、半導体素子１の外部入出力用の端子６２は、フレキシブル基板４ａに設けられた穴６１の位置に配置されるように位置合わせされている。

次いで、図７（ｃ）の様に、半導体素子１の外部入出力用の端子６２と配線４ｂをボンディングによって接合する。このとき、フレキシブル基板４ａの穴６１を跨ぐように配置されていた配線４ｂはボンディングツールによって切断された後、半導体素子１の端子６２と接合される。

最後に、図７（ｄ）に示す様に、ボンディング箇所及び半導体素子１と配線部材４との接続部をレジンで封止する。本実施例では、液状のエポキシ系のポッティングレジンを塗布した後に温度を上昇することでレジン２を硬化させている。以上の工程を用いることで、本実施例の個別半導体パッケージ１３を製造することができる。

次に、本実施例の半導体装置７０の製造方法を図８を参照しながら説明する。図８は本実施例の半導体装置７０の製造方法を示す工程図である。

まず、図８（ａ）の様に、ベース基板５の表面にインターフェイスチップ８を実装する。本実施例では、インターフェイスチップ８の回路面側がベース基板５に面するように配して、フリップチップ接続をしている。また、接続部はレジン９で封止することで信頼性を確保している。本実施例の様に、インターフェイスチップ８をベース基板５にフリップチップ接合することで、ワイヤボンディングなどを用いて実装する方法と比較して実装に必要な高さを小さくすることができるので、半導体装置７０の厚さを低減できる。

次いで、図８（ｂ）の様に、インターフェイスチップ８の上に個別半導体パッケージ１３を配置する。インターフェイスチップ８と個別半導体パッケージ１３との間には、接続部材７を挟む。

次いで、図８（ｃ）の様に、個別半導体パッケージ１３の配線部材４とベース基板５とを超音波接合する。以下、積層する個別半導体パッケージ１３の数だけ図８（ｂ）及び図８（ｃ）の工程を繰り返すことにより、図８（ｄ）の様に、積層半導体パッケージ１２を構成する。このとき、個別半導体パッケージ１３とベース基板５との接合部を、後の工程ほどベース基板５の端部に近くなるようにすることで、それぞれの個別半導体パッケージ１３の配線部材４が交差することを防いでいる。

最後に、図８（ｅ）の様に、ベース基板５の下面にはんだボール６を設けることで、半導体装置７０が完成する。なお、各接着工程、レジン封止工程、はんだ取り付け工程では温度履歴が必要となる。これらの温度管理工程は、各工程単独に行うことも可能であるし、同時に行うことで工程を短縮することもできる。

以上の説明から明らかなように、本実施例によれば、半導体装置７０に熱負荷が加わった場合に生じる各部材の熱変形量差を各部材に大きな応力を発生させることなく吸収することができ、熱負荷に対する信頼性の高い半導体装置７０を提供できる。個別半導体パッケージ１３はベース基板５に対して一方向のみで接続されていることから、個別半導体パッケージ１３とベース基板５との熱変形量差を、接続されていない側の伸縮で吸収することができるので、半導体パッケージとベース基板との接続部に大きな応力が発生することは無い。また、個別半導体パッケージ１３はベース基板と一方向のみで接続されていることから、個別半導体パッケージ１３の反り変形によって接続部３に大きな応力が発生することも防止できる。そのため、薄い半導体素子１を用いることが可能となり、同じ厚さの中により多くの半導体素子を積層することが可能となる。また、半導体素子１自体も接続部３からの圧縮や引張り、曲げなどの荷重を受けないので、半導体素子１に生じる応力を低減できる。さらに、半導体素子１の反り変形自体が小さくなるので、半導体素子１に生じる曲げ応力も低減できる。さらに、それぞれの個別半導体パッケージ１３とベース基板５との接続箇所がそれぞれの半導体素子１に対して片側のみであるので、接続箇所の面積を低減することができ、半導体素子１の実装密度が向上することができる。この結果、従来よりも高機能・大容量でより省スペースな半導体装置を提供することができる。

次に、本発明の第２実施例について図９を用いて説明する。図９は本発明の第２実施例の半導体装置７０を示す図で、図９（ａ）はその正面図、図９（ｂ）は図９（ａ）のＢ部拡大図である。なお、第２実施例〜第１０実施例は、以下の各実施例の説明で述べる点で第１実施例と相違するものであり、その他の点については第１実施例と基本的には同一である。

第２実施例は、配線部材４に配線４ｂを２層持つ点で第１実施例と相違している。すなわち、配線部材４は、フレキシブル基板４ａの両面に配線４ｂを持つことで構成されている。このように、配線４ｂを２層もつことで配線部の電気特性を改善することができ、さらに高速での動作が可能な半導体装置とすることができる。その一方、フレキシブル基板４ａの両面に配線４ｂがあることで、配線部材４の曲げ剛性が増加するため、配線部材４の曲げ加工に必要な荷重や曲げ加工に対する反発力が増加する。曲げ剛性を低減する方法として、使用するフレキシブル基板４ａや配線４ｂの厚みを小さくすることや、配線部材４の一部に穴を設けること、配線４ｂのパターン形状の改善などを施すことができる。

次に、本発明の第３実施例について図１０を用いて説明する。図１０は本発明の第３実施例の半導体装置７０を示す図で、図１０（ａ）はその正面図、図１０（ｂ）はその変形例を示す図である。

第３実施例は、配線部材４とベース基板５の接続部がベース基板の両側に設けられている点で第１実施例と相違している。図１０（ａ）では、ベース基板に一番近い個別半導体パッケージ１３と３番目に近い個別半導体パッケージ１３の配線部材４はベース基板５の図において左側で接続しており、ベース基板５から２番目に近い個別半導体パッケージ１３と４番目に近い個別半導体パッケージ１３の配線部材４はベース基板５の図において右側で接続している。この様に接続部３を配置する場合であっても、それぞれの個別半導体パッケージ１３において、配線部材４は個別半導体パッケージ１３の片側のみから引き出され、ベース基板５と片側のみで接続していることは、第１実施例と同様である。したがって、第１実施例を用いて説明した信頼性向上のメカニズムは第３実施例においても成り立つ。また、本実施例を用いた場合、片側の配線部材４の数が半分になるため、それぞれの配線部材の干渉や接触を防止し易くなる。

図１０（ｂ）は、図１０（ａ）と同様に配線部材４とベース基板５の接続部がベース基板の両側に設けられている実施例であり、図１０（ａ）との相違点はベース基板５に１番目に近い個別半導体パッケージ１３と２番目に近い個別半導体パッケージ１３の配線部材４がベース基板５の図において右側で接続しており、３番目に近い個別半導体パッケージ１３と４番目に近い個別半導体パッケージ１３の配線部材４がベース基板５の図において左側で接続している点である。この様に接続部を配置することで、１番目の個別半導体パッケージ１３と２番目の個別半導体パッケージ１３をベース基板５に超音波接合する際にベース基板５を大きな移動や回転させることなく行うことができるので、接合に要する設備や工程時間を短縮することができる。３番目の個別半導体パッケージ１３と４番目の個別半導体パッケージ１３を接合する場合も同様である。

なお、図１０（ａ）及び図１０（ｂ）では半導体装置７０の正面図を用いて実施例を説明したために配線部材４はベース基板５の左右両側に配置されている例を示したが、配線部材４をベース基板５の４辺それぞれに引き出すことも可能である。

次に、本発明の第４実施例について図１１を用いて説明する。図１１は本発明の第４実施例の半導体装置７０の正面図である。

第４実施例では、積層半導体パッケージ１２を、モールドレジン１０１で封止している点が第１実施例と相違する。第４実施例の様にモールドレジン１０１で積層半導体パッケージ１２を封止した場合、第１実施例で説明した熱変形量差を接続部の無い側の移動で吸収する効果は低減するが、その代わりに信頼性の確保が課題となる配線部材４とベース基板５の接合部などをモールドレジン１０１で封止して強化することで信頼性を確保できる。個別半導体パッケージ１３の反り変形についても、モールドレジン１０１で封止することで低減できるので、反りによる素子の動作不良や破損を防止することができる。また、ベース基板５の寸法は第１実施例と同じであるので、実装密度は第１実施例と同様に高い。

次に、本発明の第５実施例について図１２を用いて説明する。図１２は本発明の第５実施例の半導体装置７０を示す図で、図１２（ａ）はその正面図、図１２（ｂ）は図１２（ａ）の半導体装置７０に用いるパッケージ固定部材１１１の斜視図である。

第５実施例では、積層した最上層の個別半導体パッケージ１３の上面とベース基板５の下面をパッケージ固定部材１１１で圧縮することで固定している点が、第１実施例との相違点である。このとき、固定部材１１１にバネ材のような弾性範囲の大きい材料を用いて個別半導体パッケージ１３をベース基板５の方向に押さえることで、曲げ加工をした配線部材４の反発力で個別半導体パッケージ１３がベース基板５から遠ざかる方向に移動しようとする力を打ち消すことができる。このとき、半導体装置７０が使用される全ての温度域において個別半導体パッケージ１３をベース基板５の方向に押さえることが望ましいが、一部の温度域において押さえつけることができれば、少なくともその温度域では効果を得ることができる。

また、パッケージ固定部材１１１のベース基板５と接触する面はコの字型の形状とすることで、はんだボール６とパッケージ固定部材１１１との接触を防ぐことができる。第５実施例の様に、パッケージ固定部材１１１を用いて個別半導体パッケージ１３を固定することで、接続部材７は接着力を持つ必要がなくなる。このため、接続部材７に用いることができる材料の幅を広げることができる。また、パッケージ固定部材１１１に熱伝導率の良い材料を用いることで、個別半導体パッケージ１３の上面とベース基板５の下面の温度差を低減することができる。その結果、それぞれの積層された半導体素子１やインターフェイスチップ８の温度差が低減され、半導体素子１やインターフェイスチップ８の最高温度を低下させることができる。第５実施例では、パッケージ固定部材１１１にＣｕ合金を用いることで、上記の特徴を効果的に活用している。

次に、本発明の第６実施例について図１３を用いて説明する。図１３は本発明の第６実施例の半導体装置７０の正面図である。

第６実施例では、配線部材４がベース基板５の上でＵ字型に曲げられ、半導体素子１が積層される位置でベース基板５の反対側（図における上側）となる面が、ベース基板５と接続する面と同じ面である点が第１実施例との相違点である。第６実施例と第１実施例とを選択的に用いることで、配線部材４のどちらの面に配線４ｂが設けられている場合でもベース基板５との接続が可能になる。さらに第６実施例の場合、個別半導体パッケージ１３とベース基板５の接続部を積層される半導体素子１の下側、すなわちインターフェイスチップ８の近傍に配置することができるので、ベース基板の寸法を小さくできる。その結果、半導体装置７０の平面寸法を低減することができ、さらに実装密度を高めることができる。

次に、本発明の第７実施例について図１４を用いて説明する。図１４は本発明の第７実施例の半導体装置７０の正面図である。

第７実施例では、積層されるそれぞれの個別半導体パッケージにおいて、配線部材４が半導体素子１よりも上側（ベース基板５から遠い位置）に配置される点が第６実施例との相違点である。この場合、半導体素子１の回路面が上側（ベース基板５から遠い位置）に配置されることになる。第６実施例と第７実施例を選択することで、配線部材４のどちらの面に配線４ｂが設けられている場合でもベース基板５との接続が可能になる。

次に、本発明の第８実施例について図１５及び図１６を用いて説明する。図１５は本発明の第８実施例の半導体装置７０を示す図で、図１５（ａ）はその正面図、図１５（Ｂ）は図１５（ａ）の半導体装置７０の変形例を示す図、図１６は図１５（ａ）の半導体装置７０の製造方法を示す工程図である。

第８実施例では、それぞれの個別半導体パッケージ１３の配線部材４とベース基板５の接続部３がベース基板５の下面に設けられている点が、第１実施例との相違点である。このように接続部３を配置することで、接続部３を半導体素子１の下側、すなわち、はんだボール６の近傍に設けることができるので、積層半導体パッケージ１２の平面寸法を低減してさらに実装密度を高めることができる。また、接続部３をベース基板５の上面に配置する場合と比較して、ベース基板５の厚さ分だけ配線部材４の曲率半径を大きくすることができる。その結果、配線部材４に発生する曲げ応力を低減できるので、配線４の信頼性を向上できる。また、曲率半径が大きくなるので、曲げ剛性の大きい配線部材４の使用も可能になる。

また、図１５Ｂに示す変形例の場合、インターフェイスチップ８をベース基板５の下面に設けることで半導体装置７０の高さをさらに低減することができる。その結果、より薄いスペースへの搭載が可能な半導体装置７０とすることができる。

図１５Ａに示す半導体装置の製造方法を図１６を参照しながら説明する。個別半導体パッケージ１３の製造方法は第１実施例と同様であるので省略する。

まず、図１６（ａ）の様に、ベース基板５の表面にインターフェイスチップ８を実装する。この工程は第１実施例の製造方法と同様である。

次いで、図１６（ｂ）の様に、個別半導体パッケージ１３の配線部材４をベース基板５の下面端部に接合する。第８実施例の接合方法には、第１実施例と同様に常温超音波接合を用いている。

次いで、図１６（ｃ）の様に、積層する個別半導体パッケージ１３の数だけ接合の工程を繰り返す。このとき、既に接合した個別半導体パッケージ１３と新たに接合する個別半導体パッケージ１３を接続した後に配線部材４とベース基板５を接合することで、接合部の位置合わせを容易にすることができる。

次いで、図１６（ｄ）の様に、配線部材４を１８０度折り曲げることで、積層された個別半導体パッケージ１３をインターフェイスチップ８の上面に接続する。このとき、ベース基板５の端部を配線部材４の折り曲げ加工のガイドとして用いることで、容易に配線部材４の折り曲げ加工を行うことができる。なお、このとき、ベース基板５の端部角部に丸め加工を施すことで、ベース基板５の端部で配線部材４にキズなどが生じることを防止できる。

最後に、図１６（ｅ）の様にベース基板下面にはんだボール６を設けることで、半導体装置７０が完成する。なお、各接着工程、レジン封止工程、はんだ取り付け工程では温度履歴が必要となる。これらの温度管理工程は、各工程単独に行うことも可能であるし、同時に行うことで工程を短縮することもできる点は、第１実施例の製造方法と同様である。

以上、本発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その趣旨を逸脱しない範囲で種々変更可能であることは言うまでもない。また、それぞれの実施例を組み合わせて実施することも当然可能である。

本発明の第１実施例の半導体装置を示す図である。 比較例１及び第１実施例の半導体装置の熱変形の代表値を説明する図である。 比較例１の半導体装置の熱変形を説明する図である。 図１（ｂ）のＡ部拡大図である。 第１実施例の半導体装置を用いた半導体モジュールを示す図である。 第１実施例の半導体装置と放熱板を用いた半導体モジュールを示す図である。 第１実施例の半導体装置を構成する個別半導体パッケージの製造方法を示す工程図である。 第１実施例の半導体装置の製造方法を示す工程図である。 本発明の第２実施例の半導体装置を示す図である。 本発明の第３実施例の半導体装置を示す図である。 本発明の第４実施例の半導体装置を示す正面図である。 本発明の第５実施例の半導体装置を示す図である。 本発明の第６実施例の半導体装置の正面図である。 本発明の第７実施例の半導体装置の正面図である。 本発明の第８実施例の半導体装置を示す図である。 図１５（ａ）の半導体装置の製造方法を示す工程図である。

符号の説明

１…半導体素子、２…レジン、３…接続部、４…配線部材、４ａ…フレキシブル基板、４ｂ…配線、５…ベース基板、６…はんだボール、７…接続部材、８…インターフェイスチップ、９…レジン、１０…インターフェイスチップ外形、１１…はんだボール、１２…積層半導体パッケージ、１３…個別半導体パッケージ、２１…ベース基板表面配線、２２…接合ツール跡、３１…モジュール基板、３２…端子、４１…放熱板、４２…熱伝導部材、６１…穴、６２…端子、７０…半導体装置、８０…半導体モジュール、１０１…モールドレジン、１１１…パッケージ固定部材。

Claims (16)

1. フレキシブル基板及び配線からなる配線部材に半導体素子を固定した個別半導体パッケージを複数積層して構成された積層半導体パッケージと、
   前記積層半導体パッケージと装置外部とのインターフェイスとして機能するインターフェイスチップを搭載したベース基板とを備えた半導体装置において、
   前記半導体素子に固定された前記配線部材の少なくとも前記配線を当該半導体素子の片側のみから延ばして前記ベース基板に接続した
   ことを特徴とする半導体装置。
2. 請求項１の半導体装置において、前記半導体素子に固定された前記配線部材を当該半導体素子の片側のみから延ばして前記ベース基板に接続したことを特徴とする半導体装置。
3. 請求項２の半導体装置において、前記半導体素子として平面矩形状で前記配線部材の延びる方向と平行な辺が厚さより３０倍以上である薄型半導体素子を用いると共に、前記配線部材として前記半導体素子より薄い配線部材を用いたことを特徴とする半導体装置。
4. 請求項１の半導体装置において、前記積層半導体パッケージと前記ベース基板との間に低弾性の接続部材を介在させたことを特徴とする半導体装置。
5. 請求項１の半導体装置において、前記個別半導体パッケージのそれぞれの間に低弾性の接続部材を介在させて前記積層半導体パッケージを構成したことを特徴とする半導体装置。
6. 請求項２の半導体装置において、前記個別半導体パッケージから同一側に延びる前記配線の延長寸法を前記ベース基板から遠く離れる前記個別半導体パッケージから延びる配線ほど大きくしたことを特徴とする半導体装置。
7. 請求項２の半導体装置において、複数の前記半導体素子の異なる側の辺から前記配線部材を延ばして前記ベース基板に接続したことを特徴とする半導体装置。
8. 請求項２の半導体装置において、前記個別半導体パッケージを構成する前記半導体素子及び前記配線部材がレジンモールドされていることを特徴とする半導体装置。
9. 請求項２の半導体装置において、前記積層半導体パッケージの上面と下面とが同一の固定部材に接続され、前記積層半導体パッケージが使用される少なくとも一部の温度域に前記固定部材によって前記積層半導体パッケージの上面と下面とに圧縮荷重が加えられることを特徴とする半導体装置。
10. 請求項１の半導体装置において、前記フレキシブル基板がＵ字型に曲げられて前記ベース基板と接続されていることを特徴とする半導体装置。
11. 請求項１０の半導体装置において、前記各々のフレキシブル基板と前記ベース基板との接続箇所が設けられている前記ベース基板の面が前記積層半導体パッケージが設置される側と反対側の面であることを特徴とする半導体装置。
12. 請求項１の半導体装置において、前記積層半導体パッケージを構成する前記半導体素子はＤＲＡＭチップであることを特徴とする半導体装置。
13. 請求項１２の半導体装置において、前記積層半導体パッケージと前記ベース基板との間に前記インターフェイスチップを介在させたことを特徴とする半導体装置。
14. フレキシブル基板及び配線からなる配線部材を半導体素子の片側のみから少なくとも配線が延長されるように前記半導体素子に固定して個別半導体パッケージを構成する工程と、
    前記個別半導体パッケージをベース基板上に複数積層して積層半導体パッケージを構成する工程と、
    前記個別半導体パッケージから延長された前記配線を前記ベース基板に接続する工程とを有する
    ことを特徴とする半導体装置の製造方法。
15. 請求項１４の半導体装置の製造方法において、前記積層半導体パッケージを構成する各々の配線部材を前記半導体素子の片側のみから延長して前記ベース基板とを接合した後に、前記配線部材をＵ字型に曲げて前記積層半導体パッケージを前記ベース基板上に搭載することを特徴とする半導体装置の製造方法。
16. フレキシブル基板及び配線からなる配線部材に半導体素子を固定した個別半導体パッケージを複数積層して構成された積層半導体パッケージと、前記積層半導体パッケージを搭載したベース基板とを備えた半導体装置を、モジュール基板上に複数並べて配置した半導体モジュールにおいて、
    前記半導体装置は、前記半導体素子に固定された前記配線部材の少なくとも前記配線を当該半導体素子の片側のみから延ばして前記ベース基板に接続したものである
    ことを特徴とする半導体モジュール。

Images