JP2006270049A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2006270049A
JP2006270049A JP2006002605A JP2006002605A JP2006270049A JP 2006270049 A JP2006270049 A JP 2006270049A JP 2006002605 A JP2006002605 A JP 2006002605A JP 2006002605 A JP2006002605 A JP 2006002605A JP 2006270049 A JP2006270049 A JP 2006270049A
Authority
JP
Japan
Prior art keywords
region
gate
active region
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006002605A
Other languages
English (en)
Other versions
JP5027417B2 (ja
Inventor
Sang Don Lee
相敦 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2006270049A publication Critical patent/JP2006270049A/ja
Application granted granted Critical
Publication of JP5027417B2 publication Critical patent/JP5027417B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】リセスゲート領域にシリコンホーンが形成されることを防止し、食刻工程のマージンを高める半導体素子の製造方法を提供すること。
【解決手段】リセスゲート領域の食刻工程でチャンネル領域とこれに隣接した素子分離膜を部分的に露出させるアイランド型マスクを用いて素子分離膜を先に食刻した後、半導体基板を食刻することにより、リセスゲート領域にシリコンホーンが形成されることを防止し、食刻工程のマージンを高める。
【選択図】図５Ｆ

Description

本発明は、半導体素子の製造方法に関し、特に、リセスゲート領域の食刻工程でチャンネル領域とこれに隣接した素子分離膜を部分的に露出させるマスクを用いて素子分離膜を先に食刻した後、半導体基板を食刻することにより、リセスゲート領域にシリコンホーンが形成されることを防止し、食刻工程のマージンを高める半導体素子の製造方法に関する。
図１は、従来の技術に係る半導体素子のレイアウトを示す平面図である。
図１に示されているように、半導体基板上部に素子分離膜４０、活性領域１０ａ及び活性領域１０ａと交差するワードラインであるゲート構造物１２０が形成されている。ゲート構造物１２０間の間隔はＦであり（Ｆはデザインルールによる最小線幅）、リセスゲートゲート領域６０はライン型であって、ゲート構造物１２０下部に備えられ、ゲート構造物１２０の幅より左右に各々Ｄほど小さい。即ち、リセスゲート領域６０の誤整合マージンはＤである。
図２Ａ〜図２Ｆは、従来の技術に係る半導体素子の製造方法を示す断面図である。図２Ａ（ｉ）〜図２Ｆ（ｉ）は図１のＩ−Ｉ’に沿う断面を示す図である。図２Ａ（ii）〜図２Ｆ（ii）は図１のII−II’に沿う断面を示す図である。
図２Ａに示されているように、半導体基板１０上部にパッド酸化膜２０及びパッド窒化膜３０を積層する。次には、ＳＴＩ工程を行って活性領域１０ａを定義する素子分離膜４０を形成する。
図２Ｂに示されているように、素子分離膜４０を所定厚さに食刻してその高さを低くした後、パッド窒化膜３０を除去する。次には、全体表面上部にポリシリコン層５０を形成する。
図２Ｃに示されているように、ポリシリコン層５０上部に感光膜（図示省略）を形成した後、図１のリセスゲート予定領域６０を定義する露光マスクを利用した露光及び現像工程でリセスゲート予定領域６０を露出させるライン型の感光膜パターン（図示省略）を形成する。次には、前記感光膜パターンを食刻マスクに露出したポリシリコン層５０及びパッド酸化膜２０を食刻して、リセスゲート予定領域６０を定義するポリシリコン層パターン５０ａ及びパッド酸化膜パターン２０ａを形成する。その次に、前記感光膜パターンを除去する。
図２Ｄに示されているように、ポリシリコン層パターン５０ａを食刻マスクに露出した半導体基板１０を食刻してリセスゲート領域７０を形成する。ここで、半導体基板１０とポリシリコン層パターン５０ａが共に食刻されるようにする。この際、素子分離膜４０と隣接した半導体基板１０の食刻速度が素子分離膜４０と隣接しない半導体基板１０より遅いので、リセスゲート領域７０内の半導体基板にはシリコンホーン（Ａ）が形成される。その次に、パッド酸化膜２０を除去する。
図２Ｅに示されているように、露出した半導体基板１０の表面にゲート酸化膜８０を形成した後、全体表面上部にリセスゲート領域７０を埋め込む下部ゲート電極層９０を形成し、下部ゲート電極層９０上部に上部ゲート電極層１００及びハードマスク層１１０を順次積層する。
図２Ｆに示されているように、ハードマスク層１１０、上部ゲート電極層１００及び下部ゲート電極層９０をパターニングして、下部ゲート電極層パターン９０ａ、上部ゲート電極層パターン１００ａ及びハードマスク層パターン１１０ａの積層構造でなるゲート構造物１２０を形成する。
図３は、従来の技術に係る半導体素子の製造工程で誤整合が発生した場合を示す断面図である。
図３は、感光膜（図示省略）を食刻マスクにリセスゲート予定領域６０のポリシリコン層５０及びパッド酸化膜２０を食刻する際（図２Ｃの食刻工程）、整合誤差が最大誤整合マージンＤより大きいＭほど発生した場合を示している。リセスゲート領域の形成時にライン型のマスクを用いるので、誤整合がＭほど発生する場合は素子分離膜４０とポリシリコン層パターン５０ａとの間にＭ−Ｄの半導体基板１０が露出する。従って、図２Ｄの半導体基板１０の食刻工程で望まない部分の半導体基板１０が非正常的に食刻される。素子の大きさが小さくなるに従い工程マージンは漸次減少するが、整合誤差が少しだけ大きくなっても、図３のように望まない部分の半導体基板が露出して非正常的な食刻が発生するという問題点がある。さらに、リセスゲート領域内にシリコンホーンが形成されセルトランジスタのしきい値電圧を低減させ、漏洩電流を増加させて素子のリフレッシュ特性を低下させるという問題点がある。
「88nm以下の大きさを具現するためのリセス−チャンネル −アレイ−トランジスタ（RCAT）を利用してディラム（DRAM）データリテンション時間の飛躍的発展（"The breakthrough in data retention time of DRAM using Recess-Channel-array Transistor(RCAT) for 88nm feature size and beyond"）」、pp.11〜12、Symposium on VLSI technology Digest of Technical Papers、2003
前記問題点を解決するため、リセスゲート領域の食刻工程でチャンネル領域とこれに隣接した素子分離膜を部分的に露出させるマスクを用いて素子分離膜を先に食刻した後、半導体基板を食刻することによりリセスゲート領域にシリコンホーンが形成されることを防止し、食刻工程のマージンを高める半導体素子の製造方法を提供することにその目的がある。
本発明に係る半導体素子の製造方法は、
（ａ）パッド絶縁膜が形成された半導体基板上部にＳＴＩ工程を行って活性領域を定義する素子分離膜を形成する段階と、
（ｂ）全体表面上部にポリシリコン層を形成する段階と、
（ｃ）前記活性領域と交差するアイランド型リセス領域を定義し、前記リセス領域内の前記ポリシリコン層、パッド絶縁膜及び所定厚さの素子分離膜を食刻して、前記活性領域の側壁を露出させるリセスを形成するが、前記アイランド型リセス領域は前記活性領域の長手方向ではゲート領域の線幅より小さく、前記ゲート領域の長手方向では前記活性領域の線幅より大きく形成する段階と、
（ｄ）前記残ったポリシリコン層を食刻マスクに前記リセス内の前記半導体基板を食刻するが、前記ポリシリコン層を前記半導体基板と同時に食刻してリセスゲート領域を形成する段階と、
（ｅ）所定厚さの前記パッド絶縁膜を除去した後、前記活性領域上部にゲート酸化膜を形成する段階と、
（ｆ）全体表面上部に前記リセスゲート領域を埋め込む下部ゲート電極層を形成し、前記下部ゲート電極層上部に上部ゲート電極層及びハードマスク層を形成する段階と、
（ｇ）前記ハードマスク層、上部ゲート電極層及び下部ゲート電極層をゲートマスクに選択的に食刻してゲート構造物を形成する段階と、
を含むことを特徴とする。
本発明に係る半導体素子の製造方法は、リセスゲート領域の食刻工程でチャンネル領域とこれに隣接した素子分離膜を部分的に露出させるマスクを用いて素子分離膜を先に食刻した後、半導体基板を食刻することにより（ｉ）リセスゲート領域にシリコンホーンが形成されるのを防止して、セルトランジスタの漏洩電流を減少させ、従って素子のリフレッシュ特性を向上させ、（ii）リセスゲートマスクの整合誤差が工程マージンより大きい場合でも半導体基板の非正常的な食刻が発生することを防止するという効果が得られる。
以下では本発明の実施の形態を、図を参照して詳しく説明する。
図４は、本発明に係る半導体素子のレイアウトを示す平面図である。
図４に示されているように、活性領域２３０と、これを定義する素子分離膜２４０と、活性領域２３０を横切るワードラインであるゲート構造物３２０が半導体基板上に形成される。
周辺回路領域の半導体基板に、幅が広く活性領域１１５を定義する素子分離膜２４０と、活性領域２３０及び活性領域２３０と交差するワードラインであるゲート構造物３２０が形成されている。ゲート構造物３２０の間の間隔はＦ（Ｆはデザインルールによる最小線幅）であり、リセス領域２６０はライン型でない矩形のアイランド型（island type）であって、ゲート構造物３２０の下部に備えられ、活性領域の長手方向ではゲート構造物３２０の幅より左右に各々Ｄほど小さく、ゲート構造物の長手方向では活性領域２３０の線幅より上下に各々Ｅほど大きい。ここで、０≦Ｄ≦(１／３)Ｆ、０≦Ｅ≦(１／２)Ｆであるのが好ましい。
図５Ａ〜図５Ｆは、本発明に係る半導体素子の製造方法を示す断面図である。図５Ａ（ｉ）〜図５Ｆ（ｉ）は図４のＩ−Ｉ’に沿う断面を示す図である。図５Ａ（ii）〜図５Ｆ（ii）は図４のII−II’に沿う断面を示す図である。
図５Ａに示されているように、半導体基板２００の上部にパッド酸化膜２１０及びパッド窒化膜２２０を形成する。次は、素子分離膜２４０を形成するためのＳＴＩ工程を行う。具体的には、先ず素子分離領域のパッド窒化膜２２０、パッド酸化膜２１０及び所定厚さの半導体基板２００を食刻して素子分離用トレンチ（図示省略）を形成する。次は、全体表面上部に素子分離用トレンチを埋め込む素子分離用絶縁膜（図示省略）を形成した後、パッド窒化膜２２０が露出するまで、前記素子分離用絶縁膜を研磨して活性領域２３０を定義する素子分離膜２４０を形成する。ここで、素子分離膜２４０と半導体基板２００の界面に熱酸化膜（図示省略）を形成するか、または素子分離膜２４０と前記熱酸化膜の界面にライナー窒化膜を形成することもできる。
図５Ｂに示されているように、素子分離膜２４０を所定厚さに食刻してその高さを低くした後、パッド窒化膜２２０を除去する。次は、全体表面上部にポリシリコン層２５０を形成する。ここで、パッド窒化膜２２０を除去した後パッド酸化膜２１０を食刻して除去し、露出した半導体基板２００の表面にバッファ酸化膜（図示省略）を形成した後、ウェル及びチャンネル注入工程を行い活性領域２３０に不純物を注入する工程を行うことができる。さらに、パッド窒化膜２２０を除去した後、ウェル及びチャンネル注入工程を行って活性領域２３０に不純物を注入した後、パッド酸化膜２１０を食刻して除去し、露出した半導体基板２００の表面にバッファ酸化膜を形成することもできる。
図５Ｃに示されているように、ポリシリコン層２５０の上部に感光膜（図示省略）を形成した後、図４のリセス領域２６０を定義する露光マスク（図示省略）を利用した露光及び現像工程でリセス領域２６０を露出させる感光膜パターン（図示省略）を形成する。即ち、活性領域の長手方向ではゲート構造物３２０の線幅より２Ｄほど小さく、ゲート構造物の長手方向では活性領域２３０の線幅より２Ｅほど大きいリセス領域２６０を露出させる感光膜パターンを形成する。前記感光膜パターンは、チャンネル領域のポリシリコン層２５０の一部及びチャンネル領域と隣接する素子分離膜２４０を露出させる。
次は、前記感光膜パターンを食刻マスクに露出したポリシリコン層２５０、ポリシリコン層２５０下部のパッド酸化膜２１０及び所定厚さの素子分離膜２４０を食刻し、リセス領域２６０を定義するポリシリコン層パターン２５０ａ及びパッド酸化膜パターン２１０ａを形成する。素子分離膜２４０の食刻工程により活性領域２３０の側壁を露出させるリセスが形成される。ここで、食刻される素子分離膜２４０の厚さは下記の図５Ｄに示された半導体基板２００の食刻工程で食刻される半導体基板２００の食刻深さに従い適宜調節するのが好ましい。その次に、前記感光膜パターンを除去する。
図５Ｄに示されているように、ポリシリコン層パターン２５０ａを食刻マスクに図５Ｃに示す食刻工程により露出した半導体基板２００を食刻してリセスゲート領域２７０を形成する。ここで、食刻される半導体基板２００の厚さは図５Ｃに示されている素子分離膜２４０の食刻工程で食刻される素子分離膜２４０の厚さ以上であるものがさらに好ましい。さらに、半導体基板２００とポリシリコン層パターン２５０ａが共に食刻されるようにする。ここで、従来の技術では素子分離膜と半導体基板を同時に食刻するので、食刻速度が遅い半導体基板にシリコンホーンが形成されていたが、本発明の場合素子分離膜２４０を先に食刻した後半導体基板２００を食刻するので、シリコンホーンが形成されない。その次に、パッド酸化膜パターン２１０ａを少なくとも所定厚さに食刻して除去する。ここで、パッド酸化膜パターン２１０ａを完全に除去するか、または所定厚さだけ除去することができる。
図５Ｅに示されているように、露出した半導体基板２００の表面にゲート酸化膜２８０を形成する。図５Ｄに示されている食刻工程でパッド酸化膜パターン２１０ａを完全に除去した場合は、ゲート酸化膜２８０は活性領域２３０の上部面及び側壁を含む半導体基板２００の表面に形成され、所定厚さだけ除去された場合はゲート酸化膜２８０は残っているパッド酸化膜パターン２１０ａの表面及び活性領域２３０の側壁に形成される。その次に、全体表面の上部にリセスゲート領域２７０を埋め込む下部ゲート電極層２９０を形成し、下部ゲート電極層２９０上部に上部ゲート電極層３００及びハードマスク層３１０を順次形成する。
図５Ｆに示されているように、ハードマスク層３１０、上部ゲート電極層３００及び下部ゲート電極層２９０をパターニングして下部ゲート電極２９０ａ、上部ゲート電極３００ａ及びハードマスク層パターン３１０ａの積層構造からなるゲート構造物３２０を形成する。
図６は、本発明に係る半導体素子の製造工程で誤整合が発生した場合を示す断面図である。
図６に示されているように、感光膜（図示省略）を食刻マスクにリセス領域２６０のポリシリコン層２５０、パッド酸化膜２１０及び素子分離膜２４０を食刻する場合（図５Ｃの食刻工程）、整合誤差が最大の誤整合マージンより大きいＭほど発生したことを示している。本発明に係る半導体素子の製造方法は、リセスゲート領域の形成時にライン型のマスクでない図４のリセス領域２６０を定義するアイランド型のマスクを用いるので、誤整合がＭほど発生する場合でもリセス領域でない部分の半導体基板が露出しないので、図５Ｄの半導体基板２００の食刻工程で望まない部分の半導体基板２００の非正常的な食刻が防止されることが分かる。
従来の技術に係る半導体素子のレイアウトを示す平面図である。 従来の技術に係る半導体素子の製造方法を示す断面図である。 従来の技術に係る半導体素子の製造方法を示す断面図である。 従来の技術に係る半導体素子の製造方法を示す断面図である。 従来の技術に係る半導体素子の製造方法を示す断面図である。 従来の技術に係る半導体素子の製造方法を示す断面図である。 従来の技術に係る半導体素子の製造方法を示す断面図である。 従来の技術に係る半導体素子の製造工程で誤整合が発生した場合を示す断面図である。 本発明に係る半導体素子のレイアウトを示す平面図である。 本発明に係る半導体素子の製造方法を示す断面図である。 本発明に係る半導体素子の製造方法を示す断面図である。 本発明に係る半導体素子の製造方法を示す断面図である。 本発明に係る半導体素子の製造方法を示す断面図である。 本発明に係る半導体素子の製造方法を示す断面図である。 本発明に係る半導体素子の製造方法を示す断面図である。 本発明に係る半導体素子の製造工程で誤整合が発生した場合を示す断面図である。
符号の説明
１１５、２３０ 活性領域
２００ 半導体基板
２１０ パッド酸化膜
２１０ａ パッド酸化膜パターン
２２０ パット窒化膜
２４０ 素子分離膜
２５０ ポリシリコン層
２５０ａ ポリシリコン層パターン
２６０ リセス領域
２７０ リセスゲート領域
２８０ ゲート酸化膜
２９０ 下部ゲート電極層
２９０ａ 下部ゲート電極
３００ 上部ゲート電極層
３００ａ 上部ゲート電極
３１０ ハードマスク層
３１０ａ ハードマスク層パターン
３２０ ゲート構造物

Claims (10)

  1. （ａ）パッド絶縁膜が形成された半導体基板上部にＳＴＩ工程を行って活性領域を定義する素子分離膜を形成する段階と、
    （ｂ）全体表面上部にポリシリコン層を形成する段階と、
    （ｃ）前記活性領域と交差するアイランド型リセス領域を定義し、前記リセス領域内の前記ポリシリコン層、パッド絶縁膜及び所定厚さの素子分離膜を食刻して前記活性領域の側壁を露出させるリセスを形成するが、前記アイランド型リセス領域は前記活性領域の長手方向ではゲート領域の線幅より小さく、前記ゲート領域の長手方向では前記活性領域の線幅より大きく形成する段階と、
    （ｄ）前記残ったポリシリコン層を食刻マスクに前記リセス内の前記半導体基板を食刻するが、前記ポリシリコン層を前記半導体基板と同時に食刻してリセスゲート領域を形成する段階と、
    （ｅ）所定厚さの前記パッド絶縁膜を除去した後、前記活性領域上部にゲート酸化膜を形成する段階と、
    （ｆ）全体表面上部に前記リセスゲート領域を埋め込む下部ゲート電極層を形成し、前記下部ゲート電極層の上部に上部ゲート電極層及びハードマスク層を形成する段階と、
    （ｇ）前記ハードマスク層、上部ゲート電極層及び下部ゲート電極層をゲートマスクに選択的に食刻してゲート構造物を形成する段階と、
    を含むことを特徴とする半導体素子の製造方法。
  2. 前記（ａ）段階は、
    素子分離領域のパッド絶縁膜及び所定厚さの半導体基板を食刻してトレンチを形成する段階と、
    全体表面上部に前記トレンチを埋め込む素子分離用絶縁膜を形成する段階と、
    前記パッド絶縁膜が露出するまで、前記素子分離用絶縁膜を研磨して前記素子分離膜を形成する段階と、
    を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記素子分離膜と半導体基板の界面に熱酸化膜を形成する段階を更に含むことを特徴とする請求項２に記載の半導体素子の製造方法。
  4. 前記素子分離膜と熱酸化膜の界面にライナー窒化膜を形成する段階を更に含むことを特徴とする請求項３に記載の半導体素子の製造方法。
  5. 前記（ａ）段階後、
    前記パッド絶縁膜を食刻して半導体基板を露出する段階と、
    前記露出した半導体基板の表面にバッファ酸化膜を形成する段階と、
    ウェル及びチャンネル注入工程を行って前記活性領域に不純物を注入する段階と、
    を更に含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  6. 前記（ａ）段階後、
    ウェル及びチャンネル注入工程を行って前記活性領域に不純物を注入する段階と、
    前記パッド絶縁膜を食刻して半導体基板を露出する段階と、
    前記露出した半導体基板の表面にバッファ酸化膜を形成する段階と、
    を更に含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  7. 前記（ｃ）段階は、
    前記ポリシリコン層上部にリセスゲート領域を定義する感光膜パターンを形成するが、前記ゲートの長手方向では前記ゲート電極の線幅より小さく、ゲートの長手方向と垂直の方向である前記活性領域短軸方向では前記活性領域の短軸の線幅より大きく形成する段階と、
    前記感光膜パターンをマスクに前記リセスのポリシリコン層、前記ポリシリコン層の下部のパッド絶縁膜及び素子分離膜を食刻する段階と、
    前記感光膜パターンを除去する段階と、
    を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
  8. 前記アイランド型リセスゲート領域の前記活性領域の長手方向に対する線幅は前記ゲートの線幅より２Ｄほど小さく、前記アイランド型リセスゲート領域の前記ゲート構造物の長手方向に対する線幅は前記活性領域の短軸より２Ｅほど大きいことを特徴とする請求項１に記載の半導体素子の製造方法（但し、０≦Ｄ≦(１／３)Ｆ、０≦Ｅ≦(１／２)Ｆ、Ｆはゲート領域等の間の距離）。
  9. 前記（ｃ）段階で食刻される素子分離膜の厚さは前記（ｄ）段階で食刻される半導体基板の厚さ以下であることを特徴とする請求項１に記載の半導体素子の製造方法。
  10. 前記（ｅ）段階は、
    前記パッド絶縁膜を除去し前記活性領域を露出する段階と、
    前記露出した活性領域上部にゲート酸化膜を形成する段階と、
    を含むことを特徴とする請求項１に記載の半導体素子の製造方法。
JP2006002605A 2005-03-22 2006-01-10 半導体素子の製造方法 Expired - Fee Related JP5027417B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2005-023507 2005-03-22
KR1020050023507A KR100596889B1 (ko) 2005-03-22 2005-03-22 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
JP2006270049A true JP2006270049A (ja) 2006-10-05
JP5027417B2 JP5027417B2 (ja) 2012-09-19

Family

ID=37035748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006002605A Expired - Fee Related JP5027417B2 (ja) 2005-03-22 2006-01-10 半導体素子の製造方法

Country Status (3)

Country Link
US (1) US7375016B2 (ja)
JP (1) JP5027417B2 (ja)
KR (1) KR100596889B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103420A (ja) * 2006-10-17 2008-05-01 Elpida Memory Inc 半導体装置の製造方法
KR20140052693A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 반도체 장치의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100549010B1 (ko) * 2004-06-17 2006-02-02 삼성전자주식회사 채널부 홀의 일 측벽에 채널 영역을 갖는 트랜지스터의형성방법들
KR100881818B1 (ko) * 2006-09-04 2009-02-03 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR100801315B1 (ko) * 2006-09-29 2008-02-05 주식회사 하이닉스반도체 돌기형트랜지스터가 구비된 반도체소자의 제조 방법
KR100798774B1 (ko) * 2006-09-29 2008-01-29 주식회사 하이닉스반도체 반도체소자의 리세스게이트 제조 방법
KR100801706B1 (ko) * 2006-10-25 2008-02-11 삼성전자주식회사 다중 게이트 유전막들을 갖는 반도체소자의 제조방법 및그에 의해 제조된 반도체소자
KR100876079B1 (ko) * 2007-06-26 2008-12-26 삼성전자주식회사 배선 구조물 형성 방법
US9520296B2 (en) 2014-06-12 2016-12-13 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device having a low divot of alignment between a substrate and an isolation thereof and method of forming the same
CN113345805B (zh) * 2021-06-04 2024-09-10 长江存储科技有限责任公司 半导体器件的制作方法及半导体器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268174A (ja) * 1993-03-15 1994-09-22 Toshiba Corp 半導体装置
JP2000091524A (ja) * 1998-08-26 2000-03-31 Texas Instr Inc <Ti> Ｄｒａｍセルのための小型化可能なワ―ド線路構造体およびその製造法
JP2003045957A (ja) * 2001-05-18 2003-02-14 Samsung Electronics Co Ltd 半導体装置の素子分離方法
JP2004311977A (ja) * 2003-04-02 2004-11-04 Samsung Electronics Co Ltd ゲートラインを含む半導体装置及びこの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1475839A1 (en) 2002-02-14 2004-11-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and its manufacturing method
KR100568854B1 (ko) 2003-06-17 2006-04-10 삼성전자주식회사 반도체 메모리에서의 리세스 채널을 갖는 트랜지스터 형성방법
KR100771152B1 (ko) 2003-07-16 2007-10-29 매그나칩 반도체 유한회사 트렌치 방식을 이용한 플래시 메모리 셀의 제조방법
KR20050027294A (ko) * 2003-09-15 2005-03-21 삼성전자주식회사 반도체 메모리에서의 리세스 게이트 형성방법
KR100680415B1 (ko) * 2005-05-31 2007-02-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100756808B1 (ko) * 2006-04-14 2007-09-07 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268174A (ja) * 1993-03-15 1994-09-22 Toshiba Corp 半導体装置
JP2000091524A (ja) * 1998-08-26 2000-03-31 Texas Instr Inc <Ti> Ｄｒａｍセルのための小型化可能なワ―ド線路構造体およびその製造法
JP2003045957A (ja) * 2001-05-18 2003-02-14 Samsung Electronics Co Ltd 半導体装置の素子分離方法
JP2004311977A (ja) * 2003-04-02 2004-11-04 Samsung Electronics Co Ltd ゲートラインを含む半導体装置及びこの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008103420A (ja) * 2006-10-17 2008-05-01 Elpida Memory Inc 半導体装置の製造方法
KR20140052693A (ko) * 2012-10-25 2014-05-07 삼성전자주식회사 반도체 장치의 제조방법
KR102047097B1 (ko) * 2012-10-25 2019-11-20 삼성전자주식회사 반도체 장치의 제조방법

Also Published As

Publication number Publication date
US20060216885A1 (en) 2006-09-28
KR100596889B1 (ko) 2006-07-04
US7375016B2 (en) 2008-05-20
JP5027417B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
JP5027417B2 (ja) 半導体素子の製造方法
JP5052823B2 (ja) 半導体素子及びその製造方法
KR100673133B1 (ko) 반도체 소자의 제조 방법
JP2006279009A (ja) 半導体素子の製造方法
KR100642384B1 (ko) 반도체 메모리소자의 트랜지스터 및 그 제조방법
JP2006339621A (ja) 半導体素子の製造方法
US8048597B2 (en) Semiconductor device with a bulb-type recess gate
JP2008300384A (ja) 半導体装置及びその製造方法
JP5000863B2 (ja) 半導体素子の製造方法
US20120091554A1 (en) Semiconductor device and method for manufacturing the same
KR20060112853A (ko) 반도체 소자의 형성방법
JP2007201409A (ja) 半導体素子及びその形成方法
KR100753125B1 (ko) 새들형 핀 트랜지스터 제조방법
KR100280516B1 (ko) 반도체 소자의 분리 구조 제조방법 및 반도체 소자 제조방법
KR100720258B1 (ko) 반도체 소자의 형성 방법
JP2007027678A (ja) 半導体素子のトランジスタ及びその形成方法
KR100650773B1 (ko) 돌기형 트랜지스터 및 그의 형성방법
KR100567074B1 (ko) 반도체 소자의 제조방법
KR100636682B1 (ko) 리세스채널을 갖는 반도체소자 및 그 제조방법
KR20070003068A (ko) 리세스채널을 갖는 반도체소자의 제조방법
KR20070077385A (ko) 반도체 소자 및 그의 제조 방법
KR100598174B1 (ko) 반도체 소자의 제조 방법
KR100855856B1 (ko) 반도체 소자의 제조방법
KR100685601B1 (ko) 반도체 소자 및 그 형성 방법
KR100732755B1 (ko) 반도체 소자의 리세스게이트 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120605

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees