KR20070077385A - 반도체 소자 및 그의 제조 방법 - Google Patents

반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR20070077385A
KR20070077385A KR1020060006965A KR20060006965A KR20070077385A KR 20070077385 A KR20070077385 A KR 20070077385A KR 1020060006965 A KR1020060006965 A KR 1020060006965A KR 20060006965 A KR20060006965 A KR 20060006965A KR 20070077385 A KR20070077385 A KR 20070077385A
Authority
KR
South Korea
Prior art keywords
layer
gate
forming
etching
semiconductor substrate
Prior art date
Application number
KR1020060006965A
Other languages
English (en)
Other versions
KR100745882B1 (ko
Inventor
이상돈
정성웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060006965A priority Critical patent/KR100745882B1/ko
Publication of KR20070077385A publication Critical patent/KR20070077385A/ko
Application granted granted Critical
Publication of KR100745882B1 publication Critical patent/KR100745882B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Abstract

본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히, 활성 영역의 길이 방향에서 십자 모양의 리세스된 채널 영역을 형성하도록 반도체 소자를 설계함으로써, 충분한 채널 길이를 확보하고 소자의 리프레쉬 특성을 개선할 수 있는 기술이다.

Description

반도체 소자 및 그의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}
도 1은 종래 기술에 따른 반도체 소자의 레이아웃.
도 2a 내지 2g는 종래 기술에 따른 반도체 소자의 제조 공정을 도시한 단면도들.
도 3은 본 발명의 실시 예에 따른 반도체 소자의 레이아웃.
도 4는 본 발명의 실시 예에 따른 반도체 소자의 단면도들.
도 5a 내지 5g는 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도들.
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 활성 영역의 길이 방향에서 십자 모양의 리세스된 채널 영역을 형성하도록 반도체 소자를 설계함으로써, 충분한 채널 길이를 확보하고 소자의 리프레쉬 특성을 개선할 수 있는 반도체 소자 및 그의 제조 방법에 관한 것이다.
일반적으로, 셀 트랜지스터의 채널 길이가 감소할수록 셀 트랜지스터의 문턱 전압을 맞추기 위하여 셀 채널의 이온 농도를 증가시키고, 이로 인하여 S/D 영역의 전계가 증가되어 누설 전류가 증가함으로 DRAM의 리프레쉬 특성은 나빠진다. 따라서, 셀 트랜지스터의 채널 길이를 늘이기 위하여 다음과 같은 반도체 소자의 구조가 제안되었다.
도 1은 종래 기술에 따른 활성 영역(1), 리세스 게이트 영역(3) 및 게이트 영역(5)을 도시한 반도체 소자의 레이아웃이다.
도 1을 참조하면, 리세스 게이트 영역(3)의 선 폭은 게이트 영역(5)의 선 폭보다 2D만큼 좁은 것으로 도시되어 있고, 게이트 영역들(5) 사이의 폭은 F로 도시되어 있다.
도 2a 내지 2g는 종래 기술에 따른 반도체 소자의 제조 방법을 도시한 단면도들로서, 도 2a(i) 내지 2g(i)는 도 1의 I-I'을 따른 단면도들이고, 도 2a(ii) 내지 2g(ii)는 도 1의 II-II'을 따른 단면도들이다.
도 2a를 참조하면, 패드 산화막(13)과 패드 질화막(15)을 구비한 반도체 기판(10)에 소자 분리막(20)을 형성한다.
도 2b를 참조하면, 패드 질화막(15)을 제거한 후, 전체 표면에 이온을 주입하여 반도체 기판(10)에 웰 및 채널 이온 주입 영역(미도시)을 형성한다. 다음으로, 전체 표면 상부에 평탄화된 폴리실리콘층(25)을 형성한다.
도 2c를 참조하면, 리세스 게이트 마스크(미도시)를 식각 마스크로 폴리실리콘층(25)과 패드 산화막(13)을 식각하여 도 1의 리세스 게이트 영역(3)을 정의하는 폴리실리콘층 패턴(25a)과 패드 산화막 패턴(13a)을 형성한다.
도 2d를 참조하면, 도 1의 리세스 게이트 영역(3)의 반도체 기판(10)을 소정 두께 식각하여 제 1 리세스(35)를 형성한다. 이때, 제 1 리세스(35) 형성 시 폴리실리콘층 패턴(25a)도 함께 제거된다. 또한, 소자 분리막(20)에 인접한 반도체 기판(10)은 식각 속도가 상대적으로 늦어 실리콘 혼(horn)이 형성된다.
도 2e를 참조하면, 제 1 리세스(35)와 패드 산화막 패턴(13a)의 측벽에 CVD 산화막의 스페이서(40)를 형성한 후, 이를 식각 마스크로 제 1 리세스(35) 하부에 노출된 반도체 기판(10)을 소정 두께를 식각하여 제 2 리세스(50)를 형성한다.
도 2f를 참조하면, 스페이서(40)와 패드 산화막 패턴(13a)을 제거한 후, 노출된 반도체 기판(10) 상부에 게이트 절연막(60)을 형성한다. 다음으로, 제 2 리세스(50)를 매립하는 평탄화된 게이트 도전층(65)을 형성하고, 그 상부에 하드 마스크층(90)을 형성한다. 여기서, 게이트 도전층(65)은 하부 게이트 도전층(70)과 상부 게이트 도전층(80)의 적층구조로 형성한다.
도 2g를 참조하면, 게이트 마스크(미도시)를 식각 마스크로 하드 마스크층(90)과 게이트 도전층(65)을 패터닝하여 게이트(99)를 형성한다. 여기서, 후속 공정에서 형성되는 저장 전극 접합 영역(5) 하부의 게이트 채널(L1+L2+L3)은 수직 채널 영역(L1+L3)과 수평 채널 영역(L2)으로 이루어진다.
이후의 공정은 일반적 트랜지스터 제조 공정을 수행하여 반도체 소자를 완성한다.
상술한 반도체 소자의 제조 방법에 따르면, 수직 채널 영역(L1+L3)이 깊을수록 또는 수평 채널 영역(L2)이 넓을수록 전체 게이트 채널(L1+L2+L3)의 길이는 증 가한다. 특히, 수평 채널 영역(L2)을 증가시키기 위하여 제 2 리세스 형성은 등방성 식각 방법으로 수행된다.
그러나, 디자인 룰이 감소함에 따라 수평 채널 영역(L2)의 증가는 한계가 존재하여, 소자의 리프레쉬(Refresh) 특성을 향상시키는데 제약이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 특히 활성 영역의 길이 방향에서 십자 모양의 리세스된 채널 영역을 형성하도록 반도체 소자를 설계함으로써, 충분한 채널 길이를 확보하고 소자의 리프레쉬 특성을 개선할 수 있는 반도체 소자 및 그의 제조 방법을 제공함에 있다.
본 발명은 상기와 같은 목적을 달성하기 위한 것으로서, 본 발명에 따른 반도체 소자는,
활성 영역을 정의하는 소자 분리막이 형성된 반도체 기판과, 활성 영역 내에 위치하며, 활성 영역의 길이 방향에서 그 하부가 십자 모양의 리세스된 채널 영역과, 십자 모양의 리세스된 채널 영역을 포함하는 활성 영역 상부에 형성되는 게이트 절연막과, 리세스된 채널 영역을 매립하고 게이트 영역의 게이트 절연막 상부에 형성되는 게이트 전극을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 제조 방법은,
(a) 반도체 기판 상부에 패드 절연막을 형성하는 단계와, (b) 소자 분리 마스크를 식각 마스크로 패드 절연막 및 반도체 기판을 소정 두께 식각하여 활성 영 역을 정의하는 트렌치를 형성하는 단계와, (c) 트렌치를 매립하는 소자 분리용 산화막을 형성하는 단계와, (d) 패드 절연막을 노출할 때까지 소자 분리용 산화막을 평탄화 식각하여 소자 분리막을 형성하는 단계와, (e) 전체 표면 상부에 하드 마스크층을 형성하는 단계와, (f) 리세스 게이트 마스크로 하드 마스크층 및 반도체 기판을 소정 두께 식각하여 십자 모양의 리세스된 채널 영역을 형성하는 단계와, (g) 십자 모양의 리세스된 채널 영역을 포함하는 노출된 반도체 기판 상부에 게이트 절연막을 형성하는 단계와, (h) 리세스된 채널 영역 매립하는 평탄화된 게이트 도전층을 형성하는 단계와, (i) 게이트 도전층 상부에 게이트 하드 마스크층을 형성하는 단계와, (j) 게이트 마스크를 식각 마스크로 게이트 하드 마스크층 및 게이트 도전층을 패터닝하여 게이트를 형성하는 단계를 포함하는 것을 특징으로 한다.
이하에서는 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.
도 3은 본 발명의 일 실시 예에 따라 소자 분리막(120)에 의해 정의되는 활성 영역(101), 리세스 게이트 영역(103) 및 게이트 영역(105)을 도시한 반도체 소자의 레이아웃이다.
도 3을 참조하면, 리세스 게이트 영역(103)의 선 폭은 게이트 영역(105)의 선 폭보다 2D만큼 좁은 것으로 도시되어 있고, 게이트 영역들(105) 사이의 폭은 F로 도시되어 있다.
도 4는 본 발명의 일 실시 예에 따른 반도체 소자의 단면도이며, 도 4(i)는 도 3의 I-I'을 따른 단면도이고, 도 4(ii)는 도 3의 II-II'을 따른 단면도이다.
도 4를 참조하면, 도 3의 활성 영역(101)을 정의하는 소자 분리막(120)은 반도체 기판(110) 내에 형성되고, 도 3의 리세스 게이트 영역(103)을 정의하는 마스크에 의해 리세스된 채널 영역(미도시)이 형성된다. 이때, 도 3의 활성 영역(101)의 길이 방향에서 리세스된 채널 영역은 십자 모양으로 형성되며, 그 길이(L1+L2+L3)에서는 수직한 부분이 더 늘어났다. 그리고, 게이트 절연막(160)은 십자 모양의 리세스된 채널 영역을 포함하는 활성 영역 상부에 형성되고, 게이트(199)는 도 3의 게이트 영역(105)의 게이트 절연막(160) 상부에 형성된다. 여기서, 게이트(199)는 게이트 전극(197)과 하드 마스크층 패턴(195)의 적층구조이며, 게이트 전극(197)은 게이트 하부 전극(175)과 게이트 상부 전극(185)의 적층구조인 것이 바람직하다. 또한, 리세스된 채널 영역의 깊이는 저장 전극 접합 영역(200) 바닥으로부터 10nm 내지 200nm인 것이 바람직하다. 따라서, 디자인 룰이 감소함에 따라 이웃한 리세스된 채널 영역의 폭(S1)이 함께 줄어듦에도 불구하고, 채널 길이(L1+L2+L3)를 증가시킬 수 있다.
도 5a 내지 5g는 본 발명의 일 실시 예에 따른 반도체 소자의 제조 방법을 도시한 단면도들로서, 도 5a(i) 내지 5g(i)는 도 3의 I-I'을 따른 단면도들이고, 도 5a(ii) 내지 5g(ii)는 도 3의 II-II'을 따른 단면도들이다.
도 5a를 참조하면, 반도체 기판(110) 상부에 패드 산화막(113)과 패드 질화막(115)을 형성한 후, 패드 질화막(115) 상부에 감광막(미도시)을 형성한다. 다음으로, 소자 분리 마스크(미도시)로 감광막을 노광 및 현상하여 소자 분리 영역을 정의하는 감광막 패턴(미도시)을 형성한다. 이후, 감광막 패턴을 식각 마스크로 패 드 질화막(115), 패드 산화막(113) 및 반도체 기판(110)을 소정 두께 식각하여 도 3의 활성 영역(101)을 정의하는 트렌치(미도시)를 형성한 후, 감광막 패턴을 제거한다. 그 다음, 트렌치를 매립하는 소자 분리용 산화막을 형성한 후, 패드 질화막(115)을 노출할 때까지 소자 분리용 산화막을 평탄화 식각하여 소자 분리막(120)을 형성한다. 여기서, 소자 분리용 산화막과 트렌치의 계면에 열 산화막(미도시), 라이너 질화막(미도시) 및 라이너 산화막(미도시)의 적층구조를 형성하는 것이 바람직하다.
도 5b를 참조하면, 소자 분리막(120)을 습식 식각 방법으로 소정 두께 식각하여 그 높이를 낮춘 후, 남은 패드 질화막(115)을 제거한다. 다음으로, 전체 표면 상부에 이온을 주입하여 반도체 기판(110)에 웰 및 채널 이온 주입 영역(미도시)을 형성한 후, 전체 표면 상부에 하드 마스크층(125)을 형성한다. 여기서, 패드 질화막(115)에 대한 제거 공정은 습식 식각 방법으로 수행된다. 또한, 하드 마스크층(125)은 폴리실리콘층, 비정질 탄소막, CVD 산화막, SiON막 또는 이들의 조합 중 선택된 어느 하나로 형성하는 것을 바람직하다. 그리고, 하드 마스크층(125)과 패드 산화막(113)의 계면에 버퍼 산화막을 추가할 수 있다.
본 발명의 다른 실시 예에 따르면, 남은 패드 질화막(115)과 패드 산화막(113)을 순차적으로 제거하여 반도체 기판(110)을 노출한 후, 노출된 반도체 기판(110) 상부에 열 산화막을 형성한다. 다음으로, 전체 표면 상부에 감광막(미도시)을 도포한 후, 셀 영역을 노출하는 마스크로 감광막을 노광 및 현상하여 감광막 패턴을 형성한다. 이후, 감광막 패턴을 이온 주입 마스크로 이온을 주입하여 반도체 기판(110)에 웰 및 채널 이온 주입 영역(미도시)을 형성한 후, 감광막 패턴을 제거한다. 그 다음, 전체 표면 상부에 하드 마스크층(125)을 형성할 수 있고, 하드 마스크층(125)과 열 산화막의 계면에 버퍼 산화막을 더 형성할 수 있다.
도 5c를 참조하면, 하드 마스크층(125) 상부에 감광막(미도시)을 형성한 후, 리세스 게이트 마스크(미도시)로 감광막을 노광 및 현상하여 도 3의 리세스 게이트 영역(103)을 정의하는 감광막 패턴을 형성한다. 다음으로, 감광막 패턴을 식각 마스크로 노출된 하드 마스크층(125)과 패드 산화막(113)을 식각하여 도 3의 리세스 게이트 영역(103)의 반도체 기판(110)을 노출한다.
도 5d를 참조하면, 노출된 반도체 기판(110)과 소자 분리막(120)을 소정 두께 식각하여 리세스된 채널 영역을 정의하는 제 1 리세스(135)를 형성하되, 제 1 리세스(135) 형성에 대한 식각공정 시 감광막 패턴과 남은 하드 마스크층(125)은 동시에 제거된다. 다음으로, 전체 표면에 세정 공정을 추가할 수 있다.
도 5e를 참조하면, 전체 표면 상부에 제 1 절연막(미도시)을 형성한 후, 이를 식각하여 제 1 리세스 내에 노출된 반도체 기판(110)과 패드 산화막(113)의 측벽에 스페이서(140)를 형성한다. 다음으로, 스페이서(140)를 식각 마스크로 제 1 리세스(135) 하부에 노출된 반도체 기판(110)을 소정 두께 등방성 식각하여 타원형 또는 원형의 제 2 리세스(미도시)를 형성한다. 이후, 스페이서(140)를 식각 마스크로 제 2 리세스 하부에 노출된 반도체 기판(110)을 소정 두께 건식 식각하여 도 3의 활성 영역(101)의 길이 방향에서 십자 모양의 리세스된 채널 영역(150)을 형성한다. 여기서, 리세스된 채널 영역(150)의 깊이는 후속 공정에서 형성될 저장 전극 접합 영역의 바닥으로부터 10nm 내지 200nm인 것이 바람직하다. 한편, 본 발명의 다른 실시 예에 따르면, 스페이서(140)를 제거한 후 제 2 리세스 하부에 노출된 반도체 기판(110)을 소정 두께 건식 식각하여 십자 모양의 리세스된 채널 영역(150)을 형성할 수 있다.
도 5f를 참조하면, 남은 패드 산화막(113)과 스페이서(140)를 제거하여 반도체 기판(110)을 노출시킨다. 이후, 리세스된 채널 영역(150)을 포함하는 노출된 반도체 기판(110) 상부에 게이트 절연막(160)을 형성한 후, 리세스된 채널 영역(150)을 포함하는 제 2 리세스를 매립하는 평탄화된 하부 게이트 도전층(170)을 형성한다. 그 다음, 하부 게이트 도전층(170) 상부에 상부 게이트 도전층(180) 및 게이트 하드 마스크층(190)을 형성한다.
도 5g를 참조하면, 게이트 하드 마스크층(190) 상부에 감광막(미도시)을 도포한 후, 게이트 마스크(미도시)로 감광막을 노광 및 현상하여 도 3의 게이트 영역(105)을 정의하는 감광막 패턴(미도시)을 형성한다. 다음으로, 감광막 패턴을 식각 마스크로 게이트 하드 마스크층(190), 상부 게이트 도전층(180) 및 하부 게이트 도전층(170)을 식각하여 제 3 하드 마스크층 패턴(195), 상부 게이트 전극(185) 및 하부 게이트 전극(175)의 적층구조로 이루어진 게이트(199)를 형성한다. 이후, 감광막 패턴을 제거한 후, 게이트(199)를 이온 주입 마스크로 이온 주입하여 게이트들(199) 사이의 반도체 기판(110)에 LDD 영역(미도시)을 형성한다. 여기서, 하부 게이트 도전층(170)은 폴리실리콘층, SiGe층 또는 이들의 적층구조로 형성하는 것이 바람직하며, 상부 게이트 도전층(180)은 티타늄 질화막, 텅스텐 질화막, 텅스텐 폴리실사이드층, 티타늄 폴리사이드층, 티타늄층, 텅스텐층 또는 이들의 조합 중 선택된 어느 하나로 형성하는 것이 바람직하다.
이후의 공정은 게이트 측벽 절연막 형성, S/D 영역 형성, 콘택 플러그 형성, 비트 라인 콘택 및 비트 라인 형성, 캐패시터 콘택 및 캐패시터 형성, 금속 배선 콘택 및 금속 배선 형성과 같은 일반적 트랜지스터 제조 공정을 수행하여 반도체 소자를 완성한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자 및 그의 제조 방법은 활성 영역의 길이 방향에서 십자 모양의 리세스된 채널 영역을 형성하도록 반도체 소자를 설계함으로써, 디자인 룰이 감소하더라도 충분한 채널 길이를 확보할 수 있다. 또한, 십자 모양의 리세스된 채널 영역 때문에 채널 농도를 더 감소시켜 전계를 작게 할 수 있다. 따라서, DRAM의 리프레쉬(Refresh) 특성을 개선할 수 있는 장점이 있다.
아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (18)

  1. 활성 영역을 정의하는 소자 분리막이 형성된 반도체 기판;
    상기 활성 영역 내에 위치하며, 상기 활성 영역의 길이 방향에서 십자 모양의 리세스된 채널 영역;
    상기 십자 모양의 리세스된 채널 영역을 포함하는 활성 영역 상부에 형성되는 게이트 절연막; 및
    상기 리세스된 채널 영역을 매립하고 게이트 영역의 상기 게이트 절연막 상부에 형성되는 게이트 전극
    을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 십자 모양의 리세스된 채널 영역의 깊이는 10nm 내지 200nm인 것을 특징으로 하는 반도체 소자.
  3. (a) 반도체 기판 상부에 패드 절연막을 형성하는 단계;
    (b) 소자 분리 마스크를 식각 마스크로 상기 패드 절연막 및 반도체 기판을 소정 두께 식각하여 활성 영역을 정의하는 트렌치를 형성하는 단계;
    (c) 상기 트렌치를 매립하는 소자 분리용 산화막을 형성하는 단계;
    (d) 상기 패드 절연막을 노출할 때까지 상기 소자 분리용 산화막을 평탄화 식각하여 소자 분리막을 형성하는 단계;
    (e) 상기 전체 표면 상부에 하드 마스크층을 형성하는 단계;
    (f) 리세스 게이트 마스크로 상기 하드 마스크층 및 반도체 기판을 소정 두께 식각하여 십자 모양의 리세스된 채널 영역을 형성하는 단계;
    (g) 상기 십자 모양의 리세스된 채널 영역을 포함하는 노출된 반도체 기판 상부에 게이트 절연막을 형성하는 단계;
    (h) 상기 리세스된 채널 영역 매립하는 평탄화된 게이트 도전층을 형성하는 단계;
    (i) 상기 게이트 도전층 상부에 게이트 하드 마스크층을 형성하는 단계; 및
    (j) 게이트 마스크를 식각 마스크로 상기 게이트 하드 마스크층 및 게이트 도전층을 패터닝하여 게이트를 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 3항에 있어서,
    상기 (c) 단계는
    상기 트렌치의 표면에 열 산화막, 라이너 질화막 및 라이너 산화막의 적층구조를 형성하는 단계; 및
    상기 적층구조를 포함하는 상기 트렌치를 매립하는 소자 분리용 산화막을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 3항에 있어서,
    상기 하드 마스크층은 폴리실리콘막, CVD 산화막, 비정질 탄소(amorphous Carbon) 막, SiON 막 및 이들의 조합 중 선택된 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제 3항에 있어서,
    상기 (e) 단계는
    (e-1) 패드 산화막과 패드 질화막으로 형성된 상기 패드 절연막을 식각하여 상기 패드 질화막을 제거하는 단계;
    (e-2) 전체 표면 상부에 이온 주입하여 상기 반도체 기판에 웰 및 채널 이온 주입 영역을 형성하는 단계; 및
    (e-3) 전체 표면 상부에 하드 마스크층을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제 6항에 있어서,
    상기 (e-1) 단계에서 상기 패드 질화막에 대한 제거 공정은 습식 식각 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제 6항에 있어서,
    상기 (e-2) 단계는
    상기 패드 산화막을 제거하여 상기 반도체 기판을 노출하는 단계;
    상기 노출된 반도체 기판 상부에 열 산화막을 형성하는 단계; 및
    전체 표면 상부에 이온 주입하여 상기 반도체 기판에 웰 및 채널 이온 주입 영역을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제 8항에 있어서,
    상기 패드 산화막에 대한 제거 공정은 습식 식각 방법으로 수행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제 3항에 있어서,
    상기 하드 마스크층 하부에 버퍼 산화막을 더 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 제 3항에 있어서,
    상기 (f) 단계는
    (f-1) 리세스 게이트 마스크를 식각 마스크로 상기 하드 마스크층과 상기 반도체 기판을 소정 두께 식각하여 제 1 리세스를 형성하는 단계;
    (f-2) 상기 제 1 리세스의 측벽에 스페이서를 형성하는 단계; 및
    (f-3) 상기 스페이서를 식각 마스크로 상기 제 1 리세스 하부에 노출된 반도체 기판을 소정 두께 식각하여 십자 모양의 리세스된 채널 영역을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  12. 제 11항에 있어서,
    상기 (f-1) 단계는
    상기 하드 마스크층 상부에 감광막을 형성하는 단계;
    리세스 게이트 마스크로 상기 감광막을 노광 및 현상하여 리세스 게이트 영역을 정의하는 감광막 패턴을 형성하는 단계;
    상기 감광막 패턴을 식각 마스크로 상기 하드 마스크층을 식각하여 상기 리세스 게이트 영역의 반도체 기판을 노출하는 단계; 및
    상기 노출된 반도체 기판과 소자 분리막을 식각하여 제 1 리세스를 형성하되, 상기 감광막 패턴과 상기 남은 하드 마스크층을 동시에 제거하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 제 12항에 있어서,
    상기 제 1 리세스 형성 후, 전체 표면을 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  14. 제 11항에 있어서,
    상기 스페이서는 산화막, 질화막 및 이들의 조합 중 어느 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  15. 제 11항에 있어서,
    상기 (f-3) 단계는
    상기 스페이서를 식각 마스크로 상기 제 1 리세스 하부에 노출된 반도체 기판을 소정 두께 식각하여 제 2 리세스를 형성하는 단계; 및
    상기 제 2 리세스 하부에 노출된 반도체 기판을 소정 두께 식각하여 상기 활성 영역의 길이 방향에서 십자 모양의 리세스된 채널 영역을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  16. 제 15항에 있어서,
    상기 제 2 리세스 형성을 위한 식각 공정은 등방성 식각 방법으로 수행되는 것을 특징으로 하는 반도체 조사의 제조 방법.
  17. 제 16항에 있어서,
    상기 활성 영역의 길이 방향에서 상기 식각된 리세스 하부는 타원형 또는 원형인 것을 특징으로 하는 반도체 소자의 제조 방법.
  18. 제 15항에 있어서,
    상기 스페이서를 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020060006965A 2006-01-23 2006-01-23 반도체 소자 및 그의 제조 방법 KR100745882B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060006965A KR100745882B1 (ko) 2006-01-23 2006-01-23 반도체 소자 및 그의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006965A KR100745882B1 (ko) 2006-01-23 2006-01-23 반도체 소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20070077385A true KR20070077385A (ko) 2007-07-26
KR100745882B1 KR100745882B1 (ko) 2007-08-02

Family

ID=38501978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006965A KR100745882B1 (ko) 2006-01-23 2006-01-23 반도체 소자 및 그의 제조 방법

Country Status (1)

Country Link
KR (1) KR100745882B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912960B1 (ko) * 2006-12-27 2009-08-20 주식회사 하이닉스반도체 리세스채널을 갖는 트랜지스터 및 그의 제조 방법
KR101037694B1 (ko) * 2008-06-27 2011-05-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075269A (en) 1996-09-19 2000-06-13 Ngk Insulators, Ltd. Semiconductor device and process for manufacturing the same
KR100589056B1 (ko) * 2004-11-26 2006-06-12 삼성전자주식회사 리세스 게이트 및 그 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100912960B1 (ko) * 2006-12-27 2009-08-20 주식회사 하이닉스반도체 리세스채널을 갖는 트랜지스터 및 그의 제조 방법
KR101037694B1 (ko) * 2008-06-27 2011-05-30 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법

Also Published As

Publication number Publication date
KR100745882B1 (ko) 2007-08-02

Similar Documents

Publication Publication Date Title
KR100689514B1 (ko) 반도체 소자 및 그의 제조 방법
KR100720238B1 (ko) 반도체 소자 및 그의 제조 방법
JP4936699B2 (ja) 半導体素子の製造方法
KR100745885B1 (ko) 반도체 소자 및 그 제조 방법
KR100673133B1 (ko) 반도체 소자의 제조 방법
KR100745917B1 (ko) 반도체 소자의 제조 방법
KR101088816B1 (ko) 반도체 소자 및 그의 제조방법
KR100861211B1 (ko) 반도체 소자 및 그 제조 방법
US20050194597A1 (en) Transistors of semiconductor device having channel region in a channel-portion hole and methods of forming the same
KR100702302B1 (ko) 반도체 소자의 제조 방법
US20080048253A1 (en) Semiconductor device having a recess channel structure and method for manufacturing the same
US8318558B2 (en) Semiconductor device and method for forming the same
KR20090039203A (ko) 반도체 소자의 제조 방법
KR100745882B1 (ko) 반도체 소자 및 그의 제조 방법
KR101024771B1 (ko) 매립 워드라인을 갖는 반도체 소자 및 그 제조 방법
KR100733228B1 (ko) 반도체 소자 및 그의 제조 방법
KR100900237B1 (ko) 반도체 소자 및 그의 제조방법
KR101110545B1 (ko) 반도체 소자 및 그 제조 방법
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
KR101087782B1 (ko) 반도체 소자 및 그 제조 방법
KR20070003068A (ko) 리세스채널을 갖는 반도체소자의 제조방법
KR100745900B1 (ko) 반도체 소자 및 그의 제조 방법
KR100598174B1 (ko) 반도체 소자의 제조 방법
KR20060000552A (ko) 리세스 채널 트랜지스터를 갖는 반도체 장치의 제조 방법
KR100682217B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee