JP2006120708A - 処理方法および処理装置 - Google Patents

処理方法および処理装置 Download PDF

Info

Publication number
JP2006120708A
JP2006120708A JP2004304471A JP2004304471A JP2006120708A JP 2006120708 A JP2006120708 A JP 2006120708A JP 2004304471 A JP2004304471 A JP 2004304471A JP 2004304471 A JP2004304471 A JP 2004304471A JP 2006120708 A JP2006120708 A JP 2006120708A
Authority
JP
Japan
Prior art keywords
film
processing liquid
processing
liquid
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004304471A
Other languages
English (en)
Other versions
JP4542869B2 (ja
Inventor
Gale Gren
ゲール グレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2004304471A priority Critical patent/JP4542869B2/ja
Priority to KR1020050096986A priority patent/KR101046662B1/ko
Priority to US11/252,212 priority patent/US20060088959A1/en
Publication of JP2006120708A publication Critical patent/JP2006120708A/ja
Priority to US12/230,943 priority patent/US8043521B2/en
Application granted granted Critical
Publication of JP4542869B2 publication Critical patent/JP4542869B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)

Abstract

【課題】被処理体に存在する少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う際に、エッチング選択性の問題が生じず、十分なエッチング速度で２層をエッチング除去することができる処理方法を提供すること。
【解決手段】被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行うにあたり、第１処理液を被処理体の第１の膜に接触させて第１の膜をエッチングし（ステップ２）、第１の膜が除去されたか否かを判断し（ステップ３）、第１の膜が除去されたと判断された際に、第１処理液を、第１処理液とは状態が異なる第２処理液に切り換え（ステップ４）、第２処理液を第２の膜に接触させて第２の膜をエッチングする（ステップ５）。
【選択図】図３

Description

本発明は、半導体ウエハ等の被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う処理方法および処理装置に関する。
近時、ＬＳＩの高集積化、高速化の要請からＬＳＩを構成する半導体素子のデザインルールが益々微細化されており、それにともなってＣＭＯＳデバイスにおいては、ゲート絶縁膜を薄膜化することが求められている。
従来、ゲート絶縁膜の材料としては、シリコン酸化膜やシリコン酸窒化膜が用いられており、このような材料からなるゲート絶縁膜を用いて所望の性能を得るためには極めて薄く形成する必要がある。しかしながら、このようなゲート絶縁膜を薄くしていくとゲートリーク電流が増加して動作電力が増加してしまう。
そこで、ゲート絶縁膜として、従来の材料よりも比誘電率の高い、いわゆるｈｉｇｈ−ｋ材料、例えばＨｆＯ２が注目されており、従来のシリコン酸化膜やシリコン酸窒化膜からなるゲート絶縁膜に代えて、極めて薄いＳｉＯ２からなる界面酸化膜の上にｈｉｇｈ−ｋ材料膜を形成した２層構造のゲート絶縁膜が用いられつつある。
このような２層のゲート絶縁膜を形成した後、ポリシリコン膜または金属膜を形成し、これらの余分な部分をＲＩＥエッチングすることによりゲート電極が形成されるが、その後シリコン基板のソースおよびドレイン領域を露出させるために、残存する界面酸化膜およびｈｉｇｈ−ｋ材料膜を除去する必要がある。
この場合に、ＲＩＥエッチングではシリコン基板にダメージを与えるため、薬液によるウェットエッチングにより界面酸化膜（ＳｉＯ２膜）およびｈｉｇｈ−ｋ材料膜、例えばＨｆＯ２膜を除去することが要求されるが、その場合には、以下に示すような問題が生じる。
ウェットエッチングによりＳｉＯ２膜を除去するためには、通常、希フッ酸が用いられているが、ＳｉＯ２膜の除去に適した条件では、ＨｆＯ２膜等のｈｉｇｈ−ｋ材料膜の除去速度が極めて遅く、ｈｉｇｈ−ｋ材料膜の除去に長時間を要するという不都合がある。加えて、ｈｉｇｈ−ｋ材料よりもＳｉＯ２のほうがエッチング速度が速いため、ｈｉｇｈ−ｋ材料膜のエッチング時に素子分離領域のＳｉＯ２まで除去されてしまうという不都合もある。
このような不都合を防止するため、選択性が逆の薬液を用いることが考えられるが、そのような薬液で上記２層をエッチング除去しようとすると、ｈｉｇｈ−ｋ材料膜のエッチング速度が大きいため、ｈｉｇｈ−ｋ材料膜にアンダーカットが生じるという不都合がある。
このようにウェットエッチングにより２層を除去する場合には、以上のように、エッチングの選択性にともなう不都合が生じる。このような不都合を解消する技術としては、薬液として希フッ酸を用い、２層のエッチングが非選択的になるようなフッ酸濃度に規定してウェットエッチングを行うものが知られている（例えば特許文献１）。
しかしながら、このような技術では、エッチングの選択性に基づく問題点は解消されるものの、エッチング対象である２層にとって必ずしも良好なエッチング条件となっているとは限らず、エッチング速度が小さい等の不都合が生じることがある。
特開２００４−１７９５８３
本発明はかかる事情に鑑みてなされたものであって、被処理体に存在する少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う際に、エッチング選択性の問題が生じず、十分なエッチング速度で２層をエッチング除去することができる処理方法および処理装置、ならびにこのような処理を実施するためのコンピュータプログラムを提供することを目的とする。
上記課題を解決するため、本発明の第１の観点では、被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う処理方法であって、第１処理液を被処理体の前記第１の膜に接触させて前記第１の膜をエッチングする工程と、前記第１の膜が除去されたか否かを判断する工程と、前記第１の膜が除去されたと判断された際に、前記第１処理液を、前記第１処理液とは状態が異なる第２処理液に切り換える工程と、前記第２処理液を前記第２の膜に接触させて前記第２の膜をエッチングする工程とを有することを特徴とする処理方法を提供する。
本発明の第２の観点では、被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う処理方法であって、前記第２の膜に対して前記第１の膜を高い選択性でエッチング可能な第１処理液を被処理体の前記第１の膜に接触させて前記第１の膜をエッチングする工程と、前記第１の膜が除去されたか否かを判断する工程と、前記第１の膜が除去されたと判断された際に、前記第１処理液を、前記第１処理液とは状態が異なり、かつ前記第１の膜に対して前記第２の膜を高い選択性でエッチング可能な第２処理液に切り換える工程と、前記第２の処理液を前記第２の膜に接触させて前記第２の膜をエッチングする工程とを有することを特徴とする処理方法を提供する。
本発明の第３の観点では、被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う処理装置であって、被処理体を収容する収容部と、第１処理液を前記収容部内の被処理体に供給して前記第１の膜に接触させ、前記第１の膜のエッチングを進行させる第１処理液供給部と、前記第１処理液とは状態が異なる第２処理液を前記収容部内の被処理体に供給して前記第２の膜に接触させ、前記第２の膜のエッチングを進行させる第２処理液供給部と、前記第１の膜の除去状態を検出する検出部と、前記被処理体に接触させる処理液を前記第１処理液から前記第２処理液に切り換える切り換え部と、前記検出部の検出値に基づいて、前記第１の膜が除去されたか否かを判断し、前記第１の膜が除去されたと判断した場合に、前記切り換え部に、前記被処理体に接触させる処理液を前記第１処理液から前記第２処理液に切り換える指令を送信する制御部とを具備することを特徴とする処理装置を提供する。
本発明の第４の観点では、被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う処理であって、第１処理液を被処理体の前記第１の膜に接触させて前記第１の膜をエッチングするステップと、前記第１の膜が除去されたか否かを判断するステップと、前記第１の膜が除去されたと判断された際に、前記第１処理液を、前記第１処理液とは状態が異なる第２処理液に切り換えるステップと、前記第２処理液を前記第２の膜に接触させて前記第２の膜をエッチングするステップとを有する処理を実行するようにコンピュータが処理装置を制御するソフトウェアを含むコンピュータプログラムを提供する。
本発明によれば、被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う際に、第１処理液により前記第１の膜をエッチングした後、第１の膜が除去されたと判断された際に、前記第１処理液を、前記第１処理液とは状態が異なる第２処理液に切り換え、その第２処理液で第２の膜をエッチングを行うので、第１の膜をエッチングする第１処理液として第１の膜を高い選択性でエッチングできるものを用い、第２処理液として第２の膜を高い選択性でエッチングできるものを用いれば、エッチングの選択性の問題を生じずに高いエッチング速度でこれら２つの膜をエッチングすることができる。
以下、添付図面を参照して、本発明の実施形態について具体的に説明する。図１は本発明の実施に用いられる処理装置の一例を示す概略構成図である。
この処理装置１は、チャンバー２を有し、このチャンバー２の中には、基板である半導体ウエハＷを水平状態で吸着保持するためのスピンチャック３が設けられている。このスピンチャック３は、モーター４により回転可能となっている。また、チャンバー２内には、スピンチャック３に保持されたウエハＷを覆うようにカップ５が設けられている。カップ５の底部には、排気および排液のための排気・排液管６が、チャンバー２の下方へ延びるように設けられている。
スピンチャック３に保持されたウエハＷの上方には、処理液供給ノズル１０が図示しない駆動機構によって移動可能に設けられている。この処理液供給ノズル１０には、処理液供給配管１２が接続されており、この処理液供給配管１２には切り換えバルブ１３が設けられている。この切り換えバルブ１３には、第１処理液供給源１５から延びる配管１４と、第２処理液供給源１７から延びる配管１６とが接続されており、切り換えバルブ１３を動作させることにより、第１処理液または第２処理液のいずれかが、処理液供給配管１２を通って処理液供給ノズル１０からウエハＷ上に吐出されるようになっている。これら第１処理液および第２処理液は、モーター４によりウエハＷを回転させながらウエハＷに供給され、これにより、後述するように、ウエハＷ上に形成された２層積層膜をウェットエッチングして除去するようになっている。
一方、ウエハＷの上方に移動可能に洗浄・乾燥用ノズル２０が図示しない駆動機構によって移動可能に設けられている。この洗浄・乾燥用ノズル２０には、配管２１が接続されており、この配管２１には切り換えバルブ２２が設けられている。この切り換えバルブ２２には、リンス液供給源２４から延びる配管２３、ＩＰＡ供給源２６から延びる配管２５、高温の窒素ガスを供給する窒素ガス供給源２８から延びる配管２７が接続されており、切り換えバルブ２２を動作させることにより、リンス液、ＩＰＡ、窒素ガスのいずれかが配管２１を通って洗浄・乾燥用ノズル２０からウエハＷ上に吐出されるようになっている。そして、モーター４によりウエハＷを回転させながらノズル２０を介してリンス液、例えば純水をウエハＷに供給することによりウエハＷを洗浄し、その後、ウエハＷにＩＰＡを供給しさらに高温の窒素ガスを供給することにより、ウエハＷを乾燥させる。
上記排気・排液管６の途中には濃度測定装置３１が設けられており、これにより、第１処理液が供給されてウェットエッチング処理が行われた際における廃液の特定の成分の濃度を検出するようになっている。そして、濃度測定装置３１はＣＰＵ３２に接続されており、後述するように、濃度測定装置３１で測定すべき成分の濃度が所定の値に達したことを示す信号がＣＰＵ３２に伝送された時点で、ＣＰＵ３２から切り換えバルブ１３に切り換え信号を出力する。ＣＰＵ３２はまた、切り換えバルブ２２の動作制御およびモーター４の制御等、基板処理装置１の全体の制御を行うようになっている。ＣＰＵ３２には、工程管理者が基板処理装置１を管理するためにコマンドの入力操作等を行うキーボードや、基板処理装置１の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース３３が接続されている。また、ＣＰＵ３２には、基板処理装置１で実行される各種処理をＣＰＵ３２の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部３４が接続されている。そして、必要に応じて、ユーザーインターフェース３３からの指示等にて任意のレシピを記憶部３４から呼び出してＣＰＵ３２に実行させる。
濃度測定装置３１としては、高精度で測定すべき成分の濃度を測定することができるものを用いることが好ましく、例えば、検出限界が０．１ｐｐｂ程度である誘導結合プラズマ質量分析装置（ＩＣＰＭＳ）を好適に用いることができる。
次に、このように構成される処理装置により２層積層膜の除去処理を行う際の処理動作について図２の断面図および図３のフローチャートを参照して説明する。
ここでは、シリコン基板上に形成された、酸化シリコン（ＳｉＯ２）または酸窒化シリコン（ＳｉＯｘＮｙ）からなる界面膜およびｈｉｇｈ−ｋ材料膜からなる２層構造のゲート絶縁膜をウェットエッチングにより除去する場合について説明する。
まず、ウェットエッチングの対象として、図２の（ａ）に示す構造のウエハを準備する。すなわち、このウエハＷは、ＳｉＯ２からなる素子分離領域４５により島状に分離されたシリコン基板４０の主面上に極薄い酸化シリコン（ＳｉＯ２）または酸窒化シリコン（ＳｉＯｘＮｙ）からなる界面膜４１が形成され、さらにその上にｈｉｇｈ−ｋ材料膜４２が形成され、ｈｉｇｈ−ｋ材料膜４２の上にポリシリコンからなるゲート電極４３が形成されている。なお、ゲート電極４３の上のハードマスクは図示を省略している。
ｈｉｇｈ−ｋ材料膜４２を構成するｈｉｇｈ−ｋ材料としては、比誘電率が４．０以上のものが好ましく、酸化ハフニウム（ＨｆＯ２）、酸化ジルコニウム（ＺｒＯ２）、酸化タンタル（Ｔａ２Ｏ５）、希土類酸化物等の酸化物、これら金属のシリケート、例えばハフニウムシリケート（ＨｆＳｉＯｘ）を挙げることができる。
このような構造のウエハＷを図１に示す基板処理装置１のチャンバー２内に搬入し、スピンチャック３の上に載置する（図３のステップ１）。
次いで、処理液供給ノズル１０をウエハＷの中心の直上に移動させ、第１処理液供給源１５からｈｉｇｈ−ｋ材料膜４２を界面膜４１に対して高い選択性でエッチングすることが可能な第１処理液を処理液供給ノズル１０を介してウエハＷ上に供給する。これにより、図２の（ｂ）に示すように、ｈｉｇｈ−ｋ材料膜４２のゲート電極が選択的に除去されていく（図３のステップ２）。
第１処理液は、ウエハＷのｈｉｇｈ−ｋ材料膜４２に接触することにより、ｈｉｇｈ−ｋ材料膜４２をエッチングするから、第１処理液にはｈｉｇｈ−ｋ材料膜４２の成分が溶出する。この際に、排気・排液管６から排出される第１処理液中の所定成分の濃度が濃度測定装置３１により測定される。
そして、ＣＰＵ３２が、ｈｉｇｈ−ｋ材料膜４２が除去されたか否かを判断し（図３のステップ３）、除去されたと判断した時点で、第１の処理液を、界面膜４１をｈｉｇｈ−ｋ材料膜４２に対して高い選択性でエッチングすることが可能な第２処理液に切り換える（図３のステップ４）。
この際の判断は、濃度測定装置３１による所定成分濃度の測定値を利用して行われる。すなわち、ｈｉｇｈ−ｋ材料膜４２が除去されると、図２の（ｃ）に示すように界面膜４１が露出するが、その時点で、第１処理液に溶出される成分または成分の量が変化するから、ＣＰＵ３２は、濃度測定装置３１の測定データがその変化を反映したものであると認識することにより、ｈｉｇｈ−ｋ材料膜４２が除去されたと判断し、切り換えバルブ１３に切り換え指令を送信して第１処理液から第２処理液に切り換える。
具体的には、ｈｉｇｈ−ｋ材料膜４２が除去され界面膜４１が露出すると処理液に溶出するｈｉｇｈ−ｋ材料膜４２の成分の量が減少する。例えば、ｈｉｇｈ−ｋ材料がＨｆＯ２の場合には、Ｈｆ量が減少する。また、第１処理液が界面膜４１の材料、例えばＳｉＯ２を溶解するものであれば、逆に界面膜４１の成分が第１処理液に溶出し始める。したがって、上層であるｈｉｇｈ−ｋ材料膜４２の所定の成分の量が設定値より低下した時点、または下層である界面膜４１の所定の成分の量が設定値より増加した時点で、ｈｉｇｈ−ｋ材料膜４２が除去されたとして第１処理液から第２処理液へ切り換える。
第２処理液に切り換えた後は、図２の（ｄ）に示すように、界面膜４１のゲート電極４３以外の部分が第２処理液により除去される（図３のステップ５）。
上記第１処理液と第２処理液とは上述のように機能が異なっており、そのために、第１処理液と第２処理液とで以下のように状態が異なるものを用いる。
第１に、第１処理液と第２処理液とを異なる化学種のものとすることが挙げられる。この場合に、両者が混合することにより不都合が生じるのであれば、第１処理液による処理と第２処理液による処理との間に中間リンス処理を実施することが好ましい。
第２に、同種の薬液であるが、成分濃度および／またはｐＨが異なるものが挙げられる。例えば、フッ酸を水で希釈した希フッ酸は、水中でＨＦ→Ｈ＋＋Ｆ−と電離し、Ｆ−イオンはさらにＨＦ＋Ｆ−→ＨＦ２ −の反応でＨＦ２ −となるが、ＳｉＯ２は主にＨＦ２ −によりエッチングされる。一方、ＢＰＳＧやＢＳＧ等のドープされた酸化物は主にＨＦ分子により直接エッチングされることが知られており、ｈｉｇｈ−ｋ材料膜４２がこのような特性を有するものであれば、第１および第２処理液として、これらの濃度が異なるものを用いることにより、上述のような選択性の高いエッチングによりｈｉｇｈ−ｋ材料膜４２および界面膜４１を除去することができる。化学種の相対的な濃度はｐＨに依存するから、単に第１処理液と第２処理液とでｐＨを変えることにより、これらの膜を高い選択性でエッチングすることができる。このように同種の薬液を用いる場合には、上述のような中間リンスは必要がない。また、第１処理液と第２処理液を切り換える代わりに、その薬液のある成分を加えてその濃度を増加させることもできる。例えば、ＨＦ／アルコールタイプの選択性エッチング用処理液の場合、水を加えることによりＳｉＯ２のエッチングレートが上昇する。この場合の第１の処理液と第２の処理液との間の切り換えは、実験によって決定し得る最適なコンディションに依存して、急激に行っても徐々に行ってもよい。なお、処理液の構成成分の濃度が適正値になっているかを確認するためにインラインでモニタリングすることが好ましい。
第３に、同じ成分組成の薬液の温度を異ならせることが挙げられる。すなわち、同じ成分組成の処理液であっても、温度が異なれば反応性が異なり、ＳｉＯ２のエッチングに適した温度、およびｈｉｇｈ−ｋ材料のエッチングに適した温度が存在する場合があり、その場合には第１処理液および第２処理液で温度を異ならせるだけで、上述のように選択性の高いエッチングで２つの膜をエッチングすることが可能である。
このようにして、ｈｉｇｈ−ｋ材料膜４２を高い選択性でエッチング可能な第１処理液でエッチングし、ｈｉｇｈ−ｋ材料膜４２のエッチングが終了したと判断した際に、ＳｉＯ２からなる界面酸化膜４１を高い選択性でエッチング可能な第２処理液に切り換えて界面酸化膜４１をエッチングするので、図４の（ａ）に示すように素子分離領域４５が大きくエッチングされてしまうことや、図４の（ｂ）に示すようにｈｉｇｈ−ｋ材料膜４２がアンダーカットされるといったエッチング選択性の問題が生じず、また、十分なエッチング速度でこれら２層をエッチング除去することができる。
次に、本発明の実施に用いられる処理装置の他の例について説明する。図５は、本発明の実施に用いられる処理装置の他の例を示す概略構成図である。
この処理装置１′は、ウエハＷを収納するのに充分な大きさを有する箱形の内槽５１と外槽５２を有しており、内槽５１の上部開口から内槽５１に対するウエハＷの出し入れが行われる。ウエハＷは１枚でも２枚以上でもよく、図示しない支持部材に支持された状態で内槽５１に装入される。内槽５１には処理液供給配管５３が挿入されており、この処理液供給配管５３には切り換えバルブ５４が設けられている。この切り換えバルブ５４には、第１処理液供給源５６から延びる配管５５と、第２処理液供給源５８から延びる配管５７とが接続されており、切り換えバルブ５４を動作させることにより、第１処理液または第２処理液のいずれかが、処理液供給配管５３を通って内槽５１内に供給され、内槽５１内のウエハＷが供給されたいずれかの処理液に浸漬された状態となる。外槽５２は、内槽５１の上端からオーバーフローした処理液を受けとめるように、内槽５１の開口部を取り囲んで装着されている。
内槽５１の底部には排液ライン５９が接続されており、その途中には開閉バルブ６０が設けられていて、処理液交換の際にこの排液ライン５９を介して内槽５１内の処理液が排出される。また、外槽５２の底部には、循環ライン６１が接続されており、この循環ライン６１を通って処理液が循環されるようになっている。符号６２はこの循環ライン６１を開閉する開閉バルブである。
一方、内槽５１の底部にはサンプリングライン６３が接続されている。サンプリングライン６３には、開閉バルブ６４、濃度測定装置６５、ポンプ６６が設けられており、その他端は外槽５２の底部に接続されている。したがってサンプリングされた処理液は循環するようになっている。
濃度測定装置６５は、内槽５１内に第１処理液が供給されてウエハＷにエッチング処理が行われている際に特定の成分の濃度を検出するようになっている。そして、濃度測定装置６５はＣＰＵ６８に接続されており、後述するように、濃度測定装置６５で測定すべき成分の濃度が所定の値に達したことを示す信号がＣＰＵ６８に伝送された時点で、ＣＰＵ６８から切り換えバルブ５４に切り換え信号を出力する。ＣＰＵ６８はまた、基板処理装置１′の全体の制御を行うようになっている。ＣＰＵ６８には、図１の装置と同様、ユーザーインターフェース６９が接続されている。また、ＣＰＵ６８には、基板処理装置１′で実行される各種処理をＣＰＵ６８の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部７０が接続されている。そして、必要に応じて、ユーザーインターフェース６９からの指示等にて任意のレシピを記憶部７０から呼び出してＣＰＵ６８に実行させる。
次に、このように構成される処理装置により２層積層膜の除去処理を行う際の処理動作について図２の断面図および図６のフローチャートを参照して説明する。ここでは、基本的には前述した図１の装置の場合と同様に処理される。
まず、ウェットエッチングの対象として、上述した図２の（ａ）に示す構造のウエハを準備し、このような構造のウエハＷを図５に示す基板処理装置１′の内槽５１内に挿入する（図６のステップ１１）。
次いで、第１処理液供給源５６からｈｉｇｈ−ｋ材料膜４２を界面膜４１に対して高い選択性でエッチングすることが可能な第１処理液を内槽５１に供給してウエハＷが第１処理液に浸漬されるようにし、ｈｉｇｈ−ｋ材料膜４２のエッチングを行う。これにより、図２の（ｂ）に示すように、ｈｉｇｈ−ｋ材料膜４２のゲート電極が選択的に除去されていく（図６のステップ１２）。
第１処理液は、ウエハＷのｈｉｇｈ−ｋ材料膜４２に接触することにより、ｈｉｇｈ−ｋ材料膜４２をエッチングするから、内槽５１内の第１処理液にはｈｉｇｈ−ｋ材料膜４２の成分が溶出し、その濃度は増加していく。この際に、サンプリングライン６３にサンプリングされた第１処理液中の所定成分の濃度が濃度測定装置６５により測定される。
そして、ＣＰＵ６８が、ｈｉｇｈ−ｋ材料膜４２が除去されたか否かを判断し（図６のステップ１３）、除去されたと判断した時点で、ＣＰＵ６８が開閉バルブ６０に開指令を送信して排液ライン５９から第１の処理液を排出し（図６のステップ１４）、切り換えバルブ５４を切り換えて、界面膜４１をｈｉｇｈ−ｋ材料膜４２に対して高い選択性でエッチングすることが可能な第２処理液を第２処理液供給源５８から処理液供給配管５３を介して内槽５１に供給する（図６のステップ１５）。
この際の判断は、濃度測定装置６５による所定成分濃度の測定値を利用して行われる。すなわち、ｈｉｇｈ−ｋ材料膜４２が存在しているうちは、エッチング時間に比例してｈｉｇｈ−ｋ材料の成分の濃度が上昇するが、エッチングが進行して図２の（ｃ）に示すように界面膜４１が露出した時点で、第１処理液に溶出されるｈｉｇｈ−ｋ材料の成分の量が殆ど増加しなくなり、また逆に界面膜４１の成分が増加するから、ＣＰＵ６８は、濃度測定装置６５の測定データがその変化を反映したものであると認識することにより、ｈｉｇｈ−ｋ材料膜４２が除去されたと判断し、開閉バルブ６０に開信号を送信して第１処理液を排出するとともに、切り換えバルブ５４に切り換え指令を送信して第２処理液を内槽５１に供給する。
内槽５１に第２処理液を供給した後は、図２の（ｄ）に示すように、界面膜４１のゲート電極４３以外の部分が第２処理液により除去される（図６のステップ１６）。
この例の場合も同様に、ｈｉｇｈ−ｋ材料膜４２を高い選択性でエッチング可能な第１処理液でエッチングし、ｈｉｇｈ−ｋ材料膜４２のエッチングが終了したと判断した際に、界面膜４１を高い選択性でエッチング可能な第２処理液に切り換えて界面膜４１をエッチングするので、ｈｉｇｈ−ｋ材料膜４２のアンダーカットや素子分離領域４５がエッチングされる等のエッチング選択性の問題が生じず、また、十分なエッチング速度でこれら２層をエッチング除去することができる。
なお、図５の装置の場合には、第１処理液を第２処理液に交換する際に時間がかかるとともに、無駄になる液が多いため、それを回避するため、第１処理液と第２処理液を別々の槽に貯留しておき、ｈｉｇｈ−ｋ材料膜４２が除去されたと判断した時点で、ウエハを第１処理液が貯留された槽から第２処理液が貯留された槽へ入れ替えるようにすることも有効である。
次に、実際にｈｉｇｈ−ｋ材料であるＨｆＯ２膜と、界面膜に適用されるＳｉＯ２膜との選択エッチング性について試験した結果について説明する。
ここでは、処理液として希フッ酸（ＤＨＦ）／エタノール系処理液と、希フッ酸（ＤＨＦ）処理液とを用い、前者ではエタノール濃度を変化させ、後者ではｐＨ調整剤により処理液のｐＨを変化させて、これらの液をＨｆＯ２膜とＳｉＯ２膜に供給し、これら膜のエッチングレートを測定した。なお、希フッ酸としては、温度２５℃で濃度０．０５Ｍのものを用いた。この際のエッチングレートを表１，２に示す。
Figure 2006120708
Figure 2006120708
表１は、希フッ酸（ＤＨＦ）／エタノール系処理液のエタノール濃度を変化させた結果であるが、エタノール濃度が０％付近でＳｉＯ２膜をＨｆＯ２膜に対して高選択性でエッチングすることができ、エタノール濃度が６０％以上でＨｆＯ２膜をＳｉＯ２膜に対して高選択性でエッチングできることがわかる。ただし、エタノール濃度８０％になると選択性は高いがＨｆＯ２膜のエッチングレートも低くなるためエタノール濃度が６０〜８０％であることが好ましい。表２は希フッ酸（ＤＨＦ）処理液のｐＨを変化させた結果であるが、ｐＨが０付近でＨｆＯ２膜をＳｉＯ２膜に対して高選択性でエッチングできることができ、ｐＨが３．５以上でＳｉＯ２膜をＨｆＯ２膜に対して高選択性でエッチングすることができることがわかる。この結果より、これら処理液の組み合わせで、ｈｉｇｈ−ｋ材料膜であるＨｆＯ２膜をＳｉＯ２膜に対して高い選択性でエッチングし、その後ＳｉＯ２膜をＨｆＯ２膜に対して高い選択性でエッチングすることができ、エッチング選択性の問題を生じずに、十分なエッチング速度でこれら２層をエッチング除去することができることが確認された。
なお、本発明は上記実施の形態に限定されず、種々の変形が可能である。例えば、上記実施形態では酸化シリコン（ＳｉＯ２）または酸窒化シリコン（ＳｉＯｘＮｙ）からなる界面膜とｈｉｇｈ−ｋ材料膜の２層のゲート絶縁膜をウェットエッチングする場合について示したが、これに限らず、異なる材質の少なくとも２層の積層体であれば適用可能である。また、上層が除去されたことの判定を所定の成分の濃度を検出することによって行ったが、これに限らず、膜の状態をＣＣＤカメラ等により把握して判定する等、他の方法を採用してもよい。さらにまた、上記実施形態では本発明を半導体ウエハに適用した場合について示したが、これに限らず、液晶表示装置（ＬＣＤ）用基板等、他の基板の処理にも適用することができ、さらには基板以外の被処理体にも適用することができる。
本発明の実施に用いる処理装置の一例を示す概略構成図。 図１の装置による処理を説明するための断面図。 図１の装置による処理を示すフローチャート。 従来の方法を採用した場合の不都合を説明するための図。 本発明の実施に用いる処理装置の他の例を示す概略構成図。 図５の装置による処理を示すフローチャート。
符号の説明
１，１′……処理装置
２……チャンバー（収容部）
３……スピンチャック
４……モーター
１０……処理液供給ノズル
１３，５４……切り換えバルブ
１５，５６……第１処理液供給源
１７，５８……第２処理液供給源
３１，６５……濃度測定装置（検出部）
３２，６８……ＣＰＵ（制御部）
５１……内槽（収容部）
Ｗ……半導体ウエハ

Claims (18)

  1. 被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う処理方法であって、
    第１処理液を被処理体の前記第１の膜に接触させて前記第１の膜をエッチングする工程と、
    前記第１の膜が除去されたか否かを判断する工程と、
    前記第１の膜が除去されたと判断された際に、前記第１処理液を、前記第１処理液とは状態が異なる第２処理液に切り換える工程と、
    前記第２処理液を前記第２の膜に接触させて前記第２の膜をエッチングする工程と
    を有することを特徴とする処理方法。
  2. 被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う処理方法であって、
    前記第２の膜に対して前記第１の膜を高い選択性でエッチング可能な第１処理液を被処理体の前記第１の膜に接触させて前記第１の膜をエッチングする工程と、
    前記第１の膜が除去されたか否かを判断する工程と、
    前記第１の膜が除去されたと判断された際に、前記第１処理液を、前記第１処理液とは状態が異なり、かつ前記第１の膜に対して前記第２の膜を高い選択性でエッチング可能な第２処理液に切り換える工程と、
    前記第２の処理液を前記第２の膜に接触させて前記第２の膜をエッチングする工程と
    を有することを特徴とする処理方法。
  3. 前記第１処理液は、前記第１の膜および前記第２の膜の両方を溶解することを特徴とする請求項１または請求項２に記載の処理方法。
  4. 前記第１の膜が除去されたか否かを判断する工程は、被処理体に接触した前記第１処理液の所定物質の濃度を測定することによりなされることを特徴とする請求項１から請求項３のいずれか１項に記載の処理方法。
  5. 前記第１処理液中の前記第１の膜の成分の量、または前記第１処理液中の前記第１の膜の成分の増加率が設定値よりも低くなった時点で前記第１の膜が除去されたと判断することを特徴とする請求項４に記載の処理方法。
  6. 前記第１処理液中の前記第２の膜の成分の量が設定値より増加した時点で前記第１の膜が除去されたと判断することを特徴とする請求項４に記載の処理方法。
  7. 前記第１の膜が高誘電率材料膜であり、前記第２の膜が酸化シリコン（ＳｉＯ２）または酸窒化シリコン（ＳｉＯｘＮｙ）からなる界面膜であり、前記被処理体は、シリコン基板上に第２の膜が形成され、その上に前記第１の膜が形成されて２層構造のゲート絶縁膜を構成し、その上にゲート電極が形成された構造を有することを特徴とする請求項１から請求項６のいずれか１項に記載の処理方法。
  8. 前記第１処理液と前記第２処理液とは化学種が異なることを特徴とする請求項１から請求項７のいずれか１項に記載の処理方法。
  9. 前記第１処理液と前記第２処理液とは、同種の薬液であり、成分濃度および／またはｐＨが異なることを特徴とする請求項１から請求項７のいずれか１項に記載の処理方法。
  10. 前記第１処理液と前記第２処理液とは、同種の薬液であり、温度が異なることを特徴とする請求項１から請求項７のいずれか１項に記載の処理方法。
  11. 被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う処理装置であって、
    被処理体を収容する収容部と、
    第１処理液を前記収容部内の被処理体に供給して前記第１の膜に接触させ、前記第１の膜のエッチングを進行させる第１処理液供給部と、
    前記第１処理液とは状態が異なる第２処理液を前記収容部内の被処理体に供給して前記第２の膜に接触させ、前記第２の膜のエッチングを進行させる第２処理液供給部と、
    前記第１の膜の除去状態を検出する検出部と、
    前記被処理体に接触させる処理液を前記第１処理液から前記第２処理液に切り換える切り換え部と、
    前記検出部の検出値に基づいて、前記第１の膜が除去されたか否かを判断し、前記第１の膜が除去されたと判断した場合に、前記切り換え部に、前記被処理体に接触させる処理液を前記第１処理液から前記第２処理液に切り換える指令を送信する制御部と
    を具備することを特徴とする処理装置。
  12. 前記第１処理液は、前記第２の膜に対して前記第１の膜を高い選択性でエッチング可能であり、前記第２処理液は、前記第１の膜に対して前記第２の膜を高い選択性でエッチング可能であることを特徴とする請求項１１に記載の処理装置。
  13. 前記検出部は、被処理体に接触した前記第１処理液の所定物質の濃度を測定することを特徴とする請求項１１または請求項１２に記載の処理装置。
  14. 前記制御部は、前記検出部が検出する、前記第１処理液中の前記第１の膜の成分の量、または前記第１処理液中の前記第１の膜の成分の増加率が設定値よりも低くなった時点で前記第１の膜が除去されたと判断することを特徴とする請求項１３に記載の処理装置。
  15. 前記制御部は、前記検出部が検出する、前記第１処理液中の前記第２の膜の成分の量、または第１処理液中の前記第２の膜の成分の増加率が設定値より増加した時点で前記第１の膜が除去されたと判断することを特徴とする請求項１３に記載の処理装置。
  16. 前記第１処理液供給部および前記第２処理液供給部は、それぞれ前記第１処理液および前記第２処理液を被処理体の表面に供給することを特徴とする請求項１１から請求項１５のいずれか１項に記載の処理装置。
  17. 前記第１処理液供給部および前記第２処理液供給部は、前記収容部内の被処理体がそれぞれ前記第１処理液および前記第２処理液に浸漬されるように前記第１処理液および前記第２処理液を前記収容部に供給することを特徴とする請求項１１から請求項１５のいずれか１項に記載の処理装置。
  18. 被処理体に存在する第１の膜および第２の膜の少なくとも２層の積層膜に対しウェットエッチングによる除去処理を行う処理であって、
    第１処理液を被処理体の前記第１の膜に接触させて前記第１の膜をエッチングするステップと、
    前記第１の膜が除去されたか否かを判断するステップと、
    前記第１の膜が除去されたと判断された際に、前記第１処理液を、前記第１処理液とは状態が異なる第２処理液に切り換えるステップと、
    前記第２処理液を前記第２の膜に接触させて前記第２の膜をエッチングするステップと
    を有する処理を実行するようにコンピュータが処理装置を制御するソフトウェアを含むコンピュータプログラム。
JP2004304471A 2004-10-19 2004-10-19 処理方法およびその処理方法を実施するコンピュータプログラム Expired - Fee Related JP4542869B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004304471A JP4542869B2 (ja) 2004-10-19 2004-10-19 処理方法およびその処理方法を実施するコンピュータプログラム
KR1020050096986A KR101046662B1 (ko) 2004-10-19 2005-10-14 웨트 에칭에 의한 제거 처리를 행하는 처리 방법, 처리 장치 및 컴퓨터 판독 가능한 기억 매체
US11/252,212 US20060088959A1 (en) 2004-10-19 2005-10-18 Processing method and processing apparatus
US12/230,943 US8043521B2 (en) 2004-10-19 2008-09-08 Processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004304471A JP4542869B2 (ja) 2004-10-19 2004-10-19 処理方法およびその処理方法を実施するコンピュータプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010023700A Division JP2010153887A (ja) 2010-02-05 2010-02-05 処理装置

Publications (2)

Publication Number Publication Date
JP2006120708A true JP2006120708A (ja) 2006-05-11
JP4542869B2 JP4542869B2 (ja) 2010-09-15

Family

ID=36206685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304471A Expired - Fee Related JP4542869B2 (ja) 2004-10-19 2004-10-19 処理方法およびその処理方法を実施するコンピュータプログラム

Country Status (3)

Country Link
US (2) US20060088959A1 (ja)
JP (1) JP4542869B2 (ja)
KR (1) KR101046662B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017169155A1 (ja) * 2016-03-31 2017-10-05 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP2017208460A (ja) * 2016-05-19 2017-11-24 株式会社ディスコ 洗浄装置及び洗浄方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4542869B2 (ja) * 2004-10-19 2010-09-15 東京エレクトロン株式会社 処理方法およびその処理方法を実施するコンピュータプログラム
KR101221951B1 (ko) 2005-12-28 2013-01-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
US20120103371A1 (en) * 2010-10-28 2012-05-03 Lam Research Ag Method and apparatus for drying a semiconductor wafer
JP5548225B2 (ja) * 2012-03-16 2014-07-16 富士フイルム株式会社 半導体基板製品の製造方法及びエッチング液
JP5926086B2 (ja) * 2012-03-28 2016-05-25 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
JP5889691B2 (ja) 2012-03-28 2016-03-22 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置および基板処理方法
US9313379B2 (en) * 2012-09-24 2016-04-12 Illinois State Toll Highway Authority Camera washing system
US9748120B2 (en) 2013-07-01 2017-08-29 Lam Research Ag Apparatus for liquid treatment of disc-shaped articles and heating system for use in such apparatus
TWI578396B (zh) * 2013-12-11 2017-04-11 斯克林集團公司 基板處理方法及基板處理裝置
US11062899B2 (en) * 2017-01-26 2021-07-13 Tokyo Electron Limited Coated film removing apparatus

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184737U (ja) * 1986-05-15 1987-11-24
JPH06260479A (ja) * 1993-03-03 1994-09-16 Yokogawa Electric Corp ウエットエッチング終点検出用装置
JPH08325753A (ja) * 1995-05-26 1996-12-10 Hitachi Ltd エッチング方法および装置
JPH09143761A (ja) * 1995-11-28 1997-06-03 Hitachi Ltd エッチング方法および装置
JPH10209112A (ja) * 1997-01-27 1998-08-07 Tera Tec:Kk エッチング方法および装置
JP2003332297A (ja) * 2002-05-10 2003-11-21 Daikin Ind Ltd エッチング液及びエッチング方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3336952B2 (ja) * 1998-05-13 2002-10-21 信越半導体株式会社 ウエーハ洗浄装置における排水分別回収装置
US6326313B1 (en) * 1999-04-21 2001-12-04 Advanced Micro Devices Method and apparatus for partial drain during a nitride strip process step
JP3557601B2 (ja) * 1999-07-15 2004-08-25 東京エレクトロン株式会社 洗浄・乾燥処理装置及びその方法
JP2002050749A (ja) * 2000-07-31 2002-02-15 Canon Inc 複合部材の分離方法及び装置
JP3681329B2 (ja) * 2000-10-20 2005-08-10 東京エレクトロン株式会社 基板表面処理方法及び基板表面処理装置
JP4678665B2 (ja) * 2001-11-15 2011-04-27 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR100456554B1 (ko) * 2002-01-04 2004-11-09 삼성전자주식회사 반도체 장치의 커패시터 및 그 제조 방법
JP3974028B2 (ja) * 2002-11-29 2007-09-12 株式会社東芝 半導体装置の製造方法
CN1942606B (zh) * 2004-04-15 2011-12-14 东京毅力科创株式会社 液体处理装置和液体处理方法
JP4542869B2 (ja) * 2004-10-19 2010-09-15 東京エレクトロン株式会社 処理方法およびその処理方法を実施するコンピュータプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62184737U (ja) * 1986-05-15 1987-11-24
JPH06260479A (ja) * 1993-03-03 1994-09-16 Yokogawa Electric Corp ウエットエッチング終点検出用装置
JPH08325753A (ja) * 1995-05-26 1996-12-10 Hitachi Ltd エッチング方法および装置
JPH09143761A (ja) * 1995-11-28 1997-06-03 Hitachi Ltd エッチング方法および装置
JPH10209112A (ja) * 1997-01-27 1998-08-07 Tera Tec:Kk エッチング方法および装置
JP2003332297A (ja) * 2002-05-10 2003-11-21 Daikin Ind Ltd エッチング液及びエッチング方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017169155A1 (ja) * 2016-03-31 2017-10-05 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JPWO2017169155A1 (ja) * 2016-03-31 2019-02-07 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP2017208460A (ja) * 2016-05-19 2017-11-24 株式会社ディスコ 洗浄装置及び洗浄方法

Also Published As

Publication number Publication date
US20090011523A1 (en) 2009-01-08
KR20060054007A (ko) 2006-05-22
US20060088959A1 (en) 2006-04-27
JP4542869B2 (ja) 2010-09-15
US8043521B2 (en) 2011-10-25
KR101046662B1 (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
KR101046662B1 (ko) 웨트 에칭에 의한 제거 처리를 행하는 처리 방법, 처리 장치 및 컴퓨터 판독 가능한 기억 매체
JP5025508B2 (ja) ポリシリコン膜の除去方法および記憶媒体
JP2007500941A (ja) 高度に均一な酸化物層、とりわけ超薄層の調節された成長
US6513538B2 (en) Method of removing contaminants from integrated circuit substrates using cleaning solutions
JP2001319918A (ja) 基板表面の処理方法、半導体素子向け基板表面の処理方法
KR20120067403A (ko) 기판 처리 방법 및 이를 수행하기 위한 기판 처리 시스템
JP4010819B2 (ja) 半導体装置の製造方法
JPH11233486A (ja) 半導体基板上の誘電体層をエッチングする方法および装置
JP2008071799A (ja) 半導体基板の洗浄方法および洗浄装置
US20160163533A1 (en) Tantalum oxide film removal method and apparatus
JP2010153887A (ja) 処理装置
TWI620811B (zh) Titanium oxide film removal method and removal device
JP2003234325A (ja) 半導体装置の製造方法
JP2017117938A (ja) 基板液処理装置および基板液処理方法
JP2010056574A (ja) 半導体装置の製造方法
JP2008147434A (ja) 半導体装置の製造方法
US6941956B2 (en) Substrate treating method and apparatus
KR102671101B1 (ko) 기판 처리 방법 및 기판 처리 시스템
KR20110049619A (ko) 반도체소자 가공방법
JP2005079316A (ja) エッチング方法及び半導体装置の製造方法
JP2005079315A (ja) エッチング方法及び半導体装置の製造方法
JP2007188973A (ja) 基板洗浄装置および基板洗浄方法
JP2005079311A (ja) 半導体装置の製造方法
KR980011904A (ko) 반도체 기판의 세정장치
JPH04113623A (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100628

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees