JP2006054257A - 磁気抵抗効果素子の製造方法および製造装置 - Google Patents

磁気抵抗効果素子の製造方法および製造装置 Download PDF

Info

Publication number
JP2006054257A
JP2006054257A JP2004233641A JP2004233641A JP2006054257A JP 2006054257 A JP2006054257 A JP 2006054257A JP 2004233641 A JP2004233641 A JP 2004233641A JP 2004233641 A JP2004233641 A JP 2004233641A JP 2006054257 A JP2006054257 A JP 2006054257A
Authority
JP
Japan
Prior art keywords
layer
metal layer
manufacturing
ion beam
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004233641A
Other languages
English (en)
Other versions
JP4822680B2 (ja
Inventor
Hideaki Fukuzawa
英明 福澤
Katsuhiko Koui
克彦 鴻井
Hiromi Yuasa
裕美 湯浅
Susumu Hashimoto
進 橋本
Hitoshi Iwasaki
仁志 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004233641A priority Critical patent/JP4822680B2/ja
Priority to US11/199,448 priority patent/US7514117B2/en
Priority to KR1020050072732A priority patent/KR20060050327A/ko
Priority to EP05254969A priority patent/EP1626393B1/en
Priority to CNB2005100914494A priority patent/CN100388358C/zh
Publication of JP2006054257A publication Critical patent/JP2006054257A/ja
Priority to KR1020070109172A priority patent/KR100988692B1/ko
Priority to KR1020080055209A priority patent/KR20080061346A/ko
Priority to US12/248,578 priority patent/US8153188B2/en
Application granted granted Critical
Publication of JP4822680B2 publication Critical patent/JP4822680B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3929—Disposition of magnetic thin films not used for directly coupling magnetic flux from the track to the MR film or for shielding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/115—Magnetic layer composition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Magnetic Heads (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)
  • Measuring Magnetic Variables (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】面積抵抗ＲＡの大幅な増大を招くことなく、高いＭＲ変化率を有する磁気抵抗効果素子を製造できる方法を提供する。
【解決手段】磁化固着層と、磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられた絶縁層と前記絶縁層を貫通する電流パスを含むスペーサ層とを有する磁気抵抗効果素子の製造方法において、前記スペーサ層を形成するにあたり、前記電流パスを形成する第１の金属層を成膜し、前記第１の金属層上に、前記絶縁層に変換される第２の金属層を成膜し、前記第２の金属層に希ガスのイオンビームまたはＲＦプラズマを照射して前記第２の金属層中に前記第１の金属層の一部を侵入させる前処理を行い、酸化ガスまたは窒化ガスを供給して、前記第２の金属層を前記絶縁層に変換するとともに前記絶縁層を貫通する前記電流パスを形成する。
【選択図】 図２

Description

本発明は、磁気抵抗効果膜の膜面に対して垂直方向にセンス電流を流す構造の磁気抵抗効果素子の製造方法および製造装置に関する。
近年、巨大磁気抵抗効果（Giant Magneto-Resistive Effect：ＧＭＲ）の発見により、磁気デバイス、特に磁気ヘッドの性能が飛躍的に向上している。特に、スピンバルブ膜（Spin-Valve：ＳＶ膜）の磁気ヘッドやＭＲＡＭ（Magnetic Random Access Memory）などへの適用は、磁気デバイス分野に大きな技術的進歩をもたらした。
「スピンバルブ膜」とは、二つの強磁性層の間に非磁性金属スペーサ層を挟んだ構造を有し、一方の強磁性層（「ピン層」や「磁化固着層」などと称される）の磁化を反強磁性層などで固着し、もう一方の強磁性層（「フリー層」や「磁化自由層」などと称される）の磁化を外部磁界に応じて回転するようにした積層膜をいう。スピンバルブ膜では、ピン層とフリー層の磁化方向の相対角度が変化することによって、巨大な磁気抵抗変化が得られる。
従来のスピンバルブ膜は、膜面に平行にセンス電流を通電するＣＩＰ（Current In Plane）−ＧＭＲ素子であった。近年、膜面に対してほぼ垂直方向にセンス電流を通電するＣＰＰ（Current Perpendicular to Plane）−ＧＭＲ素子が、ＣＩＰ−ＧＭＲ素子よりも大きなＧＭＲ効果を発現することから、注目されている。
これらの磁気抵抗効果素子を磁気ヘッドに応用することを考慮した場合、素子抵抗が高くなるとショットノイズおよび高周波応答の点で問題が生じる。素子抵抗に関しては、ＡＲ（通電面積×抵抗）で評価するのが妥当である。具体的には、ＡＲは、２００Ｇｂｐｓｉ(Gigabit per square inch)の記録密度で数百ｍΩμｍ2〜１Ωμｍ2、５００Ｇｂｐｓｉの記録密度で５００ｍΩμｍ2以下であることが必要とされている。
このような要求に対して、ＣＰＰ素子は、磁気デバイスがますます微細化される傾向下において、抵抗が低くても大きなＭＲ変化率が得られるポテンシャルを有している。このような背景から、ＣＰＰ素子およびそれを用いた磁気ヘッドは、２００Ｇｂｐｓｉ〜１Ｔｂｐｓｉ(Terabit per square inch)の記録密度を実現するための有力候補と考えられる。
しかし、ピン層／スペーサ層／フリー層（これら三層構造をスピン依存散乱ユニットと呼ぶ）が金属層で形成されているメタルＣＰＰ素子は、抵抗変化量が小さく、高密度化に伴う微弱磁界を検知するには不十分であり、実用化は困難である。
この問題を解決するために、非磁性スペーサ層として、厚み方向への電流パスを含む酸化物層［ＮＯＬ（nano-oxide layer）］を用いたＣＰＰ素子が提案されている（例えば特許文献１参照）。このようなＣＰＰ素子では、電流狭窄［ＣＣＰ（Current-confined-path）］効果により素子抵抗およびＭＲ変化率ともに増大させることができる。以下、このような素子をＣＣＰ−ＣＰＰ素子という。尚、磁気抵抗効果素子中に酸化物などを主成分とする層を形成する方法は既に提案されている（特許文献２参照）。
特開２００２−２０８７４４号公報 特開２００２−７６４７３号公報
メタルＣＰＰ素子と比較して、ＣＣＰ−ＣＰＰ素子では以下のような改善効果がある。ここでは、メタルＣＰＰ素子として、基板／Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］／ＰｔＭｎ［１５ｎｍ］／Ｃｏ90Ｆｅ10［４ｎｍ］／Ｒｕ［０．９ｎｍ］／Ｃｏ90Ｆｅ10［４ｎｍ］／Ｃｕ［５ｎｍ］／Ｃｏ90Ｆｅ10［１ｎｍ］／Ｎｉ81Ｆｅ19［３ｎｍ］／Ｃｕ［１ｎｍ］／Ｔａキャップ層という構造を有するものを作製した。なお、ＰｔＭｎによりピン層を固着させる規則化熱処理のために、磁場中において２７０℃、１０時間の熱処理を行っている。一方、上記のメタルＣＰＰ素子のＣｕスペーサ層の代わりに、スペーサ層としてＡｌ90Ｃｕ10［０．７ｎｍ］を自然酸化（Natural Oxidation）することにより形成されたＮＯＬを有するＣＣＰ−ＣＰＰ素子を作製した。これらの素子の面積抵抗ＲＡ、面積抵抗変化量ΔＲＡおよびＭＲ変化率を下記に示す。
メタルＣＰＰ ＣＣＰ−ＣＰＰ
面積抵抗ＲＡ １００ｍΩμｍ2 ３７０ｍΩμｍ2
面積抵抗変化量ΔＲＡ ０．５ｍΩμｍ2 ５．６ｍΩμｍ2
ＭＲ変化率 ０．５％ １．５％。
上記のように、ＣＣＰ−ＣＰＰ素子では、ＭＲ変化率が向上し、ＲＡも向上しているので、ＣＣＰ−ＣＰＰ素子のΔＲＡはメタルＣＰＰ素子よりも約１桁向上している。
しかし、上に示したＣＣＰ−ＣＰＰ素子の特性値でも、２００Ｇｂｐｓｉさらには５００Ｇｂｐｓｉといった高記録密度の媒体からの微弱な磁界信号を検知するには不十分であると予想されている。例えば２００Ｇｂｐｓｉで、ＲＡが５００ｍΩμｍ2のときにＭＲ変化率は少なくとも３％以上であることが必要であるとの試算があり、十分なＳ／Ｎ比を確保することを考慮すると、前記試算値の倍以上の７％以上のＭＲ変化率が必要と考えられる。このような指標を考慮すると、上記のＭＲ変化率の値は、要求仕様の約半分の値であり、実用化は困難である。
本発明の目的は、面積抵抗ＲＡの大幅な増大を招くことなく、高いＭＲ変化率を有する磁気抵抗効果素子を製造できる方法を提供することにある。
本発明の一態様に係る磁気抵抗効果素子の製造方法は、磁化方向が実質的に一方向に固着された磁化固着層と、磁化方向が外部磁界に対応して変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられた絶縁層と前記絶縁層を貫通する電流パスを含むスペーサ層とを有する磁気抵抗効果素子の製造方法において、前記スペーサ層を形成するにあたり、前記電流パスを形成する第１の金属層を成膜し、前記第１の金属層上に、前記絶縁層に変換される第２の金属層を成膜し、前記第２の金属層に希ガスのイオンビームまたはＲＦプラズマを照射して前記第２の金属層中に前記第１の金属層の一部を侵入させる前処理を行い、酸化ガスまたは窒化ガスを供給して、前記第２の金属層を前記絶縁層に変換するとともに前記絶縁層を貫通する前記電流パスを形成することを特徴とする。
本発明の他の態様に係る磁気抵抗効果素子の製造装置は、基板をセットするロードロック室と、前記基板上に金属層を成膜する成膜室と、酸化ガスまたは窒化ガスを供給する手段および希ガスを励起してプラズマを発生させ前記金属層にイオンビームを照射するイオンソースを備えた反応室と、真空バルブを介してこれらの各室と接続された基板搬送室とを具備したことを特徴とする。
本発明の実施形態に係る方法を用いれば、面積抵抗ＲＡの大幅な増大を招くことなく、高いＭＲ変化率を有する磁気抵抗効果素子を製造できる。
図１に本発明の実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）の断面図を示す。図１の磁気抵抗効果素子は、図示しない基板上に形成された、下電極１１、下地層１２、ピニング層１３、ピン層１４、金属層１５、スペーサ層（ＣＣＰ−ＮＯＬ）１６、金属層１７、フリー層１８、キャップ層１９、および上電極２０を有する。スペーサ層（ＣＣＰ−ＮＯＬ）１６は、絶縁層２２と、絶縁層２２を貫通する電流パス２１を含む。
図２（Ａ）〜（Ｄ）を参照して、本発明の実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）の製造方法を概略的に説明する。ここでは、Ａｌ2Ｏ3からなる絶縁層２２中にＣｕからなる電流パス２１を含むスペーサ層１６を形成する場合を例に説明する。
図２（Ａ）に示すように、基板上に下電極、下地層およびピニング層（これらの部材は図示していない）を成膜し、ピニング層上にピン層１４を成膜する。ピン層１４上に、電流パスを形成する第１の金属層ｍ１（例えばＣｕ）を成膜する。第１の金属層ｍ１上に絶縁層に変換される第２の金属層ｍ２（例えばＡｌＣｕやＡｌ）を成膜する。
図２（Ｂ）に示すように、第２の金属層ｍ２に希ガス（例えばＡｒ）のイオンビームを照射して前処理を行う。この前処理をＰＩＴ（Pre-ion treatmentという）。このＰＩＴの結果、第２の金属層ｍ２中に第１の金属層ｍ１の一部が吸い上げられて侵入した状態になる。
図２（Ｃ）に示すように、酸化ガス（例えば酸素）を供給して第２の金属層ｍ２を酸化する。この酸化により、第２の金属層ｍ２をＡｌ2Ｏ3からなる絶縁層２２に変換するとともに絶縁層２２を貫通する電流パス２１を形成して、スペーサ層１６を形成する。
図２（Ｄ）に示すように、スペーサ層１６上にＣｕなどの金属層１７を成膜し、その上にフリー層１８を成膜する。なお、スペーサ層１６上の金属層１７は、その上に成膜されるフリー層が酸化の影響を受けることを防止する機能を有するが、必ずしも設ける必要はない。
本発明の実施形態に係る方法を用いることにより、スペーサ層１６の絶縁層２２を貫通する電流パス２１の純度を向上させることができ、面積抵抗ＲＡの大幅な増大を招くことなく、高いＭＲ変化率を有する磁気抵抗効果素子を製造できる。
次に、上記の工程をより詳細に説明する。
図２（Ｂ）において、ピン層１４上に第１の金属層ｍ１および第２の金属層ｍ２を成膜した後に酸化前に行う前処理（ＰＩＴ）は、第２の金属層ｍ２中に第１の金属層ｍ１の一部を侵入させて電流パスを形成するために行われる、本発明方法において最も重要かつ特徴的な工程である。
ＰＩＴ工程では、スペーサ層１６の絶縁層２２に変換される第２の金属層ｍ２に希ガスのイオンビームを照射する。希ガスとしては、Ａｒ、Ｋｒ、Ｈｅ、Ｘｅなどが挙げられるが、製造コストの点からＡｒが最も望ましい。Ａｒの代わりに、必要に応じて、より質量の大きいＸｅなどを用いると特有の効果が得られることがある。
ＰＩＴ工程におけるイオンビームの照射条件は、加速電圧Ｖ＋を３０〜１３０Ｖ、ビーム電流Ｉｂを２０〜２００ｍＡ、ビーム電流を一定に保つためにイオンソースでプラズマを励起するＲＦパワーを１０〜３００Ｗに設定することが好ましい。これらの条件は、イオンビームエッチングを行う場合の条件と比較すると著しく弱い条件である。これは、ＰＩＴ工程においてエッチングが顕著に生じると、酸化すべき第２の金属層（ＡｌＣｕやＡｌ）が消失するおそれがあるからである。
なお、エッチングされる厚さを見込んで所望の厚さよりも厚い第２の金属層を成膜し、上記の条件より激しい条件でイオンビーム処理を行い、一部がエッチングされた状態で所望の厚さを有する第２の金属層を残すようにする方法も考えられるが、このような方法は好ましくない。なぜなら、イオンビーム処理の条件を激しくすると均一な制御が困難になるので、膜面内の位置によって膜厚方向におけるエッチングのばらつきが生じ、ピン層がダメージを受けるおそれがあるからである。
イオンビームの入射角度は、膜面に対して垂直に入射する場合を０度、膜面に平行に入射する場合を９０度と定義して、０〜８０度の範囲で適宜変更する。ＰＩＴ工程による処理時間は１５秒〜１８０秒程度が好ましく、制御性などの観点から３０秒以上がより好ましい。処理時間が長すぎると、ＣＣＰ−ＣＰＰ素子の生産性が劣るため好ましくない。これらの観点から、処理時間は３０秒〜１８０秒程度が最も好ましい。
図２（Ｂ）に示したように、ＰＩＴ工程によって、第２の金属層中へ第１の金属層からＣｕが吸い上げられて侵入し、電流パスが生成される。上述したように、第２の金属層としては、ＡｌＣｕやＡｌを用いることができる。第２の金属層としてＡｌＣｕ合金を用いた場合、第１の金属層からのＣｕの吸い上げだけでなく、ＡｌとＣｕのＧ−Ｐゾーンに起因する相分離現象も生じ、ＡｌＣｕ合金からＡｌとＣｕとが分離する。このような効果は、Ｇ−Ｐゾーンやスピノーダル分解が生じやすい他の二元系合金でも期待できる。第２の金属層としてＣｕを含まないＡｌを用いた場合、第１の金属層からのＣｕの吸い上げだけが生じる。このように、ＰＩＴ工程によって、第２の金属層中へ第１の金属層からＣｕが吸い上げられるので、第２の金属層としてＡｌ以外の金属材料を用いることができる。例えば第２の金属層として、安定な酸化物に変換される、Ｓｉ、Ｈｆ、Ｚｒ、Ｍｇ、Ｗ、Ｍｏ、Ｎｂ、Ｃｒなどを用いてもよい。
図２（Ｃ）に示したように、ＰＩＴ処理後に酸化処理を行う。この工程では、Ａｌが酸化されやすく、Ｃｕが酸化されにくいという、酸化エネルギーの差を利用して、絶縁層であるＡｌ2Ｏ3と電流パスであるＣｕとが分離した形態のスペーサ層を形成する。このときの酸化方法は、自然酸化（Natural Oxidation）でもよいし、希ガスのイオンビームを照射しながら酸化ガス（例えば酸素）を供給して酸化する方法でもよいが、後者の方法がより好ましい。後者の方法をイオンビームアシスト酸化（ＩＡＯ：Ion beam-assisted Oxidation）という。希ガスとしては、Ａｒ、Ｘｅ、Ｋｒ、Ｈｅなどが挙げられる。
ＩＡＯ工程におけるイオンビームの照射条件は、加速電圧Ｖ＋を４０〜２００Ｖ、ビーム電流Ｉｂを３０〜２００ｍＡ、ビーム電流を一定に保つためにイオンソースでプラズマを励起するＲＦパワーを２０〜４００Ｗ程度に設定することが好ましい。ＩＡＯの処理時間は、１５秒〜３００秒程度が好ましく、２０秒〜１８０秒程度がより好ましい。強いイオンビームを用いるときには処理時間を短くし、弱いイオンビームを用いるときには処理時間を長くする。
酸化時の酸素暴露量の好ましい範囲は、ＩＡＯの場合には１０００〜５０００Ｌ（１Ｌ＝１×１０-6Ｔｏｒｒ×ｓｅｃ）、自然酸化の場合には３０００〜３００００Ｌである。ＩＡＯの酸素暴露量は、酸化チャンバーにＡｒなどのガスを導入せずに所定の流量で酸素ガスを流し、そのときの酸化チャンバーの真空度の変化に基づいて計算することができる。例えば真空度が１×１０-4Ｔｏｒｒで、酸化時間が３０ｓｅｃであった場合には、１×１０-4Ｔｏｒｒ×３０ｓｅｃ／１×１０-6Ｔｏｒｒ×ｓｅｃ＝３０００Ｌと計算する。実際のＩＡＯ工程ではイオンビームのためのＡｒガスや電子放出源のためのＡｒガスを用いている。このため、酸素ガスのみを流すときに真空計に表示される真空度とは異なるが、上記のような計算により、ある酸素分圧下での酸素暴露量を計算できる。
ＩＡＯ工程を行えば、以下のような効果が期待できる。例えばＰＩＴ工程において第２の金属層中への第１の金属の侵入が不十分であり、電流パスが良好に形成されないことがある。また、２の金属層としてＡｌＣｕを用いた場合に、ＰＩＴ工程ではＡｌとＣｕの分離が不完全なことがある。このような現象が生じた場合であっても、ＩＡＯを行うことによってＰＩＴ工程におけるＣｕの不十分な分離を補うことができる。しかも、ＩＡＯでは、酸素雰囲気中で希ガスであるＡｒイオンビームを照射することで、酸化作用と同時に還元作用も生じさせることが可能となる。つまり、酸化されやすいＡｌはＡｒイオンビームのエネルギーアシスト効果によって酸化されるが、Ａｌよりも酸化されづらいＣｕの酸化は抑制され、Ａｒイオンビームのエネルギーアシスト効果によって還元され、より酸化されやすいＡｌへの酸素の移動（酸化）を促進させ、より純度の高いＣｕ電流パスを生成することができる。後でＣＣＰ物理原理を述べるように、電流パスの純度の向上は高ＭＲ変化率の実現のために重要なポイントであるため、電流パスの酸化を抑制することで高いＭＲ変化率を実現することが可能となる。
図３に本発明の実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を製造するために用いられる装置の概略的な構成を示す。図３に示すように、搬送チャンバー（ＴＣ）５０を中心として、ロードロックチャンバー５１、プレクリーニングチャンバー５２、第１の金属成膜チャンバー（ＭＣ１）５３、第２の金属成膜チャンバー（ＭＣ２）５４、酸化チャンバー（ＯＣ）６０がそれぞれ真空バルブを介して設けられている。この装置では、真空バルブを介して接続された各チャンバーの間で、真空中において基板を搬送することができるので、基板の表面は清浄に保たれる。
図３の装置を用いて本発明の実施形態に係るＣＣＰ−ＣＰＰ素子を製造するには、以下のような方法を用いる。基板を、ロードロックチャンバー５１から装入し、搬送チャンバー５０を経由して、プレクリーニングチャンバー５２、第１の金属成膜チャンバー５３または第２の金属成膜チャンバー５４へ所定の順序で搬送する。この間に、下電極１１を有する基板上に、下地層１２、ピニング層１３、ピン層１４、スペーサ層１６の電流パスを形成する第１の金属層を成膜し、さらにスペーサ層１６の絶縁層に変換される第２の金属層を成膜する。次いで、基板を酸化チャンバー６０に搬送し、前処理（ＰＩＴ）および酸化処理（ＩＡＯ）を行い、上述したようにスペーサ層１６を形成する。なお、ＰＩＴ工程では酸素ガスを用いないので、ＰＩＴ工程は金属成膜チャンバーで行うこともできる。酸化処理後、基板を、搬送チャンバー５０を経由して、第１の金属成膜チャンバー５３または第２の金属成膜チャンバー５４へ所定の順序で搬送して、スペーサ層１６より上の、金属層１７、フリー層１８、キャップ層１９、上電極２０を成膜する。
図４に図３の酸化チャンバー６０の一例を概略的に示す。図４に示すように、酸化チャンバー６０は真空ポンプ６１によって真空引きされ、酸化チャンバー６０にはマスフローコントローラー（ＭＦＣ）６３により流量制御された酸素ガスが酸素供給管６２から導入される。酸化チャンバー６０内にはイオンソース７０が設けられている。イオンソースの形式は、ＩＣＰ（Inductive coupled plasma）型、Capacitive coupled plasma型、ＥＣＲ（Electron-cyclotron resonance）型、カウフマン型などが挙げられる。本発明による形成プロセスでは、プラズマエネルギーが小さい領域（プラズマポテンシャルが小さい）で、プラズマを生成できることが望ましいので、上記のなかでもＩＣＰ型のイオンソースが望ましい。ＩＣＰ型のなかでも、低ＲＦパワーにおいてプラズマの生成を可能とするために、イオンソースの周囲を取り囲むように永久磁石などを配置するなどの工夫を行ってもよい。イオンソース７０に対向するように基板ホルダー８０および基板１が配置される。イオンソース７０からのイオン放出口には、イオン加速度を調整する３枚のグリッド７１、７２、７３が設けられている。イオンソース７０の外側にはイオンを中和するニュートラライザ７４が設けられている。基板ホルダー８０は傾斜可能に支持されている。基板１へのイオンの入射角度は広い範囲で変えることができるが、典型的な入射角度の値は１５°〜６０°である。
この酸化チャンバー６０において、Ａｒなどのイオンビームを基板１に照射することによりＰＩＴを行うことができ、酸素供給管６２から酸素ガスを供給しながらＡｒなどのイオンビームを基板１に照射することによりＩＡＯを行うことができる。
上述したように本発明に係る方法では、穏やかな条件でＰＩＴおよびＩＡＯを行うために、低パワーでプラズマを安定に生じさせることが重要になる。そこで、イオンソースの使用方法および構造について図５を参照してより詳細に説明する。
図５は図４のイオンソース７０をより詳細に示した図である。イオンソース７０内に例えばＡｒガスが導入され、プラズマ励起源７５によってイオンソース７０内にプラズマを発生させる。イオンソース７０の前面（イオン放出口）には３枚グリッド、すなわちポジティブ（Ｖ＋）グリッド７１、ネガティブ（Ｖ−）グリッド７２およびグランド（ＧＮＤ）グリッド７３が設けられている。膜面内の分布をよくするためのフォーカスを調整しやすくするためには、このような３枚グリッドを用いることが好ましい。この場合、ネガティブグリッドを用いてフォーカス調整を行う。このような３枚グリッドにより、イオンビームの加速電圧を３０〜２００Ｖの範囲でコントロールできる。イオンソース７０の外側にはイオンを中和するニュートラライザ７４が設けられている。
図５に示したイオンソースの構成はイオンビームエッチング装置におけるイオンソースの構成と同様であるが、本発明の方法においては穏やかな弱い条件でエネルギーアシスト酸化を行うように、イオンビームエッチング装置の場合とは全く異なる条件でイオンソースを操作する。すなわち、エッチング装置として用いるときにはポジティブグリッド７１の加速電圧としては２００〜５００Ｖの高い電圧値を用いて確実にエッチング現象を生じさせ、エッチングされた物質の再付着等を生じさせないようにするのに対し、本発明のＰＩＴ、ＩＡＯではエッチング現象を生じさせるのではなく、以下のような目的のためにイオンビームを用いている。すなわち、ＰＩＴの場合にはエネルギー照射による下地層からの電流パス材料の吸い上げ現象を生じさせるためのエネルギーアシスト効果のため、またＩＡＯの場合には酸化されやすい絶縁層を形成する材料（Ａｌ等）を酸化反応させ、酸化されづらい電流パス（Ｃｕ等）を還元反応させるためのエネルギーアシスト効果のためであり、いずれの場合もエッチング現象のためではなく、エネルギーアシスト効果のためである。そのため、本発明のＰＩＴやＩＡＯでは、ポジティブグリッドの加速電圧は３０〜１３０Ｖ程度の低い電圧を用いるのが通常であり、高くても２００Ｖがせいぜいである。さらに実際上の好ましい電圧は４０〜６０Ｖの電圧範囲であり、このような電圧範囲はエッチング装置として用いるときには決して使用しない電圧範囲である。さらに、イオンソースから照射されるイオン量を表す電流の値の範囲も、エッチング装置の場合とは大きく異なる。エッチング装置では２００〜３００ｍＡ程度の電流値を用いるのに対して、本発明のＰＩＴやＩＡＯでは３０〜２００ｍＡの低い電流値を用いる。さらに実際上の好ましい電流値は、３０〜１００ｍＡの範囲である。ここで、本文中に記載のイオン電流とは、イオンビームを用いる場合には、ポジティブグリッドに流れる電流Ｉ+で定義する。しかしながら、実際にイオンソースから照射されるビーム電流Ｉは、ポジティブグリッドに流れる電流Ｉ+とネガティブグリッドに流れる電流Ｉ-の絶対値の差分、Ｉ＝（Ｉ+）−（Ｉ-）として計算する。通常はネガティブグリッドに流れる電流は数ｍＡとできるだけ小さくなるように設定する。
このような低い電流範囲において安定してプラズマを発生させるために、以下のような工夫を行っても良い。例えば、通常のイオンビーム装置の用い方としては、ニュートラライザ７４から発生する電子がイオンソース７０内のプラズマ中に流入するのを阻止するようにネガティブ（Ｖ−）グリッド７２の電位を負の値に設定して操作するのに対し、ニュートラライザ７４を単にイオンを中和するために用いるだけでなく、イオンソース７０内のプラズマ中に電子を流入させるために電子放出源としても用いるように、ネガティブ（Ｖ−）グリッド７２の電位を０、もしくは１０Ｖ以下の低い電圧値に設定して操作する。このようなＶ−の値にすると、イオンソース内に電子が流入し、イオンソースのプラズマが低電流でも安定して発生することが可能となる。この場合、ポジティブグリッドに流れる電流Ｉ+は、実際にはイオンソースからのプラズマ電流Ｉ+intrinsicと、ニュートラライザからポジティブグリッドに流入した電子による電流Ｉneutの和となっている。すなわち、ネガティブグリッドの電圧を１０Ｖ以上のマイナスの電圧を設定しているときには、Ｉ+＝Ｉ+intrinsicであるのに対し、ネガティブグリッドの電圧をマイナス電圧の値を設定しない場合には、Ｉ+intrinsic＝Ｉ+−Ｉneutとなっているため、Ｉ＝（Ｉ+intrinsic）−（Ｉ-）で計算されるプラズマ電流が実際にサンプル表面に照射される電流値となり、実効的な電流量が減ったのと等価になる。つまり、装置でポジティブグリッドに流れているみかけ上のＩ+の電流値よりも、実際にサンプルに照射される電流量は大幅に小さくすることが可能となる。この手法をより発展させて、電子源７４を、図５のようにイオンソースの外側のみに設けるだけでなく、別の電子源をイオンソース７０内に設けても良い。このような方法を必要に応じて用いることにより、ＰＩＴ工程およびＩＡＯ工程において低パワー、低電流で安定したイオンビームを基板に照射することができる。
低パワー、低電流で安定したイオンビームを基板に照射するためには、以下のような手段を用いてもよい。例えば、イオンソースに永久磁石または電磁石を設けてもよい。イオンソースとして周波数１３．５６ＭＨｚのＲＦプラズマ源を用いてもよい。酸素流量を制御するためのマスフローコントローラー６３と酸化チャンバー６０との間を接続する酸素ガス配管の距離は０〜５０ｃｍにすることが好ましい。ニュートラライザ７４における加速電圧を、イオンビーム照射時に１０〜５０Ｖの範囲の固定電圧値を保てるような可変電圧保持機構を設けても良い。この機構は、低電流領域においてプラズマを安定して生じさせるために、Ｉneutをイオンソース内に流入させる効果を用いる場合には、安定した電流値を保つために、ニュートラライザ７４の電圧値を固定値に制御できる機構を設けることが好ましい。
上述した電圧、電流の値はＲＦプラズマの場合も同様に考えられる。ＲＦプラズマの場合には、電圧の値はグリッドの加速電圧の値ではなく、ＲＦパワーの値を決めたときに自動的に決定されるプラズマ電圧の値である。また、上記の数値はウエハーサイズが６インチ基板の場合を想定したときの好ましい範囲だが、基板サイズが異なると、イオン量を表す電流の値はウエハーサイズの面積に応じて比例した値が好ましい範囲となる。電圧の値に関してはエネルギーを表す量なので、ウエハーサイズに関わらず前述の好ましい範囲と全く同様である。
また、基板１に対するイオンビームの入射角度を変えることによって、膜面下のどの程度の深さまでイオンビーム処理の影響を及ぼすかを制御することができる。膜面に対し、垂直に入射した場合には膜表面から比較的奥のほうまでイオンビーム処理の効果を及ぼすことができる。膜面に対し低角度で入射させた場合には表面側のみにイオンビームの効果を及ぼすことができる。ただし、イオンビーム処理が影響する深さは、イオンビームの処理時間にもよっても変化する。垂直入射で短時間の処理と、低角入射で長時間の処理で、膜厚方向におけるイオンビーム処理の効果を同等にすることができる。これらの処理方法は、膜面内における原子の二次元的な移動効果を強くするかどうかという観点に応じて使い分ける。
図４では、酸素ガスを酸化チャンバー６０内に導入しているが、酸素ガスをイオンソース７０内に導入して、酸素ガスのイオンビームを照射してもよい。この場合、酸素がイオンビームとして照射されるため、単純な酸素ガスフローを用いる場合に比べて、酸化がより活性化される。このため、酸化イオンビーム条件をさらに弱くする必要がある。具体的には、加速電圧を１０Ｖ程度低めにしたり、処理時間を１０秒以上短くしたり、入射角度を１０度以上低角度にしたりして条件を調整する。
以上では酸化チャンバー６０においてイオンビームによりＰＩＴ／ＩＡＯを行う場合について説明した。ただし、同様な処理を行えるＲＦプラズマを生じさせることができるチャンバーであれば、ＲＦプラズマチャンバーでＰＩＴ／ＩＡＯを行ってもよい。この場合にも、ＰＩＴ工程は金属成膜チャンバーで行ってもよいが、ＩＡＯ工程は金属成膜チャンバーと別のＲＦプラズマチャンバーで行う。金属成膜チャンバーの清浄度を保つためにはこうすることが望ましい。ＲＦプラズマを用いる場合でも、好ましいＰＩＴ／ＩＡＯの範囲はイオンビームを用いる場合と同様である。すなわち、ＰＩＴ工程では加速電圧を３０〜１３０Ｖ、ビーム電流の代わりとなるプラズマ電流を３０〜２００ｍＡ、ＲＦパワーを１０〜３００Ｗ程度にすることが好ましく、ＩＡＯ工程では加速電圧を３０〜２００Ｖ、ビーム電流を３０〜２００ｍＡ、ＲＦパワーを１０〜３００Ｗ程度にすることが好ましい。ただし、ＲＦプラズマを用いる場合、ＲＦパワーの値を設定すると加速電圧およびプラズマ電流がともに決まり、これらのパラメータを独立に制御することができないので、イオンビームを用いる場合と比べてＰＩＴ／ＩＡＯ工程の制御性は劣る。また、加速電圧に関しても、イオンビームを用いる場合には特定の電圧値で加速することができるが、ＲＦプラズマを用いる場合には電圧範囲が１０Ｖ以上異なる分布を示すので制御性が悪くなる。従って、ＲＦプラズマよりもイオンビームを用いるほうが好ましい。
以下、図面を参照しながら本発明の実施例を説明する。以下の実施例においては、合金の組成を表す％は原子％（ａｔｏｍｉｃ％）を意味する。
［実施例１］
図６に本実施例において製造した磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）の斜視図を示す。図６の磁気抵抗効果素子は、図示しない基板上に下記の膜を順次積層した構造を有する。
下電極１１
下地層１２：Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］
ピニング層１３：Ｐｔ50Ｍｎ50［１５ｎｍ］
ピン層１４：Ｃｏ90Ｆｅ10［３．６ｎｍ］／Ｒｕ［０．９ｎｍ］／（Ｆｅ50Ｃｏ50［１ｎｍ］／Ｃｕ［０．２５ｎｍ］）×２／Ｆｅ50Ｃｏ50［１ｎｍ］
金属層１５：Ｃｕ［０．５ｎｍ］
スペーサ層（ＣＣＰ−ＮＯＬ）１６：Ａｌ2Ｏ3絶縁層２２およびＣｕ電流パス２１（Ａｌ90Ｃｕ10［１ｎｍ］を成膜した後、ＰＩＴ／ＩＡＯ処理）
金属層１７：Ｃｕ［０．２５ｎｍ］
フリー層１８：Ｃｏ90Ｆｅ10［１ｎｍ］／Ｎｉ83Ｆｅ17［３．５ｎｍ］
キャップ層１９：Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］
上電極２０。
なお、以下においては、スペーサ層１６とその上下の金属層１５および金属層１７を含めて、スペーサ層という場合がある。図６のＣＣＰ−ＣＰＰ素子はピン層１４を下部に配置したボトム型であるが、後述するようにピン層１４を上部に配置したトップ型でもよいことはもちろんである。以下、図６のＣＣＰ−ＣＰＰ素子の製造方法についてより詳細に説明する。
基板（図示せず）上にスピンバルブ膜へ垂直通電するための下電極１１を形成する。この下電極１１上に、下地層１２としてＴａ［５ｎｍ］／Ｒｕ［２ｎｍ］を成膜する。Ｔａは下電極の荒れを緩和したりするためのバッファ層である。Ｒｕはその上に成膜されるスピンバルブ膜の結晶配向および結晶粒径を制御するシード層である。
バッファ層としては、Ｔａ、Ｔｉ、Ｗ、Ｚｒ、Ｈｆ、Ｃｒまたはこれらの合金を用いることができる。バッファ層の膜厚は２〜１０ｎｍ程度が好ましく、３〜５ｎｍ程度がより好ましい。バッファ層の厚さが薄すぎるとバッファ効果が失われる。バッファ層の厚さが厚すぎるとＭＲ変化率に寄与しない直列抵抗を増大させることになるので好ましくない。ただし、バッファ層上に成膜されるシード層がバッファ効果も有する場合には、Ｔａなどからなるバッファ層を必ずしも設ける必要はない。
シード層はその上に成膜される層の結晶配向を制御できる材料であればよいが、ｈｃｐ構造またはｆｃｃ構造を有する金属層などが好ましい。Ｒｕをシード層として用いることにより、その上のスピンバルブ膜の結晶配向をｆｃｃ（１１１）配向にすることができ、またＰｔＭｎの結晶配向を規則化したｆｃｔ構造、ｂｃｃ金属の結晶配向をｂｃｃ（１１０）配向に良好に保つことができる。また、シード層を設けることにより、スピンバルブ膜の結晶粒径を１０〜４０ｎｍに制御することができ、ＣＣＰ−ＣＰＰ素子のサイズが小さくなっても特性のばらつきを招くことなく高ＭＲ変化率を実現できる。結晶配向性に関しては、Ｘ線回折による測定でスピンバルブ膜のｆｃｃ（１１１）ピーク、ＰｔＭｎのｆｃｔ（１１１）ピークまたはｂｃｃ（１１０）ピークのロッキングカーブの半値幅が３．５〜６度となる比較的良好な配向性を実現することができる。この配向の分散角は断面ＴＥＭを用いた回折スポットからも判別することができる。
シード層として、Ｒｕの代わりに、例えばＮｉxＦｅ100-x（ｘ＝９０〜５０％、好ましくは７５〜８５％）や、ＮｉＦｅに第３元素を添加して非磁性にした（ＮｉxＦｅ100-x）100-ｙＸy（Ｘ＝Ｃｒ、Ｖ、Ｎｂ、Ｈｆ、Ｚｒ、Ｍｏ）などを用いることもできる。Ｒｕよりも、ＮｉＦｅベースのシード層のほうが結晶配向性は改善され、上記と同様に測定したロッキングカーブの半値幅が３〜５度になる。上述した１０〜４０ｎｍという適正な結晶粒径を得るためには、第３元素Ｘの組成ｙを０〜３０％程度とすることが好ましい。結晶粒径を４０ｎｍよりも粗大化させるためには、さらに多量の添加元素を用いることが好ましい。例えば、ＮｉＦｅＣｒの場合にはＣｒ量を３５〜４５％程度とし、ｆｃｃとｂｃｃの境界相を示す組成を用いることが好ましい。ただし、高密度記録に対応した再生ヘッドとして用いる場合には、素子サイズが１００ｎｍ以下になるので、結晶粒径が大きすぎると特性のばらつきを招くことがある。一方、例えばＭＲＡＭとして用いる場合には素子サイズは１００ｎｍ以上であるので、結晶粒径を粗大化させるシード層を用いてもよい。
シード層の膜厚は１．５ｎｍ〜６ｎｍ程度が好ましく、２〜４ｎｍがより好ましい。シード層の厚さが薄すぎると結晶配向制御などの効果が失われる。シード層の厚さが厚すぎると直列抵抗の増大を招くうえに、スピンバルブ膜の界面凹凸の原因となることがある。
下地層１２上にピニング層１３を成膜する。ピニング層１３は、その上に成膜されるピン層１４となる強磁性層に一方向異方性を付与して磁化を固着する機能を有する。ピニング層１３の材料としては、ＰｔＭｎ、ＰｄＰｔＭｎ、ＩｒＭｎ、ＲｕＲｈＭｎなどの反強磁性材料を用いることができる。十分な強さの一方向異方性を付与するためには、ピニング層１３の膜厚を適切に設定する。ＰｔＭｎやＰｄＰｔＭｎの場合には、膜厚は８〜２０ｎｍ程度が好ましく、１０〜１５ｎｍがより好ましい。ＩｒＭｎやＲｕＲｈＭｎの場合には、ＰｔＭｎなどより薄い膜厚でも一方向異方性を付与することができるので、５〜１８ｎｍが好ましく、７〜１５ｎｍがより好ましい。これらの反強磁性層の比抵抗は概ね１００μΩｃｍ以上と大きいため、ＭＲ変化率に直接寄与しない直列抵抗を増大させ、ＲＡの値を大きくする要因になる。この問題を回避するために、反強磁性層の代わりに、ハード磁性層を用いてもよい。ハード磁性層としては、例えばＣｏＰｔ（Ｃｏ＝５０〜８５％）、（ＣｏxＰｔ100-x）100-yＣｒy（ｘ＝５０〜８５％、ｙ＝０〜４０％）、ＦｅＰｔ（Ｐｔ４０〜６０％）などを用いることができる。ハード磁性層（特にＣｏＰｔ）は比抵抗が比較的小さいため、直列抵抗の増大およびＲＡの増大という影響を小さくすることができる。
ピニング層１３上にピン層１４を形成する。本実施例におけるピン層１４は、下部ピン層１４ａ（Ｃｏ90Ｆｅ10）、Ｒｕ層１４ｂ、および上部ピン層１４ｃ（Ｆｅ50Ｃｏ50［１ｎｍ］／Ｃｕ［２．５ｎｍ］）×２／Ｆｅ50Ｃｏ50［１ｎｍ］）からなるシンセティックピン層である。ピニング層（ＰｔＭｎ）１３とその直上の下部ピン層１４ａは一方向異方性をもつように交換磁気結合している。Ｒｕ層１４ｂの上下の下部ピン層１４ａおよび上部ピン層１４ｃは、磁化の向きが互いに反平行になるように強く磁気結合している。
下部ピン層１４ａは、磁気膜厚すなわち飽和磁化Ｂｓ×膜厚ｔ（Ｂｓ・ｔ積）が、上部ピン層１４ｃとほぼ等しくなるように設計することが好ましい。本実施例では、上部ピン層１４ｃが（Ｆｅ50Ｃｏ50［１ｎｍ］／Ｃｕ［２．５ｎｍ］）×２／Ｆｅ50Ｃｏ50［１ｎｍ］であり、ＦｅＣｏの飽和磁化が約２．２Ｔであるため、磁気膜厚は２．２Ｔ×３ｎｍ＝６．６Ｔｎｍとなる。下部ピン層１４ａについてはＣｏ90Ｆｅ10の飽和磁化が約１．８Ｔなので、上記と等しい磁気膜厚を与える下部ピン層１４ａの膜厚ｔは６．６Ｔｎｍ／１．８Ｔ＝３．６６ｎｍとなる。本実施例では膜厚３．６ｎｍのＣｏ90Ｆｅ10を用いている。ピニング層（ＰｔＭｎ）による一方向異方性磁界強度およびＲｕを介した下部ピン層と上部ピン層との反強磁性結合磁界強度という観点から、下部ピン層に用いられる磁性層の膜厚は２〜５ｎｍ程度が好ましい。膜厚が薄すぎるとＭＲ変化率が小さくなる。膜厚が厚すぎるとデバイス動作に必要な十分な一方向性異方性磁界を得ることが困難になる。
下部ピン層１４ａには、例えばＣｏxＦｅ100-x合金（ｘ＝０〜１００％）、ＮｉxＦｅ100-x合金（ｘ＝０〜１００％）、またはこれらに非磁性元素を添加したものを用いることができる。
Ｒｕ層１４ｂは上下の磁性層に反強磁性結合を生じさせてシンセティックピン構造を形成する機能を有する。Ｒｕ層１４ｂの膜厚は０．８〜１ｎｍであることが好ましい。上下の磁性層に十分な反強磁性結合を生じさせる材料であれば、Ｒｕ以外の材料を用いてもよい。
上部ピン層１４ｃ（Ｆｅ50Ｃｏ50［１ｎｍ］／Ｃｕ［２．５ｎｍ］）×２／Ｆｅ50Ｃｏ50［１ｎｍ］）は、スピン依存散乱ユニットの一部をなす。特に、スペーサ層との界面に位置する磁性材料は、スピン依存界面散乱に寄与する点で重要である。本実施例ではｂｃｃ構造をもつＦｅ50Ｃｏ50を用いている。
スペーサ層との界面にｂｃｃ構造をもつ磁性材料を用いた場合、スピン依存界面散乱効果が大きいため、大きなＭＲ変化率を実現することができる。ｂｃｃ構造をもつＦｅＣｏ系合金としては、ＦｅxＣｏ100-x（ｘ＝３０〜１００％）や、ＦｅxＣｏ100-xに添加元素を加えたものが挙げられる。スピンバルブ膜に用いられる金属材料は、ｆｃｃ構造またはｆｃｔ構造であることが多いため、上部ピン層のみがｂｃｃ構造を有することがあり得る。このため、上部ピン層の膜厚が薄すぎると、ｂｃｃ構造を安定に保つことが困難になり、高いＭＲ変化率が得られなくなるので好ましくない。上部ピン層（スペーサ層とＲｕの間にあるピン層）として機能する磁性材料の膜厚は２ｎｍ以上であることが好ましく、大きなピン固着磁界を得るために、５ｎｍ以下であることが好ましい。また、ピン層が高いＭＲ変化率を実現しやすいｂｃｃ構造をもつ磁性層から形成される場合には、ｂｃｃ構造をより安定に保つために、ｂｃｃ構造をもつ層の膜厚は２ｎｍ以上有することが好ましい。ピン固着磁界との両立とｂｃｃ構造の安定性を保つために好ましい範囲として、ｂｃｃ構造をもつピン層の膜厚範囲として、２．５ｎｍ〜４ｎｍ程度が好ましい。また、ＦｅＣｏの組成範囲をよりｂｃｃ構造が相図的に安定に得られる、Ｆｅ75Ｃｏ25〜Ｆｅ85Ｃｏ15なども好ましい材料として挙げられる。上部ピン層には、ｂｃｃ構造をもつ磁性材料の代わりに、ｆｃｃ構造のＣｏＦｅ合金や、ｈｃｐ構造をもつコバルト合金も用いることができる。Ｃｏ、Ｆｅ、Ｎｉなどの単体金属、またはこれらのいずれか一つの元素を含む合金材料はすべて用いることができる。上部ピン層の磁性材料を、大きなＭＲ変化率を得るのに有利なものから並べると、ｂｃｃ構造をもつ合金材料、５０％以上のコバルト組成をもつコバルト合金、５０％以上のＮｉ組成をもつニッケル合金の順になる。
本実施例においては上部ピン層として、磁性層（ＦｅＣｏ層）と非磁性層（極薄Ｃｕ層）とを交互に積層したものを用いている。このような構造を有する上部ピン層では、バルク散乱効果と呼ばれるスピン依存散乱効果を向上させることができる。ＣＣＰ−ＣＰＰ素子においては、スペーサ近傍で電流が狭窄されるため、スペーサ層界面近傍の抵抗の寄与が非常に大きくなる。この場合、バルク散乱効果よりも界面散乱効果の寄与が大きいため、スペーサ層との界面に位置する材料の選択が重要な意味をもつ。それでも、バルク散乱効果の大きい材料を用いることは有効である。磁性層間のＣｕ層の膜厚は、０．１〜１ｎｍが好ましく、０．２〜０．５ｎｍがより好ましい。Ｃｕ層の膜厚が薄すぎると、バルク散乱効果を向上させる効果が弱くなる。Ｃｕ層の膜厚が厚すぎると、バルク散乱効果が減少させることがあるうえに、非磁性のＣｕ層を介した上下磁性層の磁気結合が弱くなり、ピン層の特性が不十分となるので好ましくない。磁性層間の非磁性層の材料としては、Ｃｕの代わりに、Ｈｆ、Ｚｒ、Ｔｉなどを用いてもよい。一方、ＦｅＣｏなどの磁性層の膜厚は０．５〜２ｎｍが好ましく、１〜１．５ｎｍ程度がより好ましい。
ＦｅＣｏ層とＣｕ層とを交互に積層した上部ピン層の代わりに、ＦｅＣｏとＣｕを合金化した上部ピン層を用いてもよい。このようなＦｅＣｏＣｕ合金としては、例えば（ＦｅxＣｏ100-x）100-yＣｕy（ｘ＝３０〜１００％、ｙ＝３〜１５％程度）が挙げられるが、これ以外の組成範囲を用いてもよい。ＦｅＣｏに添加する元素として、Ｃｕの代わりに、Ｈｆ、Ｚｒ，Ｔｉなど他の元素を用いてもよい。上部ピン層には、Ｃｏ、Ｆｅ、Ｎｉや、これらの合金材料からなる単層膜を用いてもよい。例えば、最も単純な構造の上部ピン層として、Ｃｏ90Ｆｅ10単層を用いてもよい。このような材料に添加元素を加えてもよい。
図２（Ａ）を参照して説明したように、ピン層１４上にスペーサ層１６の電流パス２１の供給源となる第１の金属層としてＣｕ層を成膜した後、スペーサ層１６の絶縁層２２に変換される第２の金属層としてＡｌＣｕ層を成膜する。次に、図２（Ｂ）を参照して説明したように、第２の金属層であるＡｌＣｕ層に希ガスのイオンビームを照射することにより酸化前の前処理（ＰＩＴ）を行う。この工程では、加速電圧３０〜１３０Ｖ、ビーム電流２０〜２００ｍＡ、処理時間３０〜１８０秒の条件でＡｒイオンを照射する。本実施例においては、上記加速電圧の中でも、特に４０〜６０Ｖの電圧を用いた。これよりも高い電圧範囲の場合には、ＰＩＴ後の表面荒れ等の影響により、ＭＲ変化率の低下が生じたためである。また、電流値としては、３０〜８０ｍＡの値を用い、照射時間として、６０秒から１５０秒の範囲を用いた。成膜された第１の金属層（Ｃｕ層）は二次元的な膜の形態で存在しているが、ＰＩＴ工程により第１の金属層のＣｕがＡｌＣｕ層中へ吸い上げられて侵入し、ＡｌＣｕ層中へ侵入したＣｕが電流パスとなる。さらに、図２（Ｃ）を参照して説明したように、第２の金属層であるＡｌＣｕ層のイオンビームアシスト酸化（ＩＡＯ）を行う。この工程では、酸素を供給しながら、加速電圧４０〜２００Ｖ、ビーム電流３０〜２００ｍＡ、処理時間１５〜３００秒の条件でＡｒイオンを照射する。本実施例においては、上記加速電圧の中でも、特に５０〜１００Ｖの電圧を用いた。これよりも高い電圧範囲の場合には、ＰＩＴ後の表面荒れ等の影響により、ＭＲ変化率の低下が生じたためである。また、電流値としては、４０〜１００ｍＡの値、照射時間としては、３０秒〜１８０秒を用いた。Ａｌは酸化されやすいが、Ｃｕは酸化されにくいので、Ａｌ2Ｏ3からなる絶縁層２２とＣｕからなる電流パス２１とを有するスペーサ層１６が形成される。本実施例におけるＩＡＯでの酸化時の酸素暴露量としては、２０００〜４０００Ｌが好ましい範囲である。ＩＡＯ時にＡｌだけでなく、下部磁性層まで酸化するような処理を行ってしまうと、ＣＣＰ−ＣＰＰ素子の耐熱性、信頼性が低下するので好ましくない。信頼性向上のために、ＣＣＰスペーサ層の下部に位置する磁性層は酸化を生じていない、メタル状態で存在することが重要である。これを実現するためには酸素量を上記範囲の酸素暴露量で制御することが必要である。また、供給された酸素によって安定な酸化物を形成するために、イオンビームを基板表面に照射している時間の間だけ、酸素ガスをフローしていることが望ましく、イオンビームを基板表面に照射していないときは、酸素ガスをフローしないことが望ましい。
Ｃｕ層の膜厚はＡｌＣｕ層の膜厚に応じて調整する。すなわち、ＡｌＣｕ層の膜厚を厚くするほど、ＰＩＴ工程の際にＡｌＣｕ層中へ侵入させるＣｕ量を増加させなければならないので、Ｃｕ層の膜厚を厚くする必要がある。例えば、ＡｌＣｕの膜厚が０．６〜０．８ｎｍのときにはＣｕ層の膜厚を０．１〜０．５ｎｍ程度にする。ＡｌＣｕの膜厚が０．８〜１ｎｍのときにはＣｕ層の膜厚を０．３〜１ｎｍ程度にする。Ｃｕ層の膜厚が薄すぎると、ＰＩＴ工程の際にＡｌＣｕ層中に十分な量のＣｕが供給されないため、ＡｌＣｕ層の上部までＣｕの電流パスを貫通させることが不可能になる。この場合、面積抵抗ＲＡが高くなりすぎるうえに、ＭＲ変化率が不十分な値となる。一方、Ｃｕ層の膜厚が厚すぎると、ＰＩＴ工程の際にはＡｌＣｕ層中に十分な量のＣｕが供給されるものの、最終的にはピン層１４とスペーサ層１６との間に厚いＣｕ層が残ることになる。ＣＣＰ−ＣＰＰ素子で高いＭＲ変化率を得るためには、スペーサ層１６において狭窄された電流が狭窄されたまま磁性層に到達することが条件になる。ところが、ピン層１４とスペーサ層１６との間に厚いＣｕ層が残っていると、スペーサ層１６において狭窄された電流が磁性層に到達するまでに広がるため、ＭＲ変化率の低下を招いてしまい、好ましくない。
電流パスを形成する第１の金属層の材料として、Ｃｕの代わりに、Ａｕ、Ａｇなどを用いてもよい。ただし、Ａｕ、Ａｇに比べて、Ｃｕの方が熱処理に対する安定性が最も高いので好ましい。第１の金属層の材料として、これらの非磁性材料の代わりに、磁性材料を用いてもよい。磁性材料としては、Ｃｏ、Ｆｅ、Ｎｉや、これらの合金が挙げられる。ピン層に用いる磁性材料と電流パスに用いる磁性材料が同じ場合には、ピン層上に電流パスの供給源（第１の金属層）を成膜する必要はない。すなわち、ピン層上に絶縁層に変換される第２の金属層を成膜した後、ＰＩＴ工程を行うことにより第２の金属層中にピン層の材料を侵入させ、磁性材料からなる電流パスを形成することができる。
第２の金属層としてＡｌ90Ｃｕ10を用いた場合、ＰＩＴ工程中に第１の金属層のＣｕが吸い上げられるだけでなくＡｌＣｕ中のＣｕもＡｌから分離されて電流パスとなる。しかも、ＰＩＴ工程後にイオンビームアシスト酸化を行った場合には、イオンビームによるアシスト効果によってＡｌとＣｕの分離が促進されつつ酸化が進行する。第２の金属層として、Ａｌ90Ｃｕ10の代わりに、電流パス材料であるＣｕを含まないＡｌを用いてもよい。この場合、電流パス材料であるＣｕは下地の第１の金属層からのみ供給される。第２の金属層としてＡｌＣｕを用いた場合、ＰＩＴ工程中に第２の金属層からも電流パス材料であるＣｕが供給されるので、厚い絶縁層を形成する場合でも比較的容易に電流パスを形成することができる点で有利である。第２の金属層としてＡｌを用いた場合、酸化により形成されるＡｌ2Ｏ3にＣｕが混入しにくくなるため、耐圧の高いＡｌ2Ｏ3を形成しやすい点で有利である。
第２の金属層の膜厚は、ＡｌＣｕの場合には０．６〜２ｎｍ、Ａｌの場合には０．５〜１．７ｎｍ程度である。これらの第２の金属層が酸化されて形成される絶縁層の膜厚は、０．８〜３．５ｎｍ程度となる。酸化後の膜厚が１．３〜２．５ｎｍ程度の範囲にある絶縁層は作製しやすく、かつ電流狭窄効果の点でも有利である。また、絶縁層を貫通する電流パスの直径は１〜１０ｎｍ程度である。
第２の金属層としてのＡｌＣｕは、ＡｌxＣｕ100-x（ｘ＝１００〜７０％）で表される組成を有するものが好ましい。ＡｌＣｕには、Ｔｉ、Ｈｆ、Ｚｒ、Ｎｂ、Ｍｇ、Ｍｏ、Ｓｉなどの添加元素を添加してもよい。この場合、添加元素の組成は２〜３０％程度が好ましい。これらの添加元素を添加すると、ＣＣＰ構造の形成が容易になることがある。また、他の領域に比べて、Ａｌ2Ｏ3絶縁層とＣｕ電流パスとの境界領域にこれらの添加元素がリッチに分布すると、絶縁層と電流パスとの密着性が向上してエレクトロマイグレーション（electro-migration）耐性が向上するという効果が得られる。ＣＣＰ−ＣＰＰ素子においては、スペーサ層における電流密度が１０7〜１０10Ａ／ｃｍ2もの巨大な電流密度になるため、エレクトロマイグレーション耐性が高く、電流通電時のＣｕ電流パスの安定性を確保できることが重要である。ただし、適切なＣＣＰ構造が形成されれば、第２の金属層に添加元素を加えなくても十分良好なエレクトロマイグレーション耐性を実現できる。
第２の金属層の材料は、Ａｌ2Ｏ3を形成するためのＡｌ合金に限らず、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｂ、Ｓｉなどを主成分とする合金でもよい。また、第２の金属層から変換される絶縁層は酸化物に限らず、窒化物や酸窒化物でもよい。第２の金属層としてどのような材料を用いた場合にも成膜時の膜厚は０．５〜２ｎｍが好ましく、酸化物、窒化物または酸窒化物に変換したときの膜厚は０．８〜３．５ｎｍ程度が好ましい。
スペーサ層１６の上に、金属層１７としてＣｕ［０．２５ｎｍ］を成膜する。この金属層１７は、その上に成膜されるフリー層がスペーサ層１６の酸化物に接して酸化されないようにするバリア層としての機能を有する。なお、フリー層の酸化はアニール条件の最適化などによって回避できることもあるので、スペーサ層１６上の金属層１７は必ずしも設ける必要はない。このように、スペーサ層１６の下の金属層１５は電流パスの供給源であるため必須であるが、スペーサ層１６の上の金属層１７は必須というわけではない。製造上のマージンを考慮すると、スペーサ層１６上の金属層１７を形成することが好ましい。金属層１７の材料としては、Ｃｕ以外に、Ａｕ、Ａｇ、Ｒｕなどを用いることもできる。ただし、金属層１７の材料は、スペーサ層１６の電流パスの材料と同一材料であることが好ましい。金属層１７の材料として電流パスの材料と異種材料を用いた場合には界面抵抗の増大を招くが、両者が同一の材料であれば界面抵抗の増大は生じない。金属層１７の膜厚は、０〜１ｎｍが好ましく、０．１〜０．５ｎｍがより好ましい。金属層１７が厚すぎると、スペーサ層１６で狭窄された電流が金属層１７で広がって電流狭窄効果が不十分になり、ＭＲ変化率の低下を招く。
金属層１７の上に、フリー層１８としてＣｏ90Ｆｅ10［１ｎｍ］／Ｎｉ83Ｆｅ17［３．５ｎｍ］を成膜する。高いＭＲ変化率を得るためには、スペーサ層との界面に位置するフリー層１８の磁性材料の選択が重要である。この場合、スペーサ層との界面には、ＮｉＦｅ合金よりもＣｏＦｅ合金を設けることが好ましい。本実施例では、ＣｏＦｅ合金のなかでも特に軟磁気特性が安定なＣｏ90Ｆｅ10を用いている。Ｃｏ90Ｆｅ10近傍のＣｏＦｅ合金を用いる場合には、膜厚を０．５〜４ｎｍとすることが好ましい。他の組成（例えばピン層に関連して説明した組成）のＣｏＦｅ合金を用いる場合、膜厚を０．５〜２ｎｍとすることが好ましい。例えば、スピン依存界面散乱効果を上昇させるために、フリー層にもピン層と同様にＦｅ50Ｃｏ50（もしくは、ＦｅxＣｏ100-x（ｘ＝４５〜８５））を用いた場合には、フリー層としての軟磁性を維持するために、あまり厚い膜厚は使用できないため、０．５〜１ｎｍが好ましい膜厚範囲である。Ｃｏを含まないＦｅを用いる場合には、軟磁気特性が比較的良好なため、膜厚を０．５〜４ｎｍ程度とすることができる。ＣｏＦｅ層の上に設けられるＮｉＦｅ層は最も軟磁性特性が安定な材料である。ＣｏＦｅ合金の軟磁気特性はそれほど安定ではないが、その上にＮｉＦｅ合金を設けることによって軟磁気特性を補完することができ、大きなＭＲ変化率を得ることができる。ＮｉＦｅ合金の組成は、ＮｉxＦｅ100-x（ｘ＝７８〜８５％程度）が好ましい。ここで、本実施例においては通常用いるＮｉＦｅの組成Ｎｉ81Ｆｅ19よりも、Ｎｉリッチな組成（Ｎｉ83Ｆｅ17）を用いているが、これはＣＣＰ構造を有するスペーサ層上にフリー層を形成した場合には、ゼロ磁歪を実現するためのＮｉ組成が多少ずれるためである。ＮｉＦｅ層の膜厚は２〜５ｎｍ程度が好ましい。ＮｉＦｅ層を用いない場合には、１〜２ｎｍのＣｏＦｅ層またはＦｅ層と０．１〜０．８ｎｍ程度の極薄Ｃｕ層とを、複数層交互に積層したフリー層を用いてもよい。
フリー層１８の上に、キャップ層１９としてＣｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］を積層する。キャップ層１９はスピンバルブ膜を保護する機能を有する。Ｃｕ層の膜厚は０．５〜１０ｎｍ程度が好ましい。Ｃｕ層を設けることなく、フリー層１８の上に直接Ｒｕ層を０．５〜１０ｎｍ程度の厚さで設けてもよい。Ｃｕ層の上にＲｕ層の代わりに他の金属層を設けてもよい。キャップ層の構成は特に限定されず、キャップ効果を発揮できるものであれば他の材料を用いてもよい。キャップ層１９の上にスピンバルブ膜へ垂直通電するための上電極２０を形成する。
本実施例のＣＣＰ−ＣＰＰ素子の特性を評価したところ、ＲＡ＝５００ｍΩμｍ2、ＭＲ変化率＝９％、ΔＲＡ＝４５ｍΩμｍ2であった。このような高いＭＲ変化率が実現できたのは、上述したような適正なＰＩＴ／ＩＡＯイオンビーム条件を選択することで、Ｃｕ電流パスの純度を向上させることが実現できたことに起因するものである。このようなＣＣＰ−ＣＰＰ素子を用いれば、１５０〜３００Ｇｂｐｓｉの記録密度に対応する再生ヘッドを実現できる。また、上記ＰＩＴ/ＩＡＯのイオンビームパラメータとして、大きめの値を用いたときには、ＲＡの値として、低い側にシフトし、ＲＡ＝３００ｍΩμｍ2、ＭＲ変化率＝８．５％、ΔＲＡ＝２５．５ｍΩμｍ2が得られた。ＰＩＴ／ＩＡＯのイオンビームパラメータとして強めの条件にすることで、ＣＣＰ構造の電流パスの膜二次元面内における密度が大きくなり、抵抗ＲＡを低くすることができる。
ここで、イオンビームパラメータとして大きめの値とは、ビームエネルギーを大きめに値にすること、ビーム電流値を大きめにすること、ビーム照射時間を長めにすることなどを意味する。
なお、以上においてはピン層がフリー層よりも下に位置するボトム型のＣＣＰ−ＣＰＰ素子について説明したが、本発明の実施形態に係る方法はトップ型のＣＣＰ−ＣＰＰ素子にも全く同様に適用できる。トップ型のＣＣＰ−ＣＰＰ素子を製造する場合には、図６の下地層１２とキャップ層１９との間にある層を、図６と逆の順序で成膜すればよい。なお、トップ型のＣＣＰ−ＣＰＰ素子においても、スペーサ層の上下の金属層（Ｃｕ層）の機能については、ボトム型のＣＣＰ−ＣＰＰ素子と同じである。すなわち、スペーサ層の下のＣｕ層は電流パスの供給源であるため必須であるが、スペーサ層の上のＣｕ層は必須ではない。
（実施例２）
様々な方法を用いてＣＣＰ−ＣＰＰ素子を作製し、これらのＣＣＰ−ＣＰＰ素子について特性を比較した結果を説明する。本実施例において用いた下地層１２からキャップ層１９までの材料は以下の通りである。
下地層１２：Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］
ピニング層１３：Ｐｔ50Ｍｎ50［１５ｎｍ］
ピン層１４：Ｃｏ90Ｆｅ10［４ｎｍ］／Ｒｕ［０．９ｎｍ］／Ｃｏ90Ｆｅ10［４ｎｍ］
金属層１５：Ｃｕ［２．５ｎｍ］
スペーサ層（ＣＣＰ−ＮＯＬ）１６：Ａｌ2Ｏ3絶縁層２２およびＣｕ電流パス２１（Ａｌ90Ｃｕ10［ｘｎｍ］を成膜した後、ＰＩＴ／ＩＡＯ処理）
金属層１７：Ｃｕ［２．５ｎｍ］
フリー層１８：Ｃｏ90Ｆｅ10［１ｎｍ］／Ｎｉ83Ｆｅ17［３．５ｎｍ］
キャップ層１９：Ｃｕ［１ｎｍ］／Ｒｕ［１０ｎｍ］
本実施例では、第２の金属層として用いたＡｌＣｕの膜厚ｘを０．５〜１ｎｍの範囲で変化させて成膜した。ＡｌＣｕの膜厚を変えることによってＣＣＰ−ＮＯＬの面内における電流パスの面積比率が変化するので、ＣＣＰ−ＣＰＰ素子のＲＡを調整することができる。すなわち、ＡｌＣｕの膜厚を厚くするほどＲＡが増大する。本実施例においては、スペーサ層に近接するピン層およびフリー層の磁性材料としていずれもＣｏ90Ｆｅ10を用いた。Ｃｏ90Ｆｅ10を用いた場合には実施例１のようにＦｅ50Ｃｏ50／Ｃｕを用いた場合よりもＭＲ変化率が少し低くなるが、本実施例では製造方法を比較する目的で単純な構造を採用している。
本実施例２における、第１の金属層および第２の金属層を成膜した後にＰＩＴ工程およびＩＡＯ工程によりＣＣＰ−ＮＯＬを形成するという方法と比較するために、以下の方法を用いた。
［比較例１］：第１の金属層および第２の金属層を成膜した後にＰＩＴ工程を行わずに自然酸化（ＮＯ）によりＣＣＰ−ＮＯＬを形成する方法。
［比較例２］：第１の金属層および第２の金属層を成膜した後にＰＩＴ工程を行わずにＩＡＯ工程によりＣＣＰ−ＮＯＬを形成する方法。
図７に上記の各製造方法を用いて製造されたＣＣＰ−ＣＰＰ素子について、ＲＡとＭＲ変化率との関係を示す。
なお、スペーサ層としてＣｕ［５ｎｍ］を用いたメタルＣＰＰ素子の特性は、ＲＡ＝１００ｍΩμｍ2、ΔＲＡ＝０．５ｍΩμｍ2、ＭＲ変化率＝０．５％であった。
比較例１すなわち自然酸化によりＣＣＰ−ＮＯＬを形成した場合、ＲＡの増大に伴ってＭＲ変化率が増大し、ＲＡが３８０ｍΩμｍ2でＭＲ変化率１．５％となり、メタルＣＰＰ素子と比較してＲＡおよびＭＲ変化率ともに増大している。つまり、ＣＣＰ−ＮＯＬを形成したことにより、ＭＲ変化率を改善できることがわかる。
ちなみに、ＣＣＰ−ＣＰＰスピンバルブ膜構造を実現できたときには、ＲＡが５００〜１０００ｍΩμｍ2まではＲＡの増大とともにＭＲ変化率も増大するという特徴がある。しかし、原理上の考察から、さらにＲＡが大きくなるとＭＲ変化率は飽和してほぼ一定の値となる。実際には１０００ｍΩμｍ2以上のＲＡを示す素子では、単純に電流パスの面積比率が小さくなっているだけでなく下部磁性層の酸化やその他の悪影響によってＲＡが増大していることがあり得る。このため、ＲＡが１０００ｍΩμｍ2以上になるとＭＲ変化率が低下する現象も生じうる。
比較例２すなわちＩＡＯ工程によりＣＣＰ−ＮＯＬを形成した場合、ＲＡが５００ｍΩμｍ2でＭＲ変化率２．５％であり、比較例１（自然酸化）と比較して同じＲＡでＭＲ変化率の値を約２倍近く増大させることができた。
さらに、本実施例２すなわちＰＩＴ工程およびＩＡＯ工程によりＣＣＰ−ＮＯＬを形成した場合、ＲＡが５００ｍΩμｍ2でＭＲ変化率５．５％であり、比較例２の２倍以上、比較例１の４倍以上の高いＭＲ変化率を実現することができる。
図８に実施例２で作製されたＣＣＰ−ＣＰＰ素子のＲ−Ｈループを示す。このＲ−Ｈループは、実用性を考慮してＨ＝６００Ｏｅ以下の磁界範囲で測定している。ここで、ＴＭＲ素子において絶縁層が薄くなり局所的なピンホールによる電流パスが形成された場合には、局所電流磁界の影響によるシフトが生じ、左右非対称な形状のＲ−Ｈループが観測されることが報告されている（B. Oliver et al., J. Appl. Phys. 91, 4348(2002)参照）。しかしながら、図８に示されるように、本実施例で作製されたＣＣＰ−ＣＰＰ素子のＲ−Ｈループの形状は左右対称である。このことは、本発明に係る製造方法を用いた場合、ＣＣＰ−ＮＯＬの膜面内において絶縁層中に多数の電流パスが均一かつ良好に形成されていることを示している。
以下、本発明に係る方法によりＣＣＰ−ＮＯＬを形成した場合にＭＲ変化率を改善できることを原理的に考察する。ここでは、ValetとFert（T. Valet and A. Fert, Phys. Rev. B 48, 7099(1993)）が提案したモデル（以下、Valet-Fertモデルという）を利用して考察する。本実施例の実験結果を考察するためには、Valet-FertモデルをＣＣＰ−ＣＰＰ素子に適合させる必要がある。Valet-Fertモデルを拡張するにあたっては、以下のように仮定した。すなわち、ＣＣＰ−ＣＰＰ素子ではスペーサ層において電流パスが狭窄されるため、スペーサ層とピン層またはフリー層との界面の面積は電流パスの面積比率Ｄ［％］に依存すると仮定した。また、ＣＣＰ−ＣＰＰ素子ではトータルの抵抗のうちスペーサ層の抵抗の割合が高くなるので、スピン依存散乱のうち界面散乱効果のほうがバルク散乱効果よりも影響が大きい。このため、ここでは計算を簡単にするためバルク散乱効果を無視している。
図９（Ａ）に本実施例２に係るＣＣＰ−ＣＰＰ素子の斜視図、図９（Ｂ）に電流パスの拡大斜視図、図９（Ｃ）に本実施例に係るＣＣＰ−ＣＰＰ素子の等価回路図を示す。
図９（Ｃ）において、ＲＡupperはフリー層１８より上のキャップ層１９、上電極の面積抵抗、ＲＡfreeはフリー層１８の面積抵抗、ＲＡpinnedはＧＭＲ効果に寄与するＲｕとＣＣＰ−ＮＯＬに挟まれた上部ピン層１４ａの面積抵抗、ＲＡlowerは上部ピン層１４ａより下のＲｕ１４ｂ、下部ピン層１４ａ、ピニング層１２、下地層１２、下電極の面積抵抗である。また、図９（Ｃ）に示すように、ＣＣＰ−ＮＯＬのＣｕ電流パスの抵抗は、Ｃｕ電流パスの比抵抗ρCuと膜厚ｔCuの積を電流パスの面積比率Ｄで除算することにより、ρCu・ｔCu／（Ｄ／１００）と求められる。電流パスとフリー層１８または上部ピン層１４ｃ（電流パスとの界面はいずれもＣｏＦｅ）との界面抵抗は、ＲＡCoFe/Cuに対して界面散乱係数γを考慮に入れ、かつ電流パスの面積比率Ｄで除算することにより、ＲＡCoFe/Cu／（１−γ2）／（Ｄ／１００）と求められる。
以上のモデルによるＣＣＰ−ＮＯＬのＲＡCCPは式（１）により、ΔＲＡinterfaceは式（２）によりそれぞれ表される。
Figure 2006054257
これらのモデルに基づいて、ＣＣＰ−ＣＰＰスピンバルブ膜のＲＡとＭＲ変化率との関係を計算した。まず、ＲＡCCPを除いた残りの部分のＲＡ値を１００ｍΩμｍ2とした。この値には、メタルＣＰＰ素子について実験から求めたＲＡ値を採用している。ＲＡCoFe/Cuは文献値に基づいて０．２ｍΩμｍ2としている。ｔCuとしては、断面ＴＥＭ観察結果から得られたＣＣＰ−ＮＯＬの膜厚である１．５ｎｍを用いている。γとしては、メタルＣＰＰ素子について実験から求めた０．６２を用いている。既述した図７には、上記の値を用い、ＣＣＰ−ＮＯＬのＣｕ電流パスの比抵抗ρCuをパラメータとして、ＲＡに対するＭＲ変化率の実験データをフィッティングしたラインを示している。
図７に示されるように、実験データとフィッティングラインとが良好に一致していることから、上述したＣＣＰ−ＮＯＬ構造を仮定したモデルに基づく計算が妥当性を有することがわかる。比較例１（自然酸化）および比較例２（ＩＡＯ）についても、フィッティングラインにより、ＲＡが５００ｍΩμｍ2程度まではＲＡの増大に伴いＭＲ変化率が増大し、ＲＡがさらに高くなるとＭＲ変化率がほぼ飽和する傾向が再現できている。したがって、図７におけるＭＲ変化率の向上は、ＣＣＰ−ＮＯＬ構造による効果としてよく説明できる。
以下、図７においてフィッティングする際に用いたパラメータであるＣｕ電流パスの比抵抗ρCuに着目してさらに考察する。比較例１（自然酸化）の場合にはρCuが１６０μΩｃｍ、比較例２（ＩＡＯ）の場合にはρCuが１１０μΩｃｍ、実施例２（ＰＩＴ／ＩＡＯ）の場合にはρCuが６５μΩｃｍとなっている。比較例２では比較例１よりもＣｕ電流パスのρCuが低くなっていることから、ＩＡＯを行うことにより、自然酸化を行った場合よりも、Ｃｕ電流パスの純度が高くなっていることがわかる。自然酸化によりＣＰＰ−ＮＯＬを形成した場合には、ＡｌだけでなくＣｕについても酸化がある程度進行する。これに対し、ＩＡＯによりＣＰＰ−ＮＯＬを形成した場合には、酸化エネルギーの低いＡｌは酸化されやすいが、酸化エネルギーの高いＣｕはＡｒイオンビームアシストによる還元効果によって酸化されにくくなっている。
ＰＩＴ／ＩＡＯによりＣＰＰ−ＮＯＬを形成した場合（実施例２）には、ＩＡＯのみによりＣＰＰ−ＮＯＬを形成した場合（比較例２）よりもさらにＣｕ電流パスの純度が高くなっている。これは、ＩＡＯ前にＰＩＴ工程を行うことによってＡｌとＣｕが分離され、下地Ｃｕ層からの吸い上げ現象によってＣｕのパスが形成されたことによるものである。つまり、電流パスＣｕの純度を決めているものとして、（１）酸化前のメタル状態におけるＡｌとＣｕパスの分離度合い（Ａｌ層を膜厚方向に貫通するＣｕパスの形成）と、（２）酸化時においてＡｌのみが酸化し、Ｃｕは酸化されないようにするという、二つの観点が重要であるが、ＰＩＴを行うことによって、ＡｌとＣｕの分離状態を酸化前に促進することが可能となって（１）を実現し、結果的に（２）の状態も実現しやすくなる。さらに酸化プロセス時には、（２）を特に実現しやすくするために、自然酸化を行うよりもＩＡＯを行うほうが好ましいものとなる。さらにはエネルギーアシストのない自然酸化の場合には酸化時に（１）の効果はほとんど期待できないのに対し、エネルギーアシストのあるＩＡＯの場合には、酸化時にも（１）の分離現象（酸化時にはＡｌ2Ｏ3形成とメタルＣｕの分離現象）を促進することが可能となり、高いＭＲ変化率を実現することが可能となる。
以上のように、ＰＩＴ／ＩＡＯを行うことによってＭＲ変化率が向上する原因は、ＣＣＰ−ＮＯＬ構造のＣｕ電流パスの比抵抗が減少する、つまりＣｕ電流パス中のＣｕ純度が高くなっていることによるものであることがわかる。
また、本発明方法に係るＰＩＴ工程では、第１の金属層からのＣｕの吸い上げが生じていることによるものだが、典型的な実験結果を以下に示す。まず、第１の金属層（Ｃｕ層）を形成せずに第２の金属層としてＡｌＣｕ合金を成膜してＰＩＴ／ＩＡＯを行った場合、ＲＡはあまり下がらず、ＭＲ変化率も小さい。すなわち、第１の金属層（Ｃｕ層）を形成しない場合には、ＰＩＴ／ＩＡＯを行ってもＣｕ電流パスが形成されない。このことは、ＡｌＣｕ合金に対してＰＩＴ工程を施してＡｌとＣｕを分離させようとしても完全に分離できないことを示している。一方、第１の金属層（Ｃｕ層）を形成すれば、第２の金属層としてＣｕを含まないＡｌを用いても、ＰＩＴ／ＩＡＯを行うと、低いＲＡと高いＭＲ変化率が得られる。なお、第１の金属層（Ｃｕ層）を形成せずに第２の金属層としてＡｌを成膜してＰＩＴ／ＩＡＯを行った場合、ＲＡはあまり下がらず、ＭＲ変化率も小さい。これらの結果から、第１の金属層（Ｃｕ層）を形成している限りは、第２の金属層がＣｕを含まないＡｌであったとしても電流パスが形成されることがわかる。したがって、本発明方法に従ってＰＩＴ／ＩＡＯを行えば、ＰＩＴ工程時に第１の金属層からのＣｕの吸い上げが生じ、ＩＡＯにより絶縁層を貫通する良好な電流パスが形成されることがわかる。ＰＩＴの有無による下地Ｃｕ層からの吸い上げ現象に関しては、ＸＰＳによる表面分析でも確認されており、ＰＩＴ処理を行うことで、下地金属層がＡｌ層を貫通して吸い上がる現象が観測されている。すなわち、下地／Ｃｕ［０．２５ｎｍ］／Ａｌ［０．９ｎｍ］／キャップ上をＸＰＳで表面分析したときに、ＰＩＴなしの状態ではＣｕのピークが弱いのに対し、ＰＩＴ処理を行うだけでＣｕのピークが急増しており、膜表面にＣｕの濃度が濃くなっていることを現している。
図１０（Ａ）および（Ｂ）に、本実施例においてＰＩＴ／ＩＡＯ工程を経て作製したＣＣＰ−ＣＰＰ素子のＩ−Ｖ特性およびＲ−Ｖ特性をそれぞれ示す。図１０（Ａ）に示されるように、ＣＣＰ−ＣＰＰ素子ではＩ−Ｖ特性は線形であり、オーミックな特性が認められる。つまり、スペーサ層の酸化物層を貫通して純度の高いＣｕ電流パスが形成されているため、メタリックな電子伝導になっていることがわかる。なお、図１０（Ｂ）において、電圧Ｖの増大に伴って抵抗Ｒが若干増大しているのは、ジュール熱によるものである。また、図１０（Ｂ）において、Ｖ＝３１０ｍＶ近傍で抵抗Ｒが急激に減少しているのは、ＣＣＰ−ＮＯＬの構造破壊によるものである。
図１１（Ａ）および（Ｂ）に、第１の金属層（Ｃｕ層）を形成せずに、第２の金属層（ＡｌＣｕ）にＰＩＴ／ＩＡＯを行うことにより作製された素子のＩ−Ｖ特性およびＲ−Ｖ特性をそれぞれ示す。図１１（Ｂ）に示されるように、電圧の増大とともに抵抗が減少するトンネル伝導の特徴が現れている。また、図１１（Ａ）に示されるように、Ｉ−Ｖ特性の線形性も悪い。これらの結果から、第１の金属層（Ｃｕ層）を形成しない場合には、ＰＩＴ／ＩＡＯを行ってもＣｕ電流パスは形成されず、ＴＭＲに近い素子になっていることがわかる。なお、図１１（Ａ）において、Ｉ＝１．５ｍＡで急激な電圧降下が起こっているのは、トンネルバリア層の絶縁破壊によるものである。
（実施例３）
本実施例においては、本発明に係る製造方法を適用して作製されるＣＣＰ−ＣＰＰ素子について、高いＭＲ変化率を得るのに有利な材料について説明する。具体的には、スペーサ層の下および上に設けられる磁性層の材料としてＣｏ90Ｆｅ10またはＦｅ50Ｃｏ50を用いた。ＣＣＰ−ＣＰＰ素子の下地層からフリー層までの構成は以下の通りである。
下地層：Ｔａ［５ｎｍ］／Ｒｕ［２ｎｍ］
ピニング層：ＰｔＭｎ［１５ｎｍ］
ピン層：Ｃｏ90Ｆｅ10［４ｎｍ］／Ｒｕ［０．９ｎｍ］／Ｍａｇ［４ｎｍ］
金属層：Ｃｕ［２．５ｎｍ］
スペーサ層：Ａｌ2Ｏ3絶縁層２２およびＣｕ電流パス２１（Ａｌ90Ｃｕ10［ｘｎｍ］を成膜した後、ＰＩＴ／ＩＡＯ処理）
金属層：Ｃｕ［２．５ｎｍ］
フリー層：Ｍａｇ［４ｎｍ］。
すなわち、本実施例では「Ｍａｇ」と表示した磁性層としてＣｏ90Ｆｅ10またはＦｅ50Ｃｏ50を用いた。これらのＣＣＰ−ＣＰＰ素子について、特性を評価した結果を図１２に示す。図１２には、実施例２で利用したValet-Fertモデルによるフィッティング結果も示している。
図１２からわかるように、磁性層としてＦｅ50Ｃｏ50を用いた場合には、Ｃｏ90Ｆｅ10を用いた場合と比較して、ＭＲ変化率が増大している。また、図１２においても実測データは、Valet-Fertモデルによるフィッティング結果とよく一致している。このＭＲ変化率の向上は、界面散乱因子γに関して、ＦｅＣｏの０．７２の方がＣｏＦｅの０．６２よりも高いことから説明できる。これらのγの値としては、スペーサ層としてＣｕ［５ｎｍ］を用いたメタルＣＰＰ素子についての実験結果から得られた値を用いている（H. Yuasa et al, J. Appl. Phys. 92, 2646 (2003)）。したがって、ＣＣＰ−ＣＰＰ素子において高いＭＲ変化率を得るためには、界面散乱係数γの大きい磁性材料を用いることが重要であることがわかる。大きい界面散乱係数γをもつ磁性材料としては、Ｆｅ50Ｃｏ50のようにＦｅxＣｏ100-x（ｘ＝３０〜１００％）で表される組成を有し、ｂｃｃ構造を有するものが好ましい。
なお、本実施例では磁性材料の種類にかかわらずρCu＝７５μΩｃｍとなっており、電流パスの純度は変わらないといえる。本実施例ではどちらの磁性材料を用いた素子でも同一のＰＩＴ／ＩＡＯ条件を用いているためである。一方、本実施例のρCu＝７５μΩｃｍは、実施例２におけるρCu＝６５μΩｃｍよりも大きくなっており、電流パスの純度が少し低下している。これは、本実施例と実施例２とでＰＩＴ／ＩＡＯ条件が異なることによるものである。
以下、本発明の実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）の応用について説明する。
（バンド変調ＣＰＰ素子の実施例）
スペーサ層とピン層および／またはフリー層との界面に極薄酸化膜（バンド変調層）を形成してバンド構造を変化させると、ＭＲ変化率を向上させることができることが知られている（特開２００４−６５８９号公報）。この場合、バンド変調層は、電流が十分に容易に通電されるように厚さ０．１〜１ｎｍの極薄酸化物で形成される。本発明によるＣＣＰ−ＣＰＰ素子にバンド変調層を組み合わせても構わない。
バンド変調層の材料としては、Ｆｅ酸化物、Ｃｏ酸化物、Ｎｉ酸化物、ＦｅＣｏ酸化物、Ｃｒ酸化物、Ａｌ酸化物、Ｚｒ酸化物、Ｈｆ酸化物、Ｔｉ酸化物、Ｖ酸化物、Ｍｎ酸化物、Ｎｂ酸化物、Ｍｏ酸化物などが挙げられる。バンド変調層は、ＣＣＰ−ＣＰＰ素子の電流狭窄層を形成する酸化物層と異なり、絶縁性を目的とするものではないので非常に薄く形成され、その膜厚は０．１〜１．５ｎｍが好ましく、０．１〜１ｎｍがより好ましい。バンド変調層は極薄の酸化物層であるため、エネルギー制御性が良好でイオン入射角度を斜めに変えられるイオンビームアシスト酸化によって形成することが望ましいが、プロセス条件などの工夫によりＲＦプラズマアシスト酸化でも形成できる。酸化チャンバーでエネルギーアシスト酸化するときの電圧は３０〜１３０Ｖでよいが、それより若干低めの３０〜１００Ｖがより好ましい。また、電流値は１０〜１５０ｍＡの範囲に設定される。
図１３にＣＣＰ構造とバンド変調層とを組み合わせた磁気抵抗効果素子の例を示す。図１３の素子では、ピン層１４中にバンド変調層３２ａが形成され、フリー層１６中にバンド変調層３２ｂが形成されている。図１３におけるバンド変調層３２ａ、３２ｂは、磁性層（ピン層１４およびフリー層１６）中でのスピン依存散乱、バルク散乱効果を増大させる作用を有する。バンド変調層３２ａ、３２ｂは、磁性層内でのスピン依存散乱効果を向上させる作用を有するため、層数が多いほどＭＲ変化率が上昇することがある。
図１３におけるバンド変調層３２ａ、３２ｂを挟む上下の磁性層は磁気的に強く結合している必要がある。このため、バンド変調層３２ａ、３２ｂを非磁性材料で形成する場合にはあまり厚くすることはできず、膜厚を０．５〜１．５ｎｍとすることが好ましい。バンド変調層３２ａ、３２ｂを、Ｆｅ、Ｃｏ，Ｎｉなどの磁性元素を含む磁性酸化物で形成する場合にはある程度厚くすることができ、膜厚を０．５〜３ｎｍとすることができる。ただし、磁性酸化物のバンド変調層でも、３ｎｍよりも厚くなると抵抗が上昇するので好ましくない。
本発明の実施形態において、ＣＰＰ素子の素子抵抗ＡＲは、高密度対応の観点から、５００ｍΩμｍ2以下が好ましく、３００ｍΩμｍ2以下がより好ましく、２００ｍΩμｍ2以下がさらに好ましい。素子抵抗ＡＲを算出する場合には、ＣＰＰ素子の抵抗Ｒにスピンバルブ膜の通電部分の実効面積Ａを掛け合わせる。ここで、素子抵抗Ｒは直接測定できるので容易に決定できる。一方、スピンバルブ膜の通電部分の実効面積Ａは素子構造に依存する値であるため、その決定には注意を要する。
例えば、スピンバルブ膜の全体を実効的にセンシングする領域としてパターニングしている場合には、スピンバルブ膜全体の面積が実効面積Ａとなる。この場合、素子抵抗を適度に設定する観点から、スピンバルブ膜の面積を少なくとも０．０４μｍ2以下にし、２００Ｇｂｐｓｉ以上の記録密度では０．０２μｍ2以下にする。
しかし、スピンバルブ膜に接してスピンバルブ膜より面積の小さい下電極または上電極を形成した場合には、下電極または上電極の面積がスピンバルブ膜の実効面積Ａとなる。下電極または上電極の面積が異なる場合には、小さい方の電極の面積がスピンバルブ膜の実効面積Ａとなる。この場合、素子抵抗を適度に設定する観点から、小さい方の電極の面積を少なくとも０．０４μｍ2以下にする。
本発明の実施形態に係る磁気抵抗効果素子では、電極間の抵抗Ｒを１００Ω以下にすることができる。この抵抗Ｒは、例えばヘッドジンバルアセンブリー（ＨＧＡ）の先端に装着した再生ヘッド部の２つの電極パッド間で測定される抵抗値である。
本発明の実施形態に係る磁気抵抗効果素子において、バンド変調層を有する場合には断面ＴＥＭによって観測することができる。バンド変調層の膜厚は、酸化物層の場合には断面ＴＥＭのコントラストから識別でき、コントラストによる識別が困難な場合でもビーム径を１ｎｍ程度に絞ったＥＤＸ分析によって識別できる。この場合、測定ポイントを膜厚方向に０．５〜１ｎｍ間隔で測定し、元素濃度分布を測定位置に対してプロットした濃度分布曲線の半値幅から膜厚を算出することも可能である。
バンド変調層が酸化物層からなる場合、その上下に配置される高Ｔｃ材料として選択すべき材料を好ましい順序に並べると、（１）ＣｏまたはＣｏを含む合金材料、（２）ＮｉまたはＮｉを含む合金材料、（３）ＦｅまたはＦｅを含む合金材料となる。これはＣｏ、Ｎｉ、Ｆｅの順に酸化されにくい材料であるため、バンド変調層との界面の急峻性を保持することができ、酸素の拡散を防ぐことができるからである。バンド変調層の上下に存在する磁性材料の構成元素は断面ＴＥＭサンプルのナノＥＤＸスキャンなどによって識別することができる。
本発明の実施形態に係る磁気抵抗効果素子において、ピン層またはフリー層がｆｃｃ構造である場合には、ｆｃｃ（１１１）配向性をもつことが望ましい。ピン層またはフリー層がｂｃｃ構造をもつ場合には、ｂｃｃ（１１０）配向性をもつことが望ましい。ピン層またはフリー層がｈｃｐ構造をもつ場合には、ｈｃｐ（００１）配向またはｈｃｐ（１１０）配向性をもつことが望ましい。
本発明の実施形態に係る磁気抵抗効果素子の結晶配向性は、配向のばらつき角度で４．０度以内が好ましく、３．５度以内がより好ましく、３．０度以内がさらに好ましい。これは、Ｘ線回折のθ−２θ測定により得られるピーク位置でのロッキングカーブの半値幅として求められる。また、素子断面からのナノディフラクションスポットでのスポットの分散角度として検知することができる。反強磁性膜の材料にも依存するが、一般的に反強磁性膜とピン層／スペーサ層／フリー層とでは格子間隔が異なるため、それぞれの層においての配向のばらつき角度を別々に算出することが可能である。例えば、白金マンガン（ＰｔＭｎ）とピン層／スペーサ層／フリー層とでは、格子間隔が異なることが多い。白金マンガン（ＰｔＭｎ）は比較的厚い膜であるため、結晶配向のばらつきを測定するのには適した材料である。ピン層／スペーサ層／フリー層については、ピン層とフリー層とで結晶構造がｂｃｃ構造とｆｃｃ構造というように異なる場合もあるため、ピン層とフリー層とはそれぞれ別の結晶配向の分散角をもつことになる。
（磁気ヘッドの実施例）
図１４および図１５は、本発明の実施形態に係る磁気抵抗効果素子を磁気ヘッドに組み込んだ状態を示している。図１４は、磁気記録媒体（図示せず）に対向する媒体対向面に対してほぼ平行な方向に磁気抵抗効果素子を切断した断面図である。図１５は、この磁気抵抗効果素子を媒体対向面ＡＢＳに対して垂直な方向に切断した断面図である。
図１４および図１５に例示した磁気ヘッドは、いわゆるハード・アバッテッド（hard abutted）構造を有する。磁気抵抗効果膜１０は上述したＣＣＰ−ＣＰＰ膜である。磁気抵抗効果膜１０の上下には、下電極１１と上電極２０とがそれぞれ設けられている。図１４において、磁気抵抗効果膜１０の両側面には、バイアス磁界印加膜４１と絶縁膜４２とが積層して設けられている。図１５に示したように、磁気抵抗効果膜１０の媒体対向面には保護層４３が設けられている。
磁気抵抗効果膜１０に対するセンス電流は、その上下に配置された電極１１、２０によって矢印Ａで示したように、膜面に対してほぼ垂直方向に通電される。また、左右に設けられた一対のバイアス磁界印加膜４１、４１により、磁気抵抗効果膜１０にはバイアス磁界が印加される。このバイアス磁界により、磁気抵抗効果膜１０のフリー層の磁気異方性を制御して単磁区化することによりその磁区構造が安定化し、磁壁の移動に伴うバルクハウゼンノイズ（Barkhausen noise）を抑制することができる。
本発明によれば、磁気抵抗効果膜のＭＲ変化率が向上しているので、磁気ヘッドに応用した場合に高感度の磁気再生が可能となる。
（ハードディスクおよびヘッドジンバルアセンブリーの実施例）
図１４および図１５に示した磁気ヘッドは、記録再生一体型の磁気ヘッドアセンブリに組み込んで、磁気記録再生装置に搭載することができる。
図１６は、このような磁気記録再生装置の概略構成を例示する要部斜視図である。すなわち、本発明の磁気記録再生装置１５０は、ロータリーアクチュエータを用いた形式の装置である。同図において、磁気ディスク２００は、スピンドル１５２に装着され、図示しない駆動装置制御部からの制御信号に応答する図示しないモータにより矢印Ａの方向に回転する。本発明の磁気記録再生装置１５０は、複数の磁気ディスク２００を備えたものとしてもよい。
磁気ディスク２００に格納する情報の記録再生を行うヘッドスライダ１５３は、薄膜状のサスペンション１５４の先端に取り付けられている。ヘッドスライダ１５３は、上述したいずれかの実施形態に係る磁気抵抗効果素子を含む磁気ヘッドをその先端付近に搭載している。
磁気ディスク２００が回転すると、ヘッドスライダ１５３の媒体対向面（ＡＢＳ）は磁気ディスク２００の表面から所定の浮上量をもって保持される。あるいはスライダが磁気ディスク２００と接触するいわゆる「接触走行型」であってもよい。
サスペンション１５４はアクチュエータアーム１５５の一端に接続されている。アクチュエータアーム１５５の他端には、リニアモータの一種であるボイスコイルモータ１５６が設けられている。ボイスコイルモータ１５６は、ボビン部に巻かれた図示しない駆動コイルと、このコイルを挟み込むように対向して配置された永久磁石および対向ヨークからなる磁気回路とから構成される。
アクチュエータアーム１５５は、スピンドル１５７の上下２箇所に設けられた図示しないボールベアリングによって保持され、ボイスコイルモータ１５６により回転摺動が自在にできるようになっている。
図１７は、アクチュエータアーム１５５から先のヘッドジンバルアセンブリーをディスク側から眺めた拡大斜視図である。すなわち、アセンブリ１６０は、アクチュエータアーム１５５を有し、アクチュエータアーム１５５の一端にはサスペンション１５４が接続されている。サスペンション１５４の先端には、上述したいずれかの実施形態に係る磁気抵抗効果素子を含む磁気ヘッドを具備するヘッドスライダ１５３が取り付けられている。サスペンション１５４は信号の書き込みおよび読み取り用のリード線１６４を有し、このリード線１６４とヘッドスライダ１５３に組み込まれた磁気ヘッドの各電極とが電気的に接続されている。図中１６５はアセンブリ１６０の電極パッドである。
本発明によれば、上述した本発明の実施形態に係る磁気抵抗効果素子を含む磁気ヘッドを具備することにより、従来よりも高い記録密度で磁気ディスク２００に磁気的に記録された情報を確実に読み取ることが可能となる。
（磁気メモリの実施例）
次に、本発明の実施形態に係る磁気抵抗効果素子を搭載した磁気メモリについて説明する。すなわち、本発明の実施形態に係る磁気抵抗効果素子を用いて、例えばメモリセルがマトリクス状に配置されたランダムアクセス磁気メモリ（magnetic random access memory、ＭＲＡＭ）などの磁気メモリを実現できる。
図１８は、本発明の実施形態に係る磁気メモリのマトリクス構成の一例を示す図である。この図は、メモリセルをアレイ状に配置した場合の回路構成を示す。アレイ中の１ビットを選択するために、列デコーダ３５０、行デコーダ３５１が備えられており、ビット線３３４とワード線３３２によりスイッチングトランジスタ３３０がオンになり一意に選択され、センスアンプ３５２で検出することにより磁気抵抗効果素子１０中の磁気記録層（フリー層）に記録されたビット情報を読み出すことができる。ビット情報を書き込むときは、特定の書き込みワード線３２３とビット線３２２に書き込み電流を流して発生する磁場を印加する。
図１９は、本発明の実施形態に係る磁気メモリのマトリクス構成の他の例を示す図である。この場合、マトリクス状に配線されたビット線３２２とワード線３３４とが、それぞれデコーダ３６０、３６１により選択されて、アレイ中の特定のメモリセルが選択される。それぞれのメモリセルは、磁気抵抗効果素子１０とダイオードＤとが直列に接続された構造を有する。ここで、ダイオードＤは、選択された磁気抵抗効果素子１０以外のメモリセルにおいてセンス電流が迂回することを防止する役割を有する。書き込みは、特定のビット線３２２と書き込みワード線３２３とにそれぞれに書き込み電流を流して発生する磁場により行われる。
図２０は、本発明の実施形態に係る磁気メモリの要部を示す断面図である。図２１は、図２０のＡ−Ａ’線に沿う断面図である。これらの図に示した構造は、図１８または図１９に示した磁気メモリに含まれる１ビット分のメモリセルに対応する。このメモリセルは、記憶素子部分３１１とアドレス選択用トランジスタ部分３１２とを有する。
記憶素子部分３１１は、磁気抵抗効果素子１０と、これに接続された一対の配線３２２、３２４とを有する。磁気抵抗効果素子１０は、上述した実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）である。
一方、選択用トランジスタ部分３１２には、ビア３２６および埋め込み配線３２８を介して接続されたトランジスタ３３０が設けられている。このトランジスタ３３０は、ゲート３３２に印加される電圧に応じてスイッチング動作をし、磁気抵抗効果素子１０と配線３３４との電流経路の開閉を制御する。
また、磁気抵抗効果素子１０の下方には、書き込み配線３２３が、配線３２２とほぼ直交する方向に設けられている。これら書き込み配線３２２、３２３は、例えばアルミニウム（Ａｌ）、銅（Ｃｕ）、タングステン（Ｗ）、タンタル（Ｔａ）あるいはこれらいずれかを含む合金により形成することができる。
このような構成のメモリセルにおいて、ビット情報を磁気抵抗効果素子１０に書き込むときは、配線３２２、３２３に書き込みパルス電流を流し、それら電流により誘起される合成磁場を印加することにより磁気抵抗効果素子の記録層の磁化を適宜反転させる。
また、ビット情報を読み出すときは、配線３２２と、磁気記録層を含む磁気抵抗効果素子１０と、下電極３２４とを通してセンス電流を流し、磁気抵抗効果素子１０の抵抗値または抵抗値の変化を測定する。
本発明の実施形態に係る磁気メモリは、上述した実施形態に係る磁気抵抗効果素子（ＣＣＰ−ＣＰＰ素子）を用いることにより、セルサイズを微細化しても、記録層の磁区を確実に制御して確実な書き込みを確保でき、且つ、読み出しも確実に行うことができる。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気抵抗効果膜の具体的な構造や、その他、電極、バイアス印加膜、絶縁膜などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる。
例えば、磁気抵抗効果素子を再生用磁気ヘッドに適用する際に、素子の上下に磁気シールドを付与することにより、磁気ヘッドの検出分解能を規定することができる。
また、本発明は、長手磁気記録方式のみならず垂直磁気記録方式の磁気ヘッドあるいは磁気再生装置についても同様に適用して同様の効果を得ることができる。
さらに、本発明の磁気再生装置は、特定の記録媒体を定常的に備えたいわゆる固定式のものでも良く、一方、記録媒体が差し替え可能ないわゆる「リムーバブル」方式のものでも良い。
その他、本発明の実施形態として上述した磁気ヘッドおよび磁気記憶再生装置を基にして、当業者が適宜設計変更して実施しうるすべての磁気抵抗効果素子、磁気ヘッド、磁気記憶再生装置および磁気メモリも同様に本発明の範囲に属する。
本発明の実施形態に係るＣＣＰ−ＣＰＰ素子の断面図。 本発明の実施形態に係るＣＣＰ−ＣＰＰ素子の製造方法を概略的に説明する断面図。 本発明の実施形態に係るＣＣＰ−ＣＰＰ素子を製造するために用いられる装置の概略的な構成を示す図。 図３の酸化チャンバーの一例を示す概略図。 図４のイオンソースの一例を示す概略図。 実施例１におけるＣＣＰ−ＣＰＰ素子の斜視図。 実施例２において製造されたＣＣＰ−ＣＰＰ素子について、ＲＡとＭＲ変化率との関係を示す図。 実施例２におけるＣＣＰ−ＣＰＰ素子のＲ−Ｈループを示す図。 実施例２におけるＣＣＰ−ＣＰＰ素子の斜視図、電流パスの拡大斜視図、およびＣＣＰ−ＣＰＰ素子の等価回路図を示す図。 実施例２におけるＣＣＰ−ＣＰＰ素子のＩ−Ｖ特性およびＲ−Ｖ特性を示す図。 実施例２との比較のために作製されたＴＭＲ類似の素子のＩ−Ｖ特性およびＲ−Ｖ特性を示す図。 実施例３のＣＣＰ−ＣＰＰ素子について、ＲＡとＭＲ変化率との関係を示す図。 本発明の他の実施例におけるバンド変調層を有するＣＣＰ−ＣＰＰ素子の断面図。 本発明の実施形態に係る磁気ヘッドの断面図。 本発明の実施形態に係る磁気ヘッドの断面図。 本発明の実施形態に係る磁気記録再生装置の斜視図。 本発明の実施形態に係る磁気ヘッドアセンブリの斜視図。 本発明の実施形態に係る磁気メモリのマトリクス構成の一例を示す図。 本発明の実施形態に係る磁気メモリのマトリクス構成の他の例を示す図。 本発明の実施形態に係る磁気メモリの要部を示す断面図。 図２０のＡ−Ａ’線に沿う断面図。
符号の説明
１…基板、１１…下電極、１２…バッファ層、１３…ピニング層、１４…ピン層、１５…金属層、１６…スペーサ層、１７…金属層、１８…フリー層、１９…キャップ層、２０…上電極、２１…電流パス、２２…絶縁層、３１ａ、３１ｂ、３２ａ、３２ｂ…バンド変調層、４１…バイアス磁界印加膜、４２…絶縁膜、４３…保護層、５０…搬送チャンバー、５１…ロードロックチャンバー、５２…プレクリーニングチャンバー、５３…第１の金属成膜チャンバー、５４…第２の金属成膜チャンバー、６０…酸化チャンバー、６１…真空ポンプ、６２…酸素供給管、７０…イオンソース、７１、７２、７３…グリッド、７４…ニュートラライザ、７５…プラズマ励起源、８０…基板ホルダー、１５０…磁気記録再生装置、１５２…スピンドル、１５３…ヘッドスライダ、１５４…サスペンション、１５５…アクチュエータアーム、１５６…ボイスコイルモータ、１５７…スピンドル、１６０…磁気ヘッドアッセンブリ、１６４…リード線、２００…磁気記録磁気ディスク、３１１…記憶素子部分、３１２…アドレス選択用トランジスタ部分、３１２…選択用トランジスタ部分、３２１…磁気抵抗効果素子、３２２…ビット線、３２２…配線、３２３…ワード線、３２３…配線、３２４…下部電極、３２６…ビア、３２８…配線、３３０…スイッチングトランジスタ、３３２…ゲート、３３２…ワード線、３３４…ビット線、３３４…ワード線、３５０…列デコーダ、３５１…行デコーダ、３５２…センスアンプ、３６０…デコーダ。

Claims (16)

  1. 磁化方向が実質的に一方向に固着された磁化固着層と、磁化方向が外部磁界に対応して変化する磁化自由層と、前記磁化固着層と前記磁化自由層との間に設けられた絶縁層と前記絶縁層を貫通する電流パスを含むスペーサ層とを有する磁気抵抗効果素子の製造方法において、
    前記スペーサ層を形成するにあたり、
    前記電流パスを形成する第１の金属層を成膜し、
    前記第１の金属層上に、前記絶縁層に変換される第２の金属層を成膜し、
    前記第２の金属層に希ガスのイオンビームまたはＲＦプラズマを照射する前処理を行い、
    酸化ガスまたは窒化ガスを供給して、前記第２の金属層を前記絶縁層に変換することを特徴とする磁気抵抗効果素子の製造方法。
  2. 前記スペーサ層上に、さらに金属層を形成することを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  3. 前記第２の金属層に希ガスのイオンビームまたはＲＦプラズマを照射する前処理により、前記第２の金属層中に前記第１の金属層の一部を侵入させることを特徴とする請求項１記載の磁気抵抗効果素子の製造方法。
  4. 前記酸化ガスまたは前記窒化ガスを供給して、第２の金属層を前記絶縁層に変換するとともに前記絶縁層を貫通する前記電流パスを形成することを特徴とする請求項１記載の磁気抵抗効果素子の製造方法。
  5. 前記前処理は、前記希ガスのイオンビームまたはＲＦプラズマの加速電圧を３０Ｖ以上１３０Ｖ以下に設定して行うことを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  6. 前記前処理は、前記希ガスのイオンビームまたはＲＦプラズマの加速電圧を４０Ｖ以上６０Ｖ以下に設定して行うことを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  7. 前記変換処理は、前記第２の金属層に希ガスのイオンビームまたはＲＦプラズマを照射しながら、酸化ガスまたは窒化ガスを供給することにより行うことを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  8. 前記変換処理は、前記希ガスのイオンビームまたはＲＦプラズマの加速電圧を４０Ｖ以上２００Ｖ以下に設定して行うことを特徴とする請求項７に記載の磁気抵抗効果素子の製造方法。
  9. 前記変換処理は、前記希ガスのイオンビームまたはＲＦプラズマの加速電圧を５０Ｖ以上１００Ｖ以下に設定して行うことを特徴とする請求項８に記載の磁気抵抗効果素子の製造方法。
  10. 前記第１の金属層は、Ｃｕ、ＡｕおよびＡｇからなる群より選択される少なくとも１種の元素を含むことを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  11. 前記絶縁層は、Ａｌ、Ｓｉ、Ｈｆ、Ｔｉ、Ｔａ、Ｍｏ、Ｗ、Ｎｂ、ＣｒおよびＺｒからなる群より選択される少なくとも１種の元素を含む酸化物または窒化物であることを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  12. 前記磁化固着層は、前記スペーサ層との界面で、体心立方構造を有することを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  13. 前記磁化固着層は、強磁性層と厚さ０．１ｎｍ以上１ｎｍ以下のＣｕとの積層膜を含むことを特徴とする請求項１に記載の磁気抵抗効果素子の製造方法。
  14. 請求項１記載の方法に用いられる磁気抵抗効果素子の製造装置であって、
    基板をセットするロードロック室と、
    前記基板上に金属層を成膜する成膜室と、
    酸化ガスまたは窒化ガスを供給する手段および希ガスを励起してプラズマを発生させ前記金属層にイオンビームを照射するイオンソースを備えた反応室と、
    真空バルブを介してこれらの各室と接続された基板搬送室と
    を具備したことを特徴とする磁気抵抗効果素子の製造装置。
  15. 前記反応室のイオンソースは、イオンビームの加速電圧を３０Ｖ以上２００Ｖ以下の範囲で制御できるグリッドを有することを特徴とする請求項１４に記載の磁気抵抗効果素子の製造装置。
  16. 前記グリッドと基板が設置される基板テーブルとの間に電子放出源が配置され、前記電子放出源から放出される電子を前記イオンソース内へ流入させることを特徴とする請求項１４に記載の磁気抵抗効果素子の製造装置。
JP2004233641A 2004-08-10 2004-08-10 磁気抵抗効果素子の製造方法 Expired - Fee Related JP4822680B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2004233641A JP4822680B2 (ja) 2004-08-10 2004-08-10 磁気抵抗効果素子の製造方法
KR1020050072732A KR20060050327A (ko) 2004-08-10 2005-08-09 자기 저항 요소를 제조하는 방법 및 장치
US11/199,448 US7514117B2 (en) 2004-08-10 2005-08-09 Method and apparatus for manufacturing magnetoresistive element
CNB2005100914494A CN100388358C (zh) 2004-08-10 2005-08-10 用于制造磁电阻元件的方法和设备
EP05254969A EP1626393B1 (en) 2004-08-10 2005-08-10 Method for manufacturing magnetoresistive element
KR1020070109172A KR100988692B1 (ko) 2004-08-10 2007-10-29 자기 저항 소자 및 이를 제조하는 방법 및 장치
KR1020080055209A KR20080061346A (ko) 2004-08-10 2008-06-12 자기 저항 소자를 제조하는 방법
US12/248,578 US8153188B2 (en) 2004-08-10 2008-10-09 Method and apparatus for manufacturing magnetoresistive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004233641A JP4822680B2 (ja) 2004-08-10 2004-08-10 磁気抵抗効果素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006054257A true JP2006054257A (ja) 2006-02-23
JP4822680B2 JP4822680B2 (ja) 2011-11-24

Family

ID=35241298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004233641A Expired - Fee Related JP4822680B2 (ja) 2004-08-10 2004-08-10 磁気抵抗効果素子の製造方法

Country Status (5)

Country Link
US (2) US7514117B2 (ja)
EP (1) EP1626393B1 (ja)
JP (1) JP4822680B2 (ja)
KR (3) KR20060050327A (ja)
CN (1) CN100388358C (ja)

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114610A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 磁気抵抗効果素子とそれを用いた磁気ヘッドおよび磁気再生装置
JP2007115960A (ja) * 2005-10-21 2007-05-10 Toshiba Corp 磁気抵抗効果素子の製造方法
JP2007188946A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 磁気抵抗効果素子とその製造方法、およびそれを用いた磁気ヘッドと磁気再生装置と磁気メモリ
JP2007221135A (ja) * 2006-02-13 2007-08-30 Headway Technologies Inc Ｃｐｐ型ｇｍｒ素子の電流狭窄構造およびその形成方法
JP2007266122A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 磁気抵抗効果素子，磁気ヘッド，および磁気ディスク装置
JP2008016740A (ja) * 2006-07-07 2008-01-24 Toshiba Corp 磁気抵抗効果素子の製造方法、および磁気抵抗効果素子
JP2008016741A (ja) * 2006-07-07 2008-01-24 Toshiba Corp 磁気抵抗効果素子の製造方法、及び磁気抵抗効果素子
JP2008085202A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 磁気抵抗効果素子、磁気メモリ、磁気ヘッド、および磁気記録再生装置
JP2008102664A (ja) * 2006-10-18 2008-05-01 Aisin Aw Co Ltd 交通情報配信装置
JP2008199026A (ja) * 2007-02-09 2008-08-28 Headway Technologies Inc 電流路狭窄層およびその形成方法、ｃｃｐ−ｃｐｐ型ｇｍｒ素子ならびにｍｔｊ素子
JP2009278130A (ja) * 2008-03-07 2009-11-26 Canon Anelva Corp 磁気抵抗素子の製造方法
JP2010147496A (ja) * 2010-02-08 2010-07-01 Toshiba Corp 磁気抵抗効果素子の製造方法
US7782575B2 (en) 2006-09-08 2010-08-24 Tdk Corporation Magnetoresistive element having free layer, pinned layer, and spacer layer disposed therebetween, the spacer layer including semiconductor layer
US7810228B2 (en) 2006-07-07 2010-10-12 Kabushiki Kaisha Toshiba Method for manufacturing a magneto-resistance effect element
US7897201B2 (en) 2006-02-09 2011-03-01 Kabushiki Kaisha Toshiba Method for manufacturing magnetoresistance effect element
US7948717B2 (en) 2006-09-08 2011-05-24 Kabushiki Kaisha Toshiba Magneto-resistance effect element, magnetic head, magnetic recording/reproducing device and magnetic memory
US8031443B2 (en) * 2007-03-27 2011-10-04 Kabushiki Kaisha Toshiba Magneto-resistance effect element, magnetic head, magnetic recording/reproducing device and method for manufacturing a magneto-resistance effect element
US8048492B2 (en) 2005-12-21 2011-11-01 Kabushiki Kaisha Toshiba Magnetoresistive effect element and manufacturing method thereof
US8125744B2 (en) 2007-03-28 2012-02-28 Kabushiki Kaisha Toshiba Current perpendicular to plane magneto-resistance effect element, magnetic head, and magnetic recording/reproducing device
US8228643B2 (en) 2008-09-26 2012-07-24 Kabushiki Kaisha Toshiba Method for manufacturing a magneto-resistance effect element and magnetic recording and reproducing apparatus
US8274766B2 (en) 2006-04-28 2012-09-25 Kabushiki Kaisha Toshiba Magnetic recording element including a thin film layer with changeable magnetization direction
US8274765B2 (en) 2008-09-29 2012-09-25 Kabushiki Kaisha Toshiba Method of manufacturing magnetoresistive element, magnetoresistive element, magnetic head assembly and magnetic recording apparatus
US8671554B2 (en) 2006-07-07 2014-03-18 Kabushiki Kaisha Toshiba Method of manufacturing a magneto-resistance effect element
CN113707804A (zh) * 2021-08-27 2021-11-26 致真存储(北京)科技有限公司 一种自旋轨道矩磁存储器及其制备方法
KR20230007091A (ko) * 2021-07-05 2023-01-12 한국표준과학연구원 스커미온 생성, 소거 및 이동 장치

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3749873B2 (ja) * 2002-03-28 2006-03-01 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP4822680B2 (ja) 2004-08-10 2011-11-24 株式会社東芝 磁気抵抗効果素子の製造方法
JP4261454B2 (ja) 2004-10-13 2009-04-30 株式会社東芝 磁気抵抗効果素子とそれを用いた磁気ヘッドおよび磁気再生装置
JP5095076B2 (ja) * 2004-11-09 2012-12-12 株式会社東芝 磁気抵抗効果素子
KR100657966B1 (ko) * 2005-08-11 2006-12-14 삼성전자주식회사 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
JPWO2007032379A1 (ja) * 2005-09-13 2009-03-19 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法及び製造装置
JP2007096105A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記憶装置、および磁気メモリ
JP2007115347A (ja) * 2005-10-20 2007-05-10 Hitachi Global Storage Technologies Netherlands Bv Ｇｍｒスクリーン層を用いたｃｐｐ−ｇｍｒ磁気ヘッド
US7423847B2 (en) * 2005-11-03 2008-09-09 Hitachi Global Storage Technologies Netherlands B.V. Current-perpendicular-to-the-plane spin-valve (CPP-SV) sensor with current-confining apertures concentrated near the sensing edge
JP4975335B2 (ja) * 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
JP2007273561A (ja) * 2006-03-30 2007-10-18 Toshiba Corp 磁気抵抗効果素子、磁気ヘッドおよび磁気再生装置
JP5044157B2 (ja) * 2006-07-11 2012-10-10 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気再生装置
JP2008085220A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、および磁気再生装置
JP2008124288A (ja) * 2006-11-14 2008-05-29 Tdk Corp 磁気抵抗効果素子およびその製造方法、ならびに薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
JP2008152835A (ja) * 2006-12-15 2008-07-03 Hitachi Global Storage Technologies Netherlands Bv 磁気抵抗効果ヘッド、磁気記録再生装置及び磁気ヘッドの製造方法
JP2008252008A (ja) 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子、およびその製造方法
JP2008311373A (ja) * 2007-06-13 2008-12-25 Toshiba Corp 磁性多層膜通電素子
US8325449B2 (en) * 2007-08-27 2012-12-04 Headway Technologies, Inc. CPP device with improved current confining structure and process
JP5361201B2 (ja) 2008-01-30 2013-12-04 株式会社東芝 磁気抵抗効果素子の製造方法
JP5150284B2 (ja) * 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US20120129347A1 (en) * 2008-02-11 2012-05-24 Yeom Geun-Young Apparatus and Method For Incorporating Composition Into Substrate Using Neutral Beams
US8289663B2 (en) * 2008-04-25 2012-10-16 Headway Technologies, Inc. Ultra low RA (resistance x area) sensors having a multilayer non-magnetic spacer between pinned and free layers
US20100053817A1 (en) * 2008-09-04 2010-03-04 Robert Glenn Biskeborn Coated magnetic head and methods for fabrication thereof
JP5032430B2 (ja) * 2008-09-26 2012-09-26 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5039007B2 (ja) * 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5032429B2 (ja) * 2008-09-26 2012-09-26 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
US7957182B2 (en) * 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
US8363459B2 (en) * 2009-06-11 2013-01-29 Qualcomm Incorporated Magnetic tunnel junction device and fabrication
KR101042338B1 (ko) * 2009-10-08 2011-06-17 한국과학기술연구원 자기터널접합 디바이스 및 그 제조 방법
JP5460375B2 (ja) * 2010-02-22 2014-04-02 株式会社東芝 磁気抵抗効果素子の製造方法
US8611043B2 (en) 2011-06-02 2013-12-17 International Business Machines Corporation Magnetic head having polycrystalline coating
US8860159B2 (en) 2011-10-20 2014-10-14 The United States Of America As Represented By The Secretary Of The Army Spintronic electronic device and circuits
KR20130122281A (ko) * 2012-04-30 2013-11-07 삼성에스디아이 주식회사 리튬 이차 전지용 전극 표면의 피막 분석 장치 및 이를 이용한 리튬 이차 전지용 전극 표면의 피막 분석 방법
KR101446338B1 (ko) * 2012-07-17 2014-10-01 삼성전자주식회사 자기 소자 및 그 제조 방법
EP3004326B1 (en) 2013-05-31 2018-10-24 Newleaf Symbiotics, Inc. Bacterial fermentation methods and compositions
KR102482373B1 (ko) 2015-11-24 2022-12-29 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
WO2019090060A2 (en) * 2017-11-02 2019-05-09 Everspin Technologies, Inc. Magnetoresistive stacks and methods therefor
CN111489956B (zh) * 2020-04-07 2023-04-07 武汉大学 晶体管用AlCrNbSiTi高熵合金氧化物绝缘薄膜材料及制备方法
US12000870B2 (en) * 2022-09-12 2024-06-04 Allegro Microsystems, Llc Multi-terminal devices using magnetoresistance elements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153248A (ja) * 2002-09-11 2004-05-27 Toshiba Corp 磁気抵抗効果素子及びその製造方法、磁気ヘッド並びに磁気再生装置
JP2004214234A (ja) * 2002-12-26 2004-07-29 Toshiba Corp 磁気抵抗効果素子、磁気抵抗効果型ヘッドおよび磁気記録再生装置
JP2005339784A (ja) * 2004-05-26 2005-12-08 Headway Technologies Inc Ｃｐｐ−ｇｍｒ再生ヘッドおよびその製造方法、ならびにｃｐｐ−ｇｍｒ素子

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3234814B2 (ja) * 1998-06-30 2001-12-04 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気ヘッドアセンブリ及び磁気記録装置
US6560077B2 (en) * 2000-01-10 2003-05-06 The University Of Alabama CPP spin-valve device
US6853520B2 (en) 2000-09-05 2005-02-08 Kabushiki Kaisha Toshiba Magnetoresistance effect element
JP3559513B2 (ja) 2000-09-05 2004-09-02 株式会社東芝 磁気抵抗効果素子、その製造方法及び製造装置並びに磁気再生装置
US6937446B2 (en) 2000-10-20 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head and magnetic recording and/or reproducing system
JP3833512B2 (ja) 2000-10-20 2006-10-11 株式会社東芝 磁気抵抗効果素子
US6905780B2 (en) * 2001-02-01 2005-06-14 Kabushiki Kaisha Toshiba Current-perpendicular-to-plane-type magnetoresistive device, and magnetic head and magnetic recording-reproducing apparatus using the same
US6686068B2 (en) * 2001-02-21 2004-02-03 International Business Machines Corporation Heterogeneous spacers for CPP GMR stacks
US6728083B2 (en) * 2001-06-26 2004-04-27 Hitachi Global Storage Technologies Netherlands B.V. Method of making a spin valve sensor with a controlled ferromagnetic coupling field
FR2830971B1 (fr) * 2001-10-12 2004-03-12 Commissariat Energie Atomique Dispositif magnetoresistif a vanne de spin a performances ameliorees
JP2003162806A (ja) * 2001-11-27 2003-06-06 Hitachi Ltd 垂直磁気記録媒体および磁気記憶装置
JP2003198002A (ja) * 2001-12-25 2003-07-11 Fujitsu Ltd 磁気抵抗効果膜および強磁性積層構造体
JP2003198004A (ja) * 2001-12-27 2003-07-11 Fujitsu Ltd 磁気抵抗効果素子
JP4184668B2 (ja) 2002-01-10 2008-11-19 富士通株式会社 Ｃｐｐ構造磁気抵抗効果素子
JP3749873B2 (ja) 2002-03-28 2006-03-01 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2004095110A (ja) * 2002-09-03 2004-03-25 Hitachi Ltd 部分的な電流絞込層を備えたスピンバルブ型磁気ヘッド及びその製造方法、ならびにその電流絞込方法
JP3648504B2 (ja) * 2002-09-06 2005-05-18 株式会社東芝 磁気抵抗効果素子、磁気ヘッドおよび磁気再生装置
US7218484B2 (en) 2002-09-11 2007-05-15 Kabushiki Kaisha Toshiba Magnetoresistance effect element, magnetic head, and magnetic reproducing apparatus
US7331100B2 (en) 2004-07-07 2008-02-19 Headway Technologies, Inc. Process of manufacturing a seed/AFM combination for a CPP GMR device
JP4822680B2 (ja) 2004-08-10 2011-11-24 株式会社東芝 磁気抵抗効果素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153248A (ja) * 2002-09-11 2004-05-27 Toshiba Corp 磁気抵抗効果素子及びその製造方法、磁気ヘッド並びに磁気再生装置
JP2004214234A (ja) * 2002-12-26 2004-07-29 Toshiba Corp 磁気抵抗効果素子、磁気抵抗効果型ヘッドおよび磁気記録再生装置
JP2005339784A (ja) * 2004-05-26 2005-12-08 Headway Technologies Inc Ｃｐｐ−ｇｍｒ再生ヘッドおよびその製造方法、ならびにｃｐｐ−ｇｍｒ素子

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114610A (ja) * 2004-10-13 2006-04-27 Toshiba Corp 磁気抵抗効果素子とそれを用いた磁気ヘッドおよび磁気再生装置
US7785662B2 (en) 2005-10-21 2010-08-31 Kabushiki Kaisha Toshiba Method for manufacturing magnetoresistive element
JP2007115960A (ja) * 2005-10-21 2007-05-10 Toshiba Corp 磁気抵抗効果素子の製造方法
JP4550713B2 (ja) * 2005-10-21 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法
US8048492B2 (en) 2005-12-21 2011-11-01 Kabushiki Kaisha Toshiba Magnetoresistive effect element and manufacturing method thereof
JP2007188946A (ja) * 2006-01-11 2007-07-26 Toshiba Corp 磁気抵抗効果素子とその製造方法、およびそれを用いた磁気ヘッドと磁気再生装置と磁気メモリ
US7897201B2 (en) 2006-02-09 2011-03-01 Kabushiki Kaisha Toshiba Method for manufacturing magnetoresistance effect element
JP2007221135A (ja) * 2006-02-13 2007-08-30 Headway Technologies Inc Ｃｐｐ型ｇｍｒ素子の電流狭窄構造およびその形成方法
JP2007266122A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 磁気抵抗効果素子，磁気ヘッド，および磁気ディスク装置
US8274766B2 (en) 2006-04-28 2012-09-25 Kabushiki Kaisha Toshiba Magnetic recording element including a thin film layer with changeable magnetization direction
JP2008016741A (ja) * 2006-07-07 2008-01-24 Toshiba Corp 磁気抵抗効果素子の製造方法、及び磁気抵抗効果素子
JP2008016740A (ja) * 2006-07-07 2008-01-24 Toshiba Corp 磁気抵抗効果素子の製造方法、および磁気抵抗効果素子
US8169752B2 (en) 2006-07-07 2012-05-01 Kabushiki Kaisha Toshiba Method for manufacturing a magneto-resistance effect element having spacer layer
US8671554B2 (en) 2006-07-07 2014-03-18 Kabushiki Kaisha Toshiba Method of manufacturing a magneto-resistance effect element
US8256095B2 (en) 2006-07-07 2012-09-04 Kabushiki Kaisha Toshiba Method for manufacturing a magneto-resistance effect element
JP4550777B2 (ja) * 2006-07-07 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置及び磁気メモリ
JP4550778B2 (ja) * 2006-07-07 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法
US7810228B2 (en) 2006-07-07 2010-10-12 Kabushiki Kaisha Toshiba Method for manufacturing a magneto-resistance effect element
US8111489B2 (en) 2006-07-07 2012-02-07 Kabushiki Kaisha Toshiba Magneto-resistance effect element
US7948717B2 (en) 2006-09-08 2011-05-24 Kabushiki Kaisha Toshiba Magneto-resistance effect element, magnetic head, magnetic recording/reproducing device and magnetic memory
US7782575B2 (en) 2006-09-08 2010-08-24 Tdk Corporation Magnetoresistive element having free layer, pinned layer, and spacer layer disposed therebetween, the spacer layer including semiconductor layer
US8351164B2 (en) 2006-09-28 2013-01-08 Kabushiki Kaisha Toshiba Magnetoresistive element having free and/or pinned layer magnetic compound expressed by M1M2O
US8184410B2 (en) 2006-09-28 2012-05-22 Kabushiki Kaisha Toshiba Magnetoresistive element having free layer magnetic compound expressed by M1M2O
JP2008085202A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 磁気抵抗効果素子、磁気メモリ、磁気ヘッド、および磁気記録再生装置
JP4652307B2 (ja) * 2006-10-18 2011-03-16 アイシン・エィ・ダブリュ株式会社 交通情報配信装置
JP2008102664A (ja) * 2006-10-18 2008-05-01 Aisin Aw Co Ltd 交通情報配信装置
JP2008199026A (ja) * 2007-02-09 2008-08-28 Headway Technologies Inc 電流路狭窄層およびその形成方法、ｃｃｐ−ｃｐｐ型ｇｍｒ素子ならびにｍｔｊ素子
US8031443B2 (en) * 2007-03-27 2011-10-04 Kabushiki Kaisha Toshiba Magneto-resistance effect element, magnetic head, magnetic recording/reproducing device and method for manufacturing a magneto-resistance effect element
US8125744B2 (en) 2007-03-28 2012-02-28 Kabushiki Kaisha Toshiba Current perpendicular to plane magneto-resistance effect element, magnetic head, and magnetic recording/reproducing device
JP2009278130A (ja) * 2008-03-07 2009-11-26 Canon Anelva Corp 磁気抵抗素子の製造方法
US8228643B2 (en) 2008-09-26 2012-07-24 Kabushiki Kaisha Toshiba Method for manufacturing a magneto-resistance effect element and magnetic recording and reproducing apparatus
US8274765B2 (en) 2008-09-29 2012-09-25 Kabushiki Kaisha Toshiba Method of manufacturing magnetoresistive element, magnetoresistive element, magnetic head assembly and magnetic recording apparatus
JP2010147496A (ja) * 2010-02-08 2010-07-01 Toshiba Corp 磁気抵抗効果素子の製造方法
KR20230007091A (ko) * 2021-07-05 2023-01-12 한국표준과학연구원 스커미온 생성, 소거 및 이동 장치
KR102517665B1 (ko) * 2021-07-05 2023-04-05 한국표준과학연구원 스커미온 생성, 소거 및 이동 장치
CN113707804A (zh) * 2021-08-27 2021-11-26 致真存储(北京)科技有限公司 一种自旋轨道矩磁存储器及其制备方法
CN113707804B (zh) * 2021-08-27 2023-12-15 致真存储(北京)科技有限公司 一种自旋轨道矩磁存储器及其制备方法

Also Published As

Publication number Publication date
KR20060050327A (ko) 2006-05-19
KR20070111433A (ko) 2007-11-21
US20090061105A1 (en) 2009-03-05
EP1626393A3 (en) 2010-03-10
US20060034022A1 (en) 2006-02-16
CN1746980A (zh) 2006-03-15
KR100988692B1 (ko) 2010-10-18
US8153188B2 (en) 2012-04-10
KR20080061346A (ko) 2008-07-02
JP4822680B2 (ja) 2011-11-24
EP1626393B1 (en) 2012-04-11
US7514117B2 (en) 2009-04-07
CN100388358C (zh) 2008-05-14
EP1626393A2 (en) 2006-02-15

Similar Documents

Publication Publication Date Title
JP4822680B2 (ja) 磁気抵抗効果素子の製造方法
JP5095076B2 (ja) 磁気抵抗効果素子
JP4786331B2 (ja) 磁気抵抗効果素子の製造方法
JP5150284B2 (ja) 磁気抵抗効果素子およびその製造方法
JP4490950B2 (ja) 磁気抵抗効果素子の製造方法、及び磁気抵抗効果素子
JP4550778B2 (ja) 磁気抵抗効果素子の製造方法
JP4975335B2 (ja) 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
JP5361201B2 (ja) 磁気抵抗効果素子の製造方法
JP5039007B2 (ja) 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5032430B2 (ja) 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP2007299880A (ja) 磁気抵抗効果素子，および磁気抵抗効果素子の製造方法
JP5032429B2 (ja) 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5460375B2 (ja) 磁気抵抗効果素子の製造方法
JP4690675B2 (ja) 磁気抵抗効果素子、磁気ヘッド、および磁気記録再生装置
JP5095765B2 (ja) 磁気抵抗効果素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110906

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees