CN100388358C

CN100388358C - 用于制造磁电阻元件的方法和设备

Info

Publication number: CN100388358C
Application number: CNB2005100914494A
Authority: CN
Inventors: 福泽英明; 鸿井克彦; 汤浅裕美; 桥本进; 岩崎仁志
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2004-08-10
Filing date: 2005-08-10
Publication date: 2008-05-14
Anticipated expiration: 2025-08-10
Also published as: KR20080061346A; US8153188B2; US20060034022A1; EP1626393A2; CN1746980A; US7514117B2; US20090061105A1; JP2006054257A; EP1626393B1; KR100988692B1; KR20060050327A; JP4822680B2; KR20070111433A; EP1626393A3

Abstract

本发明涉及一种制造磁电阻元件的方法，该磁电阻元件具有磁性被钉扎层、磁性自由层、和包括设置在该磁性被钉扎层和该磁性自由层之间的绝缘层与穿入该绝缘层的电流路径的间隔层。该方法中形成间隔层的步骤包括：沉积形成金属路径的第一金属层、沉积第二金属层以转变为第一金属层上的绝缘层、执行用稀有气体的离子束或RF等离子体照射第二金属层的预处理、以及通过供应氧化气体或氮化气体将第二金属层转变为绝缘层。

Description

用于制造磁电阻元件的方法和设备

相关申请的交叉引用

本申请基于并要求2004年8月10日提交的在先日本专利申请No.2004-233641的优先权，引入该申请的全部内容，作为参考。

技术领域

本发明涉及用于制造磁电阻元件的方法和设备，该磁电阻元件具有垂直于元件平面而提供电流的结构。

背景技术

巨磁电阻效应(GMR)的发现使得磁性器件，尤其是磁头的性能得到惊人的提高。尤其，将自旋阀膜(SV膜)应用于磁头和磁性随机存取存储器(MRAMs)在磁性器件领域带来了显著的技术进步。

“自旋阀膜”是一种叠层膜，具有非磁性金属间隔层夹于两个铁磁性层之间的结构。在自旋阀膜中，使一个铁磁性层的磁化(称为“被钉扎层”或“磁性被钉扎层”)被反铁磁性层等钉扎，而另一个铁磁性层的磁化(称为“自由层”或“磁性自由层”)可根据外场(例如，介质场)转动。在自旋阀膜中，通过被钉扎层与自由层的磁化方向之间相对角度的改变可产生巨磁电阻变化。

传统自旋阀膜是与元件平面平行地提供读出电流的平面内电流的(CIP)-GMR元件。最近几年，对电流垂直于平面的(CPP)-GMR元件则倾注了更多关注，该元件中基本上垂直于元件平面来提供读出电流，这是因为CPP-GMR元件与CIP-GMR元件相比，表现出更大的GMR效应。

当这种磁电阻元件被应用于磁头时，更高的元件电阻在散射噪声(shot noise)和高频响应方面提出了问题。根据RA(电阻与面积之积)来评估元件电阻是适当的。尤其，在记录密度为200Gbpsi(每平方英寸千兆比特)时RA必须是几百Ωμm²到1Ωμm²而记录密度为500Gbpsi时RA必须小于500Ωμm²。

联系这些需求，尽管CPP元件在不断减小磁性器件尺寸的趋势下仍表现出低电阻，但其仍有潜力提供高的MR比。在这种情况下，希望CPP元件和采用其的磁头仍然是实现200Gbpsi到1Tbpsi(每平方英寸兆兆比特)的记录密度的有希望的候选。

然而，其中被钉扎层、间隔层和自由层(该三层结构被称为自旋相关散射单元)由金属制成的金属CPP元件仅表现了低的电阻变化率。因此，金属CPP元件不足以检测源于增加的密度的非常微弱的场，从而难以进行实际应用。

为解决这个问题，建议CPP元件使用包含延伸过元件厚度的电流路径的纳米氧化物层(NOL)作为非磁性间隔层(例如参见日本专利申请KOKAI公开No.2002-208744)。由于电流限制路径(current-confined-path)(CCP)效应，这种CPP元件可提高元件电阻和MR比。此后这种元件称为CCP-CPP元件。顺便提及，已经给出了用于形成磁电阻元件中主要由氧化物组成的层的方法(参见日本专利申请KOKAI公开No.2002-76473)。

与金属CPP元件相比，CCP-CPP元件具有如下的改进效果。制造金属具有如下结构的CPP元件：衬底/Ta[5nm]/Ru[2nm]/PtMn[15nm]/Co₉₀Fe₁₀[4nm]/Ru[0.9nm]/Co₉₀Fe₁₀[4nm]/Cu[5nm]/Co₉₀Fe₁₀[1nm]/Ni₈₁Fe₁₉[3nm]/Cu[1nm]/Ta盖层。让由PtMn钉扎被钉扎层的热处理在磁场中于270℃下执行10小时。另一方面，制造具有将通过自然氧化Al₉₀Cu₁₀[0.7nm]形成的NOL替代金属CPP元件中的Cu间隔层来作为间隔层的CCP-CPP元件。这些元件的面积电阻RA、面积电阻的改变ΔRA和MR比如下所示。

金属CPP CCP-CPP

RA 100mΩμm² 370mΩμm²

ΔRA 0.5mΩμm² 5.6mΩμm²

MR比 0.5％ 1.5％

如上所述，CCP-CPP元件表现出改进的MR比和改进的RA，从而具有比金属CPP元件高一个数量级的ΔRA。

但是，尽管它们有上面所示的优良特性，仍认为CCP-CPP元件不足以从200到500Gbpsi的高记录密度的介质检测出非常微弱的场信号。实验计算表明在例如记录密度为200Gbpsi并且RA为500mΩμm²时MR比必须至少为3％。为了获得足够的信噪比，需要提供至少7％的MR比，即至少两倍于实验计算。考虑这些指数，MR比的上述值大约为所需规格的一半。因此，难以将这些元件投入实际应用。

发明内容

根据本发明的一个方面，提供一种制造磁电阻元件的方法，该磁电阻元件包括其磁化方向基本上被钉扎在一个方向上的磁性被钉扎层、其磁化方向随外场而变化的磁性自由层、和间隔层，该间隔层包括设置在该磁性被钉扎层和该磁性自由层之间的绝缘层与穿入该绝缘层的电流路径，该方法包括：在第一金属层上沉积第二金属层；和使第一金属层穿入第二金属层来作为金属路径并且通过供应氧化气体或氮化气体将第二金属层转变为绝缘层。

在根据本发明的一个方面的方法中，可以进一步包括：在转变步骤之前执行用稀有气体的离子束或RF等离子体照射第二金属层的预处理。

根据本发明的另一个方面，提供一种制造磁电阻元件的方法，该磁电阻元件包括其磁化方向基本上被钉扎在一个方向上的磁性被钉扎层、其磁化方向随外场而变化的磁性自由层、和间隔层，该间隔层包括设置在该磁性被钉扎层和该磁性自由层之间的绝缘层与穿入该绝缘层的电流路径，该方法中形成间隔层的步骤包括：沉积形成金属路径的第一金属层；在第一金属层上沉积第二金属层；执行用稀有气体的离子束或RF等离子体照射第二金属层的预处理；以及通过供应氧化气体或氮化气体将第二金属层转变为绝缘层。

根据本发明的又一个方面，提供一种使用上述方法制造磁电阻元件的设备，该设备包括：装载衬底的装载闸室；在衬底上沉积金属层的沉积室；包括供应氧化气体或氮化气体的供应器和激发稀有气体而产生等离子体并用离子束照射金属层的离子源的反应室；以及经真空阀连接于各室的衬底转移室。

附图说明

图1是根据本发明一个实施例的CCP-CPP元件的截面图；

图2A到2D是示意地表示用于制造本发明该实施例的CCP-CPP元件的方法的截面图；

图3是示意地表示用于制造本发明该实施例的CCP-CPP元件的设备配置的图；

图4是表示图3中氧化室的例子的示意图；

图5是表示图4中离子源的例子的示意图；

图6是根据例1的CCP-CPP元件的透视图；

图7是表示根据例2制造的CCP-CPP元件的RA和MR比之间的关系的曲线；

图8是表示根据例2的CCP-CPP元件的R-H回线(loop)的曲线；

图9A到9C是根据例2的CCP-CPP元件的透视图、电流路径的放大透视图和CCP-CPP元件的等效电路图；

图10A和10B是表示根据例2的CCP-CPP元件的I-V和R-V特性的曲线；

图11A和11B是表示为了与例2相比而制造的类似于TMR元件的元件的I-V和R-V特性的曲线；

图12是表示根据例3的CCP-CPP元件的RA和MR比之间的关系的曲线；

图13是根据本发明的一个实施例的磁头的截面图；

图14是根据本发明的一个实施例的磁头的截面图；

图15是根据本发明的一个实施例的磁记录设备的透视图；

图16是根据本发明的一个实施例的磁头组件的透视图；

图17是表示本发明的一个实施例的磁存储器的矩阵(matrix)配置例子的图；

图18是表示本发明的一个实施例的磁存储器的矩阵(matrix)配置的另一个例子的图；

图19是表示本发明的一个实施例的磁存储器的主要部分的截面图；

图20是沿着图19中的线A-A’截取的磁存储器的截面图。

具体实施方式

图1表示根据本发明一个实施例的磁电阻元件(CCP-CPP元件)的截面图。图1所示的磁电阻元件具有下电极11、底层12、钉扎层13、被钉扎层14、金属层15、间隔层(CCP-NOL)16、金属层17、自由层18、盖层19和上电极20，所有这些层形成在衬底(未示出)上。间隔层(CCP-NOL)16包括绝缘层22和穿入绝缘层22的电流路径21。

参考图2A到2D，将简要描述根据本发明的该实施例的磁电阻元件(CCP-CPP元件)的制造方法。这里，将描述在Al₂O₃制成的绝缘层22中形成包括Cu制成的电流路径21的间隔层16的例子。

如图2A所示，在衬底上形成下电极、底层和钉扎层(这些部件均未示出)，然后在钉扎层上沉积被钉扎层14。形成电流路径的第一金属层ml(例如Cu)沉积在被钉扎层上。要转变为绝缘层的第二金属层m2(例如AlCu或Al)沉积在第一金属层ml上。

如图2B所示，通过用稀有气体(例如Ar)的离子束照射第二金属层m2执行预处理。该预处理称为预离子处理(PIT)。PIT使得第一金属层mL部分被向上吸入到第二金属层m2中，借此ml的一部分侵入m2中。

如图2C所示，提供氧化气体(例如氧气)来氧化第二金属层m2。氧化将第二金属层m2转变为由Al₂O₃制成的绝缘层22，并且还形成穿过绝缘层22的电流路径21，从而形成间隔层16。

如图2D所示，金属层17，如Cu沉积在间隔层16上，自由层18沉积在金属层17上。间隔层16上的金属层17功能是防止金属层上的自由层受氧化的影响以及提高自由层的结晶度。例如，当绝缘层22由非晶Al₂O₃形成时，其上形成的金属层的结晶度趋向于降低。但是，如果在绝缘层22上设置具有提高自由层的结晶度作用的层，如Cu层，即便Cu层厚度仅有几个埃，也可显著提高自由层的结晶度。应注意在某些情况下未必需要金属层17，这取决于间隔层16和自由层18的材料。

根据本发明的该实施例的方法提高了穿透间隔层16中绝缘层22的电流路径21的纯度。进而使得可制造具有高MR比的磁电阻元件却不明显增加面积电阻RA。

现在更具体描述上述的过程。

图2B中，预处理(PIT)是本发明的该方法中最重要且最有特性的步骤，在被钉扎层14上沉积第一和第二金属层m1和m2后并且在氧化之前执行预处理(PIT)，从而允许部分第一金属层m1侵入第二金属层m2来形成电流路径。

在PIT工艺中，用稀有气体的离子束照射第二金属层m2，第二金属层m2转变为间隔层16中的绝缘层22。稀有气体包括Ar、Kr、He和Xe。考虑制造成本最希望是Ar。根据需要，可使用具有更大质量的其它稀有气体替代Ar，如Xe，以产生特定效果。

PIT工艺中用离子束照射的优选条件设置是加速电压V+为30到130V、束流Ib为20到200mA、RF功率为10到300W，RF功率在离子源中诱发等离子体，以将束流维持在恒定值。这些条件明显弱于离子束蚀刻的条件。这是因为在PIT工艺期间的显著蚀刻(markedetching)会消除要被氧化的第二金属层(AlCu或Al)。

可构思另一方法，其中考虑20埃或更多的被蚀刻部分的厚度，沉积厚度大于所需厚度的第二金属层，接着在比上述更强烈的条件下执行离子束处理，留下具有所需厚度的部分蚀刻的第二金属层。但是，该方法并不那么优选。因为离子束处理的强烈条件使得难以进行均匀控制，随着膜表面的位置而改变金属膜厚度上的蚀刻，从而可能会破坏被钉扎层。PIT处理的主要目的绝对是引起金属层m1的吸入。因此，金属层m2的厚度减小是非常小的量，典型的值是0到3埃，其不同于蚀刻的情况。

离子束的入射角在0到80°之间变化，当一入射束就垂直于膜表面时入射角定义为0°，而当一入射束就平行于膜表面时入射角定义为90°。PIT工艺需要的处理时间优选大约为15到180秒，考虑可控性等更优选是30秒或更多。更长的处理时间并不优选，因为它会降低CCP-CPP元件的生产率。考虑这些方面，处理时间最优选是在大约30和180秒之间的范围内。

如图2B所示，PIT工艺引起第一金属层的Cu被上吸入第二金属层中，借此Cu侵入第二金属层中。第一金属层的Cu具有穿入第二金属层中的突出的形状，这部分突出形状在后面的氧化处理后保持为金属层，而不被转变为绝缘层，并且形成电流路径。如上所述，第二金属层可以是AlCu或Al。如果AlCu合金用作第二金属层，不仅发生第一金属层的Cu吸入，还产生相分离现象，结果使得Al和Cu从AlCu合金分离出来。如果不含Cu的Al用作第二金属层，仅发生第一金属层的Cu的吸入。按这种方式，PIT工艺使得第一金属层的Cu被向上吸入第二金属层中。因此，除Al之外的金属及被用作第二金属层。第二金属层例如可以是Si、Hf、Zr、Mg、W、Mo、Nb、Cr、Ti或包含这些元素的合金，上述物质容易转变为稳定氧化物。因此，作为一种类型的能量处理的PIT工艺使得第一金属层被向上吸入到第二金属层中。

如图2C所示，在PIT后执行氧化处理。该工艺利用氧化能量中的差异，即Al容易氧化而Cu不容易氧化。因此，形成其中形成电流路径的Cu与Al₂O₃的绝缘层分离的间隔层。氧化方法可以是自然氧化或者在用稀有气体的离子束照射的同时提供氧化气体(例如氧气)的方法。后者更优选并且称为离子束辅助氧化(IAO)。稀有气体包括Ar、Xe、Kr和He。

IAO工艺中用离子束照射的优选条件设置是加速电压V+为40到200V、束流Ib为30到200mA、RF功率为20到400W，RF功率在离子源中诱发等离子体，以将束流维持在恒定值。IAO处理时间优选大约为15到300秒，更优选是大约20到180秒。当使用更强的离子束时处理时间减少，而使用更弱的离子束时处理时间延长。

氧化期间氧暴露量的优选范围是IAO为1,000到5,000L(1L＝1×10^-6Torr×sec)、自然氧化为3,000到30,000L。IAO的氧暴露量可根据允许氧气以预定流速流入氧化室而不引入诸如Ar的气体时产生的氧化室中真空度的改变来计算。例如，如果真空度是1×10^-4Torr并且氧化时间是30秒，计算为(1×10^-4Torr×30sec)/(1×10^-6Torr×sec)＝3000L。实际的IAO工艺将Ar气用于离子束或将Ar气用于电子发射器。尽管该情况下真空度的改变不同于仅允许氧气流动时真空计上的指示，仍可如上所述计算某氧分压下的氧暴露量。

希望IAO工艺产生下述效果。例如，在PIT工艺期间，第一金属侵入第二金属层的程度不够，致使不适当地形成电流路径。另外，当AlCu用作第二金属层时，PIT工艺会不完全地将第二金属层分离为Al和Cu。即便引起这种现象，IAO仍可补偿PIT工艺期间Al和Cu之间的不足的分离状态。此外，使用IAO工艺，在氧气气氛中用稀有气体离子束，即Ar离子束照射能与氧化一起使得能够发生还原。即，容易氧化的Al通过Ar离子束的能量辅助效应氧化。但是，防止了与Al相比更难以氧化的Cu被氧化，并且通过Ar离子束的能量辅助效应还原Cu。这有助于氧向Al的迁移，即容易氧化的Al的氧化。结果，可产生高纯的Cu电流路径。如后所述，基于CCP元件的物理原理，电流路径的纯度提高在获取高MR比方面是很重要的。因此，通过抑制电流路径的氧化可实现高MR比。

图3示意地表示用于制造根据本发明的该实施例的磁电阻元件(CCP-CPP元件)的设备配置。如图3所示，经真空阀围绕转移室(TC)提供如下组成：装载闸室51、预清洁室52、第一金属沉积室(MC1)53、第二金属沉积室(MC2)54和氧化室(OC)60。在该设备中，在真空中将衬底在经真空阀连接的各室之间转移。这使得衬底表面保持清洁。

下述方法用于使用图3所示的设备制造根据本发明的该实施例的CCP-CPP元件。将衬底装载到装载闸室51，然后经转移室50通过预清洁室52而按预定顺序转移到第一金属沉积室53或第二金属沉积室54。在这些金属沉积室中，在具有下电极11的衬底上沉积底层12、钉扎层13、被钉扎层14、形成间隔层16中的电流路径的第一金属层，还有要转变为间隔层16中的绝缘层的第二金属层。然后，将衬底转移到氧化室60，在那里执行预处理(PIT)和氧化处理(IAO)，如上所述形成间隔层16。由于PIT工艺不使用任何氧化气体，其可在金属沉积室中执行。在氧化处理后，经转移室50将衬底按预定顺序转移到第一金属沉积室53或第二金属沉积室54。从而，在间隔层16上沉积金属层17、自由层18、盖层19和上电极20。

图4示意地表示图3中的氧化室60的例子。如图4所示，氧化室60由真空泵61抽真空。氧气通过氧气导管62引入氧化室60中。氧气的流速由质量流量控制器(MFC)63控制。在氧化室60中设置离子源70。离子源的类型包括感应耦合等离子体(ICP)类型、电容耦合等离子体类型、电子回旋共振(ECR)类型和霍夫曼(Kauffman)类型。对于根据本发明的工艺，上述离子源类型中需要ICP类型，因为等离子体需要产生在低等离子体能量(低等离子体势能)的区域中。ICP类型可通过例如围绕离子源放置永磁体修改，以使得等离子体以低RF功率产生。衬底夹持器80和衬底1相对离子源70布置。3个栅格71，72和73设置在离子源70的离子发射端口上，以调节离子加速度。在离子源70外部设置中和器74以中和离子。支持衬底夹持器80，使可其自由地倾斜。离子入射到衬底1上的角度可在很宽范围上改变。典型的入射角度范围在15和60°之间。

在氧化室60中，PIT工艺可通过用诸如Ar的离子束照射衬底1来执行，IAO工艺可通过从氧导管62向室60提供氧的同时用诸如Ar的离子束照射衬底1来执行。

如上所述，用根据本发明的方法，重要的是稳定地以低功率产生等离子体，以便在中等条件下执行PIT和IAO工艺。因此，离子源的使用和结构将参考图5详细说明。

图5是详细表示图4中的离子源70的图。例如Ar气引入到离子源70中。等离子体激发源75用于在离子源70中产生等离子体。3个栅格，即正(V₊)栅格、负(V_-)栅格72和地(GND)栅格73设置在离子源70的前表面(离子发射端口)上。这样的3个栅格是优选的，用于促进聚焦，以改善膜表面中的分布。在这种情况下，负栅格用于聚焦。这样3个栅格可控制离子束加速电压在30到200V的范围内。中和器74设置在离子源70外部以中和离子。

图5所示离子源的配置类似于离子束蚀刻设备。但是，根据本发明的方法，离子源在完全不同于离子束蚀刻设备的条件下工作，从而在中等弱的条件下执行能量辅助氧化。当离子源用作蚀刻设备时，对正栅格71施加200到500V的高加速电压以引起可靠的蚀刻现象。这阻碍了例如被蚀刻的材料的再沉积。相反，采用根据本发明的PIT和IAO工艺，离子束不用于引起蚀刻现象，而是为了下面的目的。对于PIT，离子束用于能量辅助效应，用能量照射，以便对来自底层的电流路径材料施加吸入作用。对于IAO，离子束用于能量辅助效应，氧化容易氧化的形成绝缘层的材料(Al等)，同时执行还原反应，以形成不容易氧化的电流路径(Cu等)。在任一情况下，离子束不用于蚀刻现象，而用于能量辅助效应。这样，根据本发明的PIT和IAO工艺通常对正栅格使用大约30到130V或至多200V的加速电压。而且，实际优选电压范围在40和60V之间。这种电压范围在离子源用作蚀刻设备时从不使用。并且，代表离子源施加的离子数量的电流值范围完全不同于蚀刻设备的情况。蚀刻设备使用大约200到300mA的电流值，而根据本发明的PIT和IAO工艺使用30到200mA的低电流值。而且，实际优选电流值范围在30和100mA之间。如果使用离子束，则这里使用的离子电流由流过正栅格的电流I₊来限定。但是，将由离子源实际施加的束流I计算为流过正栅格的电流I₊的绝对值与流过负栅格的电流I_-的绝对值之差，即I＝(I₊)-(I_-)。流过负栅格的电流通常设置为尽可能低的值，如几个mA。

为了在这种低电流范围稳定地产生等离子体可进行下述的改变。例如，在离子束设备的正常使用中，负(V-)栅格72处的电势设置为负值，以阻止中和器74产生的电子流入离子源70中的等离子体中。但是在一种变形中，负(V-)栅格72处的电势设置为低电势值，即为0或10V，使得中和器74不仅用于中和离子，还作为电子发射源，允许电子流入离子源70中的等离子体中。这种V-值使得电子可流入离子源中，然后甚至能够以低电流稳定地产生等离子体。在这种情况下，流过正栅格的电流I₊实际为来自离子源的等离子体电流I_+intrinsic与源于从中和器流入正栅格的电子的电流I_neut之和。即，当负栅格设置为绝对值至少为10V或更大的负电压时，I₊＝I_+intrinsic。相反，当负栅格处的电压不设置为负值时，I_+intrinsic＝I₊-I_neut。因此，由(I_+intrinsic)-(I_-)计算的等离子体电流是实际施加到样品表面的电流。其等于有效电流的降低。即，实际施加于样品的电流可显著降低到流经设备中的正栅格的表观电流I₊以下。可改进该技术，使得可在图5所示的设置在离子源外部的电子源74之外，将另一电子源设置在离子源70内部。根据需要使用这种方法使得在PIT和IAT工艺期间衬底用低功率和低电流的稳定离子束照射。

下面所述的装置可用于用低电流和低功率的稳定离子束照射衬底。例如，离子源可带有永磁体或电磁体。离子源可以是频率为13.56MHz的RF等离子体源。连接控制氧流速的质量流量控制器63和氧化室60的氧导管的长度优选在0到50cm的范围内。提供可变电压机构，其在离子束作用期间保持10到50V的固定电压。如果将允许I_neut流入离子源的效应用于在低电流区域中稳定地产生等离子体，则该机构优选控制中和器的电压为固定值，以维持稳定的电流值。

上述电压和电流可适用于RF等离子体。对于RF等离子体，电压并非栅格的加速电压，而是联系所确定的RF功率自动确定的等离子体电压。此外，上面数值对应于晶片大小假设为6英寸时的优选范围。但是，不同的衬底尺寸，代表离子量的电流值的优选范围对应于与晶片面积成正比的值。电压值代表能量总值，从而不管晶片尺寸如何都准确对应于上述优选范围。

另外，通过改变离子束入射到衬底1上的角度，可控制受离子束处理影响的距膜表面的深度。如果入射离子束就垂直于膜表面，则离子束处理效应覆盖距膜表面相对大的深度。如果离子束以相对膜表面较小的角度入射，则离子束效应仅作用于前侧。但是，离子束处理影响的深度也随离子束处理的时间而改变。在厚度方向上，对于垂直入射短时间工艺和小角度入射长时间工艺而言，离子束处理可作用同样的效果。这些处理方法可根据是否增强膜表面中原子的二维迁移效应来使用。

图4中，氧气被引入氧化室60中。但是，氧气可被引入到离子源70中，以用氧气的离子束进行照射。在这种情况下，由于氧作为离子束施加，与使用简单的氧气流时相比，可更适当地激活氧化。从而，必须进一步弱化氧化电子束条件。尤其，可通过将加速电压降低大约10V、将处理时间降低10秒或更多、将入射角度降低10°或更多来调节条件。

在上述说明中，使用离子束在氧化室60中进行PIT和IAO工艺。但是，PIT和IAO工艺可在RF等离子体室中进行，在RF等离子体室中，可产生能进行类似处理的RF等离子体。在这种情况下，PIT工艺可在金属沉积室进行。但是，IAO工艺在除金属沉积室之外的RF等离子体室中进行。考虑工艺的连续性，优选是PIT和IAO工艺依次在除金属沉积室之外的RF等离子体室中进行。为了保持金属沉积室清洁，这一点也是必要的。用于RF等离子体的优选PIT/IAO条件类似于离子束的。即，对于PIT工艺，优选加速电压是大约30到130V，等离子体电流替代束流，大约为30到200mA，RF功率大约为10到300W。对于IAO工艺，优选加速电压是大约30到200V，束流为30到200mA，RF功率大约为10到300W。但是，对于RF等离子体，设置RF功率的值决定了加速电压和等离子体电流。避免了这些参数被独立地控制。因此，PIT和IAO工艺的可控性优于使用离子束时实现的可控性。此外，同样对于加速电压，离子束的使用使得以特定的电压值实现加速。然而，对于RF等离子体，电压范围表现为在大于等于10V变动的分布，结果导致可控性降低。从这一观点看，更优选使用离子束，而不是RF等离子体。然而，在某些情况下，考虑设备的维护，RF等离子体室比离子束室更优选。因此，根据需要选择性地使用离子束或RF等离子体。

例子

下面参考附图说明本发明的例子。在下面的例子中，表示合金组成的％指的是at％。

[例1]

图6是本例中制造的磁电阻元件(CCP-CPP元件)的透视图。图6所示的磁电阻元件具有下面所列的膜顺序层叠在衬底(未示出)上所构成的结构：

下电极11，

底层12：Ta[5nm]/Ru[2nm]，

钉扎层13：Pt₅₀Mn₅₀[15nm]，

被钉扎层14：Co₉₀Fe₁₀[3.6nm]/Ru[0.9nm]/(Fe₅₀Co₅₀[1nm]/Cu[0.25nm])×2/Fe₅₀Co₅₀[1nm]，

金属层15：Cu[0.5nm]，

间隔层(CCP-NOL)16：Al₂O₃绝缘层22和Cu电流路径21(通过沉积Al₉₀Cu₁₀[1nm]，接着执行PIT和IAO处理制备)，

金属层17：Cu[0.25nm]，

自由层18：Co₉₀Fe₁₀[1nm]/Ni₈₃Fe₁₇[3.5nm]，

盖层19：Cu[1nm]/Ru[10nm]，和

上电极20。

在下面说明中，间隔层16和设置在间隔层16上下的金属层15与17可统称为间隔层。图6所示的CCP-CPP元件是被钉扎层14放置在下部的底类型。但是，当然CCP-CPP元件可以是被钉扎层14放置在上部的顶类型。具体描述制造图6所示的CCP-CPP元件的方法。

下电极11形成在衬底(未示出)上，下电极用于垂直于自旋阀膜提供电流。Ta[5nm]和Ru[2nm]沉积在下电极11上，作为底层12。Ta是缓冲层，例如用于抑制下电极的粗糙度。Ru是籽层，控制要沉积其上的自旋阀膜的结晶取向和晶粒尺寸。

缓冲层可由Ta、Ti、W、Zr、Hf、Cr或其合金制成。缓冲层的厚度优选大约是2到10nm，并且更优选是3到5nm。超小厚度的缓冲层丧失了缓冲效果。超大厚度的缓冲层不优选，因为其提高了串联电阻，对MR比没有贡献。但是如果沉积在缓冲层上的籽层产生缓冲效果，可不必要提供Ta等构成的缓冲层。

籽层仅由能控制形成在其上的层的结晶取向的材料构成。籽层优选是hcp或fcc结构的金属层。Ru作为籽层的使用使得可将其上的自旋阀膜的结晶设为fcc(111)取向，并且将PtMn的结晶取向保持为有序的fct结构，将bcc金属的结晶取向保持为bcc(100)取向。此外，籽层使得自旋阀膜的晶粒尺寸被控制为10到40nm，甚至在减小CCP-CPP元件的尺寸时也可实现高的MR比而不改变特性。可实现好的结晶取向，基于X射线衍射的测量表明自旋阀膜的fcc(111)峰、PtMn的fct(111)峰和bcc(110)峰的摆动(rocking)曲线具有3.5到6°的最大值一半处的全宽(a full width at half maximum)。取向的分布角度也可用截面TEM从衍射斑点确定。

籽层可由例如Ni_xFe_100-x(x＝90到50％，优选是55到85％)或(Ni_xFe_100-x)_100-yX_y(X＝Cr、V、Nb、Hf、Zr、Mo)形成，后者通过向NiFe添加第三元素来替代Ru而成为非磁性的。在使用NiFe基籽层的情况下，改善了结晶取向，使得如上所述测量的摆动(rocking)曲线具有3到5°的最大值一半处全宽。为获得10到40nm的适当晶粒尺寸，如上所述，第三元素X的组成y优选在大约0到30％的范围内。为提高晶粒到大于等于40nm，使用更大量的添加元素。例如，在NiFeCr的情况下，优选添加大约35到45％的Cr并使用表现出fcc和bcc之间边界元相的成分。但是，如果使用元件作为适合用于高密度记录的读出头，则元件尺寸将为100nm或更小。因此，超大晶粒尺寸会引起特性的分散。从而，使用这种可能形成大于40nm的晶粒的底层材料并不优选。另一方面，如果使用元件作为例如MRAM，在某些应用中，甚至可实际应用尺寸为100nm或更大的元件。因此，在某些情况下可使用增大晶粒尺寸的籽层。

籽层的厚度优选大约为1.5到6nm，更优选是2到4nm。超小厚度的籽层丧失了诸如结晶取向控制的效应。超大厚度的籽层增加串联电阻并且使得与自旋阀膜的界面不规则。

钉扎层13沉积在底层12上。钉扎层13具有向构成沉积其上的被钉扎层14的铁磁性层施加单方向(undirectional)的各向异性的作用，以钉扎被钉扎层14的磁化。钉扎层13的材料包括反铁磁性材料，如PtMn、PdPtMn、IrMn和RuRhMn。为施加足够强度的单方向(undirectional)的各向异性，适当设置钉扎层13的厚度。对于PtMn或PdPtMn，厚度优选是大约8到20nm，更优选是10到15nm。IrMn或RuRhMn可用比PtMn等还小的厚度施加单方向(undirectional)的各向异性。因此，对于IrMn或RuRhMn，厚度优选是5到18nm，更优选是7到15nm。由于即便IrMn的厚度小于PtMn，其也可施加单向的各向异性，因此IrMn适合于解决高密度记录中需要的窄间隙。因此，IrMn可有利地用于适合于高密度记录的磁头中。硬磁性层可替代这些反铁磁性层来使用。硬磁性层包括例如CoPt(Co＝50到85％)、(Co_xPt_100-x)_100-yCr_y(x＝50到85％，y＝0到40％)、FePt(Pt40到60％)。由于具有低的电阻率，硬磁性层，尤其是CoPt用于抑制副作用，如串联电阻和RA的增加。

被钉扎层14形成在钉扎层13上。本例中的被钉扎层14是下被钉扎层14a(Co₉₀Fe₁₀)与Ru层14b以及上被钉扎层14c(Fe₅₀Co₅₀[1nm]/Cu[2.5nm]×2/Fe₅₀Co₅₀[1nm])的合成被钉扎层。紧靠钉扎层13放置的钉扎层(PtMn)13和下被钉扎层14a交换耦合，从而具有单方向的各向异性。分别在Ru层14b上下设置的下被钉扎层14a和上被钉扎层14c强烈地磁耦合，具有反平行的磁化方向。

下被钉扎层14a优选设计成具有基本上等于上被钉扎层14c的磁性厚度，即饱和磁化强度Bs×厚度t(Bs^＊t的积)。在本例中，上被钉扎层14c为(Fe₅₀Co₅₀[1nm]/Cu[2.5nm]×2/Fe₅₀Co₅₀[1nm])并且FeCo具有大约2.2T的饱和磁化强度。因此，磁性厚度为2.2T×3nm＝6.6Tnm。对于下被钉扎层14a，由于Co₉₀Fe₁₀具有大约1.8T的饱和磁化强度，提供等于上述的磁性厚度所需的下被钉扎层14a的厚度t为6.6Tnm/1.8T＝3.66nm。本例使用厚度3.6nm的Co₉₀Fe₁₀。联系钉扎层(PtMn)的单方向各向异性场强度和分别位于Ru上下的下被钉扎层与上被钉扎层之间的反铁磁性耦合场强度，用作下被钉扎层的磁性层优选厚度为大约2到5nm。考虑耦合场，当下被钉扎层具有超小厚度时，也使用小厚度的上被钉扎层。由于上被钉扎层对MR效应有很大贡献，使上被钉扎层变薄暗示着降低MR比。结果，使用超小厚度的下被钉扎层引起MR比降低。相反，与上述范围相比，超大厚度使得难以获得器件工作需要的足够的单方向各向异性场。

下被钉扎层14a可由例如Co_xFe_100-x合金(x＝0到100％)、Ni_xFe_100-x合金(x＝0到100％)、或带有非磁性添加元素的任一合金制成。下被钉扎层14a可由Co、Fe或Ni的元素物质或其合金制成。

Ru层14b具有在位于Ru层14b上下的磁性层之间产生反铁磁性耦合以形成合成被钉扎结构的作用。Ru层14b优选具有0.8到1nm的厚度。可使用除Ru之外的材料，只要在位于其上下的磁性层之间产生足够的反铁磁性耦合即可。

上被钉扎层14c(Fe₅₀Co₅₀[1nm]/Cu[2.5nm]×2/Fe₅₀Co₅₀[1nm])构成自旋相关散射单元的一部分。即，上被钉扎层14c是直接贡献于MR效应的磁性层。因此，为获得大的MR比，上被钉扎层14c的膜材料和厚度设计非常重要。尤其，考虑对自旋相关散射的贡献，位于与间隔层界面处的磁性材料很重要。本例使用bcc结构的Fe₅₀Co₅₀。

如果具有bcc结构的磁性材料被用于与间隔层的界面，其高自旋相关界面散射效应使得能够实现高MR比。具有bcc结构的FeCo基合金包括Fe_xCo_100-x(x＝30到100％)和向其添加了添加元素的Fe_xCo_100-x。用于自旋阀膜的金属材料通常具有fcc或fct结构，从而仅上被钉扎层具有bcc结构。这样，超小厚度的上被钉扎结构并不优选，因为它妨碍了bcc结构保持稳定，进而又妨碍了实现高MR比。磁性材料用作上被钉扎层(间隔层与Ru层之间的被钉扎层)优选具有2nm或更大的厚度，为了获得大的钉扎场，厚度优选是5nm或更小。另外，如果被钉扎层由可能实现高MR比的具有bcc结构的磁性层形成，具有bcc结构的层优选具有2nm或更大的总厚度，以更稳定地维持bcc结构。具有bcc结构的被钉扎层的厚度范围优选设置在2.5和4nm之间，以维持钉扎场的兼容性和bcc结构的稳定性。而且，可使用引起更稳定bcc结构的成分范围为Fe₇₅Co₂₅到Fe₈₅Co₁₅的材料。上被钉扎层由具有bcc结构的CoFe合金或具有hcp结构的Co合金替代具有bcc结构的磁性材料来制成。可利用任何元素金属，如Co、Fe和Ni以及包含这些金属中任意一种的合金。用于获得高MR比的最有利的上被钉扎层材料是具有bcc结构的FeCo合金材料。第二和第三最有利的上被钉扎层材料是具有50％或更多的Co成分的Co合金和具有50％或更多的Ni成分的Ni合金。

在本例中，上被钉扎层由磁性层(FeCo层)和非磁性层(非常薄的Cu层)交替层叠构成。具有这种结构的上被钉扎层也可能提高自旋相关散射效应，称为体散射效应。在CCP-CPP元件中，电流限制在间隔层附近以大大地增强与间隔层界面处附近电阻的贡献。在这种情况下，界面散射效应比体散射效应有更大的贡献。因此，在CCP-CPP元件中，位于间隔层界面和上被钉扎层处的材料的选择与传统CPP元件相比明显重要。但是，使用产生明显体散射效应的材料来获得更高MR比也是有效的。磁性层之间增强体散射效应的薄Cu层厚度优选在0.1到1nm之间，更优选在0.2到0.5nm之间。超小厚度的Cu层弱化提高体散射效应的效果。超大厚度的Cu层并不优选，因为它会降低体散射效应并且弱化位于非磁性Cu层上下的磁性层之间的磁耦合，使得被钉扎层的特性不充分。磁性层之间的非磁性材料可以是Hf、Zr、Ti等，用其替代Cu。另一方面，在其间插入薄的非磁性层的情况下，磁性层，如FeCo的每个单层的厚度优选在0.5到2nm之间，更优选在1和1.5nm之间。

上被钉扎层可由FeCo和Cu的合金制成，替代由FeCo层与Cu层的叠层。这种FeCoCu合金例如是(Fe_xCo_100-x)_100-yCu_y(x＝大约30到100％、y＝大约3到15％)。但是，可使用不同的成分范围。添加到FeCo的元素可以是Hf、Zr、Ti等，用其替代Cu。上被钉扎层可以是Co、Fe、Ni或其合金的单层膜。例如，作为最简单的结构，单层Co₉₀Fe₁₀可用于上被钉扎层。添加元素可以添加到这种材料。

如上面参考图2A所述，Cu膜沉积在被钉扎层14上，作为用作间隔层16中的电流路径21的来源的第一金属层。然后，AlCu层作为第二金属层沉积，以转变为间隔层16中的绝缘层22。如上面参考图2B所述，通过用稀有气体的离子束照射AlCu层、第二金属层执行用于氧化的预处理(PIT)。在该工艺中，Ar离子在30到130V的加速电压、20到200mA的束流、30到180秒的处理时间下施加。在本例中，在上述加速电压范围内，具体使用40到60V的电压。这是因为例如某些情况下由于PIT粗糙化了表面，更高的电压范围会降低MR比。此外，使用的电流值在30和80mA之间，使用的照射时间在60和150秒之间。沉积的第一金属层(Cu层)以二维膜形式出现。PIT工艺引起第一金属层的Cu被向上吸入到AlCu层中，由此Cu侵入到AlCu层中。侵入AlCu层中的Cu在执行后面的氧化工艺后仍保持金属状态，形成电流路径。因此，重要的是在沉积第二金属层后执行任能量处理，如PIT。然后，如上面参考图2C所述，AlCu层、第二金属层经受离子束辅助氧化(IAO)。该工艺中，借助提供的氧，Ar离子在40到200V的加速电压、30到200mA的束流、15到300秒的处理时间下施加。在本例中，在上述加速电压范围内，具体使用50到100V的电压。这是因为例如某些情况下由于PIT粗糙化了表面，更高的电压范围会降低MR比。此外，使用的电流值在40和100mA之间，使用的照射时间在30和180秒之间。由于Al容易氧化而Cu不容易，形成具有Al₂O₃绝缘层22和Cu电流路径21的间隔层16。在本例中，在IAO氧化期间氧暴露量范围优选在2,000和4,000L之间。在IAO期间不仅氧化Al还氧化下磁性层则并不优选。这是因为氧化会降低CCP-CPP元件的热阻和可靠性。为提高可靠性，重要的是位于CCP间隔层下面的磁性材料不被氧化，而是以金属状态出现。为实现这一点，必须将氧量控制在氧暴露量的上述范围内。为通过所提供的氧形成稳定的氧化物，仅需要在用离子束照射物质表面期间提供氧气。所需的是，在不用离子束照射物质表面期间不提供氧气。

根据AlCu层厚度调节Cu层厚度。更大厚度的AlCu层要求PIT工艺期间侵入AlCu层的Cu量增加.因此，必须提高Cu层厚度。例如，当AlCu厚度为0.6到0.8nm时，Cu层具有大约0.1到0.5nm的厚度。当AlCu厚度为0.8到1nm时，Cu层具有大约0.3到1nm的厚度。超小厚度的Cu层妨碍了PIT工艺期间提供足够量的Cu给AlCu层。这妨碍了Cu电流路径穿透AlCu层而进入其上端部。在这种情况下，面积电阻RA太高，MR比没有足够的值。另一方面，超出厚度的Cu层允许在PIT工艺期间将足够量的Cu提供给AlCu层，但最终在被钉扎层14与间隔层16之间留下厚的Cu层。为在CCP-CPP元件中实现高MR比，间隔层16中限制的电流必须到达磁性层，同时保持限制状态。但是，厚的Cu层保持在被钉扎层14与间隔层16之间并不优选。这是因为间隔层16中限制的电流在到达磁性层之前扩展，从而降低MR比。

Au、Ag等可替代Cu作为第一金属层的材料，形成电流路径。但是，Cu是优选的，因为与Au和Ag相比，在抵抗热处理方面，它更稳定。可用磁性材料替代这些非磁性材料，用于第一金属层。磁性材料包括Co、Fe、Ni和其合金。如果同样的磁性材料用于被钉扎层和电流路径，则不需要在被钉扎层上设置电流路径的来源(第一金属层)。即，通过在被钉扎层上形成要转变为绝缘层的第二金属层，然后执行PIT工艺，可使被钉扎层的材料侵入第二金属层，形成磁性材料的电流路径。

如果Al₉₀Cu₁₀用作第二金属层，在PIT工艺期间，不仅第一金属层的Cu被向上吸入，而且AlCu中的Cu与Al分离，形成电流路径。而且，如果在PIT工艺后执行离子束辅助氧化，氧化利用离子束辅助效应执行，有助于Cu与Al的分离。可将不包含Cu的Al单金属电流路径材料替代Al₉₀Cu₁₀，用于第二金属层。在这种情况下，电流路径材料Cu仅从位于第二金属层下面的第一金属层提供。如果AlCu用于第二金属层，电流路径材料Cu同样在PIT工艺期间从第二金属层提供。这样，有利的是，即便形成厚的绝缘层，也能相对容易地形成电流路径。如果Al用于第二金属层，Cu不能容易地混入氧化形成的Al₂O₃中。因此，有利的是，容易形成高耐压的Al₂O₃。使用Al和使用AlCu的任一种情况都表现出特定的优点。因此，第二金属层的材料可根据条件选择。

第二金属层的厚度对于AlCu而言大约是0.6到2nm，而对于Al而言大约是0.5到1.7nm。氧化第二金属层形成的绝缘层的厚度大约是0.8到3.5nm。在氧化后容易产生厚度为大约1.3到2.5nm的绝缘层，这种绝缘层在电流限制效应中也是有利的。而且，穿过绝缘层的电流路径具有大约1到10nm的尺寸，更优选是2到6nm的尺寸。尺寸大于10nm的金属路径并不优选，因为当器件尺寸减小时它会带来器件特性的分散。优选是尺寸大于6nm的金属路径不出现在器件中。

作为第二金属层的AlCu优选具有以Al_xCu_100-x(x＝100到70％)表示的成分。诸如Ti、Hf、Zr、Nb、Mg、Mo或Si的添加元素可添加到AlCu.在这种情况下，添加元素的成分优选大约是2到30％。这种添加元素的添加可促进CCP结构的形成。另外，当更大量的这种添加元素分布在Al₂O₃绝缘层与Cu电流路径之间的边界区域中而不是在其他区域中时，绝缘层与电流路径的粘连得到改善，在某些情况下带来提到电迁移电阻的效果。在CCP-CPP元件中，在间隔层中的金属电流路径中实现10⁷到10¹⁰A/cm²的非常高的电流密度。因此，重要的是提高电迁移电阻并在供应电流期间保持Cu电流路径稳定。但是，采用形成的适当CCP结构，在不向第二金属层中添加任何添加元素的情况下，可提供足够高的电迁移电阻。

第二金属层的材料不限于形成Al₂O₃的Al合金，可以是主要由Hf、Mg、Zr、Ti、Ta、Mo、W、Nb、Si等构成的合金。此外，第二金属层转变成的绝缘层不限于氧化物，可以是氮化物或氮氧化物。无论用于第二金属层的材料是什么，第二金属层优选在沉积后具有大约0.5到2nm的厚度，在转变为氧化物、氮化物或氮氧化物后具有大约0.8到3.5nm的厚度。

在间隔层16上沉积Cu[0.25nm]，作为金属层17。金属层17用作防止沉积其上的自由层接触间隔层16中的氧化物的阻挡层。间隔层中的绝缘层可以是非晶层。在这种情况下，使用表现出稳定fcc结构的Cu作为金属层17是优选的，因为这带来提高其上沉积的结晶度的效果。然而，由于这些问题可通过退火条件的优化、间隔层中绝缘材料以及自由层材料的选择避免，因此不需要一定提供间隔层16上的金属层17。因此，位于间隔层16下面的金属层15是必要的，因为其是电流路径的来源。另一方面，间隔层16上的金属层17不是必要的。然而，出于确保工艺裕度或特性稳定的目的，在间隔层16上形成Cu的金属层17是实际优选的。Au、Ag、Ru等可替代Cu用作金属层17的材料。但是，用于金属层17的材料优选与用于间隔层16中的电流路径的材料相同。如果用于金属层17的材料和用于电流路径的材料不同，界面电阻升高。但是，如果对于两个部件使用相同材料，则可防止这一点。金属层17的厚度优选在0到1nm之间，更优选在0.1到0.5nm之间。超大厚度的金属层17扩展由间隔层16限制的电流，使得电流限制效应不足，导致MR比降低。使用金属层17产生的效果和由于超厚金属层17带来的电流限制效应变得不足的缺点在上述厚度范围中平衡，这正是上述厚度为优选的原因。

在金属层17上沉积Co₉₀Fe₁₀[1nm]和Ni₈₃Fe₁₇[3.5nm]，作为自由层18。位于与间隔层界面处的自由层18的磁性材料选择对于实现高MR比是重要的。在这种情况下，CoFe合金而并不是NiFe合金更优选设置在与间隔层的界面处。在本例中使用CoFe合金中具有特别稳定的软磁性的Co₉₀Fe₁₀。如果使用接近Co₉₀Fe₁₀的CoFe合金，它优选具有0.5到4nm的厚度。如果使用不同成分的CoFe合金(例如，联系被钉扎层描述的成分)，它优选具有0.5到2nm的厚度。如果为了增强自旋相关界面散射效应，使自由层由例如类似于被钉扎层的Fe₅₀Co₅₀(或Fe_xCo_100-x(x＝45到85))构成，则为了维持自由层的软磁性，避免超大厚度。因此，优选厚度范围在0.5到1nm。如果使用不合Co的Fe，厚度可在大约0.5到4nm之间，因为该金属具有相对好的软磁性。在CoFe层上设置的NiFe层是具有最稳定软磁性的材料。CoFe合金没有非常稳定的软磁性，但其软磁性可通过在其上提供NiFe合金来补充。因为能够实现高MR比的材料可用在与间隔层的界面处，优选使用NiFe作为自由层，以整体上提高自旋阀的特性。NiFe合金的成分优选是Ni_xFe_100-x(x＝大约78到85％)。本例使用包含比常规NiFe的成分Ni₈₁Fe₁₉更大量Ni的成分(Ni₈₃Fe₁₇)。这是因为如果自由层形成在具有CCP结构的间隔层上，实现零磁致伸缩的Ni成分稍微偏离常规NiFe。尤其，当CoFe被沉积在CPP结构的间隔层上时，与其被沉积在金属Cu间隔层上时相比，其磁致伸缩向正方向移动。这样，优选是使用包含比常规NiFe更多Ni的NiFe，这使得可向负方向移动磁致伸缩，以抵消上述朝向正方向的磁致伸缩。NiFe层优选具有约2到5nm的厚度。如果不使用NiFe层，可使用交替层叠厚度大约为1到2nm的多个CoFe或Fe层与厚度大约为0.1到0.8nm的多个非常薄的Cu层而构成的自由层。

在自由层18上层叠Cu[1nm]和Ru[10nm]，作为盖层19。盖层19具有保护自旋阀膜的功能。Cu层优选厚度为大约0.5到10nm。Ru层可直接设置在自由层18上，厚度为大约0.5到10nm而不用设置任何Cu层。当NiFe用于与间隔层相对的盖层的侧面上的自由层中时，形成在自由层与盖层之间的界面混合层的磁致伸缩由于Ru与Ni之间的不可溶关系而降低，这引起更优选的效果。可使用另一金属层替代Cu或Ru层。盖层的配置不特别限定，可使用任何材料，只要能产生覆盖效果(capping effect)。但是应注意，选择用于盖层的材料会影响MR比和长期可靠性。考虑其他特性，Cu和Ru是盖层所需的材料。上电极20形成在盖层19上，提供垂直于自旋阀膜的电流。

本例的CCP-CPP元件表现出RA＝500mΩμm²、MR＝9％、ΔRA＝45mΩμm²的特性。实现这种高MR比是因为如上所述适当PIT和IAO离子束条件的选择可改进Cu电流路径的纯度。这种CCP-CPP元件可提供能够适用于150到300Gpsi的记录密度的读出头。而且，当上述PIT和IAO离子束参数具有更大值时，RA改变为更小值。得到下面的值：RA＝300mΩμm²、MR比＝8.5％、ΔRA＝25.5mΩμm²。通过对PIT和IAO离子束参数设置更强的条件，可提高膜二维表面中CCP结构的电流路径的密度，降低电阻RA。

离子束参数的更大值意味着增加的束能量值、增加的束流值、延长的束照射时间等。

已经描述被钉扎层位于自由层下面的底类型CCP-CPP元件。但是，根据本发明的该实施例的方法可类似地适用于顶类型CCP-CPP元件中。为制造顶型CCP-CPP元件，在图6中底层12和盖层19之间设置的层按与图6所示顺序相反的顺序沉积。位于间隔层上下的各金属层(Cu层)的作用是为顶类型和底类型CCP-CPP元件提供同样的功能。即，间隔层下面的Cu层是必要的，因为其是电流路径的来源。但是，间隔层上面的Cu层不是必要的。

[例2]

描述通过不同方法制造的CCP-CPP元件的特性之间的比较。用于从底层12到盖层19的各层的材料如下列出：

底层12：Ta[5nm]/Ru[2nm]，

钉扎层13：Pt₅₀Mn₅₀[15nm]，

被钉扎层14：Co₉₀Fe₁₀[4nm]/Ru[0.9nm]/Co₉₀Fe₁₀[4nm]，

金属层15：Cu[2.5nm]，

间隔层(CCP-NOL)16：Al₂O₃绝缘层和Cu电流路径21(通过沉积Al₉₀Cu₁₀[xnm]，接着执行PIT和IAO处理制备)，

金属层17：Cu[2.5nm]，

自由层18：Co₉₀Fe₁₀[1nm]/Ni₈₃Fe₁₇[3.5nm]，

盖层19：Cu[1nm]/Ru[10nm]。

在本例中，用作第二金属层的AlCu的厚度x在0.5和1nm之间变化。改变AlCu的厚度对应于改变CCP-NOL表面中电流路径的面积比，从而可调节CCP-CPP元件的RA。即，RA随AlCu厚度一致地提高。在本例中，Co₉₀Fe₁₀用作与间隔层相邻放置的被钉扎层和自由层的磁性材料。在使用Co₉₀Fe₁₀的情况下，与例1中使用的Fe₅₀Co₅₀/Cu的情况相比，MR比减小。但是，为了比较制造方法，本例使用简单结构。

在本例2中，使用形成第一和第二金属层以及然后使用PIT和IAO工艺形成CCP-NOL的方法。为与上述方法相比，使用下述的方法。

[比较例1]：形成第一和第二金属层以及然后不用PIT工艺而使用自然氧化(NO)形成CCP-NOL的方法。

[比较例2]：形成第一和第二金属层以及然后不用PIT工艺而使用IAO工艺形成CCP-NOL的方法。

图7表示使用上述方法制造的CCP-CPP元件的RA和MR比的关系。

参考起见，使用Cu[5nm]作为间隔层的金属CPP元件的特性为：RA＝100mΩμm²、ΔRA＝05mΩμm²、MR比＝0.5％。

在通过自然氧化形成CCP-NOL的比较例1的情况下，MR比随RA一致性增加，在RA为380mΩμm²时，其为1.5％。RA和MR比高于金属CPP元件。这表明CCP-NOL的存在提高MR比。

当施行CCP-CPP自旋阀膜结构时，MR比与RA一致性地升高，直到RA到达500到1,000mΩμm²之间的范围。但是，原理上，RA的进一步提高使MR比饱和，成为基本恒定的值。实际上，对于表现出1,000mΩμm²或更高的RA的元件，不仅电流路径有降低的面积比，而且RA也由于下磁性层的氧化或其他不利效果而提高。这样，当RA超出1,000mΩμm²时，MR比会降低。

在CCP-NOL通过IAO工艺形成的比较例2的情况下，在RA为500mΩμm²时MR比为2.5％。与比较例1相比，MR比的值几乎为相同RA时的两倍。

在CCP-NOL通过PIT和IAO工艺形成的例2的情况下，在RA为500mΩμm²时MR比为5.5％。即，本例实现比较例2的至少2倍高的高MR比，且为比较例1的至少4倍高。

图8表示根据例2制造的CCP-CPP元件的R-H回线。考虑实际应用，R-H回线在场强为H＝600 Oe或更小时测量。据报告，如果在使用非常薄的绝缘层时在TMR元件中产生用作电流路径的局部针孔，则由于局部电流场的影响，其R-H回线被移动成与磁场反对称(参见B.Oliver等人，J.Appl.Phys.，91，4348(2002))。但是，如图8所示，根据本例制造的CCP-CPP元件的R-H回线与磁场对称。这表明根据本发明的方法能够形成绝缘层中均匀地形成大量电流路径的令人满意的CCP-NOL。

通过使用根据本发明的方法形成CCP-NOL来提高MR比的原理将在下面讨论。这里，讨论将基于Valet和Fert提出的模型，此后称为Valet-Fert模型(T.Valet和A.Fert，Phys.Rev.B48，7099(1993))。为讨论根据本例的实验，必须将Valet-Fert模型适用于CCP-CPP元件。为了延伸Valet-Fert模型，作出下面的假设。即，在CCP-CPP元件中，电流被限制在间隔层中的电流路径中，使得间隔层与被钉扎层或自由层之间的界面面积取决于电流路径的面积比D[％]。而且，在CCP-CPP元件中，间隔层的电阻占据了总电阻的更大的百分比。因此，自旋相关散射中，界面散射效应比体散射效应更显著。从而，这里为了简化计算而忽略掉体散射效应。

图9A表示根据例2的CCP-CPP元件的透视图。图9B表示电流路径的放大透视图。图9C表示根据本例的CCP-CPP元件的等效电路图。

图9C中，RA_upper指的是位于自由层18上的盖层19和上电极的面积电阻。RA_free。指的是自由层18的面积电阻。RA_pinned指的是夹在Ru和CCP-NOL之间的对MR效应有贡献的上被钉扎层14c的面积电阻。RA_lowe指的是位于上被钉扎层14c上面的Ru14b、下被钉扎层14a、钉扎层12、底层12和下电极的面积电阻。如图9C所示，CCP-NOL中的Cu电流路径的电阻通过将Cu电流路径的电阻率ρ_Cu与厚度t_Cu之积除以电流路径的面积比D确定，即ρ_Cut_Cu/(D/100)。考虑界面散射系数γ，电流路径与自由层18或上被钉扎层14c(在两个表面上，电流路径与CoFe接触)之间的界面电阻通过将RA_CoFe/Cu除以电流路径的面积比D确定，即RA_coFe/Cu/(1-γ²)/(D/100)。

上述模型中，CCP-NOL的RA_CCP由等式(1)表达，ARA_interface由等式(2)表达。

{RA}_{CCP} = \frac{{2 R A_{CoFe / Cu} / (1 - γ^{2}) + ρ_{Cu} t_{Cu}}}{(D / 100)} [mΩμ m^{2}] - - - (1)

{ΔRA}_{interface} = \frac{({ΔRA}_{pinned / pacer} + {ΔRA}_{free / spacer})}{(D / 100)}

= \frac{(4 γ {RA}^{*} CoFe / C u^{2} / (ρ_{Cu} t_{Cu} + {2 RA}^{*} CoFe / Cu))}{(D / 100)} [mΩμ m^{2}] - - - (2)

基于这些模型，计算CCP-CPP自旋阀膜的RA与MR比的关系。首先，除了RA_CCP，将RA值设为100mΩμm²。该值由对于金属CCP元件从实验确定的RA值而引入。根据文献值，RA_CoFe/cu被设置为0.2mΩμm²。厚度t_Cu被设置为1.5nm，其等于从截面TEM观察得到的CCP-NOL厚度。界面散射系数γ设置为0.62，其是实验上对于金属CCP元件确定的值。已经描述的图7表示通过使用上述值和使用CCP-NOL中Cu电流路径的电阻率ρ_Cu作为参数将试验数据拟合于MR比对RA而得到的线。

如图7所示，实验数据适当地匹配于拟合线。这表明基于假设CCP-NOL结构的模型的计算是有效的。对于比较例1(自然氧化)和比较例2(IAO)，拟合线表现出如下趋势：MR比与RA一致性地提高，直到RA到达大约500mΩμm²，并且RA的进一步提高几乎饱和了MR比。因此，图7中MR比的提高可描述为CCP-NOL结构的效果。

进一步的讨论将集中在Cu电流路径的电阻率ρ_Cu、用于图7中拟合的参数上。比较例1(自然氧化)中电阻率ρ_Cu为160μΩcm，比较例2(IAO)中为110μΩcm，本例2中为65μΩcm(PIT和IAO)。比较例2中Cu电流路径的电阻率ρ_Cu低于比较例1中。这表明IAO将Cu电流路径的纯度提高到自然氧化所得到纯度之上。如果CPP-NOL通过自然氧化形成，不仅Al而且Cu被氧化到某程度。相反，如果IAO用于形成CPP-NOL，氧化能量低的Al容易被氧化，而氧化能量高的Cu由于Ar离子束辅助所伴随的还原效应不容易被氧化。

当CPP-NOL由PIT和IAO(例2)形成时，Cu电流路径的纯度高于CPP-NOL仅由IAO形成时所取得的纯度(比较例2)。这是因为IAO之前的PIT工艺将Cu与Al分离，并且从下面Cu层的吸入现象引起Cu路径的形成。即，决定Cu电流路径纯度的重要因素是(1)氧化之前Cu路径由Al以金属状态的分离程度(沿厚度穿入Al层的Cu路径的形成)和(2)氧化工艺中仅Al氧化并且避免Cu氧化。PIT有助于在氧化前将Cu与Al分离，实现效应(1)，从而容易确立效应(2)。另外，在氧化工艺期间，IAO比自然氧化更优选，因为其使得效应(2)实际上更容易实现。而且，实质上并不希望没有能量辅助的自然氧化在氧化期间产生效应(1)。但是，能量辅助的IAO也能够促进氧化期间的分离现象(Al₂O₃的形成和氧化前金属Cu的分离)，从而实现高MR比。

如上所述，PIT和IAO工艺提高MR比，因为其降低CCP-NOL结构中Cu电流路径的电阻率，换言之，该工艺提高了Cu电流路径中的Cu纯度。

根据本发明的PIT工艺基于Cu从第一金属层的吸入。关于这种现象的典型的实验结果将在下面说明。当不提前形成第一金属层(Cu层)而形成作为第二金属层的AlCu合金时，PIT和IAO工艺不能实现低RA，从而不能实现高MR比。即，如果第一金属层(Cu层)不形成，甚至采用PIT和IAO工艺也不会形成Cu电流路径。这表明如果PIT工艺被应用于AlCu合金，则Cu不能与Al很好地分离。另一方面，在第一金属层(Cu层)形成的情况下，即便不含Cu的单金属Al用作第二金属层，PIT/IAO工艺产生低RA和高MR比。当不提前形成第一金属层(Cu层)而形成作为第二金属层的Al时，PIT和IAO工艺不会明显降低RA并且产生高MR比。这些结果表明只要形成第一金属层(Cu层)，即便第二金属层由不包含Cu的Al形成，也形成电流路径。因此，用根据本发明的PIT和IAo工艺，PIT工艺使得Cu从第一金属层吸入，并且IAO使得形成穿入绝缘层的良好电流路径。已经通过对模型样品的XPS表面分析确认了通过PIT从下面Cu层吸入Cu，其中，观察到了PIT工艺使得底层金属被向上吸入，从而穿入Al层的现象。尤其，对底层/Cu[0.25nm]/Al[0.9nm]/盖层结构的XPS表面分析表明当PIT不执行时Cu峰微弱，但是PIT工艺引Cu峰的显著增加，对应膜表面中Cu浓度的增加。

图10A和10B分别表示根据本例经PIT/IAO工艺产生的CCP-CPP元件的I-V和R-V特性。如图10A所示，CCP-CPP元件表现出线性和欧姆I-V特性。这表明因为形成高纯Cu电流路径来穿入间隔层中的氧化物层，因此实现金属电子导通特性。图10B中，由于焦耳热，电阻R随电压V升高而稍稍增高。图10B所示的V＝310mV附近电阻R的骤降是由于CCP-NOL的结构失效。

图11A和11B分别表示不形成第一金属层(Cu层)而对第二金属层(AlCu)执行PIT和IAO工艺而制造的元件的I-V和R-V特性。图11B表示电阻随电压升高而降低的隧道导通特性。而且，图11A表示l-V特性的较差的线性。这些结果表明如果第一金属层(Cu层)不形成，即便采用PIT和IAO工艺也不会形成Cu电流路径，结果元件类似于TMR(隧道磁电阻)元件。图11A中在I＝1.5mA附近电压骤降的原因是隧道阻挡层的介电击穿。

为形成具有良好绝缘部分和低ρ_Cu值的高纯度电流路径的间隔层16，在PIT/IAO处理后进一步执行离子束处理。该处理相对于PIT(预离子处理)称为AIT(后离子处理)。AlT旨在下面两个效应：(1)当执行IAO时，通过IAO中Cu氧化而产生CuO。特定的离子束处理(AIT)可将CuO还原回为Cu，可提高金属路径的纯度并且升高MR比。(2)在间隔层中，IAO后Al₂O₃与Cu没有完全分离。特定离子束处理(AIT)可加强Al₂O₃与Cu的分离。AIT的束条件类似于PIT或IAO的条件。AIT可使用RF等离子体替代离子束执行。另外，如果AIT条件被优化，仅通过执行IAO和AIT工艺而不用执行PIT工艺就可提供高MR比。这种情况下，优选是通过IAO而不是通过自然氧化来执行氧化，以便像上述情况一样，提供高MR比。然而，在一些情况下使用自然氧化。如果在强束条件下执行AIT，样品表面会被粗糙化，这会增加被钉扎层与自由层之间的层间耦合场H_in。因此，需要将AIT的束条件进行优化。

[例3]

本例中，说明有利于实现根据本发明的方法制造的CCP-CPP元件中高MR比的材料。尤其，Co₉₀Fe₁₀或Fe₅₀Co₅₀用作设置在间隔层上下的磁性层的材料。CCP-CPP元件中从底层到盖层的层如下所示：

底层：Ta[5nm]/Ru[2nm]，

钉扎层：PtMn[15nm]，

被钉扎层：Co₉₀Fe₁₀[4nm]/Ru[0.9nm]/“Mag”[4nm]，

金属层：Cu[2.5nm]，

间隔层：Al₂O₃绝缘层和Cu电流路径21(通过沉积Al₉₀Cu₁₀[xnm]，接着执行PIT和IAO处理制备)，

金属层：Cu[2.5nm]，

自由层：“Mag”[4nm]。

本例中，Co₉₀Fe₁₀或Fe₅₀Co₅₀用作磁性层，指示为“Mag”。图12表示这些CCP-CPP元件的特性评价。图12还表示基于例2所述Valet-Fert模型拟合的结果。

从图12明显看出，Fe₅₀Co₅₀用作磁性层与使用Co₉₀Fe₁₀相比提高MR比。图12中，测得的数据与基于Valet-Fert模型拟合的结果非常一致。MR比的提高可解释为FeCo的界面散射率γ为0.72，大于CoFe的0.62。γ值源于对包括由Cu[5nm]制成间隔层的金属CCP元件进行的实验(参见H.Yuasa等，J.Appl.Phys.，92，2646(2003))。因此，为实现CCP-CPP元件中高MR比，尤其重要的是使用高界面散射率γ的磁性材料。更具体说，在具有CCP结构的CCP-CPP元件的情况下，间隔层与磁性层之间的界面电阻对元件总电阻有很大贡献，从而界面散射率γ对MR比的影响与没有CCP结构的CPP元件的情况下相比明显大。优选的高界面散射率γ的磁性材料是例如Fe₅₀Co₅₀，其具有bcc结构、以Fe_xCo_100-x(x＝30到100％)表达的组成。

在本例中，不管磁性材料为什么类型，ρ_Cu值(75μΩcm)是相等的。因此，两个元件之间电流路径的纯度基本没有不同。这是因为不管哪种磁性材料用于元件，本例使用相同PIT和IAO条件。另一方面，本例中ρ_Cu为75μΩcm，大于例2中的65μΩcm，表明电流路径纯度稍差。这是由于本例与例2中PIT和IAO条件不同。

(应用)

现在说明根据本发明的实施例的磁电阻元件(CCP-CPP元件)的应用。

在本发明的实施例中，考虑实现高密度，CPP元件的RA优选设置到500mΩμm²或更小，更优选是300mΩμm²或更小。元件电阻RA通过将自旋阀膜的导电部分的有效面积A乘以CPP元件的电阻R计算。在该情况下，电阻R可直接测量并且容易确定。另一方面，自旋阀膜的导电部分的有效面积A的值取决于元件结构。因此，必须注意有效面积A的确定。

例如，如果整个自旋阀膜图案化为有效读出部分，有效面积A是整个自旋阀膜的面积。在这种情况下，自旋阀膜的面积设置为0.04μm²或更小，以设置适当电阻。对于200Gbpsi或更大的记录密度，自旋阀膜的面积设置为0.02μm²或更小。

但是，如果具有比自旋阀膜更小面积的上或下电极与自旋阀膜接触形成，有效面积A是上或下电极的面积。如果上和下电极具有不同面积，更小电极面积是自旋阀膜的有效面积A。在这种情况下，更小电极的面积设置为0.04μm²或更小，以设置适当电阻。

参考图13和图14说明确定有效面积A的例子，将更具体进行说明。图13所示的自旋阀膜10的最小面积是膜10与上电极20接触的部分的面积。该部分的宽度视为磁道宽度Tw。图14所示的自旋阀膜10的最小高度也是膜10与上电极20接触的部分的高度。该部分的高度视为高度长D。在该情况下，有效面积A确定为：A＝Tw×D。

在根据本发明实施例的磁电阻元件中，电极之间的电阻R设置为100Ω或更小。电阻R是在例如安装于头常平架组件(Head GimbalAssembly)(HGA)的顶端的两个电极垫片之间测量的值。

如果被钉扎层或自由层具有fcc结构，则根据本发明实施例的磁电阻元件需要具有fcc(111)取向。如果被钉扎层或自由层具有bcc结构，磁电阻元件需要具有bcc(110)取向。如果被钉扎层或自由层具有hcp结构，磁电阻元件需要具有hcp(001)或(110)取向。

根据本发明实施例的磁电阻元件的结晶取向优选具有4.0°或更小的分散角度，更优选是3.5°或更小，再优选是3.0°或更小。该值通过测量由X射线衍射中θ-2θ测量得到的峰位置处为摆动曲线的最大值一半处的峰全宽得到。在磁头中，该值可检测为截面部分中纳米衍射斑的分散角度。尽管取决于用于反铁磁性膜的材料，反铁磁性膜的晶格间距与被钉扎层、间隔层、和自由层非常不同。因此，可对每层独立地计算取向分散角度。例如，铂锰(PtMn)的晶格间距通常不同于被钉扎层、间隔层、和自由层的晶格间距。因为铂锰(PtMn)以相对厚的膜制成，其是测量结晶取向的分散的适当材料。对于被钉扎层、间隔层、和自由层，被钉扎层和自由层可具有不同结晶结构，如bcc和fcc结构。因此，被钉扎层和自由层具有不同结晶取向分散角度。

(磁头的实施例)

图13和图14表示装入磁头中的根据本发明实施例的磁电阻元件。图13是沿着基本平行于面对磁记录介质(未示出)的空气轴承表面的方向截取的磁电阻元件的截面图。图14是沿着垂直于该空气轴承表面(ABS)截取的磁电阻元件的截面图。

图13和图14所示的磁头具有所谓的硬接触结构。磁电阻膜10是上面提到的CCP-CPP膜。下电极11和上电极20分别设置在磁电阻膜10的下面和上面。图13中，偏置场应用膜41和绝缘膜42层叠在磁电阻膜10的两侧。如图14所示，保护层43设置在磁电阻膜10的空气轴承表面中。

通过电极11和20如箭头A所示垂直于平面向磁电阻膜10提供读出电流，电极11和20设置在磁电阻膜10的下面和上面。而且，设置在磁电阻膜10两侧的该对偏置场应用膜41，41将偏置场施加到磁电阻膜10上。偏置场控制磁电阻膜10中自由层的磁各向异性，使得自由层成为单畴。这稳定自由层的畴结构。从而可能抑制与磁畴壁移动相关的巴克豪森噪声。

本发明提高磁电阻元件的MR比。因此，本发明对磁头的应用使得能够进行敏感的磁再现。

(硬盘和头常平架的实施例)

图13和图14所示的磁头组装到读/写集成磁头组件中，然后再安装在磁记录设备中。

图15是示意地表示这种磁记录设备的主要部分的配置的透视图。磁记录设备150是使用旋转致动器的类型。在该图中，磁盘200安装在主轴152上。磁盘200按箭头A的方向由响应来控制来自驱动控制器(未示出)的控制信号的马达(未示出)旋转。根据本发明的磁记录设备150可包括多个盘200。

头滑动器153连接于悬架154顶端，从/向磁盘200进行读写。头滑动器153具有靠近其顶端安装的并包括根据上述任何一个实施例的磁电阻元件的磁头。

当磁盘200旋转时，维持头滑动器153的空气轴承表面(ABS)以预定高度浮动在磁盘200的表面上。头滑动器153可以是与磁盘200接触的所谓近接触型(in-contact)。

悬架154连接于致动器臂155的一端。一种线性马达一音圈马达156设置在致动器臂155的另一端。音圈马达156形成包括卷绕在线架上的驱动线圈(未示出)和永久磁铁以及彼此相对设置以在其间夹住线圈的对置轭的磁路。

致动器臂155由在枢轴157的两个垂直位置处设置的所有球轴承(未示出)支撑。致动器臂155可由音圈马达156进行可旋转地滑动。

图16是包括致动器臂155的顶端侧的头常平架的一部分的放大透视图，是从盘看去的图。组件160具有致动器臂155，并且悬架154连接于致动器臂155的一端。头滑动器153连接于悬架154的顶端，头滑动器153包括含根据任何一个上述实施例的磁电阻元件的磁头。悬架154具有用于写入和读出信号的引线164。引线164电连接于装入头滑动器153中的磁头的各个电极。图中参考序号165是指组件160的电极垫片。

本发明包括含根据本发明的任何一个上述实施例的磁电阻元件的磁头。这使得能够可靠地读出以高于现有技术的记录密度磁记录在磁盘200上的信息。

(磁存储器的实施例)

现在说明使用根据本发明的实施例的磁电阻元件的磁存储器。即，根据本发明的任何一个上述实施例的磁电阻元件使得能够提供磁存储器，例如存储器单元按矩阵形式排列的随机存取存储器(MRAM)。

图17是表示根据本发明实施例的磁存储器的矩阵配置的例子的图。该图表示存储器单元排列的电路配置。磁存储器包括列解码器350和行解码器351，以选择阵列中的一个位。位线334和字线333用于接通并且惟一地选择开关晶体管330。读出放大器352的检测可读出记录在磁电阻元件10的磁记录层(自由层)中的位信息。为写入位信息，电流通过特定字线323和特定位线322，产生要被施加的磁场。

图18是表示根据本发明实施例的磁存储器的矩阵配置的另一例子的图。该图中，解码器361选择一个位线322，而解码器360选择一个字线334，位线322和字线334按矩阵排列。从而，选择阵列中特定存储器单元。每个存储器单元具有串联连接磁电阻元件10和二极管D的结构。这里，二极管D用于防止读出电流旁路到除选择的磁电阻元件10外的存储器单元中。通过使用将写入电流通过特定位线322和特定字线323的每一个中产生的磁场执行写入操作。

图19是表示根据本发明实施例的磁存储器的主要部分的截面图。图20是沿着图19的A-A’线截取的截面图。这些图中所示结构对应于包括在图17或18所示的磁存储器中的用于一位的存储器单元。存储器单元具有存储元件311和地址选择晶体管312。

存储元件311具有磁电阻元件10和一对连接于磁电阻元件10的导线322和324。磁电阻元件10是上述实施例的任何一种CCP-CPP元件。

另一方面，选择晶体管312带有经通路326和埋置导线328连接于磁电阻元件10的晶体管330。晶体管330根据施加于栅332的电压执行开关操作，可控地打开和关闭磁电阻元件10与导线334之间的电流路径。

写入导线323沿正交于导线322的方向设置在磁电阻元件10的下面。写入导线322和323可由例如铝(Al)、铜(Cu)、钨(W)、钽(Ta)、或这些元素的合金形成。

在如上所述配置的存储器中，为向磁电阻元件10写入位信息，写入脉冲电流通过导线322和323，感应出合成场。施加合成场，以适当地反转磁电阻元件的记录层的磁化。

另外，为读出位信息，读出电流通过导线322、包括磁记录层的磁电阻元件10和下电极324。然后，测量磁电阻元件10的电阻值或电阻变化。

根据本发明的实施例的磁存储器使用根据上述任一个实施例的磁电阻元件(CCP-CPP元件)。因此，即便单元尺寸减小，仍肯定地控制记录层中的磁畴，允许可靠地执行写入和读出操作。

已经参考特定例子说明了本发明的实施例。但是，本发明不限定于这些特定例子。例如，对于磁电阻元件的特定结构、电极的形状与材料、偏置应用膜、绝缘膜等，熟悉本领域的技术人员可通过从相应的公知范围进行适当选择同样地实施本发明，产生同样效果。

例如，当将磁电阻元件用于读出磁头时，磁头的检测分辨率可通过在元件两侧设置磁屏蔽来限定。

另外，本发明既适用于基于垂直磁记录机制的磁头或磁记录设备，也适用于基于纵向磁记录机制的磁头或磁记录设备，在任何机制下都产生同样效果。

而且，根据本发明的磁记录设备可以是一直提供有特定记录介质的所谓的硬类型或允许记录介质更换的可移动类型。

本发明的范围也包括所有磁电阻元件、磁头、磁记录设备和可通过适当改变上述磁头和上述磁记录设备的设计由本领域技术人员作为本发明的实施例实施的磁存储器。

本领域技术人员容易发现另外的优点和改型。因此，本发明在其广义方面不限定于这里所述的特定细节和代表性实施例。从而，在不背离本发明的概念的精神或范围的情况下，可进行各种变形，如后附权利要求和其等效体所限定的那样。

Claims

1.一种制造磁电阻元件的方法，该磁电阻元件包括其磁化方向被钉扎在一个方向上的磁性被钉扎层、其磁化方向随外场而变化的磁性自由层、和间隔层，该间隔层包括设置在该磁性被钉扎层和该磁性自由层之间的绝缘层与穿入该绝缘层的电流路径，该方法包括：

在第一金属层上沉积第二金属层；和

在转变步骤之前执行用稀有气体的离子束或RF等离子体照射第二金属层的预处理，以使第一金属层穿入第二金属层来作为金属路径并且通过供应氧化气体或氮化气体将第二金属层转变为绝缘层。

2.一种制造磁电阻元件的方法，该磁电阻元件包括其磁化方向被钉扎在一个方向上的磁性被钉扎层、其磁化方向随外场而变化的磁性自由层、和间隔层，该间隔层包括设置在该磁性被钉扎层和该磁性自由层之间的绝缘层与穿入该绝缘层的电流路径，该方法中形成间隔层的步骤包括：

沉积形成金属路径的第一金属层；

在第一金属层上沉积第二金属层；

执行用稀有气体的离子束或RF等离子体照射第二金属层的预处理；

以及

通过供应氧化气体或氮化气体将第二金属层转变为绝缘层。

3.根据权利要求2的方法，其中为稀有气体的离子束或RF等离子体设置30V到130V的加速电压而执行所述预处理。

4.根据权利要求3的方法，其中为稀有气体的离子束或RF等离子体设置40V到60V的加速电压而执行所述预处理。

5.根据权利要求2的方法，其中通过在用稀有气体的离子束或RF等离子体照射第二金属层的同时供应氧化气体或氮化气体来执行所述转变步骤。

6.根据权利要求5的方法，其中为稀有气体的离子束或RF等离子体设置40V到200V的加速电压而执行所述转变步骤。

7.根据权利要求6的方法，其中为稀有气体的离子束或RF等离子体设置50V到100V的加速电压而执行所述转变步骤。

8.根据权利要求2的方法，其中第一金属层包含选自Cu、Au、Ag构成的组中的至少一种元素。

9.根据权利要求2的方法，其中第一金属层具有0.1nm到1nm的厚度。

10.根据权利要求2的方法，其中绝缘层是包含选自Al、Si、Hf、Ti、Ta、Mo、W、Nb、Mg、Cr和Zr构成的组中至少一种元素的氧化物或氮化物。

11.根据权利要求2的方法，其中第二金属层由Al_xCu_100-x构成，且70at％≤x≤100at％。

12.根据权利要求2的方法，其中第二金属层具有0.5nm到2nm的厚度。

13.根据权利要求2的方法，其中电流路径具有2nm到6nm的直径。

14.根据权利要求2的方法，其中磁性被钉扎层在与间隔层的界面处具有体心立方结构。

15.根据权利要求2的方法，其中磁性被钉扎层包括Fe_xCo_100-x合金层，且30at％≤x≤100at％。

16.根据权利要求2的方法，其中磁性被钉扎层包括铁磁性层和Cu层的叠层膜，Cu层具有0.1nm到1nm的厚度。

17.根据权利要求2的方法，还包括：在间隔层上形成Cu层。

18.根据权利要求17的方法，其中Cu层具有0.1nm到0.5nm的厚度。

19.一种使用根据权利要求2的方法制造磁电阻元件的设备，该设备包括：

装载衬底的装载闸室；

在衬底上沉积金属层的沉积室；

包括供应氧化气体或氮化气体的供应器和激发稀有气体而产生等离子体并用离子束照射金属层的离子源的反应室；以及

经真空阀连接于各室的衬底转移室。

20.根据权利要求19的设备，其中反应室中的离子源包括将离子束的加速电压控制在30V到200V的范围内的栅格。

21.根据权利要求19的设备，还包括布置在栅格与其上放置衬底的衬底台之间的电子发射器，其中允许电子发射器发射的电子流入离子源。

22.一种磁电阻元件，该磁电阻元件按层叠顺序包括：

下电极；

底层；

包括以MeMn表示的反铁磁性层的钉扎层，其中Me是Ir或Pt；

由CoFe合金层形成的第一磁性被钉扎层；

Ru层；

由FeCo合金层形成的第二磁性被钉扎层，厚度为2.5到4nm，具有bcc结构，其磁化方向被钉扎在一个方向上；

下Cu层；

包括Al₂O₃层和穿透Al₂O₃层的Cu电流路径的间隔层；

上Cu层；

由厚度为0.5到2nm的CoFe合金层与NiFe层的叠层形成的磁性自由层，其磁化方向随外场改变；

包括Cu层或Ru层的盖层；和

上电极。