KR100988692B1

KR100988692B1 - 자기 저항 소자 및 이를 제조하는 방법 및 장치

Info

Publication number: KR100988692B1
Application number: KR1020070109172A
Authority: KR
Inventors: 히데아끼 후꾸자와; 가쯔히꼬 고오이; 히로미 유아사; 스스무 하시모또; 히또시 이와사끼
Original assignee: 가부시끼가이샤 도시바
Priority date: 2004-08-10
Filing date: 2007-10-29
Publication date: 2010-10-18
Also published as: US8153188B2; CN1746980A; EP1626393A2; US20060034022A1; US20090061105A1; KR20080061346A; CN100388358C; EP1626393A3; US7514117B2; KR20060050327A; JP4822680B2; EP1626393B1; JP2006054257A; KR20070111433A

Abstract

본 발명은 자화 핀층, 자화 자유층, 그리고 자화 핀층과 자화 자유층 사이에 제공된 절연층 그리고 절연층을 관통하는 전류 경로를 갖는 스페이서층을 포함하는 자기 저항 소자를 제조하는 방법에 관한 것이다. 본 방법에 있어서 스페이서층을 구성하는 공정은 전류 경로를 형성하는 제1 금속층을 성막하는 단계와, 제1 금속층 상에 절연층으로 변환될 제2 금속층을 성막하는 단계와, 희유 가스의 이온 빔 또는 RF 플라즈마로써 제2 금속층을 조사하는 사전 처리를 수행하는 단계와, 산화 가스 또는 질화 가스를 공급함으로써 제2 금속층을 절연층으로 변환시키는 단계를 포함한다.

자기 저항 소자의 제조 방법, 자화 핀층, 자화 자유층, 스페이서층, 제1 금속층의 성막 단계, 제2 금속층의 성막 단계, 산화 가스 또는 질화 가스의 공급 단계

Description

자기 저항 소자 및 이를 제조하는 방법 및 장치{MAGNETORESISTIVE ELEMENT AND METHOD AND APPARATUS FOR MANUFACTURING THE SAME}

본원은 2004년 8월 10일자로 출원된 이전의 일본 특허 출원 제2004-233641호를 기초로 하며 그로부터 우선권의 이익을 향유하고, 그 전체 내용은 참조로 여기에 포함되어 있다.

본 발명은 전류가 특히 자기 저항 소자의 평면으로 공급되는 구조를 갖는 자기 저항 소자를 제조하는 방법 및 장치에 관한 것이다.

자기 소자 특히 자기 헤드의 성능은 GMR(giant magnetoresistive effect)의 발견에 의해 상당히 개선되었다. 특히, 자기 헤드 및 자기 MRAM(magnetic random access memory)으로의 스핀-밸브 필름(SV 필름)의 적용은 자기 소자의 분야에서 현저한 기술 개선을 가져왔다.

"스핀-밸브 필름"은 비자기성 금속 스페이서층이 2개의 강자성층들 사이에 개재되는 구조를 갖는 적층 필름이다. 스핀-밸브 필름에서, 하나의 강자성층("핀 층" 또는 "자화 핀층")의 자화는 반강자성층 등에 의해 핀 고정되고, 반면에 다른 강자성층("자유층" 또는 "자화 자유층")의 자화는 외부장(예컨대, 매체장)에 따라 회전 가능하게 제조된다. 스핀-밸브 필름에서, 거대 자기 저항 변화가 핀층 및 자유층의 자화 방향들 사이의 상대 각도의 변화에 의해 발생될 수 있다.

종래의 스핀-밸브 필름은 감지 전류가 요소의 평면에 평행하게 공급되는 CIP(current-in-plane)-GMR 요소이다. 최근에, 감지 전류가 요소의 평면에 실질적으로 직각으로 공급되는 CPP(current-perpendicular-to-plane)-GMR 요소에 관심이 집중되었는데, 이는 CPP-GMR 요소가 CIP-GMR 요소보다 큰 GMR 효과를 나타내기 때문이다.

이러한 자기 저항 소자가 자기 헤드에 적용될 때, 높은 요소 저항이 산탄 잡음 및 고주파 응답에 대해 문제점을 내포한다. RA(저항 및 면적의 곱)의 관점에서 요소 저항을 평가하는 것이 적절하다. 특히, RA는 200 Gbpsi(제곱 인치당 기가비트)의 기록 밀도에서 수백 Ω㎛² 내지 1 Ω㎛² 그리고 500 Gbpsi의 기록 밀도에서 500 Ω㎛² 미만이어야 한다.

이들 요건과 관련하여, CPP 요소는 자기 소자의 크기를 더욱 감소시키는 경향에 대한 낮은 저항을 나타내더라도 높은 MR 비율을 제공할 가능성을 갖는다. 이러한 환경 하에서, CPP 요소 그리고 이들 사용하는 자기 헤드는 200 Gbpsi 내지 1 Tbpsi(제곱 인치당 테라비트)의 기록 밀도를 달성할 유망한 후보인 것으로 예측된다.

그러나, 핀층, 스페이서층 및 자유층(이러한 3층 구조는 스핀-의존 산란 유닛으로서 언급됨)이 금속으로 제조되는 금속 CPP 요소가 낮은 저항 변화율만 나타낸다. 따라서, 금속 CPP 요소는 증가된 밀도로부터 기인하는 매우 약한 장을 감지하는 데 불충분하므로, 실용적으로 사용하는 것은 어렵다.

이러한 문제점을 해결하기 위해, 요소의 두께를 가로질러 연장하는 전류 경로를 포함하는 NOL(nano-oxide layer)을 비자기성 스페이서층으로서 사용하는 CPP 요소가 제안되었다(예컨대, 일본 특허 출원 고까이 제2002-208744호 참조). 이러한 CPP 요소는 CCP(current-confined-path) 효과로 인해 요소 저항 및 MR 비율 모두를 증가시킬 수 있다. 이러한 요소는 CCP-CPP 요소로서 언급된다. 부수적으로, 자기 저항 소자 내에 산화물로 주로 구성된 층을 형성하는 방법이 이미 제안되었다(일본 특허 출원 고까이 제2002-76473호 참조).

금속 CPP 요소에 비해, CCP-CPP 요소는 다음의 개선 효과를 갖는다. 기판/Ta [5 ㎚]/Ru [2 ㎚]/PtMn [15 ㎚]/Co₉₀Fe₁₀ [4 ㎚]/Ru [0.9 ㎚]/Co₉₀Fe₁₀ [4 ㎚]/Cu [5 ㎚]/Co₉₀Fe₁₀ [1 ㎚]/Ni₈₁Fe₁₉ [3 ㎚]/Cu [1 ㎚]/Ta 캡층의 구조를 갖는 금속 CPP 요소가 제조되었다. PtMn에 의해 핀층을 핀 고정하는 열처리의 명령이 10시간 동안 270℃에서 자기장 내에서 수행되었다. 반면에, Al₉₀Cu₁₀ [0.7 ㎚]을 자연 산화시킴으로써 형성된 NOL을 스페이서층으로서 갖는 CCP-CPP 요소가 금속 CPP 요소 내의 Cu 스페이서층 대신에 제조되었다. 이들 요소의 면적 저항 RA, 면적 저항의 변화 ΔRA 및 MR 비율은 다음과 같다.

금속 CPP CCP-CPP

RA 100 mΩ㎛² 370 mΩ㎛²

ΔRA 0.5 mΩ㎛² 5.6 mΩ㎛²

MR 비율 0.5% 1.5%

전술된 바와 같이, CCP-CPP 요소는 개선된 MR 비율 및 개선된 RA 비율을 나타내므로, 금속 CPP 요소보다 1차의 크기만큼 높은 ΔRA를 갖는다.

그러나, 전술된 이들의 양호한 특성에도 불구하고, CCP-CPP 요소는 200 내지 500 Gbpsi의 높은 기록 밀도를 갖는 매체로부터 매우 약한 장 신호를 감지하는 데 불충분한 것으로 추정된다. 시험 계산치는 MR 비율이 예컨대 200 Gbpsi의 기록 밀도 그리고 500 Ω㎛² 의 RA에서 적어도 3% 이어야 한다는 것을 지시한다. 충분한 신호-대-잡음 비율을 얻기 위해, 적어도 7% 즉 적어도 시험 계산치의 2배의 MR 비율을 제공할 것이 필요하다. 이들 인덱스의 관점에서, MR 비율의 전술된 수치는 요구된 사양의 약 1/2이다. 이와 같이, 이들 요소를 실용적으로 사용하는 것은 어렵다.

본 발명의 일 태양에 따르면, 그 자화 방향이 일방향으로 실질적으로 핀 고정되는 자화 핀층, 그 자화 방향이 외부장에 따라 변동하는 자화 자유층, 그리고 자화 핀층과 자화 자유층 사이에 제공된 절연층 그리고 절연층 내로 관통하는 전류 경로를 갖는 스페이서층을 포함하는 자기 저항 소자를 제조하는 방법에서, 제1 금속층 상에 제2 금속층을 성막하는 단계와; 제1 금속층을 전류 경로로서 제2 금속층 내로 관통시키는 단계와; 산화 가스 또는 질화 가스를 공급함으로써 제2 금속층을 절연층으로 변환시키는 단계를 포함하는 방법이 제공된다.

본 발명의 일 태양에 따른 방법에서, 이러한 방법은 변환 단계 전에 희유 가스의 이온 빔 또는 RF 플라즈마로써 제2 금속층을 조사하는 사전 처리를 수행하는 단계를 추가로 포함한다.

본 발명의 다른 태양에 따르면, 그 자화 방향이 일방향으로 실질적으로 핀 고정되는 자화 핀층, 그 자화 방향이 외부장에 따라 변동하는 자화 자유층, 그리고 자화 핀층과 자화 자유층 사이에 제공된 절연층 그리고 절연층 내로 관통하는 전류 경로를 갖는 스페이서층을 포함하는 자기 저항 소자를 제조하는 방법에서, 상기 제조 방법에서 스페이서층을 형성하는 공정은, 전류 경로를 형성하는 제1 금속층을 성막하는 단계와; 상기 제1 금속층 상에 제2 금속층을 성막하는 단계와; 희유 가스의 이온 빔 또는 RF 플라즈마로써 제2 금속층을 조사하는 사전 처리를 수행하는 단계와; 산화 가스 또는 질화 가스를 공급함으로써 제2 금속층을 절연층으로 변환시키는 단계를 포함하는 방법이 제공된다.

본 발명의 또 다른 태양에 따르면, 전술된 방법을 사용하여 자기 저항 소자를 제조하는 장치에서, 기판이 적재되는 로드락 챔버와; 금속층이 기판 상에 성막되는 성막 챔버와; 산화 가스 또는 질화 가스를 공급하는 공급기 그리고 플라즈마를 발생시키도록 희유 가스를 여기시켜 이온 빔으로써 금속층을 조사하는 이온 공급원을 갖는 반응 챔버와; 진공 밸브를 통해 챔버에 연결된 기판 이송 챔버를 포함하는 장치가 제공된다.

본 발명에 따르면, 실용적으로 사용될 수 있는 MR 비율이 높은 CCP-CPP 요소가 제공된다.

도1은 본 발명의 하나의 실시예에 따른 자기 저항 소자(CCP-CPP 요소)의 단면도이다. 도1에 도시된 자기 저항 소자는 하부 전극(11), 하부층(12), 피닝층(13; pinning layer), 핀층(14; pinned layer), 금속층(15), 스페이서층(CCP-NOL)(16), 금속층(17), 자유층(18), 캡층(19) 및 상부 전극(20)을 갖고, 모든 이들 층은 기판(도시되지 않음) 상에 형성된다. 스페이서층(CCP-NOL)(16)은 절연층(22) 그리고 절연층(22)을 관통하는 전류 경로(21)를 포함한다.

도2a 내지 도2d를 참조하여, 본 발명의 실시예에 따른 자기 저항 소자(CCP-CPP 요소)를 제조하는 방법이 간략하게 설명될 것이다. 여기에서, 전류 경로(21)를 포함하는 스페이서층(16)이 Al₂O₃로 제조된 절연층(22) 내에 형성되는 예가 설명될 것이다.

도2a에 도시된 바와 같이, 하부 전극, 하부층 및 피닝층(이들 부재는 도시되어 있지 않음)이 기판 상에 형성되고, 다음에 핀층(14)이 피닝층 상에 성막된다. 전류 경로를 형성하는 제1 금속층(m1)(예컨대, Cu)이 핀층 상에 성막된다. 절연층으로 변환될 제2 금속층(m2)(예컨대, AlCu 또는 Al)이 제1 금속층(m1) 상에 성막된다.

도2b에 도시된 바와 같이, 사전 처리가 희유 가스(예컨대, Ar)의 이온 빔으로써 제2 금속층(m2)을 조사함으로써 수행된다. 이러한 사전 처리는 PIT(pre-ion treatment)로서 언급된다. PIT는 제1 금속층(m1)이 제2 금속층(m2) 내에 부분적으로 흡수되게 하여 m1의 일부가 m2 내로 침입한다.

도2c에 도시된 바와 같이, 산화 가스(예컨대, 산소)가 제2 금속층(m2)을 산화시키도록 공급된다. 산화는 제2 금속층(m2)을 Al₂O₃로 제조된 절연층을 변환시키고, 절연층(22)을 관통하는 전류 경로(21)도 형성하여서, 스페이서층(16)을 형성한다.

도2d에 도시된 바와 같이, Cu 등의 금속층(17)이 스페이서층(16) 상에 성막되고, 자유층(18)이 금속층(17) 상에 성막된다. 스페이서층(16) 상의 금속층(17)은 금속층 상에 형성된 자유층이 산화에 의해 영향을 받는 것을 방지하는 기능 그리고 자유층의 결정성을 개선시키는 기능을 갖는다. 예컨대, 절연층(22)이 비정질 Al₂O₃로 형성될 때, 그 상에 형성된 금속층의 결정성은 악화되는 경향이 있다. 그러나, Cu층 등의 자유층의 결정성을 개선시키는 기능을 갖는 층이 절연층(22) 상에 제공되면, Cu층의 두께가 단지 수 Å이라도, 자유층의 결정성은 상당히 개선될 것이다. 금속층(17)이 스페이서층(16) 및 자유층(18)의 재료에 따라 어떤 경우에도 반드시 제공되어야 하는 것은 아니다는 것이 주목되어야 한다.

본 발명의 실시예에 따른 방법은 스페이서층(16) 내의 절연층(22)을 관통하는 전류 경로(21)의 순도를 개선시킨다. 그러면, 이는 면적 저항 RA를 상당히 증가시키지 않고 높은 MR 비율을 갖는 자기 저항 소자를 제조하는 것을 가능하게 한다.

이제, 전술된 공정은 더욱 상세하게 설명될 것이다.

도2b에서, PIT는 본 발명의 방법에서 가장 중요하며 특징적인 단계이고; PIT는 제1 금속층(m1)이 제2 금속층(m2) 내로 침입하게 하여 전류 경로를 형성하기 위해 핀층(14) 상으로의 제1 및 제2 금속층(m1, m2)의 성막 후에 그리고 산화 전에 수행된다.

PIT 공정에서, 제2 금속층(m2)은 희유 가스의 이온 빔으로써 조사되고; 제2 금속층(m2)은 스페이서층(16) 내의 절연층(22)으로 변환되어야 한다. 희유 가스는 Ar, Kr, He 및 Xe을 포함한다. Ar은 제조 비용의 관점에서 가장 바람직하다. Ar 대신에, Xe 등의 큰 질량을 갖는 또 다른 희유 가스가 특정 효과를 발생시키도록 요구에 따라 사용될 수 있다.

PIT 공정에서 이온 빔으로써의 조사를 위해 설정된 바람직한 조건은 30 내지 130 V의 가속 전압 V₊, 20 내지 200 ㎃의 빔 전류 Ib 그리고 10 내지 300 W의 RF 전력이고, RF 전력은 일정한 수치로 빔 전류를 유지하기 위해 이온 공급원 내에 플라즈마를 유도한다. 이들 조건은 이온 빔 식각을 위한 것보다 상당히 약하다. 이는 PIT 공정 중의 현저한 식각이 산화될 제2 금속층(AlCu 또는 Al)을 제거할 수 있기 때문이다.

원하는 두께보다 큰 두께를 갖는 제2 금속층이 10Å 이상의 식각 부분의 두께를 고려하여 성막되며 원하는 두께를 갖는 부분적으로 식각된 제2 금속층을 남기도록 전술된 것보다 강한 조건 하에서 이온 빔 처리를 수행하는 단계가 후속되는 대체 방법이 생각될 수 있다. 그러나, 이러한 방법은 그렇게 바람직하지 않다. 이는 이온 빔 처리를 위한 강한 조건이 균일한 제어가 필름 표면 내의 위치에 따라 금속 필름의 두께를 가로질러 식각을 변동시키기 어렵게 하여 핀층을 손상시킬 수 있기 때문이다. PIT 처리의 주요 목적은 절대적으로 금속층(m1)의 흡수를 유발시키기 위한 것이다. 이와 같이, 금속층(m2)의 두께의 감소가 0 내지 3Å의 전형적인 값을 갖는 매우 작은 양인데, 이는 식각의 경우와 상이하다.

이온 빔의 입사 각도는 0 내지 80˚에서 변동되고; 입사 각도는 빔이 입사 시 필름 표면에 직각일 때 0˚인 것으로 그리고 빔이 입사 시 필름 표면에 평행할 때 90˚인 것으로 정의된다. PIT 공정을 위해 요구된 처리 시간은 바람직하게는 제어성 등의 관점에서 약 15 내지 180초 그리고 더욱 바람직하게는 30초 이상이다. 긴 처리 시간은 CCP-CPP 요소에 대한 생산성을 악화시키기 때문에 바람직하지 않다. 이들 관점에서, 처리 시간은 가장 바람직하게는 약 30 내지 180초의 범위 내에 있다.

도2b에 도시된 바와 같이, PIT 공정은 제1 금속층 내의 Cu가 제2 금속층 내에 흡수되게 하여 Cu가 제2 금속층 내로 침입하도록 한다. 제1 금속층 내의 Cu는 제2 금속층 내로 관통하는 돌출 형상을 가지는데, 이 제2 금속층은 산화 처리후에 절연층으로 변환되는 일 없이 전류 경로를 형성하는 금속층으로서 유지된다. 전술된 바와 같이, 제2 금속층은 AlCu 또는 Al일 수 있다. AlCu 합금이 제2 금속층으로서 사용되면, 제1 금속층으로부터의 Cu의 흡수뿐만 아니라 AlCu 합금으로부터의 Al 및 Cu의 분리를 유발시키는 상분리 현상(phase separation phenomenon)도 발생한다. Cu가 없는 Al이 제2 금속층으로서 사용되면, 제1 금속 내의 Cu의 흡수만 일어난다. 이러한 방식으로, PIT 공정은 제1 금속층 내의 Cu가 제2 금속층 내에 흡수되게 한다. 따라서, Al 이외의 금속이 제2 금속층을 위해 사용될 수 있다. 제2 금속층은 예컨대 안정된 산화물로 용이하게 변환되는 Si, Hf, Zr, Mg, W, Mo, Nb, Cr, Ti 또는 이들 원소를 함유하는 합금일 수 있다. 그에 따라, 에너지 처리 형태인 PIT 공정은 제1 금속층이 제2 금속층 내에 흡수되도록 할 수 있다.

도2c에 도시된 바와 같이, 산화 처리가 PIT 후에 수행된다. 이러한 공정은 Al이 용이하게 산화되지만 Cu는 그렇지 않다는 산화 에너지의 차이를 이용한다. 이와 같이, 전류 경로를 형성하는 Cu가 Al₂O₃의 절연층으로부터 분리되는 스페이서층이 형성된다. 산화 방법은 자연 산화 또는 희유 가스의 이온 빔으로써 조사하면서 산화 가스(예컨대, 산소)를 공급하는 방법일 수 있다. 후자의 방법은 더욱 바람직하며 IAO(ion-assisted oxidation)로서 언급된다. 희유 가스는 Ar, Xe, Kr 및 He을 포함한다.

IAO 공정에서 이온 빔으로써의 조사를 위해 설정된 바람직한 조건은 40 내지 200 V의 가속 전압 V₊, 20 내지 200 ㎃의 빔 전류 Ib 그리고 20 내지 400 W의 RF 전력이고, RF 전력은 일정한 수치로 빔 전류를 유지하기 위해 이온 공급원 내에 플라즈마를 유도한다. IAO 처리 시간은 바람직하게는 약 15 내지 300초 그리고 더욱 바람직하게는 약 20 내지 180초이다. 처리 시간은 강한 이온 빔이 사용될 때 감소되며 약한 이온 빔이 사용될 때 증가된다.

산화 중의 산소 노출량의 바람직한 범위는 IAO에 대해 1,000 내지 5,000 L(l L=1×10^-6 Torr×초) 그리고 자연 산화에 대해 3,000 내지 30,000 L이다. IAO에 대한 산소 노출량은 소정 유동 속도의 산소 가스가 Ar 등의 가스를 유입시키지 않고 산화 챔버 내로 유동하게 될 때 일어나는 산화 챔버 내의 진공도의 변화를 기초로 하여 계산될 수 있다. 예컨대, 진공도가 1×10^-4 Torr이며 산화 시간이 30초이면, 이는 (1×10^-4 Torr×30초)/(1×10^-6 Torr×초)=3,000 L로서 계산된다. 실제의 IAO 공정은 이온 빔에 대해 Ar 가스 또는 전자 이미터에 대해 Ar 가스를 사용한다. 이러한 경우의 진공도의 변화는 산소 가스만 유동하게 될 때 진공 게이지 상에 지시된 것과 상이하지만, 어떤 산소 분압 하에서의 산소 노출량은 전술된 바와 같이 계산된다.

IAO 공정은 후술된 효과를 발생시킬 것으로 예측된다. 예컨대, PIT 공정 중, 제1 금속층은 제2 금속층 내로 불충분하게 침입할 수 있어서, 전류 경로의 부적절한 형성을 초래한다. 추가로, AlCu가 제2 금속층으로서 사용될 때, PIT 공정 은 제2 금속층을 Al 및 Cu로 불완전하게 분리시킬 수 있다. 이러한 현상이 유발되더라도, IAO는 PIT 공정 중 Al과 Cu 사이의 불충분하게 분리된 상태를 보상할 수 있다. 추가로, IAO 공정과 관련하여, 산소 분위기 내에서의 희유-가스 이온 빔 즉 Ar 이온 빔으로써의 조사가 환원이 산화와 더불어 일어나는 것을 가능하게 한다. 즉, 용이하게 산화되는 Al은 Ar 이온 빔의 에너지 보조 효과에 의해 산화된다. 그러나, Al보다 산화시키기 어려운 Cu는 산화되는 것이 방지되며 Ar 이온 빔의 에너지 보조 효과에 의해 환원된다. 이는 Al으로의 산소의 이동 즉 용이하게 산화되는 Al의 산화를 용이하게 한다. 결과적으로, 고순도의 Cu 전류 경로가 발생될 수 있다. 후술된 바와 같이, 전류 경로의 순도의 개선은 CCP 요소의 물리적 원리를 기초로 하여 높은 MR 비율을 달성하는 데 중요하다. 따라서, 높은 MR 비율이 전류 경로의 산화를 억제함으로써 실현될 수 있다.

도3은 본 발명의 실시예에 따른 자기 저항 소자(CCP-CPP 요소)를 제조하는 데 사용되는 장치의 구성을 개략적으로 도시하고 있다. 도3에 도시된 바와 같이, 다음의 챔버 즉 로드락 챔버(51), 사전-세척 챔버(52), 제1 금속 성막 챔버(MC1)(53), 제2 금속 성막 챔버(MC2)(54) 및 산화 챔버(OC)(60)가 진공 밸브를 통해 이송 챔버(TC) 주위에 제공된다. 이러한 장치에서, 기판이 진공 밸브를 통해 서로 연결된 챔버들 사이에서 진공 상태로 이송될 수 있다.

후술된 방법은 도3에 도시된 장치를 사용하여 본 발명의 실시예에 따른 CCP-CPP 요소를 제조하는 데 사용된다. 기판이 로드락 챔버(51) 내로 적재되며 다음에 소정 순서로 제1 금속 성막 챔버(53) 또는 제2 금속 성막 챔버(54)로 사전-세척 챔버(52)를 통해 이송 챔버(50)를 경유하여 이송된다. 이들 금속 성막 챔버에서, 하부층(12), 피닝층(13), 핀층(14), 스페이서층(16) 내에 전류 경로를 형성하는 제1 금속층 그리고 추가로 스페이서층(16) 내에 절연층으로 변환될 제2 금속층은 하부 전극(11)을 갖는 기판 상에 성막된다. 다음에, 기판은 산화 챔버(60)로 이송되고, 여기에서 사전 처리(PIT) 및 산화 처리(IAO)가 전술된 바와 같이 스페이서층(16)을 형성하도록 수행된다. PIT 공정은 어떤 산소 가스도 사용하지 않으므로, 이는 금속 성막 챔버 내에서 수행될 수 있다. 산화 처리 후, 기판은 소정 순서로 제1 금속 성막 챔버(53) 또는 제2 금속 성막 챔버(54)로 이송 챔버(50)를 통해 이송된다. 이와 같이, 금속층(17), 자유층(18), 캡층(19) 및 상부 전극(20)은 스페이서층(16) 위에 성막된다.

도4는 도3의 산화 챔버(60)의 예를 개략적으로 도시하고 있다. 도4에 도시된 바와 같이, 산화 챔버(60)는 진공 펌프(61)에 의해 진공 상태가 된다. 산소 가스가 산소 도관(62)을 통해 산화 챔버 내로 유입되고; 산소 가스의 유속은 MFC(mass flow controller)(63)에 의해 제어된다. 이온 공급원(70)이 산화 챔버(60) 내에 제공된다. 이온 공급원의 형태는 ICP(inductive coupled plasma)형, CCP(capacitive coupled plasma)형, ECR(electron-cyclotron resonance)형 및 카우프만형을 포함한다. 본 발명에 따른 공정에 대해, ICP형은 전술된 이온 공급원 형태들 중에서 바람직한데, 이는 플라즈마가 낮은 플라즈마 에너지(낮은 플라즈마 전위)를 갖는 영역 내에서 바람직하게 발생될 수 있기 때문이다. ICP형은 예컨대 플라즈마가 낮은 RF 전력으로써 발생될 수 있게 하기 위해 이온 공급원 주위에 영구 자석을 위치시킴으로써 변형될 수 있다. 기판 홀더(80) 및 기판(1)이 이온 공급원(70)에 대향으로 배열된다. 3개의 그리드(71, 72, 73)가 이온 가속을 조절하도록 이온 공급원(70)의 이온 방출 포트에 제공된다. 중화기(74)가 이온을 중화시키도록 이온 공급원(70) 외측에 제공된다. 기판 홀더(80)는 자유롭게 경사지도록 지지된다. 이온이 기판(1) 상에 입사되는 각도는 넓은 범위에 걸쳐 변동될 수 있다. 전형적인 입사 각도는 15 내지 60˚의 범위 내에 있다.

산화 챔버(60)에서, PIT 공정은 Ar 등의 이온 빔으로써 기판(1)을 조사함으로써 수행될 수 있고, IAO 공정은 산소 도관(62)으로부터 산소를 챔버(60)에 공급하면서 Ar 등의 이온 빔으로써 기판(1)을 조사함으로써 수행될 수 있다.

전술된 바와 같이, 본 발명에 따른 방법과 관련하여, 적당한 조건 하에서 PIT 및 IAO 공정을 수행하기 위해 낮은 전력으로써 플라즈마를 안정적으로 발생시키는 것이 중요하다. 이와 같이, 이온 공급원의 사용 및 구조는 도5를 참조하여 상세하게 설명될 것이다.

도5는 상세하게 도4의 이온 공급원(70)을 도시하는 도면이다. 예컨대, Ar 가스가 이온 공급원(70) 내로 유입된다. 플라즈마 여기 공급원(75)이 이온 공급원(70) 내에 플라즈마를 발생시키는 데 사용된다. 3개의 그리드, 양성(V₊) 그리드, 음성(V_-) 그리드(72) 및 접지(GND) 그리드(73)가 이온 공급원(70)의 전방 표면(이온 방출 포트)에 배열된다. 이러한 3개의 그리드는 바람직하게는 필름 표면 내의 분포를 개선시키기 위해 포커싱을 용이하게 하는 데 사용된다. 이러한 경우에, 음성 그리드는 포커싱을 위해 사용된다. 이러한 3개의 그리드는 30 내지 200 V 범위 내에서 이온 빔 가속 전압을 제어할 수 있다. 중화기(74)는 이온을 중화시키도록 이온 공급원(70) 외측에 제공된다.

도5에 도시된 이온 공급원의 배치는 이온 빔 식각 장치와 유사하다. 그러나, 본 발명의 방법에 따르면, 이온 공급원은 적당하며 약한 조건 하에서 에너지 보조 산화를 수행하도록 이온 빔 식각 장치에 대해 사용된 것과 완전히 상이한 조건 하에서 작동된다. 이온 공급원이 식각 장치로서 사용될 때, 200 내지 500 V의 높은 가속 전압이 신뢰 가능한 식각 현상을 유발시키도록 양성 그리드(71)에 인가된다. 이는 예컨대 식각된 재료의 재성막을 방지한다. 대조적으로, 본 발명에 따른 PIT 및 IAO 공정과 관련하여, 이온 빔은 다음의 목적을 제외하면 식각 현상을 유발시키는 데 사용되지 않는다. PIT와 관련하여, 이온 빔은 하부층으로부터 전류 경로 재료의 흡수 작용을 발휘하도록 에너지로써 조사를 수행하는 에너지 보조 효과를 위해 사용된다. IAO와 관련하여, 이온 빔은 용이하게 산화되지 않는 전류 경로(Cu 등)를 형성하도록 환원 반응을 수행하면서 용이하게 산화되는 절연층을 형성하는 재료(Al 등)를 산화시키는 에너지 보조 효과를 위해 사용된다. 어느 경우에나, 이온 빔은 에너지 보조 효과를 제외하면 식각 현상을 위해 사용되지 않는다. 이와 같이, 본 발명에 따른 PIT 및 IAO 공정은 통상적으로 양성 그리드에 대해 약 30 내지 130 V 또는 기껏해야 200 V의 가속 전압을 사용한다. 더욱이, 실제의 바람직한 가속 전압 범위는 40 내지 60 V이다. 이러한 전압 범위는 이온 공급원이 식각 장치로서 사용될 때 결코 사용되지 않는다. 더욱이, 이온 공급원에 의해 가해진 이온의 수량을 나타내는 전류 수치의 범위는 식각 장치의 경우와 완전히 상이하다. 식각 장치는 약 200 내지 300 ㎃의 전류 수치를 사용하고, 반면에 본 발명에 따른 PIT 및 IAO 공정은 30 내지 200 ㎃의 낮은 전류 수치를 사용한다. 더욱이, 실제의 바람직한 전류 수치 범위는 30 내지 100 ㎃이다. 이온 전류는 여기에서 사용된 바와 같이 이온 빔이 사용되면 양성 그리드를 통해 유동하는 전류 I₊에 의해 정의된다. 그러나, 이온에 의해 실제로 가해진 이온 전류 I가 양성 그리드를 통해 유동하는 전류 I₊의 절대 수치와 음성 그리드를 통해 유동하는 I_-의 절대 수치 사이의 차이 즉 I=(I₊)-(I_-)가 되도록 계산된다. 음성 그리드를 통해 유동하는 전류는 통상적으로 수 ㎃ 등의 가능하면 낮은 수치로 설정된다.

후술된 변형은 이러한 낮은 전류 범위 내에서 플라즈마를 안정적으로 발생시키기 위해 수행될 수 있다. 예컨대, 이온 빔 장치의 통상적인 사용에서, 음성(V_-) 그리드(72)에서의 전위는 중화기(74)에 의해 발생된 전자가 이온 공급원(70) 내의 플라즈마 내로 유동하는 것을 방지하도록 음의 수치로 설정된다. 그러나, 변형에서, 음성(V-) 그리드(72)에서의 전위는 중화기(74)가 이온을 중화시킬 뿐만 아니라 전자가 이온 공급원(70) 내의 플라즈마 내로 유동하게 하는 전자 방출 공급원으로서 사용될 수 있도록 낮은 전위 수치 즉 0 또는 10 V로 설정된다. 이러한 V- 수치는 전자가 이온 공급원 내로 유동할 수 있게 하는데, 이는 낮은 전류에서도 플라즈마를 안정적으로 발생시킬 수 있다. 이러한 경우에, 양성 그리드를 통해 유동하는 전류 I₊는 실제로 이온 공급원으로부터의 플라즈마 전류 I_+고유와 중화기로부터 양성 그리드로 유동하는 전자로부터 기인하는 전류 I_중화기의 합이다. 즉, 음성 그리드가 적어도 10 V 이상의 절대 수치를 갖는 음의 전압에 대해 설정될 때, I₊=I_+고유. 대조적으로, 음성 그리드에서의 전압이 음의 수치로 설정되지 않을 때, I_+고유=I₊-I_중화기. 결국, (I_+고유)-(I_-)에 의해 계산된 플라즈마 전류는 샘플의 표면에 실제로 가해진 전류이다. 이는 유효 전류의 감소와 동등하다. 즉, 전류는 장치 내의 양성 그리드를 통해 유동하는 외관 전류 I+보다 작게 상당히 감소될 수 있다. 이러한 기술은 도5에 도시된 바와 같은 이온 공급원 외측에 제공된 전자 공급원(74)에 추가하여 또 다른 전자 공급원이 이온 공급원(70) 외측에 제공될 수 있도록 개선될 수 있다. 필요에 따른 이러한 방법의 사용은 PIT 및 IAO 공정 중 낮은 전력 및 낮은 전류를 갖는 안정된 이온 빔으로써 기판이 조사될 수 있게 한다.

후술된 수단은 낮은 전력 및 낮은 전류를 갖는 안정된 이온 빔으로써 기판을 조사하는 데 사용될 수 있다. 예컨대, 이온 공급원에는 영구 자석 또는 전자석이 제공될 수 있다. 이온 공급원은 13.56 ㎒의 주파수를 갖는 RF 플라즈마 공급원일 수 있다. 산소 유속을 제어하는 질량 유동 제어기(63) 그리고 산화 챔버(60)를 연결하는 산소 도관의 길이는 바람직하게는 0 내지 50 ㎝의 범위 내에 있다. 이온 빔의 조사 중 10 내지 50 V의 고정된 전압을 유지시킬 수 있는 가변 전압 기구가 제공될 수 있다. I_중화기가 이온 공급원 내로 유동하게 하는 효과가 낮은 전류 영역 내에 플라즈마를 안정적으로 발생시키는 데 사용되면, 기구는 바람직하게는 안정된 전류 수치를 유지하도록 고정된 수치로 중화기의 전압을 제어할 수 있다.

전술된 전압 및 전류도 RF 플라즈마에 적용 가능하다. RF 플라즈마에 대해, 전압은 그리드에 대한 가속 전압이 아니라 결정된 RF 전력과 연계하여 자동적으로 결정된 플라즈마 전압이다. 나아가, 전술된 수치는 웨이퍼 크기가 15.24 ㎝(6 인치)인 것으로 가정될 때의 바람직한 범위에 대응한다. 그러나, 상이한 기판 크기와 관련하여, 이온량을 지시하는 전류 수치의 바람직한 범위는 웨이퍼의 면적에 비례하는 수치에 대응한다. 전압 수치는 에너지의 양을 지시하므로 웨이퍼 크기와 무관하게 전술된 바람직한 범위에 정확하게 대응한다.

나아가, 이온 빔이 기판(1) 상에 입사되는 각도를 변동시킴으로써 이온 빔 처리에 의해 영향을 받는 필름 표면으로부터의 깊이를 제어하는 것이 가능하다. 이온 빔이 입사 시 필름 표면에 직각이면, 이온 빔 처리의 효과는 필름 표면으로부터 비교적 큰 깊이까지 미친다. 이온 빔이 필름 표면에 대해 작은 각도로 경사지면, 이온 빔의 효과는 전방 측면 상에서만 발휘될 수 있다. 그러나, 이온 빔 처리에 의해 영향을 받는 깊이도 이온 빔 처리를 위한 시간에 따라 변동한다. 두께 방향으로, 이온 빔 처리는 직각 입사로써의 단시간 공정 그리고 작은-각도 입사로써의 장시간 공정에서 동등한 효과를 발휘할 수 있다. 이들 처리 방법은 필름 표면 내에서의 원자의 2차원 이동의 효과 향상의 여부에 따라 사용될 수 있다.

도4에서, 산소 가스가 산화 챔버(60) 내로 유입된다. 그러나, 산소 가스는 산소 가스의 이온 빔으로써 조사를 수행하도록 이온 공급원(70) 내로 유입될 수 있 다. 이러한 경우에, 산소가 이온 빔으로써 조사되므로, 산화가 단순한 산소 가스 유동이 사용될 때보다 적절하게 활성화된다. 이와 같이, 산화 이온 빔 조건은 추가로 약화되어야 한다. 특히, 조건은 약 10 V의 가속 전압, 10초 이상의 처리 시간, 10˚ 이상의 입사 각도를 감소시킴으로써 조절될 수 있다.

전술된 설명에서, PIT 및 IAO 공정은 이온 빔을 사용하여 산화 챔버(60) 내에서 수행된다. 그러나, PIT 및 IAO 공정은 유사한 처리를 가능하게 하는 RF 플라즈마가 발생될 수 있는 RF 플라즈마 챔버 내에서 수행될 수 있다. 이러한 경우에, PIT 공정은 금속 성막 챔버 내에서 수행될 수 있다. 그러나, IAO 공정은 금속 성막 챔버 이외의 RF 플라즈마 챔버 내에서 수행된다. 공정의 연속성을 고려했을 때, PIT 및 IAO 공정 모두는 금속 성막 챔버가 아닌 RF 플라즈마 챔버 내에서 연속적으로 수행되는 것이 바람직하다. 또한, 이는 금속 성막 챔버를 청결하게 유지하기 위해 바람직하다. RF 플라즈마에 대한 바람직한 PIT/IAO 조건은 이온 빔에 대한 것과 유사하다. 즉, PIT 공정에 대해, 바람직하게는 가속 전압은 약 30 내지 130 V이고, 빔 전류를 대체하는 플라즈마 전류는 약 30 내지 200 ㎃이고, RF 전력은 약 10 내지 300 W이다. IAO 공정에 대해, 바람직하게는 가속 전압은 약 30 내지 200 V이고, 빔 전류는 약 30 내지 200 ㎃이고, RF 전력은 약 10 내지 300 W이다. 그러나, RF 플라즈마와 관련하여, RF 전력의 수치의 설정은 가속 전압 및 플라즈마 전류 모두를 결정한다. 이는 이들 파라미터가 독립적으로 제어되는 것을 방지한다. 결국, PIT 및 IAO 공정에 대한 제어성은 이온 빔이 사용될 때 달성된 것보다 열등하다. 추가로, 가속 전압에 대해서도, 이온 빔의 사용은 가속이 특정 전압 수치로써 달성될 수 있게 한다. 그러나, RF 플라즈마와 관련하여, 전압 범위는 10 V에 걸쳐 변동하는 분포를 나타내어서, 저하된 제어성을 초래한다. 이러한 관점에서, 이온 빔은 RF 플라즈마보다 바람직하게 사용된다. 그러나 몇몇 경우에 있어서, 설비의 유지보수의 관점에서 이온 빔 챔버 보다는 RF 플라즈마 챔버가 보다 바람직할 수 있다. 따라서, 이온 빔 또는 RF 플라즈마가 필요에 따라 선택적으로 이용된다.

예

아래에, 본 발명의 예가 도면을 참조하여 설명될 것이다. 아래의 예에서, 합금의 조성을 나타내는 %는 원자%를 의미한다.

[예 1]

도6은 본 예에서 제조된 자기 저항 소자(CCP-CPP 요소)의 사시도이다. 도6에 도시된 자기 저항 소자는 아래에 나열된 필름이 기판(도시되지 않음) 상에 순차적으로 적층되는 구조를 갖는다:

하부 전극(11),

하부층(12): Ta [5 ㎚]/Ru [2 ㎚],

피닝층(13): Pt₅₀Mn₅₀ [15 ㎚],

핀층(14): Co₉₀Fe₁₀ [3.6 ㎚]/Ru [0.9 ㎚]/(Fe₅₀Co₅₀ [1 ㎚]/Cu [0.25 ㎚])×2/Fe₅₀Co₅₀ [1 ㎚],

금속층(15): Cu [0.5 ㎚],

스페이서층(CCP-NOL)(16): Al₂O₃ 절연층(22) 및 Cu 전류 경로(21)(PIT 및 IAO 처리의 수행에 의해 후속되는 Al₉₀Cu₁₀ [1 ㎚]의 성막에 의해 준비됨),

금속층(17): Cu [0.25 ㎚],

자유층(18): Co₉₀Fe₁₀ [1 ㎚]/Ni₈₃Fe₁₇ [3.5 ㎚],

캡층(19): Cu [1 ㎚]/Ru [10 ㎚],

상부 전극(20).

아래의 설명에서, 스페이서(16) 그리고 스페이서층(16) 상하에 배치된 금속층(15, 17)은 집합적으로 스페이서층으로 불릴 수 있다. 도6에 도시된 CCP-CPP 요소는 핀층(14)이 하부 부분 내에 위치되는 저부형이다. 그러나, 물론, CCP-CPP 요소는 핀층(14)이 상부 부분 내에 위치되는 상부형일 수 있다. 도6에 도시된 CCP-CPP 요소를 제조하는 방법이 상세하게 설명될 것이다.

하부 전극(11)이 기판(도시되지 않음) 상에 형성되고; 하부 전극은 스핀-밸브 필름에 직각으로 전류를 공급하는 데 사용된다. Ta [5 ㎚] 및 Ru [2 ㎚]가 하부층(12)으로서의 하부 전극(11) 상에 성막된다. Ta는 예컨대 하부 전극의 거칠기를 억제하는 버퍼층이다. Ru는 그 상에 성막될 스핀-밸브 필름의 결정 배향 및 입자 크기를 제어하는 시드층이다.

버퍼층은 Ta, Ti, W, Zr, Hf, Cr 또는 이들의 합금으로 제조될 수 있다. 버퍼층의 두께는 바람직하게는 약 2 내지 10 ㎚ 그리고 더욱 바람직하게는 3 내지 5 ㎚이다. 버퍼층의 과도하게 작은 두께는 버퍼 효과를 제거시킨다. 버퍼층의 과도하게 큰 두께는 MR 비율에 기여하지 않는 직렬 저항을 증가시키기 때문에 바람직하지 않다. 그러나, 버퍼층 상에 성막된 시드층이 버퍼 효과를 발생시키면, Ta 등으로 구성된 버퍼층이 반드시 제공되어야 하는 것은 아니다.

시드층은 그 상에 형성된 층의 결정 배향을 제어할 수 있는 재료로 제조되기만 하면 된다. 시드층은 바람직하게는 hcp 또는 fcc 구조의 금속층이다. 시드층으로서의 Ru의 사용은 fcc (111) 배향으로 그 상의 스핀-밸브 필름의 결정을 설정하는 것, 그리고 정돈된 fct 구조로 PtMn의 결정 배향을 그리고 bcc (100) 배향으로 bcc 금속의 결정 배향을 적절하게 유지하는 것을 가능하게 한다. 나아가, 시드층은 스핀-밸브 필름의 결정 입자 크기가 10 내지 40 ㎚로 제어될 수 있게 하며 CCP-CPP 요소의 크기가 감소될 때에도 특성을 변동시키지 않고 높은 MR 비율을 달성하는 것을 가능하게 한다. 양호한 결정 배향이 구현될 수 있고; X-선 회절을 기초로 하는 측정치는 스핀-밸브 필름의 fcc (111) 피크, PtMn의 fct (111) 피크 그리고 bcc (110) 피크의 요동 곡선이 3.5 내지 6˚의 반치폭(full width at half maximum)을 갖는다는 것을 지시한다. 배향의 분산 각도도 단면 TEM으로써 회절 스팟으로부터 결정될 수 있다.

시드층은 예컨대 Ni_xFe₁₀₀ _-x(x=90 내지 50% 그리고 바람직하게는 55 내지 85%) 또는 Ru 대신에 NiFe에 제3 원소를 첨가함으로써 제조되는 (Ni_xFe₁₀₀ _-x)_100-yX_y(X=Cr, V, Nb, Hf, Zr, Mo)로 형성될 수 있다. Ni-Fe계 시드층이 사용되는 경우에, 결정 배향은 전술된 바와 같이 측정된 요동 곡선이 3 내지 5˚의 반치폭을 가질 정도로 개선된다. 10 내지 40 ㎚의 적절한 결정 입자 크기를 얻기 위해, 제3 원소 X의 조성 y는 바람직하게는 약 0 내지 30%의 범위 내에 있다. 40 ㎚보다 크게 결정 입자를 증가시키기 위해, 훨씬 큰 양의 첨가 원소가 사용될 수 있다. 예컨대, NiFeCr의 경우에, 약 35 내지 45%의 Cr을 첨가하는 것 그리고 fcc와 bcc 사이의 상경계를 나타내는 조성을 사용하는 것이 바람직하다. 그러나, 원소가 고밀도 기록을 위해 적합한 읽기 헤드로서 사용되면, 원소 크기는 100 ㎚ 이하일 것이다. 따라서, 과도하게 큰 결정 입자 크기가 특성의 분산을 가져올 수 있다. 이와 같이, 40 ㎚보다 큰 입자를 형성할 수 있는 이러한 하부층 재료를 사용하는 것은 바람직하지 않다. 반면에, 원소가 예컨대 MRAM으로서 사용되면, 100 ㎚ 이상의 크기를 갖는 원소라도 어떤 적용 분야에서 실용적으로 사용될 수 있다. 따라서, 어떤 경우에 입자 크기를 증가시키는 시드층을 사용하는 것이 가능하다.

시드층의 두께는 바람직하게는 약 1.5 내지 6 ㎚ 그리고 더욱 바람직하게는 2 내지 4 ㎚이다. 시드층의 과도하게 작은 두께는 결정 배향 제어 등의 효과를 제거시킨다. 시드층의 과도하게 큰 두께는 직렬 저항을 증가시키며 스핀-밸브 필름과의 계면을 불규칙하게 할 수 있다.

피닝층(13)이 하부층(12) 상에 성막된다. 피닝층(13)은 핀층(14)의 자화를 핀 고정하도록 그 상에 성막된 핀층(14)을 구성하는 강자성층에 무방향 이방성을 부여하는 기능을 갖는다. 피닝층(13)을 위한 재료는 PtMn, PdPtMn, IrMn 및 RuRhMn 등의 반강자성 재료를 포함한다. 피닝층(13)의 두께는 충분한 세기의 무방향 이방성을 적용하기 위해 적절하게 설정된다. PtMn 또는 PdPtMn에 대해, 두께는 바람직하게는 약 8 내지 20 ㎚ 그리고 더욱 바람직하게는 10 내지 15 ㎚이다. IrMn 또는 RuRhMn은 PtMn 등보다 작은 두께로써도 무방향 이방성을 부여할 수 있다. 따라서, IrMn 또는 RuRhMn에 대해, 두께는 바람직하게는 5 내지 18 ㎚ 그리고 더욱 바람직하게는 7 내지 15 ㎚이다. IrMn은 그 두께가 PtMn보다 작더라도 일방향 이방성을 부여할 수 있으므로, IrMn은 고밀도 기록을 위한 협소한 간극 요건을 처리하는 데 적절하다. 따라서, IrMn은 고밀도 기록에 적합한 헤드에 대해 유리하게 사용된다. 경질 자기층이 반강자성층 대신에 사용될 수 있다. 경질 자기층은 예컨대 CoPt(Co=50 내지 85%), (Co_xPt_100-x)_100-yCr_y(x=50 내지 85%, y=0 내지 40%), FePt(Pt=40 내지 60%)를 포함한다. 그 낮은 비저항 때문에, 경질 자기층 특히 CoPt는 직렬 저항 및 RA의 증가 등의 역효과를 억제하는 역할을 한다.

핀층(14)이 피닝층(13) 상에 형성된다. 본 예에서의 핀층(14)은 하부 핀층(14a)(Co₉₀Fe₁₀), Ru층(14b) 및 상부 핀층(14c)(Fe₅₀Co₅₀ [1 ㎚]/Cu [2.5 ㎚]×2/Fe₅₀Co₅₀ [1 ㎚])의 합성 핀층이다. 피닝층(PtMn)(13) 및 피닝층(13) 바로 위에 위치된 하부 핀층(14a)은 무방향 이방성을 갖도록 교환-커플링된다. 각각 Ru층(14b) 상하에 배열된 하부 핀층(14a) 및 상부 핀층(14c)은 역평행 자화 방향을 갖도록 강하게 자기적으로 커플링된다.

하부 핀층(14a)은 바람직하게는 상부 핀층(14c)과 거의 동일한 자기 두께 즉 포화 자화도 Bs×두께 t(Bs*t 곱)를 갖도록 설계된다. 본 예에서, 상부 핀층(14c)은 (Fe₅₀Co₅₀ [1 ㎚]/Cu [2.5 ㎚])×2/Fe₅₀Co₅₀ [1 ㎚]이며 FeCo는 약 2.2 T의 포화 자화도를 갖는다. 결국, 자기 두께는 2.2 T×3 ㎚=6.6 T㎚이다. 하부 핀층(14a)에 대해, Co₉₀Fe₁₀은 약 1.8 T의 포화 자화도를 가지므로, 전술된 것과 동일한 자기 두께를 제공하는 데 요구된 하부 핀층(14a)의 두께 t는 6.6 T㎚/1.8 T=3.66 ㎚이다. 본 예는 두께 3.6 ㎚의 Co₉₀Fe₁₀을 사용한다. 피닝층(PtMn)의 무방향 이방성 필드 세기 그리고 각각 Ru 상하에 위치된 하부 핀층과 상부 핀층 사이의 반강자성 커플링 필드 세기와 관련하여, 하부 핀층으로서 사용된 자기층은 바람직하게는 약 2 내지 5 ㎚의 두께를 갖는다. 커플링 필드의 관점에서, 하부 핀층이 과도하게 작은 두께를 갖는 경우, 상부 핀층 또한 작은 두께로 사용될 수 있다. 상부 핀층이 MR 효과에 매우 기여하기 때문에, 상부 핀층이 얇아지게 되는데, 이는 MR 비율이 감소된다고 하는 것을 의미한다. 결과적으로, 하부 핀층을 이용하므로 과도하게 작은 두께는 MR 비율의 감소를 가져온다. 이와는 반대로, 전술된 범위에 비해 과도하게 큰 두께는 장치 작동을 위해 요구된 충분한 무방향 이방성 필드를 얻기 어렵게 한다.

하부 핀층(14a)은 예컨대 Co_xFe₁₀₀ _-x 합금(x=0 내지 100%), Ni_xFe₁₀₀ _-x 합금(x=0 내지 100%) 또는 비자기성 첨가 원소와 이들 합금 중 하나로 제조될 수 있다. 하부 핀층(14a)은 Co, Fe 또는 Ni, 또는 이들의 합금의 원소 물질로 제조될 수 있다.

Ru층(14b)은 합성 핀 고정 구조를 형성하도록 Ru층(14b) 상하에 위치된 자기층들 사이의 반강자성 커플링을 발생시키는 기능을 갖는다. Ru층(14b)은 바람직하게는 0.8 내지 1 ㎚의 두께를 갖는다. Ru 이외의 재료가 그 상하에 위치된 자기층 들 사이에 충분한 반강자성 커플링을 발생시키면 사용될 수 있다.

상부 핀층(14c)(Fe₅₀Co₅₀ [1 ㎚]/Cu [2.5 ㎚]×2/Fe₅₀Co₅₀ [1 ㎚])은 스핀-의존 산란 유닛의 일부를 구성한다. 즉, 상부 핀층(14c)은 MR 효과에 직접 기여하는 자기층이다. 따라서, 큰 MR 효과를 얻기 위해서는, 필름 재료 그리고 상부 핀층(14c)의 두께 디자인 모두는 매우 중요하다. 특히, 스페이서층과의 계면에 위치된 자기 재료는 스핀-의존 계면 산란에 대한 기여의 관점에서 중요하다. 본 예는 bcc 구조를 갖는 Fe₅₀Co₅₀을 사용한다.

bcc 구조를 갖는 자기 재료가 스페이서층과의 계면을 위해 사용되면, 그 높은 스핀-의존 계면 산란 효과는 높은 MR 비율이 달성될 수 있게 한다. bcc 구조를 갖는 FeCo계 합금은 첨가 원소가 첨가되는 Fe_xCo₁₀₀ _-x(x=30 내지 100%) 및 Fe_xCo₁₀₀ _-x를 포함한다. 스핀-밸브 필름을 위해 사용된 금속 재료는 종종 fcc 또는 fct 구조를 가져서, 상부 핀층만 bcc 구조를 가질 수 있다. 이와 같이, 상부 핀 고정 구조의 과도하게 작은 두께는 bcc 구조가 안정적으로 유지되는 것을 방해하기 때문에 바람직하지 않은데, 이는 높은 MR 비율이 달성되는 것을 막는다. 자기 재료는 상부 핀층(스페이서층과 Ru층 사이의 핀층)으로서 기능하며 바람직하게는 2 ㎚ 이상의 두께를 갖고; 두께는 바람직하게는 큰 핀 고정 필드를 얻기 위해 5 ㎚ 이하이다. 나아가, 핀층이 높은 MR 비율을 달성할 가능성이 있는 bcc 구조를 갖는 자기층으로 형성되면, bcc 구조를 갖는 층은 바람직하게는 bcc 구조를 더욱 안정적으로 유지하기 위해 2 ㎚ 이상의 총 두께를 갖는다. bcc 구조를 갖는 핀층의 두께의 범위는 바람직하게는 핀 고정 필드의 호환성 그리고 bcc 구조의 안정성을 유지하게 위해 2.5 내지 4 ㎚ 사이에서 설정된다. 또한, 더욱 안정된 bcc 구조를 가져오는 Fe₇₅Co₂₅ 내지 Fe₈₅Co₁₅의 조성 범위를 갖는 재료가 사용될 수 있다. 상부 핀층은 bcc 구조를 갖는 자기 재료 대신에 fcc 구조를 갖는 CoFe 합금 또는 hcp 구조를 갖는 코발트 합금으로 제조될 수 있다. Co, Fe 및 Ni 등의 원소 금속 그리고 이들 금속 중 어떤 1개를 함유하는 합금 중 어떤 것을 사용하는 것이 가능하다. 높은 MR 비율을 얻는 데 가장 유리한 상부 핀 고정 재료는 bcc 구조를 갖는 FeCo 합금 재료이다. 다음으로 유리한 상부 핀층 재료는 50% 이상의 코발트 조성을 갖는 코발트 합금 그리고 50% 이상의 니켈 조성을 갖는 니켈 합금이다.

본 예에서, 상부 고정층은 교대로 적층된 자기층(FeCo층) 및 비자기층(매우 얇은 Cu층)으로 구성된다. 이러한 구조를 갖는 상부 핀층도 벌크 산란 효과로 불리는 스핀-의존 산란 효과를 개선시키는 것을 가능하게 한다. CCP-CPP 요소에서, 전류가 스페이서층과의 계면 근처에서의 저항의 기여를 크게 향상시키도록 스페이서 근처에 한정된다. 이러한 경우에, 계면 산란 효과는 벌크 산란 효과보다 큰 기여를 수행한다. 따라서, CCP-CPP 요소에 있어서, 종래의 CPP 요소와 비교해 스페이서층 및 상부 핀층의 계면에 위치된 재료의 선택이 상당히 중요하다. 그럼에도 불구하고, 높은 MR 비율을 얻기 위해 상당한 벌크 산란 효과를 발생시키는 재료를 사용하는 것도 효과적이다. 자기층들 사이의 Cu층(벌크 산란 효과를 향상시킴)의 얇은 두께는 바람직하게는 0.1 내지 1 ㎚ 그리고 더욱 바람직하게는 0.2 내지 0.5 ㎚이다. Cu층의 과도하게 작은 두께는 벌크 산란 효과를 개선시키는 효과를 약화시킨다. Cu층의 과도하게 큰 두께는 벌크 산란 효과를 악화시킬 수 있으며 핀층의 특성을 불충분하게 하도록 비자기성 Cu층 상하에 위치된 자기층들 사이의 자기 커플링을 약화시키기 때문에 바람직하지 않다. 자기층들 사이의 비자기층은 Cu 대신에 Hf, Zr, Ti 등일 수 있다. 반면에, 그들 사이에 얇은 비자기층이 개재되는 경우, FeCo 등의 자기층의 단일 층 당 두께는 바람직하게는 0.5 내지 2 ㎚ 그리고 더욱 바람직하게는 1 내지 1.5 ㎚이다.

상부 핀층은 FeCo층 및 Cu층의 적층체 대신에 FeCo 및 Cu의 합금으로 제조될 수 있다. 이러한 FeCoCu 합금은 예컨대 (Fe_xCo₁₀₀ _-x)_100- _yCu_y(x=약 30 내지 100%, y=약 3 내지 15%)이다. 그러나, 상이한 조성 범위가 사용될 수 있다. FeCo에 첨가된 원소는 Cu 대신에 Hf, Zr, Ti 등일 수 있다. 상부 핀층은 Co, Fe, Ni 또는 이들의 합금의 단일층일 수 있다. 예컨대, 가장 간단한 구조로서, Co₉₀Fe₁₀의 단일층이 상부 핀층을 위해 사용될 수 있다. 첨가 원소가 이러한 재료에 첨가될 수 있다.

도2a를 참조하여 전술된 바와 같이, Cu 필름이 스페이서층(16) 내의 전류 경로(21)의 공급원으로서 역할하는 제1 금속층으로서 핀층(14) 상에 성막된다. 다음에, AlCu층이 스페이서층(16) 내에서 절연층(22)으로 변환될 제2 금속층으로서 성막된다. 도2b를 참조하여 전술된 바와 같이, 산화를 위한 PIT가 희유 가스의 이온 빔으로써 AlCu층 즉 제2 금속층을 조사함으로써 수행된다. 이러한 공정에서, Ar 이온이 30 내지 130 V의 가속 전압, 20 내지 200 ㎃의 빔 전류 그리고 30 내지 180초의 처리 시간에서 가해진다. 본 예에서, 전술된 가속 전압 범위 내에서, 특히 40 내지 60 V의 전압이 사용된다. 이는 몇몇 경우에 있어서 높은 전압 범위가 예컨대 PIT에 의해 거칠어진 표면으로 인해 MR 비율을 저하시킬 수 있기 때문이다. 나아가, 사용된 전류 수치는 30 내지 80 ㎃이고, 사용된 조사 시간은 60 내지 150초이다. 성막된 제1 금속층(Cu층)은 2차원 필름의 형태로 존재한다. PIT 공정은 제1 금속층 내의 Cu가 AlCu층 내에 흡수되게 하여 Cu가 AlCu층 내로 침입한다. AlCu층 내로 침입하는 Cu는 산화 공정이 실시된 이후에도 금속 상태로 유지되어 전류 경로를 형성한다. 따라서, 제2 금속층의 성막후에 PIT와 같은 에너지 처리를 수행하는 것이 중요하다. 그 후, 도2c를 참조하여 전술된 바와 같이, 제2 금속층에는 IAO가 적용된다. 이러한 공정 중, Ar 이온이 공급된 산소와 더불어 40 내지 200 V의 가속 전압, 30 내지 200 ㎃의 빔 전류 그리고 15 내지 300초의 처리 시간에서 가해진다. 본 예에서, 전술된 가속 전압 범위 내에서, 50 내지 100 V의 전압이 특히 사용된다. 이는 몇몇 경우에 있어서 높은 전압 범위가 예컨대 PIT에 의해 거칠어진 표면으로 인해 MR 비율을 저하시킬 수 있기 때문이다. 나아가, 사용된 전류 수치는 40 내지 100 ㎃이고, 사용된 조사 시간은 30 내지 180초이다. Al이 용이하게 산화되지만 Cu는 그렇지 않으므로, Al₂O₃의 절연층 그리고 Cu의 전류 경로(21)를 갖는 스페이서(16)가 형성된다. 본 예에서, IAO에 의한 산화 중 산소 노출량의 범위는 바람직하게는 2,000 내지 4,000 L이다. IAO 중 Al뿐만 아니라 하부 자기층을 산화시키는 것은 바람직하지 않다. 이는 산하가 CCP-CPP 요소의 열 저항 및 신뢰성을 악화시킬 수 있기 때문이다. 신뢰성을 개선시키기 위해, CCP 스페이서층 아래에 위치된 자기 재료가 금속 상태로 존재하는 것이 중요하다. 이를 달성하기 위해, 산소량은 산소 노출량의 전술된 범위 내에서 제어되어야 한다. 공급된 산소에 의해 안정된 산화물을 형성하기 위해, 산소 가스는 바람직하게는 이온 빔으로써의 기판 표면의 조사 중에만 제공된다. 바람직하게는, 어떠한 산소 가스도 기판 표면이 이온 빔으로써 조사되지 않는 동안에 제공되지 않는다.

Cu층의 두께는 AlCu층의 두께에 따라 조절된다. AlCu층의 큰 두께는 PIT 공정 중 AlCu층 내로 침입하는 Cu의 양의 증가를 요구한다. 따라서, Cu층의 두께는 증가되어야 한다. 예컨대, AlCu가 0.6 내지 0.8 ㎚의 두께를 가질 때, Cu층은 약 0.1 내지 0.5 ㎚의 두께를 갖는다. AlCu가 0.8 내지 1 ㎚의 두께를 가질 때, Cu층은 약 0.3 내지 1 ㎚의 두께를 갖는다. Cu층의 과도하게 작은 두께는 충분한 양의 Cu가 PIT 공정 중 AlCu층으로 공급되는 것을 방해한다. 이는 Cu 전류 경로가 그 상단부로 AlCu층을 관통하는 것을 막는다. 이러한 경우에, 면적 저항 RA는 과도하게 높으며 MR 비율은 불충분한 수치를 갖는다. 반면에, Cu층의 과도한 두께는 충분한 양의 Cu가 PIT 공정 중 AlCu층으로 공급되게 하지만 핀층(14)과 스페이서층(16) 사이에 두꺼운 Cu층을 최종적으로 남긴다. CCP-CPP 요소에서 높은 MR 비율을 달성하기 위해, 스페이서층(16) 내에 한정된 전류가 한정된 상태를 유지하면서 자기층에 도달하여야 한다. 그러나, 두꺼운 Cu층이 핀층(14)과 스페이서층(16) 사이에 남아 있는 것은 바람직하지 않다. 이는 스페이서층(16) 내에 한정된 전류가 자기층에 도달하기 전에 확장되어서 MR 비율을 저하시키기 때문이다.

Au 대신에, Au, Ag 등이 전류 경로를 형성하는 제1 금속층을 위한 재료로서 사용될 수 있다. 그러나, Cu가 Au 및 Ag보다 열처리에 대해 안정적이기 때문에 바람직하다. 이들 비자기성 재료 대신에, 자기 재료가 제1 금속층을 위해 사용될 수 있다. 자기 재료는 Co, Fe, Ni 및 이들의 합금을 포함한다. 동일한 자기 재료가 핀층을 위해 그리고 전류 경로를 위해 사용되면, 전류 경로의 공급원(제1 금속층)은 핀층 상에 제공될 필요가 없다. 즉, 절연층으로 변환될 제2 금속층을 핀층 상에 형성한 다음에 PIT 공정을 수행함으로써, 자기 재료의 전류 경로를 형성하도록 핀층을 위한 재료가 제2 금속층 내로 침입하게 하는 것이 가능하다.

Al₉₀Cu₁₀이 제2 금속층으로서 사용되면, 제1 금속층 내의 Cu가 흡수될 뿐만 아니라 AlCu 내의 Cu도 PIT 공정 중 전류 경로를 형성하도록 Al로부터 분리된다. 나아가, 이온 빔-보조 산화가 PIT 공정 후 수행되면, 산하는 Al으로부터의 Cu의 분리를 용이하게 하는 이온 빔 보조 효과로써 진행된다. Al₉₀Cu₁₀ 대신에, Cu를 함유하지 않는 Al의 단일 금속 즉 전류 경로 재료가 제2 금속층을 위해 사용될 수 있다. 이러한 경우에, Cu 전류 경로 재료는 제2 금속층 아래에 위치된 제1 금속층으로부터만 공급된다. AlCu가 제2 금속층을 위해 사용되면, Cu 즉 전류 경로 재료는 PIT 공정 중 제2 금속층으로부터도 공급된다. 이와 같이, 유리하게는, 전류 경로는 두꺼운 절연층이 형성되어야 하더라도 비교적 용이하게 형성될 수 있다. Al이 제2 금속층을 위해 사용되면, Cu는 산화에 의해 형성된 Al₂O₃ 내로 용이하게 혼합될 수 없다. 이와 같이, 유리하게는, 높은 전압 저항을 갖는 Al₂O₃가 용이하게 형성된 다. Al을 이용하는 그리고 AlCu를 이용하는 각각의 경우는 특정한 이점을 나타낸다. 따라서, 제2 금속층의 재료는 조건에 따라 선택될 수 있다.

제2 금속층의 두께는 AlCu에 대해 약 0.6 내지 2 ㎚ 그리고 Al에 대해 약 0.5 내지 1.7 ㎚이다. 제2 금속층을 산화시킴으로써 형성된 절연층의 두께는 약 0.8 내지 3.5 ㎚이다. 산화 후 약 1.3 내지 2.5 ㎚의 두께를 갖는 절연층이 용이하게 제조될 수 있고; 이러한 절연층은 전류 한정 효과가 유리하다. 나아가, 절연층을 관통하는 전류 경로는 약 1 내지 10 ㎚ 그리고 더욱 바람직하게는 2 내지 6 ㎚의 크기를 갖는다. 10 ㎚보다 큰 크기를 갖는 전류 경로는 소자 크기가 감소될 때 소자 특성의 분산을 가져오기 때문에 바람직하지 않다. 6 ㎚보다 큰 크기를 갖는 전류 경로가 소자 내에 존재하지 않는 것이 바람직하다.

제2 금속층으로서의 AlCu는 Al_xCu₁₀₀ _-x(x=100 내지 70%)에 의해 표현된 조성을 갖는다. Ti, Hf, Zr, Nb, Mg, Mo 또는 Si 등의 첨가 원소가 AlCu에 첨가될 수 있다. 이러한 경우에, 첨가 원소의 조성은 바람직하게는 약 2 내지 30%이다. 이러한 첨가 원소의 첨가는 CCP 구조의 형성을 용이하게 할 수 있다. 나아가, 대량의 이러한 첨가 원소가 다른 영역에서보다 Al₂O₃ 절연층과 Cu 전류 경로 사이의 상경계 영역 내에 분포될 때, 절연층과 전류 경로 사이의 부착이 개선되는데, 이는 어떤 경우에 전자 이동 저항을 개선시키는 효과를 가져온다. CCP-CPP 요소에서, 10⁷ 내지 10¹⁰ A/㎠의 매우 높은 전류 밀도가 스페이서층 내의 금속 전류 경로에서 달성된 다. 따라서, 전류 이동 저항을 개선시키는 것 그리고 전류 공급 중 Cu 전류 경로를 안정적으로 유지하는 것이 중요하다. 그러나, 형성된 적절한 CCP 구조와 관련하여, 충분히 높은 전자 이동 저항이 제2 금속층에 어떤 첨가 원소를 첨가하지 않고 제공될 수 있다.

제2 금속층을 위한 재료는 Al₂O₃를 형성하는 Al 합금에 제한되지 않고, Hf, Mg, Zr, Ti, Ta, Mo, W, Nb, Si 등으로 주로 구성된 합금일 수 있다. 나아가, 제2 금속층이 변환되는 절연층은 산화물로 제한되지 않고 질화물 또는 산질화물일 수 있다. 어떤 재료가 제2 금속층을 위해 사용되더라도, 제2 금속층은 바람직하게는 성막 후 약 0.5 내지 2 ㎚의 두께 그리고 산화물, 질화물 또는 산질화물로의 변환 후 약 0.8 내지 3.5 ㎚의 두께를 갖는다.

Cu [0.25 ㎚]가 금속층(17)으로서의 스페이서층(16) 상에 성막된다. 금속층(17)은 그 상에 성막된 자유층이 스페이서층(16) 내의 산화물과 접촉하는 것을 방지하는 장벽층으로서 기능한다. 스페이서층 내의 절연층은 비정질층일 수 있다. 이러한 경우에, 금속층(17)으로서 안정된 fcc 구조를 나타내는 Cu의 사용은 그 상에 성막된 결정성을 개선시키는 효과를 가져오기 때문에 바람직하다. 그러나, 이들 문제점은 어닐링 조건, 스페이서층 내에서의 절연 재료의 선택, 자유층의 재료의 최적화에 의해 피해질 수 있으므로, 스페이서층(16) 상의 금속층(17)은 반드시 제공될 필요는 없다. 이와 같이, 스페이서층(16) 아래에 위치된 금속층(15)은 전류 경로의 공급원이기 때문에 필수적이다. 반면에, 스페이서층(16) 상의 금속층(17)은 필수적이지 않다. 그러나, 공정 마진 또는 특성의 안정성을 보증할 목적의 관점에서, 스페이서층(16) 상에 Cu의 금속층(17)을 형성하는 것이 실용적으로 바람직하다. Cu 대신에, Au, Ag, Ru 등이 금속층(17)을 위한 재료로서 사용될 수 있다. 그러나, 금속층(17)을 위한 재료는 바람직하게는 스페이서층(16) 내의 전류 경로를 위한 것과 동일하다. 상이한 재료가 금속층(17)을 위해 그리고 전류 경로를 위해 사용되면, 계면 저항은 증가한다. 그러나, 이는 동일한 재료가 양쪽 구성 요소를 위해 사용되면 방지된다. 금속층(17)의 두께는 바람직하게는 0 내지 1 ㎚ 그리고 더욱 바람직하게는 0.1 내지 0.5 ㎚이다. 금속층(17)의 과도하게 큰 두께는 전류 한정 효과를 불충분하게 하도록 스페이서층(16)에 의해 한정된 전류를 확장시켜서, MR 비율의 저하를 초래한다. 금속층(17)의 사용에 의해 제공된 효과 그리고 전류 한정 효과가 과도하게 두꺼운 금속층(17)으로 인해 불충분해지는 단점은 전술된 범위 내에서 균형을 이루는데, 이는 전술된 두께가 선호되는 이유이다.

Co₉₀Fe₁₀ [1 ㎚] 및 Ni₈₃Fe₁₇ [3.5 ㎚]가 자유층(18)으로서 금속층(17) 상에 성막된다. 스페이서층과의 계면에 위치된 자유층(18)을 위한 자기 재료의 선택은 높은 MR 비율을 달성하는 데 중요하다. 이러한 경우에, CoFe 합금이 NiFe 합금보다 바람직하게 스페이서층과의 계면에 제공된다. CoFe 합금들 중에서, 특히 안정된 연성-자기를 갖는 Co₉₀Fe₁₀이 본 예에서 사용된다. Co₉₀Fe₁₀ 근처의 CoFe가 사용되면, 바람직하게는 0.5 내지 4 ㎚의 두께를 갖는다. 상이한 조성(예컨대, 핀층과 연계하여 설명된 조성)의 CoFe 합금이 사용되면, 바람직하게는 0.5 내지 2 ㎚의 두께를 갖는다. 자유층이 스핀-의존 계면 산란 효과를 향상시키기 위해 예컨대 핀층과 유사하게 Fe₅₀Co₅₀[또는 Fe_xCo_100-x(x=45 내지 85)]로 구성되면, 과도하게 큰 두께는 자유층의 연성-자기를 유지하기 위해 피해져야 한다. 결국, 바람직한 두께 범위는 0.5 내지 1 ㎚이다. Co가 없는 Fe가 사용되면, 두께는 약 0.5 내지 4 ㎚일 수 있는데, 이는 이러한 금속이 비교적 양호한 연성-자기를 갖기 때문이다. CoFe층 상에 제공된 NiFe층은 가장 안정된 연성-자기를 갖는 재료이다. CoFe 합금은 매우 안정된 연성 자기를 갖지 않지만 그 연성 자기가 그 상에 NiFe 합금을 제공함으로써 보충될 수 있다. 높은 MR 비율을 달성할 수 있는 재료가 스페이서층으로의 계면에서 사용될 수 있으므로, 전체적으로 스핀-밸브의 특성을 개선시키도록 자유층으로서 NiFe를 사용하는 것이 바람직하다. NiFe 합금의 조성은 바람직하게는 Ni_xFe_100-x(x=약 78 내지 85%)이다. 본 예는 통상의 NiFe의 조성 Ni₈₁Fe₁₉보다 큰 양의 Ni를 함유하는 조성(Ni₈₃Fe₁₇)을 사용한다. 이는 자유층이 CCP 구조를 갖는 스페이서층 상에 형성되면 0의 자기 변형을 실현시키는 Ni 조성이 통상의 NiFe으로부터 약간 벗어나기 때문이다. 특히, CoFe의 자기 변형은 금속 Cu 스페이서층 상에 성막되는 경우에 비해 CPP 구조의 스페이서층 상에 성막될 때 양으로 향해 이동한다. 이와 같이, 통상의 NiFe보다 많은 Ni를 함유하는 NiFe를 사용하는 것이 바람직한데, 이는 전술된 양을 향한 자기 변형의 이동을 상쇄하도록 음을 향해 자기 변형을 이동시키는 것을 가능하게 한다. NiFe층은 바람직하게는 약 2 내지 5 ㎚의 두께를 갖는다. NiFe층이 사용되지 않으면, 약 1 내지 2 ㎚의 두께를 갖는 복수개의 CoFe 또는 Fe층 그리고 약 0.1 내지 0.8 ㎚의 두께를 갖는 복수개의 얇은 Cu층이 교대로 적층되는 자유층이 사용될 수 있다.

Cu [1 ㎚] 및 Ru [10 ㎚]가 캡층(19)으로서 자유층(18) 상에 적층된다. 캡층(19)은 스핀-밸브 필름을 보호하는 기능을 갖는다. Cu층은 바람직하게는 약 0.5 내지 10 ㎚의 두께를 갖는다. Ru층이 어떠한 Cu층도 제공하지 않고 약 0.5 내지 10 ㎚의 두께까지 자유층(18) 상에 직접적으로 제공될 수 있다. NiFe가 스페이서 측면에 대향인 캡층의 측면 상의 자유층 내에 사용될 때, 자유층과 캡층 사이에 형성된 계면 혼합층의 자기 변형이 Ru와 Ni 사이의 불용성 관계 때문에 저하될 수 있는데, 이는 양호한 효과를 가져온다. Cu 또는 Ru층 대신에, 또 다른 금속층이 사용될 수 있다. 캡층의 구성은 특히 제한되지 않지만 캡핑 효과를 발생시킬 수 있으면 임의의 재료가 사용될 수 있다. 그러나, 캡층용으로 선택된 재료는 MR 비율 및 긴시간 동안의 신뢰성에 영향을 미칠 수 있음을 알아야 한다. 이러한 특성 관점에서 Cu 및 Ru가 캡층용으로 바람직한 재료이다. 상부 전극(20)이 스핀-밸브 필름에 직각으로 전류를 공급하도록 캡층(19) 상에 형성된다.

본 예의 CCP-CPP 요소는 RA=500 mΩ㎛², MR 비율=9% 그리고 ΔRA=45 mΩ㎛²의 특성을 나타낸다. 이러한 높은 MR 비율은 Cu 전류 경로의 순도의 개선을 가능하게 하는 전술된 바와 같은 적절한 PIT 및 IAO 이온 빔 조건의 선택 때문에 달성된다. 이러한 CCP-CPP 요소는 150 내지 300 Gbpsi의 기록 밀도에 맞게 변형될 수 있는 기록 헤드를 제공하는 것을 가능하게 한다. 나아가, 전술된 PIT 및 IAO 이온 빔 파라미터가 큰 수치를 가질 때, RA는 작은 수치로 변화된다. 다음의 수치가 얻어진다: 즉, RA=300 mΩ㎛², MR 비율=8.5% 그리고 ΔRA=25.5 mΩ㎛². PIT 및 IAO 이온 빔 파라미터를 위한 강한 조건을 설정함으로써, 저항 RA를 감소시키도록 필름 2차원 표면 내의 CCP 구조의 전류 경로의 밀도를 증가시키는 것이 가능하다.

이온 빔 파라미터에 대한 큰 수치는 증가된 빔 에너지 수치, 증가된 빔 전류 수치, 연장된 빔 조사 시간 등을 의미한다.

핀층이 자유층 아래에 위치되는 저부형 CCP-CPP 요소가 설명되었다. 그러나, 본 발명의 실시예에 따른 방법은 상부형 CCP-CPP 요소에 유사하게 적용 가능하다. 상부형 CCP-CPP 요소를 제조하기 위해, 도6에서 하부층(12)과 캡층(19) 사이에 제공된 층들은 도6에 도시된 것과 반대인 순서로 성막될 수 있다. 스페이서층 상하에 위치된 금속층(Cu층)의 기능은 상부형 및 저부형 CCP-CPP 요소 모두에 대해 동일한 기능을 제공한다. 즉, 스페이서층 아래의 Cu층은 전류 경로의 공급원이기 때문에 필수적이다. 그러나, 스페이서층 위의 Cu층은 필수적이 아니다.

[예 2]

다양한 방법에 의해 제조된 CCP-CPP 요소의 특성들 사이의 비교가 설명될 것이다. 하부층(12)으로부터 캡층(19)까지의 층들에 대한 재료가 아래에 나열되어 있다:

하부층(12): Ta [5 ㎚]/Ru [2 ㎚],

피닝층(13): Pt₅₀Mn₅₀ [15 ㎚],

핀층(14): Co₉₀Fe₁₀ [3.6 ㎚]/Ru [0.9 ㎚]/(Co₉₀Fe₁₀ [4 ㎚]),

금속층(15): Cu [2.5 ㎚],

금속층(17): Cu [2.5 ㎚],

자유층(18): Co₉₀Fe₁₀ [1 ㎚]/Ni₈₃Fe₁₇ [3.5 ㎚],

캡층(19): Cu [1 ㎚]/Ru [10 ㎚].

본 예에서, 제2 금속층으로서 사용된 AlCu의 두께 x는 0.5 내지 1 ㎚ 사이에서 변동된다. AlCu의 두께의 변동은 CCP-NOL 표면 내에서의 전류 경로의 면적비의 변동에 대응하므로, 이는 CCP-CPP 요소의 RA를 조절할 수 있게 한다. 즉, RA는 AlCu의 두께와 더불어 일관되게 증가한다. 본 예에서, Co₉₀Fe₁₀은 스페이서층에 인접하게 위치된 핀층 및 자유층 모두를 위한 자기 재료로서 사용된다. Co₉₀Fe₁₀가 사용되는 경우, 예 1에서 사용된 Fe₅₀Co₅₀/Cu에 비해 MR 비율이 감소된다. 그러나, 본 예는 제조 방법을 서로 비교하기 위해 간단한 구조를 사용한다.

예 2에서, 이러한 방법은 제1 및 제2 금속층을 형성한 다음에 PIT 및 IAO 고정을 사용하여 CCP-NOL을 형성한다. 전술된 방법과 비교하기 위해, 후술된 방법이 사용된다.

[비교예 1]: 이러한 방법은 제1 및 제2 금속층을 형성한 다음에 PIT 공정을 사용하지 않고 NO(natural oxidation)를 사용하여 CCP-NOL을 형성한다.

[비교예 2]: 이러한 방법은 제1 및 제2 금속층을 형성한 다음에 PIT 공정을 사용하지 않고 IAO 공정을 사용하여 CCP-NOL을 형성한다.

도7은 전술된 방법을 사용함으로써 제조된 CCP-CPP 요소의 RA와 MR 비율 사이의 관계를 도시하고 있다.

참조를 위해, 스페이서층으로서 Cu [5 ㎚]를 사용하는 금속 CPP 요소의 특성은 RA=100 mΩ㎛²이고, ΔRA=0.5 mΩ㎛²이고, MR 비율=0.5%이다.

CCP-NOL이 자연 산화에 의해 형성되는 비교예 1의 경우에, MR 비율은 RA와 더불어 일관되게 증가하며 380 mΩ㎛²에서 1.5%이다. RA 및 MR 비율 모두는 금속 CPP 요소보다 높다. 이는 CCP-NOL의 존재가 MR 비율을 개선시킨다는 것을 지시한다. CCP-NOL 스핀-밸브 필름 구조가 실시될 때, MR 비율은 RA가 500 내지 1,000 mΩ㎛²의 범위에 도달할 때까지 RA와 더불어 일관되게 증가한다. 그러나, 원칙적으로, RA의 추가의 증가가 거의 일정한 수치로 MR 비율을 포화시킨다. 실제로, 1,000 mΩ㎛² 이상의 RA를 나타내는 요소에 대해, 전류 경로가 감소된 면적비를 가질 뿐만 아니라 RA가 하부 자기층의 산화 또는 다른 역효과로 인해 증가될 수도 있다. 이와 같이, RA가 1,000 mΩ㎛²를 초과할 때, MR 비율은 감소할 수 있다.

CCP-NOL이 IAO 공정에 의해 형성되는 비교예 2의 경우에, MR 비율은 500 mΩ ㎛²의 RA에서 2.5%이다. 비교예 1과 대조적으로, MR 비율의 수치는 동일한 RA에서 거의 2배일 수 있다.

CCP-NOL이 PIT 및 IAO 공정에 의해 형성되는 예 2의 경우에, MR 비율은 500 mΩ㎛²의 RA에서 5.5%이다. 즉, 본 예는 비교예 2보다 적어도 2배 그리고 비교예 1보다 적어도 4배로 높은 MR 비율을 달성한다.

도8은 예 2에 따라 제조된 CCP-CPP 요소의 R-H 루프를 도시하고 있다. R-H 루프는 실제 사용을 고려하여 H=600 Oe 이하의 필드 세기에서 측정된다. 매우 얇은 절연층이 사용될 때 전류로서 기능하는 국소 핀홀이 TMR 요소 내에 발생되면 그 R-h 루프는 국소 전류 필드의 영향으로 인해 자기장에 비대칭이도록 이동되는 것으로 기록되어 있다[비. 올리버 등, 일본 응용 물리학회, 91. 4348 (2002) 참조]. 그러나, 도8에 도시된 바와 같이, 본 예에 따라 제조된 CCP-CPP 요소의 R-H 루프는 자기장에 대칭이다. 이는 본 발명에 따른 방법이 다수개의 전류 경로가 균일하게 절연층 내에서 형성되는 만족스러운 CCP-NOL을 형성하게 한다는 것을 지시한다.

아래에, 본 발명에 따른 방법을 사용하는 CCP-NOL의 형성에 의한 MR 비율의 개선의 원리가 설명될 것이다. 여기에서, 논의는 발렛 및 퍼트에 의해 제안된 모델(이하, 발렛-퍼트 모델)을 기초로 할 것이다[티. 발렛 및 에이. 퍼트, 물리학 수정판 B 48, 7099 (1993)]. 본 예에 따른 실험을 논의하기 위해, 발렛-퍼트 모델은 CCP-CPP 요소에 맞게 변형되어야 한다. 다음의 가정은 발렛-퍼트 모델을 확장하기 위해 수행된다. 즉, CCP-CPP 요소에서, 전류가 스페이서층 내의 전류 경로 내에 한정되어서, 스페이서층과 핀층 또는 자유층 사이의 계면의 면적은 전류 경로의 면적비 D[%]에 의존한다. 나아가, CCP-CPP 요소에서, 스페이서층의 저항은 총 저항의 큰 백분율을 고려한다. 결국, 스핀-의존 산란에 대해, 계면 산란 효과는 벌크 산란 효과보다 상당하다. 이와 같이, 벌크 산란 효과는 여기에서의 계산의 단순화를 의해 무시된다.

도9의 (a)는 예 2에 따른 CCP-CPP 요소의 사시도이다. 도9의 (b)는 전류 경로의 확대 사시도이다. 도9의 (c)는 본 예에 따른 CCP-CPP 요소의 등가 회로도이다.

도9의 (c)에서, Ra_상부는 자유층(18) 위에 위치된 캡층(19) 및 상부 전극의 면적 저항을 표시한다. Ra_자유는 자유층(18)의 면적 저항을 표시한다. RA_핀고정은 GMR 효과에 기여하는 Ru와 CCP-NOL 사이에 개재된 상부 핀층(14c)의 면적 저항을 표시한다. RA_하부는 상부 핀고정층(14c) 위에 위치된 Ru(14b), 하부 핀층(14a), 피닝층(12), 하부층(12) 및 하부 전극의 면적 저항을 표시한다. 도9의 (c)에 도시된 바와 같이, CCP-NOL 내의 Cu 전류 경로의 저항은 전류 경로의 면적비 D에 의해 비저항 ρ_Cu 그리고 Cu 전류 경로의 두께 t_Cu의 곱을 나눔으로써 결정된다. 즉, ρ_Cut_Cu/(D/100). 전류 경로와 자유층(18) 또는 상부 핀층(14c)(양자의 계면에서, 전류 경로는 CoFe와 접촉 상태에 있음)은 계면 산란 계수 γ를 고려하여 전류 경로의 면적비 D에 의해 Ra_CoFe _/ _Cu를 나눔으로써 결정된다. 즉, RA_CoFe _/ _Cu/(1-γ²)/(D/100).

전술된 모델에서, CCP-NOL의 RA_CCP는 수학식 (1)에 의해 표현되고, ΔRA_계면은 수학식 (2)에 의해 표현된다.

(1)

=

(2)

이들 모델을 기초로 하여, CCP-CPP 스핀-밸브 필름의 RA 및 Mr 비율 사이의 관계는 계산된다. 우선, RA_CCP를 제외한 RA 수치는 100 mΩ㎛²로 설정된다. 이러한 수치는 금속 CCP 요소에 대해 실험적으로 결정된 RA 수치로부터 도입된다. RA_CoFe _/ _Cu는 서류 수치를 기초로 하여 0.2 mΩ㎛²로 설정된다. 두께 t_Cu는 1.5 ㎚로 설정되는데, 이는 단면 TEM 관찰로부터 얻어진 CCP-NOL의 두께와 동일하다. 계면 산란 계수 γ는 0.62로 설정되는데, 이는 금속 CCP 요소에 대해 실험적으로 결정된다. 전술된 도7은 전술된 수치를 사용하여 그리고 파라미터로서 CCP-NOL 내의 Cu 전류 경로의 비저항 ρ_Cu를 사용하여 RA에 대한 MR 비율에 대해 실험 데이터를 끼워 맞춤으로써 얻어진 선을 도시하고 있다.

도7에 도시된 바와 같이, 실험 데이터는 끼워 맞춤 선과 적절하게 조화된다. 이는 CCP-NOL 구조가 가정되는 모델을 기초로 하는 계산이 유효하다는 것을 지시한 다. 비교예 1(자연 산화) 및 비교예 2(IAO)에 대해, 끼워 맞춤 선은 RA가 약 500 mΩ㎛²에 도달할 때까지 MR 비율이 RA와 더불어 일관되게 증가하며 RA의 추가의 증가가 거의 MR 비율을 포화시키는 경향을 표현한다. 따라서, 도7의 MR 비율의 개선은 CCP-NOL 구조의 효과로서 설명될 수 있다.

추가의 논의가 Cu 전류 경로의 비저항 ρ_Cu 그리고 도7의 끼워 맞춤을 위해 사용된 파라미터에 집중함으로써 수행될 것이다. 비저항 ρ_Cu는 비교예 1(자연 산화)에서 160 mΩ㎝이고, 비교예 2(IAO)에서 110 mΩ㎝이고, 예 2(PIT 및 IAO)에서 65 mΩ㎝이다. 비교예 2에서의 Cu 전류 경로의 비저항 ρ_Cu는 비교예 1보다 낮다. 이는 IAO가 자연 산화에 의해 달성되는 것을 넘어 Cu 전류 경로의 순도를 증가시킨다는 것을 지시한다. CPP-NOL이 자연 산화에 의해 형성되면, Al뿐만 아니라 Cu도 어느 정도까지 산화된다. 대조적으로, IAO가 CPP-NOL을 형성하는 데 사용되면, 산화 에너지가 낮은 Al은 용이하게 산화되지만, 산화 에너지가 높은 Cu는 Ar 이온 빔 보조에 의해 수반된 환원 효과에 때문에 용이하게 산화되지 않는다.

CPP-NOL이 PIT 및 IAO에 의해 형성될 때(예 2), Cu 전류 경로의 순도는 CPP-NOL이 IAO(비교예 2)에 의해서만 형성될 때 달성된 것보다 높다. 이는 IAO 전의 PIT 공정이 Al으로부터 Cu를 분리시키며 하부 Cu층으로부터의 흡수 현상이 Cu 경로의 형성을 유발시키기 때문이다. 즉, Cu 전류 경로의 순도를 결정하는 중요한 인자는 (1) 산화 전의 금속 상태의 Al으로부터의 Cu 경로의 분리(두께를 가로질러 Al층을 관통하는 Cu 경로의 형성)의 정도 그리고 (2) 산화 공정 중 Al만의 산화 그리 고 Cu의 산화의 회피이다. PIT는 효과 (1)을 실현하도록 산화 전에 Al으로부터의 Cu의 분리를 용이하게 할 수 있어서, 효과 (2)가 용이하게 성립되게 한다. 추가로, 산화 공정 중, IAO는 효과 (2)가 특히 용이하게 실현되게 할 때 자연 산화보다 바람직하다. 더욱이, 에너지 보조가 없는 자연 산화는 산화 중 효과 (1)을 발생시킬 것으로 실질적으로 기대되지 않는다. 그러나, 에너지 보조 IAO도 산화 중 (1)에서 분리 현상(산화 전 Al₂O₃의 형성 그리고 금속 Cu의 분리)을 용이하게 할 수 있어서, 높은 MR 비율을 달성한다.

전술된 바와 같이, PIT 및 IAO 공정은 CCP-NOL 구조 내의 Cu 전류 경로의 비저항을 감소시키기 때문에 바꿔 말하면 Cu 전류 경로 내에서의 Cu의 순도를 증가시키기 때문에 MR 비율을 개선시킨다.

본 발명에 따른 PIT 공정은 제1 금속층으로부터의 Cu의 흡수를 기초로 한다. 이러한 현상에 대한 전형적인 실험 결과가 후술될 것이다. 제2 금속층으로서의 AlCu 합금이 미리 제1 금속층(Cu층)을 형성하지 않고 형성될 때, PIT 및 IAO 공정은 낮은 RA 따라서 높은 MR 비율을 실현시킬 수 없다. 즉, 제1 금속층(Cu층)이 형성되지 않으면, Cu 전류 경로는 PIT 및 IAO 공정으로써도 형성될 수 없다. 이는 PIT 공정이 AlCu 합금에 적용되면 Cu가 Al으로부터 완벽하게 분리될 수 없다는 것을 지시한다. 반면에, 제1 금속층(Cu층)이 형성되는 경우에, Cu가 없는 단일 금속 Al이 제2 금속층으로서 사용되더라도, PIT/IAO 공정은 낮은 RA 및 높은 MR 비율을 제공한다. 제2 금속층으로서의 Al이 미리 제1 금속층(Cu층)을 형성하지 않고 형성 될 때, PIT 및 IAO 공정은 RA를 상당히 저하시킬 수 없으며 낮은 MR 비율을 제공한다. 이들 결과는 제1 금속층(Cu층)이 형성되기만 하면 제2 금속층이 Cu를 함유하지 않은 Al으로 제조되더라도 전류 경로가 형성된다는 것을 지시한다. 따라서, 본 발명에 따른 PIT 및 IAO 공정과 관련하여, PIT 공정은 제1 금속층으로부터의 Cu의 흡수를 유발시키고, IAO는 절연층을 관통하는 양호한 전류 경로의 형성을 가능하게 한다. PIT에 의한 하부 Cu층으로부터의 Cu의 흡수는 모델 샘플에 대한 XPS 표면 분석에 의해 확인되었는데, 여기에서 PIT 공정이 하부 금속이 Al층을 관통하도록 흡수되게 하는 현상이 관찰된다. 특히, 하부층/Cu [0.25 ㎚]/Al [0.9 ㎚]/캡의 구조에 대한 XPS 표면 분석은 Cu 피크가 PIT가 수행되지 않을 때 약하지만 PIT 공정이 필름 표면 내에서의 Cu의 농도의 증가에 대응하여 Cu 피크의 상당한 증가를 유발시킨다는 것을 지시한다.

도10a 및 도10b는 본 예에 따른 PIT/IAO 공정을 통해 제조된 CCP-CPP 요소의 I-V 및 R-V 특성을 각각 도시하고 있다. 도10a에 도시된 바와 같이, CPP-CCP 요소는 선형 및 오옴 I-V 특성을 나타낸다. 이는 고순도 Cu 전류 경로가 스페이서 내의 산화물층을 관통하도록 형성되기 때문에 금속 전자 전도 특성이실현된다는 것을 지시한다. 도10b에서, 저항 R은 주울 열 때문에 증가하는 전압 V와 더불어 약간 증가한다. 도10b에 도시된 V=310 ㎷ 근처에서의 저항 R의 급격한 하강은 CCP-NOL의 구조 파괴에 기인한다.

도11a 및 도11b는 제1 금속층(Cu층)을 형성하지 않고 제2 금속층(AlCu)에 PIT 및 IAO 공정을 수행함으로써 제조된 요소의 I-V 및 R-V 특성을 각각 도시하고 있다. 도11b는 저항이 증가하는 전압과 더불어 감소하는 터널 전도 특성을 도시하고 있다. 또한, 도11a는 I-V 특성의 열악한 선형성을 도시하고 있다. 이들 결과는 제1 금속층(Cu층)이 형성되지 않으면 어떠한 Cu 전류 경로도 PIT 및 IAO 공정에도 형성되지 않아서 TMR(tunneling magnetoresistance) 요소와 유사한 요소를 초래한다는 것을 지시한다. 전압이 도11a의 I=1.5 ㎃에서 급격하게 강하하는 이유는 터널 장력층의 유전체 붕괴에 기인한다.

양호한 절연 부분 그리고 낮은 ρCu 값을 갖는 고순도 Cu 전류 경로를 구비하는 스페이서층(16)을 형성하기 위해, PIT/IAO 처리 후에 이온 빔 처리가 더욱 수행될 수 있다. 이러한 처리는 PIT(pre-ion treatment)와 비교해 AIT(after ion treatment)로서 언급된다. AIT는 하기의 2가지 효과를 목적으로 한다. 즉, (1) IAO가 실시된 경우, 이 IAO에서 CuO가 Cu의 산화에 의해 생성되어 IAO 후에 남게된다. 특정한 이온 빔 처리(AIT)는 CuO를 Cu로 다시 환원시켜, 전류 경로의 순도를 개선시키고 아울러 MR 비율을 향상시킬 수 있다. (2) 스페이서층에 있어서, Al₂O₃ 및 Cu는 IAO 후에 완전히 분리되지 않는다. 특정한 이온 빔 처리(AIT)는 Al₂O₃ 그리고 Cu의 분리를 향상시킬 수 있다. AIT용 빔 조건은 PIT 또는 IAO 중 어느 하나의 조건과 유사할 수 있다. AIT는 이온 빔 대신에 RF 플라즈마를 이용하여 실시될 수 있다. 나아가, AIT 조건이 최적화되었다면, PIT 공정을 실시하는 일 없이 IAO 및 AIT 공정을 실시하는 것 만으로 높은 MR 비율을 제공할 수 있다. 이러한 경우, 전술된 경우와 마찬가지로 높은 MR 비율을 제공하기 위해서, 자연 산화가 아 닌 IAO에 의한 산화를 실시하는 것이 바람직하다. 그러나, 자연 산화는 몇몇 경우에서 이용될 수 있다. AIT가 강한 빔 조건 하에서 실시된다면, 샘플의 표면은 거칠어질 수 있으며, 이는 핀층과 자유층 사이의 층간 커플링 필드(interlayer coupling field)(H_in)를 증가시킬 수 있다. 따라서, AIT용 빔 조건을 최적화하는 것이 필요하다.

[예 3]

본 예에서, 본 발명에 따른 방법에 의해 제조된 CCP-CPP 요소의 높은 MR 비율을 달성하는 데 유리한 재료가 설명될 것이다. 특히, Co₉₀Fe₁₀ 또는 Fe₅₀Co₅₀이 스페이서층 상하에 제공된 자기층을 위한 재료로서 사용된다. 하부층으로부터 캡층까지의 CCP-CPP 요소 내의 층들은 다음과 같다:

하부층: Ta [5 ㎚]/Ru [2 ㎚],

피닝층: PtMn [15 ㎚],

핀층: Co₉₀Fe₁₀ [4 ㎚]/Ru [0.9 ㎚]/"마그" [4 ㎚]

금속층: Cu [2.5 ㎚],

스페이서층: Al₂O₃ 절연층 및 Cu 전류 경로(21)(PIT 및 IAO 처리의 수행에 의해 후속되는 Al₉₀Cu₁₀ [x ㎚]의 성막에 의해 준비됨),

금속층: Cu [2.5 ㎚],

자유층: "마그" [4 ㎚].

본 예에서, Co₉₀Fe₁₀ 또는 Fe₅₀Co₅₀은 "마그"로서 표시된 자기층으로서 사용된다. 도12는 이들 CCP-CPP 요소의 특성의 평가를 도시하고 있다. 도12는 예 2에서 설명된 발렛-퍼트 모델을 기초로 하는 끼워 맞춤의 결과도 도시하고 있다.

도12로부터 분명한 바와 같이, 자기층으로서의 Fe₅₀Co₅₀의 사용은 Co₉₀Fe₁₀의 사용에 비해 MR 비율을 증가시킨다. 도12에서, 측정된 데이터는 발렛-퍼트 모델을 기초로 하는 끼워 맞춤의 결과와 양호하게 일치한다. MR 비율의 개선은 FeCo의 계면 산란율 γ 즉 0.72가 CoFe의 계면 산란율 0.62보다 크다는 사실에 의해 해석될 수 있다. γ 수치는 Cu [5 ㎚]로 제조된 스페이서층을 포함하는 금속 CCP 요소에 대한 실험으로부터 유도된다[에이치. 유아사 등, 일본 응용 물리학회, 92, 2646 (2003) 참조]. 따라서, CCP-CPP 요소에서 높은 MR 비율을 달성하기 위해, 높은 계면 산란율 γ를 갖는 자기 재료를 사용하는 것이 특히 중요하다. 보다 구체적으로, CCP 구조를 갖는 CCP-CPP 요소의 경우에 있어서, 스페이서층과 자기층 사이의 계면 저항은 전체 요소 저항에 매우 기여하며, 따라서 CCP 구조를 갖지 않는 CPP 요소의 경우와 비교해서 MR 비율에 대한 계면 산란율 γ의 영향은 주목할만하게 커진다. 높은 계면 산란율 γ를 갖는 바람직한 자기 재료는 예컨대 bcc 구조의 Fe_xCo_100-x(x=30 내지 100%)에 의해 표현된 조성을 갖는 Fe₅₀Co₅₀이다.

본 예에서, ρ_Cu 수치(75 μΩ㎝)는 자기 재료의 형태와 무관하게 동등하다. 따라서, 2개의 요소들 사이의 전류 경로의 순도의 차이는 실질적으로 없다. 이는 본 예가 자기 재료가 요소에 대해 사용되는 것과 무관하게 동일한 PIT 및 IAO 조건 을 사용하기 때문이다. 반면에, 본 예에서의 ρ_Cu 즉 75 μΩ㎝는 예 2에서 즉 65 μΩ㎝보다 큰데, 이는 전류 경로의 약간 열악한 순도를 지시한다. 이는 본 예와 예 2 사이의 PIT 및 IAO 조건의 차이에 기인한다.

(적용)

아래에, 본 발명의 실시예에 따른 자기 저항 소자(CCP-CPP 요소)의 적용이 설명될 것이다.

본 발명의 실시예에서, CPP 요소의 RA는 높은 밀도를 달성하는 관점에서 바람직하게는 500 mΩ㎛² 이하, 더욱 바람직하게는 300 mΩ㎛² 이하로 설정된다. 요소 저항 RA는 스핀-밸브 필름의 전도성 부분의 유효 면적 A에 의해 CPP 요소의 저항 R을 곱함으로써 계산된다. 이러한 경우에, 저항 R은 직접적으로 측정되며 용이하게 결정된다. 반면에, 스핀-밸브 필름의 전도성 부분의 유효 면적 A는 요소 구조에 의존하는 수치를 갖는다. 따라서, 유효 면적 A의 결정에 주의하여야 한다.

예컨대, 전체의 스핀-밸브 필름이 효과적으로 감지하는 부분으로서 패터닝되면, 유효 면적 A는 전체의 스핀-밸브 필름의 면적이다. 이러한 경우에, 스핀-밸브 필름의 면적은 적절한 저항을 설정하도록 0.04 ㎛²로 설정된다. 200 Gbpsi 이상의 기록 밀도에 대해, 스핀-밸브 필름의 면적은 0.02 ㎛² 이하로 설정된다.

그러나, 스핀-밸브 필름보다 작은 면적을 갖는 하부 또는 상부 전극이 스핀-밸브 필름과 접촉 상태로 형성되면, 유효 면적 A는 하부 또는 상부 전극의 면적이 다. 하부 및 상부 전극이 상이한 면적을 가지면, 작은 전극의 면적은 스핀-밸브 필름의 유효 면적 A이다. 이러한 경우에, 작은 전극의 면적은 적절한 저항을 설정하도록 0.04 ㎛² 이하로 설정된다.

유효 면적 A를 결정하는 예가 도13 및 도14를 참조하여 설명될 것이며, 이는 나중에 더욱 상세하게 설명될 것이다. 도13에 도시된 스핀-밸브 필름(10)의 최소 면적은 필름(10)이 상부 전극(20)과 접촉 상태에 있는 부분이다. 이러한 부분의 폭은 트랙 폭 Tw로서 간주된다. 도14에 도시된 스핀-밸브 필름(10)의 최소 높이도 필름(10)이 상부 전극(20)과 접촉 상태에 있는 부분이다. 이러한 부분의 높이는 높이 길이 D로서 간주된다. 이러한 경우에, 유효 면적 A는 A=Tw×D로서 결정된다.

본 발명의 실시예에 따른 자기 저항 소자에서, 전극들 사이의 저항 R은 100 Ω 이하로 설정될 수 있다. 저항 R은 예컨대 HGA(head gimbal assembly)의 팁에 설치된 읽기 헤드 내의 2개의 전극 패드들 사이에서 측정된 수치이다.

본 발명의 실시예에 따른 자기 저항 소자는 바람직하게는 핀층 또는 자유층이 fcc 구조를 가지면 fcc (111) 배향을 갖는다. 자기 저항 소자는 바람직하게는 핀층 또는 자유층이 bcc 구조를 가지면 bcc (110) 배향을 갖는다. 자기 저항 소자는 바람직하게는 핀층 또는 자유층이 hcp 구조를 가지면 hcp (001) 또는 (110) 배향을 갖는다.

본 발명의 실시예에 따른 자기 저항 소자의 결정 배향은 바람직하게는 4.0˚ 이하, 더욱 바람직하게는 3.5˚ 이하 그리고 더욱 바람직하게는 3.0˚ 이하의 분산 각도를 갖는다. 이러한 수치는 X-선 회절에서 θ-2θ 측정치에 의해 얻어진 피크 위치에서 요동 곡선의 반치폭을 측정함으로써 얻어진다. 자기 헤드에서, 이러한 수치는 단면도에서 나노-회절 스팟의 분산 각도로서 검출될 수 있다. 반강자성 필름에 대한 재료에 따라 좌우되지만, 반강자성 필름의 격자 간격은 핀층, 스페이서층 및 자유층과 대체로 상이하다. 결국, 배향 분산 각도는 각각의 층에 대해 별도로 계산될 수 있다. 예컨대, PtMn의 격자 간격은 종종 핀층, 스페이서층 및 자유층과 상이하다. PtMn은 비교적 두꺼운 필름으로 제조되므로, 결정 배향의 분산을 측정하는 적절한 재료이다. 핀층, 스페이서층 및 자유층에 대해, 핀층 및 자유층은 bcc 및 fcc 구조 등의 상이한 결정 구조를 가질 수 있다. 결국, 핀층 및 자유층은 상이한 결정 배향 분산 각도를 갖는다.

(자기 헤드의 실시예)

도13 및 도14는 자기 헤드 내에 합체되는 본 발명의 실시예에 따른 자기 저항 소자를 도시하고 있다. 도13은 자기 기록 매체(도시되지 않음)를 향하는 공기 지지 표면에 실질적으로 평행한 방향을 따라 취해진 자기 저항 소자의 단면도이다. 도14는 ABS(air bearing surface)에 직각인 방향을 따라 취해진 자기 저항 소자의 단면도이다.

도13 및 도14에 도시된 자기 헤드는 소위 경질 인접 구조를 갖는다. 자기 저항 필름(10)은 전술된 CCP-CPP 필름이다. 하부 전극(11) 및 상부 전극(20)은 각각 자기 저항 필름(10) 상하에 제공된다. 도13에서, 바이어스 필드 인가 필름(41) 및 절연 필름(42)이 자기 저항 필름(10)의 양측 상에 적층된다. 도14에 도시된 바 와 같이, 보호층(43)이 자기 저항 필름(10)의 공기 지지 표면 내에 제공된다.

자기 저항 필름(10)에 대한 감지 전류가 화살표 A에 의해 도시된 바와 같은 평면에 직각으로 전극(11, 20)에 의해 공급되고, 전극(11, 20)은 자기 저항 필름(10) 상하에 배열된다. 나아가, 자기 저항 필름(10)의 양측 상에 제공된 한 쌍의 바이어스 필드 인가 필름(41, 41)은 자기 저항 필름(10)에 바이어스 필드를 인가한다. 바이어스 필드는 단일 영역 내로 자유층을 제조하도록 자기 저항 필름(10) 내의 자유층의 자기 이방성을 제어한다. 이는 자유층의 영역 구조를 안정화시킨다. 이와 같이, 자기 영역 벽의 이동과 관련된 바크하우젠 잡음을 억제하는 것이 가능하다.

본 발명은 자기 저항 소자의 MR 비율을 개선시킨다. 따라서, 자기 헤드로의 본 발명의 적용은 민감한 자기 재생을 가능하게 한다.

(하드 디스크 및 헤드 짐발 조립체의 실시예)

도13 및 도14에 도시된 자기 헤드는 자기 기록 장치 내에 장착될 수 있는 읽기/쓰기 일체형 자기 헤드 내에 합체될 수 있다.

도15는 이러한 자기 기록 장치의 주요 부분의 구성을 개략적으로 도시하는 사시도이다. 자기 기록 장치(150)는 로터리 작동기를 사용하는 형태이다. 이러한 도면에서, 자기 디스크(200)가 스핀들(152) 상에 설치된다. 자기 디스크(200)는 구동 제어기(도시되지 않음)로부터의 신호를 제어하도록 응답하는 모터(도시되지 않음)에 의해 화살표 A의 방향으로 회전된다. 본 발명에 따른 자기 기록 장치(150)는 복수개의 디스크(200)를 포함할 수 있다.

헤드 슬라이더(153)가 자기 디스크(200)에 대해 읽고 쓰도록 서스펜션(154)의 팁에 부착된다. 헤드 슬라이더(153)는 그 팁 근처에 장착되며 전술된 실시예들 중 어떤 실시예에 따른 자기 저항 소자를 갖는 자기 헤드를 포함한다.

자기 디스크(200)가 회전할 때, 헤드 슬라이더(153)의 ABS가 소정 높이만큼 자기 디스크(200)의 표면 상에 부유하도록 유지된다. 헤드 슬라이더(153)는 자기 디스크(200)에 접촉하는 소위 접촉형(in-contact type)일 수 있다.

서스펜션(154)은 작동기 암(155)의 일단부에 연결된다. 음성 코일 모터(156) 즉 일종의 선형 모터가 작동기 암(155)의 타단부 상에 제공된다. 음성 코일 모터(156)는 보빈 및 영구 자석 주위에 권취된 구동 코일(도시되지 않음) 그리고 이들 사이에 코일을 개재하도록 서로에 대향으로 배열된 카운터 요크를 포함하는 자기 회로를 형성한다.

작동기 암(155)은 피벗(157)의 2개의 수직 위치에 제공된 볼 베어링(도시되지 않음)에 의해 유지된다. 작동기 암(155)은 음성 코일 모터(156)에 의해 회전 가능하게 활주될 수 있다.

도16은 디스크로부터 관찰되는 작동기 암(155)의 팁 단부측을 포함하는 헤드 짐발 조립체의 일부의 확대 사시도이다. 조립체(160)는 작동기 암(155)을 갖고, 서스펜션(154)은 작동기 암(155)의 일단부에 연결된다. 헤드 슬라이더(153)는 서스펜션(154)의 팁에 부착되고, 헤드 슬라이더(153)는 전술된 실시예들 중 어떤 실시예에 따른 자기 저항 소자를 갖는 자기 헤드를 포함한다. 서스펜션(154)은 신호를 읽고 쓰는 데 사용된 리드(164)를 갖는다. 리드(164)는 헤드 슬라이더(153) 내 에 합체된 자기 헤드 내의 각각의 전극에 전기적으로 연결된다. 도면의 도면 부호 165는 조립체(160)의 전기 패드를 나타낸다.

본 발명은 본 발명의 전술된 실시예들 중 어떤 실시예에 따른 자기 저항 소자를 갖는 자기 헤드를 포함한다. 이는 종래 기술보다 높은 기록 밀도로 자기 디스크(200) 상에 자기적으로 기록된 정보를 신뢰 가능하게 읽는 것을 가능하게 한다.

(자기 메모리의 실시예)

이제, 본 발명의 실시예에 따른 자기 저항 소자를 사용하는 자기 메모리가 설명될 것이다. 즉, 본 발명의 전술된 실시예들 중 어떤 실시예에 따른 자기 저항 소자는 메모리 셀이 매트릭스 내에 배열되는 자기 메모리 예컨대 MRAM을 제공하는 것을 가능하게 한다.

도17은 본 발명의 실시예에 따른 자기 메모리의 매트릭스 구성의 예를 도시하는 도면이다. 이러한 도면은 메모리 셀이 배열되는 회로 구성을 도시하고 있다. 자기 메모리는 어레이 내에서 1개의 비트를 선택하는 컬럼 디코더(350) 및 로우 디코더(351)를 포함한다. 비트 라인(334) 및 워드 라인(332)이 스위칭 트랜지스터(330)를 온시키며 유일하게 선택하는 데 사용된다. 감지 증폭기(352)에 의한 검출이 자기 저항 소자(10) 내의 자기 기록층(자유층) 내에 기록된 비트 정보의 읽기를 가능하게 한다. 비트 정보를 쓰기 위해, 전류가 인가될 자기장을 발생시키도록 특정 워드 라인(323) 및 특정 비트 라인(322)을 통해 지나간다.

도18은 본 발명의 실시예에 따른 자기 메모리의 매트릭스 구성의 또 다른 예 를 도시하는 도면이다. 이러한 경우에, 비트 라인(322)들 중 1개가 디코더(361)에 의해 선택되고, 반면에 워드 라인(334)들 중 1개가 디코더(360)에 의해 선택되고; 비트 라인(322) 및 워드 라인(334)은 매트릭스 내에 배열된다. 이와 같이, 어레이 내의 특정 메모리 셀이 선택된다. 각각의 메모리 셀은 자기 저항 소자(10) 및 다이오드 D가 직렬로 연결되는 구조를 갖는다. 여기에서, 다이오드 D는 감지 전류가 선택된 자기 저항 소자(10)를 제외하고 메모리 셀 내에서 우회하는 것을 방지하는 역할을 한다. 쓰기 작동이 각각의 특정 비트 라인(322) 및 특정 워드 라인(323)을 통해 쓰기 전류를 통과시킴으로써 발생된 자기장을 사용함으로써 수행된다.

도19는 본 발명의 실시예에 따른 자기 메모리의 주요 부분을 도시하는 단면도이다. 도20은 도19의 선 A-A'를 따라 취해진 단면도이다. 이들 도면에 도시된 구조는 도17 또는 도18에 도시된 자기 메모리 내에 포함된 1개의 비트에 대해 메모리 셀을 대응시킨다. 메모리 셀은 저장 요소(311) 및 어드레스 선택 트랜지스터(312)를 갖는다.

저장 요소(311)는 자기 저항 소자(10) 그리고 자기 저항 소자(10)에 연결된 한 쌍의 와이어(322, 324)를 갖는다. 자기 저항 소자(10)는 전술된 실시예의 어떤 CCP-CPP 요소이다.

반면에, 선택 트랜지스터(312)에는 구멍(326) 및 매설된 와이어(328)를 통해 자기 저항 소자(10)에 연결된 트랜지스터(330)가 제공된다. 트랜지스터(330)는 자기 저항 소자(10)와 와이어(334) 사이의 전류 경로를 제어 가능하게 개폐하도록 게이트(332)에 인가된 전압에 따라 스위칭 작동을 수행한다.

쓰기 와이어(323)가 와이어(322)에 직각인 방향으로 자기 저항 소자(10) 아래에 제공된다. 쓰기 와이어(322, 323)는 예컨대 알루미늄(Al), 구리(Cu), 텅스텐(W), 탄탈륨(Ta) 또는 이들 원소의 합금으로 형성될 수 있다.

전술된 바와 같이 구성된 메모리에서, 자기 저항 소자(10)로 비트 정보를 쓰기 위해, 쓰기 펄스 전류가 합성장을 유도하도록 와이어(322, 323)를 통해 지나간다. 합성장은 자기 저항 소자의 기록층의 자화를 적절하게 역전시키도록 인가된다.

나아가, 비트 정보를 읽기 위해, 감지 전류가 와이어(322), 자기 기록층을 포함하는 자기 저항 소자(10) 그리고 하부 전극(324)을 통해 지나간다. 다음에, 자기 저항 소자(10)의 저항 수치 또는 저항 변화가 측정된다.

본 발명의 실시예에 따른 자기 메모리는 전술된 실시예들 중 어떤 실시예에 따른 자기 저항 소자(CCP-CPP 요소)를 사용한다. 결국, 셀 크기의 감소에도, 기록층 내의 자기 영역은 쓰기 및 읽기 작동이 신뢰 가능하게 수행되게 하도록 확실하게 제어된다.

본 발명의 실시예는 특정 예를 참조하여 설명되었다. 그러나, 본 발명은 이들 특정 예에 제한되지 않는다. 예컨대, 전극, 바이어스 인가 필름, 절연 필름 등의 형상 및 재료뿐만 아니라 자기 저항 소자의 특정 구조에 대해, 당업자는 해당하는 주지된 범위로부터 적절한 선택을 수행함으로써 유사한 효과를 발생시키도록 본 발명을 유사하게 실시할 수 있다.

예컨대, 자기 저항 소자가 읽기 자기 헤드에 적용될 때, 자기 헤드의 검출 해상도는 요소의 양측 상에 자기 차폐부를 제공함으로써 한정될 수 있다.

나아가, 본 발명은 길이 방향 자기 기록 시스템뿐만 아니라 직각형 자기 기록 시스템을 기초로 하는 자기 헤드 또는 자기 기록 장치에 적용될 수 있고, 어떤 시스템에서 유사한 효과를 발생시킬 수 있다.

더욱이, 본 발명에 따른 자기 기록 장치는 특정 기록 매체가 일정하게 제공된 소위 강성형 또는 기록 매체가 교환되게 하는 제거 가능형일 수 있다.

본 발명의 범주는 본 발명의 실시예로서 전술된 자기 헤드 및 자기 기록 장치의 설계를 적절하게 변화시킴으로써 당업자에 의해 실시될 수 있는 모든 자기 저항 소자, 자기 헤드, 자기 기록 장치 및 자기 메모리도 포함한다.

추가의 장점 및 변형이 당업자에게 용이하게 일어날 것이다. 따라서, 그 넓은 태양의 본 발명은 여기에 도시 및 설명된 특정 세부 설명 및 대표 실시예에 제한되지 않는다. 따라서, 다양한 변형이 첨부된 특허청구범위 및 그 등가물에 의해 한정된 바와 같은 일반 발명 개념의 사상 또는 범주로부터 벗어나지 않고 수행될 수 있다.

도1은 본 발명의 하나의 실시예에 따른 CCP-CPP 요소의 단면도.

도2a 내지 도2d는 본 발명의 실시예에 따른 CCP-CPP 요소를 제조하는 방법을 개략적으로 도시하는 단면도.

도3은 본 발명의 실시예에 따른 CCP-CPP 요소를 제조하는 데 사용된 장치의 구성을 개략적으로 도시하는 도면.

도4는 도3의 산화 챔버의 예를 도시하는 개략도.

도5는 도4의 이온 공급원의 예의 개략도.

도6은 예 1에 따른 CCP-CPP 요소의 사시도.

도7은 예 2에 따라 제조된 CCP-CPP 요소의 RA 및 MR 비율 사이의 관계를 도시하는 그래프.

도8은 예 2에 따른 CCP-CPP 요소의 R-H 루프를 도시하는 그래프.

도9의 (a) 내지 도9의 (c)는 예 2에 따른 CCP-CPP 요소의 사시도, 전류 경로의 확대 사시도 그리고 CCP-CPP 요소의 등가 회로도.

도10a 및 도10b는 예 2에 따른 CCP-CPP 요소의 I-V 및 R-V 특성을 도시하는 그래프.

도11a 및 도11b는 예 2와의 비교를 위해 제조된 TMR 요소와 유사한 요소의 I-V 및 R-V 특성을 도시하는 그래프.

도12는 예 3에 따른 CCP-CPP 요소의 RA 및 MR 비율 사이의 관계를 도시하는 그래프.

도13은 본 발명의 하나의 실시예에 따른 자기 헤드의 단면도.

도14는 본 발명의 하나의 실시예에 따른 자기 헤드의 단면도.

도15는 본 발명의 하나의 실시예에 따른 자기 기록 장치의 사시도.

도16은 본 발명의 하나의 실시예에 따른 자기 헤드 조립체의 사시도.

도17은 본 발명의 하나의 실시예에 따른 자기 메모리의 매트릭스 구성의 예를 도시하는 도면.

도18은 본 발명의 하나의 실시예에 따른 자기 메모리의 자기 메모리의 매트릭스 구성의 또 다른 예를 도시하는 도면.

도19는 본 발명의 하나의 실시예에 따른 자기 메모리의 주요 부분을 도시하는 단면도.

도20은 도19의 선 A-A'을 따라 취해진 자기 메모리의 단면도.

<도면의 주요 부분에 대한 부호의 설명>

11: 하부 전극

12: 하부층

13: 피닝층(pinning layer)

14: 핀층(pinned layer)

15: 금속층

16: 스페이서층

17: 금속층

18: 자유층

19: 캡층

20: 상부 전극

21: 전류 경로

22: 절연층

Claims

그 자화 방향이 일방향으로 실질적으로 핀 고정되는 자화 핀층, 그 자화 방향이 외부장에 따라 변동하는 자화 자유층, 그리고 자화 핀층과 자화 자유층 사이에 제공된 절연층 그리고 절연층 내로 관통하는 전류 경로를 갖는 스페이서층을 포함하는 자기 저항 소자를 제조하는 방법이며,

상기 제조 방법에서 스페이서층을 형성하는 공정은,

Cu로 이루어진 제1 금속층을 성막하는 단계와,

상기 제1 금속층 상에 Al으로 이루어진 제2 금속층을 성막하는 단계와,

희유 가스의 이온 빔 또는 RF 플라즈마로써 제2 금속층을 조사하는 사전 처리를 수행함으로써 상기 제1 금속층의 제1 원소가 전류 경로로서 상기 제2 금속층 내에 흡수되도록 하는 단계와,

Ar, Xe, Kr 및 He으로부터 선택되는 원소를 함유하는 희유 가스의 이온 빔 또는 RF 플라즈마로써 상기 제2 금속층을 조사하면서 산화 가스 또는 질화 가스를 공급함으로써 상기 절연층을 형성하는 단계를 포함하는 자기저항소자 제조 방법.
제1항에 있어서, 상기 제1 금속층은 Cu, Au 및 Ag로 구성된 그룹으로부터 선택된 적어도 1개의 원소로 이루어진 자기저항소자 제조 방법.
제1항에 있어서, 상기 사전 처리는 30 V 이상 및 130 V 이하로 설정하는 희유 가스의 이온 빔 또는 RF 플라즈마를 위한 가속 전압으로써 수행되는 자기저항소자 제조 방법.
제1항에 있어서, 상기 사전 처리는 40 V 이상 및 60 V 이하로 설정하는 희유 가스의 이온 빔 또는 RF 플라즈마를 위한 가속 전압으로써 수행되는 자기저항소자 제조 방법.
제1항에 있어서, 상기 제1 금속층은 0.1 ㎚ 이상 및 1 ㎚ 이하의 두께를 갖는 자기저항소자 제조 방법.
제1항에 있어서, 상기 절연층은 Al 산화물 또는 Al 질화물인 자기저항소자 제조 방법.
제1항에 있어서, 상기 제2 금속층은 0.5 ㎚ 이상 및 2 ㎚ 이하의 두께를 갖는 자기저항소자 제조 방법.
제1항에 있어서, 상기 전류 경로는 2 ㎚ 이상 및 6 ㎚ 이하의 직경을 갖는 자기저항소자 제조 방법.
제1항에 있어서, 상기 자화 핀층은 스페이서층과의 계면에서 체심 입방 구조를 갖는 자기저항소자 제조 방법.
제1항에 있어서, 상기 자화 핀층은 x≥30 원자%인 상태의 Fe_xCo_100-x 합금을 포함하는 자기저항소자 제조 방법.
제1항에 있어서, 상기 스페이서층 상에 Cu층을 형성하는 단계를 추가로 포함하는 자기저항소자 제조 방법.
제11항에 있어서, 상기 Cu층은 0.1 ㎚ 이상 및 0.5 ㎚ 이하의 두께를 갖는 자기저항소자 제조 방법.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제