JP2006032676A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006032676A JP2006032676A JP2004209715A JP2004209715A JP2006032676A JP 2006032676 A JP2006032676 A JP 2006032676A JP 2004209715 A JP2004209715 A JP 2004209715A JP 2004209715 A JP2004209715 A JP 2004209715A JP 2006032676 A JP2006032676 A JP 2006032676A
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- contact
- semiconductor device
- gate electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 58
- 210000000746 body region Anatomy 0.000 claims abstract description 76
- 239000004020 conductor Substances 0.000 claims abstract description 30
- 230000015556 catabolic process Effects 0.000 claims abstract description 28
- 230000002093 peripheral effect Effects 0.000 claims description 40
- 239000012212 insulator Substances 0.000 claims description 13
- 230000009467 reduction Effects 0.000 abstract description 5
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 238000009825 accumulation Methods 0.000 description 35
- 239000000969 carrier Substances 0.000 description 14
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000000926 separation method Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
【課題】 オン電圧（ないしはオン抵抗）の低減化と高耐圧化の間に存在するトレードオフ関係を打破する。
【解決手段】 ＩＧＢＴにおいて、少なくとも一部の隣り合うトレンチゲート電極３２間に、その間のボディ領域２６を貫通してドリフト領域２４に達する複数のトレンチ３５が形成されているとともに、そのトレンチ３５内にトレンチ絶縁膜３８で被覆された導電体３８が埋められており、前記隣り合うトレンチゲート電極３２のうち、少なくとも一方のトレンチゲート電極３２とトレンチ３５ａとの間に存在するボディ領域２６ａの範囲内にエミッタ電極Ｅに接する蓄積側ボディコンタクト領域２９が選択的に形成されており、トレンチ３５間の間隙のボディ領域２６は、その蓄積側ボディコンタクト領域２９を介してエミッタ電極に接していることを特徴としている。
【選択図】 図１
【解決手段】 ＩＧＢＴにおいて、少なくとも一部の隣り合うトレンチゲート電極３２間に、その間のボディ領域２６を貫通してドリフト領域２４に達する複数のトレンチ３５が形成されているとともに、そのトレンチ３５内にトレンチ絶縁膜３８で被覆された導電体３８が埋められており、前記隣り合うトレンチゲート電極３２のうち、少なくとも一方のトレンチゲート電極３２とトレンチ３５ａとの間に存在するボディ領域２６ａの範囲内にエミッタ電極Ｅに接する蓄積側ボディコンタクト領域２９が選択的に形成されており、トレンチ３５間の間隙のボディ領域２６は、その蓄積側ボディコンタクト領域２９を介してエミッタ電極に接していることを特徴としている。
【選択図】 図１
Description
本発明は、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）等の、バイポーラ動作する半導体装置に関し、そのオン電圧（ないしはオン抵抗）の低減化と高耐圧化の間に存在するトレードオフの関係を打破する技術に関する。
バイポーラ動作する半導体装置の研究が活発に行われており、なかでも伝導度変調によって低いオン電圧が得られるＩＧＢＴの研究が活発に行われている。
この種の半導体装置では、一般的に、オン電圧を低減化すると半導体装置の耐圧電圧が低下するトレードオフの関係が存在する。そこでトレードオフの関係を打破し、オン電圧を低減化しながらも高い耐圧を維持するための研究が盛んに行われている。
この種の半導体装置では、一般的に、オン電圧を低減化すると半導体装置の耐圧電圧が低下するトレードオフの関係が存在する。そこでトレードオフの関係を打破し、オン電圧を低減化しながらも高い耐圧を維持するための研究が盛んに行われている。
その一例が特許文献１に開示されている。特許文献１の技術では、ゲート電極間の距離を幅広にするとともに、その間のボディ領域をエミッタ電極に接触させない構成（典型的には層間絶縁膜でその表面を覆う）を採用することによって、そのボディ領域内に正孔を蓄積し、それによって伝導度変調を効果的に生じさせる。
特開２００１−３０８３２７号公報
図５に、この半導体装置の要部断面図を模式的に示す。なお、図５に示す断面構造は、紙面左右方向に繰返し形成されていることに留意されたい。
この半導体装置は、裏面側のコレクタ電極Ｃと、そのコレクタ電極Ｃに接するｐ＋型コレクタ領域３２２と、ｐ＋型コレクタ領域３２２に接するｎ−型ドリフト領域３２４と、そのｎ−型ドリフト領域３２４によってｐ＋型コレクタ領域３２２から隔てられているｐ−型ボディ領域３２６と、そのｐ−型ボディ領域３２６によってｎ−型ドリフト領域３２４から隔てられているｎ＋型エミッタ領域３２８と、そのｎ＋型エミッタ領域３２８に接するエミッタ電極Ｅを備えている。
さらに、ｎ＋型エミッタ領域３２８とｎ−型ドリフト領域３２４を隔てているｐ−型ボディ領域３２６にゲート絶縁膜３３４を介して対向するトレンチゲート電極３３２群を備えている。図５の要部断面図では、このトレンチゲート電極３３２が紙面左右に２個づつ示されている。このトレンチゲート電極３３２は、エミッタ電極Ｅに接続されているｎ＋型エミッタ領域３２８と接しており、その点において次に説明するトレンチ３３５と区別される。
この図示左右のトレンチゲート電極３３２間に、その間のｐ−型ボディ領域３２６を貫通してｎ−型ドリフト領域３２４に達する複数のトレンチ３３５が形成されている。このトレンチ３３５内にトレンチ絶縁膜３３６で被覆された導電体３３８が埋められている。この導電体３３８はエミッタ電極Ｅに接続されている。このトレンチ３３５は、トレンチゲート電極３３２とは異なり、ｎ＋型エミッタ領域３２８と接していない。また、このトレンチ３３５が形成されているｐ−型ボディ領域３２６上は層間絶縁膜３３９で覆われており、ｐ−型ボディ領域３２６はエミッタ電極Ｅと接していない。
トレンチゲート電極３３２に挟まれるとともに、トレンチ３３５が形成されている領域は、正孔蓄積領域３１２などと一般的に称される。この正孔蓄積領域３１２は、繰返し形成されているトレンチゲート電極３３２群内に一定の割合で分散して形成されている。
図６に、図５のVI-VI線に対応する要部の平面図を示す。図６の平面図は、正孔蓄積領域３１２と、図示しないＦＬＲ（Field Limiting Ring）構造やガードリング構造等が形成されている周辺耐圧確保領域３１４との境界近傍を示している。周辺耐圧確保領域３１４は、トレンチゲート電極３３２群が形成されている領域（スイッチング素子が形成されている領域である）の周辺を一巡するように形成され、周辺側へ向けて空乏層を伸ばし耐圧を確保するための領域である。
図6に示すように、トレンチゲート電極３３２（図ではゲート絶縁膜３３４が示されている）と、トレンチ３３５（図ではトレンチ絶縁膜３３６が示されている）は、いずれもｙ方向に伸びるとともに、ｘ方向に繰返しているストライプ状である。また、トレンチゲート電極３３２間に形成されているｎ＋型エミッタ領域３２８内に、ｐ+型ボディコンタクト領域３２５がｙ方向に沿って繰返し形成されており、エミッタ電極Ｅに接している。
この半導体装置は、裏面側のコレクタ電極Ｃと、そのコレクタ電極Ｃに接するｐ＋型コレクタ領域３２２と、ｐ＋型コレクタ領域３２２に接するｎ−型ドリフト領域３２４と、そのｎ−型ドリフト領域３２４によってｐ＋型コレクタ領域３２２から隔てられているｐ−型ボディ領域３２６と、そのｐ−型ボディ領域３２６によってｎ−型ドリフト領域３２４から隔てられているｎ＋型エミッタ領域３２８と、そのｎ＋型エミッタ領域３２８に接するエミッタ電極Ｅを備えている。
さらに、ｎ＋型エミッタ領域３２８とｎ−型ドリフト領域３２４を隔てているｐ−型ボディ領域３２６にゲート絶縁膜３３４を介して対向するトレンチゲート電極３３２群を備えている。図５の要部断面図では、このトレンチゲート電極３３２が紙面左右に２個づつ示されている。このトレンチゲート電極３３２は、エミッタ電極Ｅに接続されているｎ＋型エミッタ領域３２８と接しており、その点において次に説明するトレンチ３３５と区別される。
この図示左右のトレンチゲート電極３３２間に、その間のｐ−型ボディ領域３２６を貫通してｎ−型ドリフト領域３２４に達する複数のトレンチ３３５が形成されている。このトレンチ３３５内にトレンチ絶縁膜３３６で被覆された導電体３３８が埋められている。この導電体３３８はエミッタ電極Ｅに接続されている。このトレンチ３３５は、トレンチゲート電極３３２とは異なり、ｎ＋型エミッタ領域３２８と接していない。また、このトレンチ３３５が形成されているｐ−型ボディ領域３２６上は層間絶縁膜３３９で覆われており、ｐ−型ボディ領域３２６はエミッタ電極Ｅと接していない。
トレンチゲート電極３３２に挟まれるとともに、トレンチ３３５が形成されている領域は、正孔蓄積領域３１２などと一般的に称される。この正孔蓄積領域３１２は、繰返し形成されているトレンチゲート電極３３２群内に一定の割合で分散して形成されている。
図６に、図５のVI-VI線に対応する要部の平面図を示す。図６の平面図は、正孔蓄積領域３１２と、図示しないＦＬＲ（Field Limiting Ring）構造やガードリング構造等が形成されている周辺耐圧確保領域３１４との境界近傍を示している。周辺耐圧確保領域３１４は、トレンチゲート電極３３２群が形成されている領域（スイッチング素子が形成されている領域である）の周辺を一巡するように形成され、周辺側へ向けて空乏層を伸ばし耐圧を確保するための領域である。
図6に示すように、トレンチゲート電極３３２（図ではゲート絶縁膜３３４が示されている）と、トレンチ３３５（図ではトレンチ絶縁膜３３６が示されている）は、いずれもｙ方向に伸びるとともに、ｘ方向に繰返しているストライプ状である。また、トレンチゲート電極３３２間に形成されているｎ＋型エミッタ領域３２８内に、ｐ+型ボディコンタクト領域３２５がｙ方向に沿って繰返し形成されており、エミッタ電極Ｅに接している。
コレクタ電極Ｃにエミッタ電極Ｅよりも正の電圧を印加するとともに、トレンチゲート電極３３２に、エミッタ電極Ｅよりも正の所定の正電圧を印加すると、この半導体装置はオンとなる。この半導体装置の特徴は、正孔蓄積領域３１２のｐ−型ボディ領域３２６がエミッタ電極Ｅに接していないことから、裏面のｐ＋型コレクタ領域３２２から注入された正孔が、正孔蓄積領域３１２のｐ−型ボディ領域３２６からエミッタ電極Ｅへ排出される現象が抑制され、そのため多くの正孔が正孔蓄積領域３１２のｐ−型ボディ領域３２６内に蓄積される。これにより、半導体装置内の正孔の濃度が高くなり伝導度変調が活発化し、オン電圧が低減される。トレンチ３３５の電位をエミッタ電位に固定して用いていることから、正孔の蓄積効果がより大きくなっている。
また、正孔蓄積領域３１２に形成されているトレンチ３３５は、この半導体装置がオフのときに次の利点を有する。比較のために、トレンチ３３５が形成されていない正孔蓄積領域３１２を仮に考える。この場合、正孔蓄積領域３１２の両端のトレンチゲート電極３３２の底部近傍３２５（図５参照）に電界が集中し易くなる。これが半導体装置の耐圧を低下させる。トレンチ３３５が形成されていると、集中する電界が緩和され、半導体装置の破壊を抑制することができる。とくに、正孔蓄積領域３１２の幅が広くなるほど、上記の問題は顕著となり、トレンチ３３５を形成する必要性は増してくる。このように、正孔蓄積領域３１２内にトレンチ３３５を形成したい局面が多く存在する。
また、正孔蓄積領域３１２に形成されているトレンチ３３５は、この半導体装置がオフのときに次の利点を有する。比較のために、トレンチ３３５が形成されていない正孔蓄積領域３１２を仮に考える。この場合、正孔蓄積領域３１２の両端のトレンチゲート電極３３２の底部近傍３２５（図５参照）に電界が集中し易くなる。これが半導体装置の耐圧を低下させる。トレンチ３３５が形成されていると、集中する電界が緩和され、半導体装置の破壊を抑制することができる。とくに、正孔蓄積領域３１２の幅が広くなるほど、上記の問題は顕著となり、トレンチ３３５を形成する必要性は増してくる。このように、正孔蓄積領域３１２内にトレンチ３３５を形成したい局面が多く存在する。
図６に示すように、スイッチング素子形成領域と周辺耐圧確保領域３１４の境界には、周辺耐圧確保領域３１４の正孔を排出する周辺側ボディコンタクト領域３２７が形成されている。この周辺側ボディコンタクト領域３２７は、トレンチゲート電極３３２群が形成されている領域を一巡して形成されており、周辺側のｐ＋型コレクタ領域３２２から注入された正孔をエミッタ電極Ｅへ排出する。
本発明者らは、この種の半導体装置が破壊される原因を詳細に検討したところ、次の現象を突き止めた。
正孔蓄積領域３１２のｐ−型ボディ領域３２６内に蓄積された正孔は、この半導体装置がオフしたときに、ストライプ状に形成されるトレンチ３３５によってｘ方向への流動が物理的に阻害される。そのため、図に示すように、この正孔は、トレンチ３３５の長手方向（ｙ方向）に沿って流れ、周辺側ボディコンタクト領域３２７を介してエミッタ電極Ｅへ排出される。この周辺側ボディコンタクト領域３２７には、周辺耐圧確保領域３１４側からも正孔が流入してくることから、正孔が集中することになる。したがって、この周辺側ボディコンタクト領域３２７において正孔の過度の集中が発生しており、これが原因で半導体装置が破壊されていた。
本発明は、上記の現象に着眼し、この新たな知見に基づいて正孔の過度の集中を抑制可能な半導体装置を提供することを目的としている。
本発明者らは、この種の半導体装置が破壊される原因を詳細に検討したところ、次の現象を突き止めた。
正孔蓄積領域３１２のｐ−型ボディ領域３２６内に蓄積された正孔は、この半導体装置がオフしたときに、ストライプ状に形成されるトレンチ３３５によってｘ方向への流動が物理的に阻害される。そのため、図に示すように、この正孔は、トレンチ３３５の長手方向（ｙ方向）に沿って流れ、周辺側ボディコンタクト領域３２７を介してエミッタ電極Ｅへ排出される。この周辺側ボディコンタクト領域３２７には、周辺耐圧確保領域３１４側からも正孔が流入してくることから、正孔が集中することになる。したがって、この周辺側ボディコンタクト領域３２７において正孔の過度の集中が発生しており、これが原因で半導体装置が破壊されていた。
本発明は、上記の現象に着眼し、この新たな知見に基づいて正孔の過度の集中を抑制可能な半導体装置を提供することを目的としている。
本発明の一つの半導体装置は、コレクタ電極と、コレクタ電極に接する第１導電型のコレクタ領域と、コレクタ領域に接する第２導電型のドリフト領域と、ドリフト領域によってコレクタ領域から隔てられている第１導電型のボディ領域を備えている。さらに、そのボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域を備え、そのエミッタ領域はエミッタ電極に接している。そして、そのエミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するゲート電極群を備えている。
少なくとも一部の隣り合うゲート電極間に、その間のボディ領域内をドリフト領域に向けて伸びる複数の第１トレンチが形成されている。その第１トレンチ内には絶縁膜で被覆された導電体、又は絶縁体が埋められている。前記隣り合うゲート電極のうち少なくとも一方のゲート電極と第１トレンチとの間に存在するボディ領域の範囲内にエミッタ電極に接する第１導電型のコンタクト領域が選択的に形成されている。第１トレンチ間の間隙のボディ領域は、直接的にはエミッタ電極に接触せず、その両端側のコンタクト領域を介してエミッタ電極に接している。なお、本明細書の絶縁体や絶縁膜は、誘電体を包含する広義の意味で解釈される。
トレンチに埋められている導電体は、エミッタ電極に接していてもよいが、接していなくてもよい。
ゲート電極の形状に関しては特に制限されず、典型的にはトレンチ型やプレーナ型などを採用することができる。
第１トレンチは、ボディ領域を貫通してドリフト領域まで達して形成されていてもよい。あるいはボディ領域内にとどまっていてもよい。
エミッタ電極に接続しているコンタクト領域は、隣り合うゲート電極のうち少なくとも一方のゲート電極から、その内側に形成されている第１トレンチまでの間に存在するボディ領域内に選択的に形成されている。なお、他方のゲート電極から、その内側に形成されている第１トレンチまでの間に存在するボディ領域内には、コンタクト領域が選択的に形成されていてもよく、あるいは形成されていなくてもよい。コンタクト領域は、ゲート電極と第１トレンチとの間に形成されているのであって、隣り合う第１トレンチ間に存在するボディ領域内に形成されていない。即ち、コンタクト領域は、第１トレンチが形成されているボディ領域のうちの最両端側のボディ領域内に選択的に形成されている。例えば従来構造の周辺側ボディコンタクト領域（図５の図示３２７）のように、スイッチング素子領域を一巡して形成されている場合は、上記範囲内を超えて形成されているので、本発明のコンタクト領域と区別される。
少なくとも一部の隣り合うゲート電極間に、その間のボディ領域内をドリフト領域に向けて伸びる複数の第１トレンチが形成されている。その第１トレンチ内には絶縁膜で被覆された導電体、又は絶縁体が埋められている。前記隣り合うゲート電極のうち少なくとも一方のゲート電極と第１トレンチとの間に存在するボディ領域の範囲内にエミッタ電極に接する第１導電型のコンタクト領域が選択的に形成されている。第１トレンチ間の間隙のボディ領域は、直接的にはエミッタ電極に接触せず、その両端側のコンタクト領域を介してエミッタ電極に接している。なお、本明細書の絶縁体や絶縁膜は、誘電体を包含する広義の意味で解釈される。
トレンチに埋められている導電体は、エミッタ電極に接していてもよいが、接していなくてもよい。
ゲート電極の形状に関しては特に制限されず、典型的にはトレンチ型やプレーナ型などを採用することができる。
第１トレンチは、ボディ領域を貫通してドリフト領域まで達して形成されていてもよい。あるいはボディ領域内にとどまっていてもよい。
エミッタ電極に接続しているコンタクト領域は、隣り合うゲート電極のうち少なくとも一方のゲート電極から、その内側に形成されている第１トレンチまでの間に存在するボディ領域内に選択的に形成されている。なお、他方のゲート電極から、その内側に形成されている第１トレンチまでの間に存在するボディ領域内には、コンタクト領域が選択的に形成されていてもよく、あるいは形成されていなくてもよい。コンタクト領域は、ゲート電極と第１トレンチとの間に形成されているのであって、隣り合う第１トレンチ間に存在するボディ領域内に形成されていない。即ち、コンタクト領域は、第１トレンチが形成されているボディ領域のうちの最両端側のボディ領域内に選択的に形成されている。例えば従来構造の周辺側ボディコンタクト領域（図５の図示３２７）のように、スイッチング素子領域を一巡して形成されている場合は、上記範囲内を超えて形成されているので、本発明のコンタクト領域と区別される。
ゲート電極群のうち、少なくとも一部の隣り合うゲート電極間に複数の第１トレンチを形成することで、この領域に第１導電型キャリアを蓄積することができる。さらに、この半導体装置がターンオフすると、蓄積されていた第１導電型キャリアの少なくとも一部が、両端側のボディ領域内に形成されているコンタクト領域を介してエミッタ電極へ排出される。したがって、第１導電型キャリアの排出経路が集中するという事態が回避される。
第１導電型キャリアを蓄積する目的で形成されているボディ領域の一部が、コンタクト領域を介してエミッタ電極と接すると、第１導電型キャリアの蓄積効果が失われるように思われるかもしれない。しかしながら、本発明によると、コンタクト領域は両端側のボディ領域内に形成されており、蓄積された第１導電型キャリアとコンタクト領域の距離は長くなることから、第１導電型キャリアがすぐに排出されることはない。第１トレンチの形状やエミッタ電極と接するコンタクト領域の面積などを最適化することで、所望の蓄積効果を得るとともに、第１導電型キャリアの排出経路が集中するという事態の回避を実現できるのである。これにより、オン電圧の低減と耐圧の向上との間に存在するトレードオフの関係を打破することができる。
第１導電型キャリアを蓄積する目的で形成されているボディ領域の一部が、コンタクト領域を介してエミッタ電極と接すると、第１導電型キャリアの蓄積効果が失われるように思われるかもしれない。しかしながら、本発明によると、コンタクト領域は両端側のボディ領域内に形成されており、蓄積された第１導電型キャリアとコンタクト領域の距離は長くなることから、第１導電型キャリアがすぐに排出されることはない。第１トレンチの形状やエミッタ電極と接するコンタクト領域の面積などを最適化することで、所望の蓄積効果を得るとともに、第１導電型キャリアの排出経路が集中するという事態の回避を実現できるのである。これにより、オン電圧の低減と耐圧の向上との間に存在するトレードオフの関係を打破することができる。
第１トレンチ間の間隙に存在するボディ領域は、隣り合うゲート電極を結ぶ方向で、隣り合うボディ領域に少なくも一部で連結しているとともに、それぞれの連結部は隣り合うゲート電極を結ぶ直線上に揃っていないことが好ましい。なお、第１トレンチ間の間隙に存在するボディ領域は、両端のうちのいずれか一方側に連結していればよい。即ち、両端側のコンタクト領域のいずれか一方を介してエミッタ電極に接していればよい。
この場合、第１トレンチ間の間隙に蓄積された第１導電型キャリアは、連結箇所を亘ってから両端側のコンタクト領域を介してエミッタ電極へ排出される。第１導電型キャリアの排出経路が過度に集中する事態が回避される。
さらに、第１トレンチ間の間隙に存在するボディ領域同士を連結する位置は、隣り合うゲート電極を結ぶ直線上にはない。このため、オン状態において第１導電型キャリアを蓄積したいときには、第１導電型キャリアがすぐに排出される現象を抑制し、第１導電型キャリアを効果的に蓄積することができる。第１導電型キャリアの蓄積と、排出経路の過度の集中を緩和し、オン電圧の低減と高耐圧化の間に存在するトレードオフの関係を打破することができる。
この場合、第１トレンチ間の間隙に蓄積された第１導電型キャリアは、連結箇所を亘ってから両端側のコンタクト領域を介してエミッタ電極へ排出される。第１導電型キャリアの排出経路が過度に集中する事態が回避される。
さらに、第１トレンチ間の間隙に存在するボディ領域同士を連結する位置は、隣り合うゲート電極を結ぶ直線上にはない。このため、オン状態において第１導電型キャリアを蓄積したいときには、第１導電型キャリアがすぐに排出される現象を抑制し、第１導電型キャリアを効果的に蓄積することができる。第１導電型キャリアの蓄積と、排出経路の過度の集中を緩和し、オン電圧の低減と高耐圧化の間に存在するトレードオフの関係を打破することができる。
第１トレンチの長手方向が、隣り合うゲート電極を結ぶ方向成分と、それに直交する方向成分を有していることが好ましい。
１つの第１トレンチが２つの方向成分を有していてもよく、２つ以上の第１トレンチがそれぞれ別々の方向成分を有して形成されていてもよい。この場合には、２つ以上の第１トレンチによって実質的には１つの第１トレンチの長手方向が形成されていると評価することができる。
上記の場合、第１トレンチが形成されているボディ領域が、第１トレンチによって複雑に区画されることになる。したがって、蓄積された第１導電型キャリアの排出経路の距離が長くなる。これにより、第１導電型キャリアの蓄積効果の大きく、オン電圧が低減された半導体装置を得ることができる。
１つの第１トレンチが２つの方向成分を有していてもよく、２つ以上の第１トレンチがそれぞれ別々の方向成分を有して形成されていてもよい。この場合には、２つ以上の第１トレンチによって実質的には１つの第１トレンチの長手方向が形成されていると評価することができる。
上記の場合、第１トレンチが形成されているボディ領域が、第１トレンチによって複雑に区画されることになる。したがって、蓄積された第１導電型キャリアの排出経路の距離が長くなる。これにより、第１導電型キャリアの蓄積効果の大きく、オン電圧が低減された半導体装置を得ることができる。
複数の第１トレンチが、ストライプ状に形成されており、その長手方向が隣り合うゲート電極を結ぶ方向成分を有していることが好ましい。
この場合、第１トレンチ間の間隙のボディ領域が、隣り合うゲート電極を結ぶ方向に連続することになる。したがって、その方向に沿って第１導電型キャリアは流動し、その両端側のコンタクト領域に接するエミッタ電極から排出される。第１導電型キャリアの排出経路が集中するという事態が回避され、高耐圧の半導体装置を得ることができる。
この場合、第１トレンチ間の間隙のボディ領域が、隣り合うゲート電極を結ぶ方向に連続することになる。したがって、その方向に沿って第１導電型キャリアは流動し、その両端側のコンタクト領域に接するエミッタ電極から排出される。第１導電型キャリアの排出経路が集中するという事態が回避され、高耐圧の半導体装置を得ることができる。
第１トレンチが、隣り合うゲート電極を結ぶ方向と直交する方向に繰返して形成されていることが好ましい。即ち、第１トレンチの同一構造が繰返し構成されることになり、第１導電型キャリアの排出経路が、隣り合うゲート電極を結ぶ方向と直交する方向に繰返して形成されることになる。
したがって、第１導電型キャリアの排出経路がより分散されて、過度に集中する事態が回避され高耐圧な半導体装置を得ることができる。
したがって、第１導電型キャリアの排出経路がより分散されて、過度に集中する事態が回避され高耐圧な半導体装置を得ることができる。
本発明の他の一つの半導体装置は、コレクタ電極と、コレクタ電極に接する第１導電型のコレクタ領域と、コレクタ領域に接する第２導電型のドリフト領域と、ドリフト領域によってコレクタ領域から隔てられている第１導電型のボディ領域を備えている。さらに、そのボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域を備え、そのエミッタ領域はエミッタ電極に接している。そして、そのエミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するゲート電極群を備えている。
少なくとも一部の隣り合うゲート電極間に、その間のボディ領域内をドリフト領域に向けて伸びる複数の第１トレンチが形成されている。その第１トレンチ内には絶縁膜で被覆された導電体、又は絶縁体が埋められている。ゲート電極群の周辺を一巡する周辺耐圧確保領域が形成されており、この周辺耐圧確保領域と、間隙に第１トレンチが形成されているゲート電極間のボディ領域との間の少なくとも一部に第２トレンチが形成されており、その第２トレンチ内に絶縁膜で被覆された導電体、又は絶縁体、又は導電体が埋められていることを特徴としている。
少なくとも一部の隣り合うゲート電極間に、その間のボディ領域内をドリフト領域に向けて伸びる複数の第１トレンチが形成されている。その第１トレンチ内には絶縁膜で被覆された導電体、又は絶縁体が埋められている。ゲート電極群の周辺を一巡する周辺耐圧確保領域が形成されており、この周辺耐圧確保領域と、間隙に第１トレンチが形成されているゲート電極間のボディ領域との間の少なくとも一部に第２トレンチが形成されており、その第２トレンチ内に絶縁膜で被覆された導電体、又は絶縁体、又は導電体が埋められていることを特徴としている。
本発明者らは、周辺耐圧確保領域に蓄積されていた第１導電型キャリアと、第１トレンチが形成されているゲート電極間のボディ領域に蓄積されていた第１導電型キャリアが、同一の箇所からエミッタ電極へ排出される現象に起因して半導体装置が破壊されていることに着眼し、この第１導電型キャリアの集中を緩和することで、高耐圧の半導体装置を得ることができることを突き止めた。上記の半導体装置では、周辺耐圧確保領域と、間隙に第１トレンチが形成されているゲート電極間のボディ領域との両者の境界に第２トレンチを設けることで、この第１導電型キャリアの集中を緩和することができる。第２トレンチ内に絶縁膜で被覆された導電体、又は絶縁体が埋め込まれている場合は、第１導電型キャリアの移動を物理的に阻害し、それぞれの第１導電型キャリアが同一の箇所に集中することを禁止することができる。第２トレンチ内に導電体が埋め込まれている場合は、この導電体を介して第１導電型キャリアが素早くエミッタ電極へ排出することができる。いずれも場合も、第１導電型キャリアの過度の集中が緩和され、高耐圧の半導体装置を得ることができる。
なお、この第２トレンチを挟んで、いずれか一方、あるいは両方がエミッタ電極と接する構成とするのが好ましい。それぞれの箇所に移動してくる第１導電型キャリアを別個の経路で確実にエミッタ電極へ排出することができる。
なお、この第２トレンチを挟んで、いずれか一方、あるいは両方がエミッタ電極と接する構成とするのが好ましい。それぞれの箇所に移動してくる第１導電型キャリアを別個の経路で確実にエミッタ電極へ排出することができる。
第１トレンチ及び／又は第２トレンチ内に埋められている導電体が、エミッタ電極と接続されていることが好ましい。
第１トレンチがエミッタ電極に接続されていると、蓄積される第１導電型キャリアが、この第１トレンチが形成されているボディ領域内に均一に蓄積される。蓄積効果の向上とともに、高耐圧な半導体装置を得ることができる。
絶縁膜で被覆された導電体が埋め込まれている第２トレンチがエミッタ電極に接続されている場合は、この第２トレンチの側壁の広い範囲に亘って第１導電型キャリアを引き寄せることから、第１導電型キャリアの集中が緩和され、高耐圧な半導体装置を得ることができる。
導電体が埋め込まれている第２トレンチがエミッタ電極に接続されている場合は、この第２トレンチを介して第１導電型キャリアが素早くエミッタ電極へ排出され、高耐圧な半導体装置を得ることができる。
第１トレンチがエミッタ電極に接続されていると、蓄積される第１導電型キャリアが、この第１トレンチが形成されているボディ領域内に均一に蓄積される。蓄積効果の向上とともに、高耐圧な半導体装置を得ることができる。
絶縁膜で被覆された導電体が埋め込まれている第２トレンチがエミッタ電極に接続されている場合は、この第２トレンチの側壁の広い範囲に亘って第１導電型キャリアを引き寄せることから、第１導電型キャリアの集中が緩和され、高耐圧な半導体装置を得ることができる。
導電体が埋め込まれている第２トレンチがエミッタ電極に接続されている場合は、この第２トレンチを介して第１導電型キャリアが素早くエミッタ電極へ排出され、高耐圧な半導体装置を得ることができる。
本発明によると、オン電圧の低減と耐圧の向上の間に存在するトレードオフの関係を打破することができ、両特性に優れた半導体装置を提供することができる。
最初に実施例の主要な特徴を記す。
（実施形態） ゲート電極と、正孔蓄積領域内に形成されるトレンチは、いずれもトレンチ型であるのが好ましい。両者を同一の製造工程で簡単に作り分けることができる。
（実施形態） ゲート電極と、正孔蓄積領域内に形成されるトレンチは、いずれもトレンチ型であるのが好ましい。両者を同一の製造工程で簡単に作り分けることができる。
図面を参照して以下に各実施例を詳細に説明する。
（第１実施例） 図１に第１実施例の要部平面図を示す。この平面図は、正孔蓄積領域１２と、図示しないＦＬＲ（Field Limiting Ring）構造やガードリング構造等が形成されている周辺耐圧確保領域１４との境界近傍を示している。
なお、本実施例の要部断面図は、図５に示した従来構造と同一であるので、ここでは新たな図を参照して説明することを割愛する。図５と図１を参照してほしい。なお、図５の符号の下二桁を第１実施例の符号として説明する。なお、図５は、この半導体装置の要部のみを示しており、実際は紙面左右方向に繰返していることに留意されたい。
この半導体装置は、コレクタ電極Ｃと、そのコレクタ電極Ｃに接するｐ＋型コレクタ領域２２と、ｐ＋型コレクタ領域に接するｎ−型ドリフト領域２４と、そのｎ−型ドリフト領域２４によってｐ＋型コレクタ領域２２から隔てられているｐ−型ボディ領域２６と、そのｐ−型ボディ領域２６によってｎ−型ドリフト領域２４から隔てられているｎ＋型エミッタ領域２８と、そのｎ＋型エミッタ領域２８に接するエミッタ電極Ｅを備えている。
ｎ＋型エミッタ領域２８とｎ−型ドリフト領域２４を隔てているｐ−型ボディ領域２６にゲート絶縁膜３４を介して対向するトレンチゲート電極３２群（図１ではゲート絶縁膜３４で示されている）を備えている。トレンチゲート電極３２は、ｙ方向に伸びるとともに、ｘ方向に繰返しているストライプ状である。また、トレンチゲート電極３２間に形成されているｎ＋型エミッタ領域２８内に、ｐ+型ボディコンタクト領域２５がｙ方向に沿って繰返し形成されており、エミッタ電極Ｅに接している。
（第１実施例） 図１に第１実施例の要部平面図を示す。この平面図は、正孔蓄積領域１２と、図示しないＦＬＲ（Field Limiting Ring）構造やガードリング構造等が形成されている周辺耐圧確保領域１４との境界近傍を示している。
なお、本実施例の要部断面図は、図５に示した従来構造と同一であるので、ここでは新たな図を参照して説明することを割愛する。図５と図１を参照してほしい。なお、図５の符号の下二桁を第１実施例の符号として説明する。なお、図５は、この半導体装置の要部のみを示しており、実際は紙面左右方向に繰返していることに留意されたい。
この半導体装置は、コレクタ電極Ｃと、そのコレクタ電極Ｃに接するｐ＋型コレクタ領域２２と、ｐ＋型コレクタ領域に接するｎ−型ドリフト領域２４と、そのｎ−型ドリフト領域２４によってｐ＋型コレクタ領域２２から隔てられているｐ−型ボディ領域２６と、そのｐ−型ボディ領域２６によってｎ−型ドリフト領域２４から隔てられているｎ＋型エミッタ領域２８と、そのｎ＋型エミッタ領域２８に接するエミッタ電極Ｅを備えている。
ｎ＋型エミッタ領域２８とｎ−型ドリフト領域２４を隔てているｐ−型ボディ領域２６にゲート絶縁膜３４を介して対向するトレンチゲート電極３２群（図１ではゲート絶縁膜３４で示されている）を備えている。トレンチゲート電極３２は、ｙ方向に伸びるとともに、ｘ方向に繰返しているストライプ状である。また、トレンチゲート電極３２間に形成されているｎ＋型エミッタ領域２８内に、ｐ+型ボディコンタクト領域２５がｙ方向に沿って繰返し形成されており、エミッタ電極Ｅに接している。
トレンチゲート電極３２群のうち、少なくとも一部の隣り合うトレンチゲート電極３２間に、その間のｐ−型ボディ領域２６を貫通してｎ−型ドリフト領域２４に達する複数のトレンチ３５（図１ではトレンチ絶縁膜３６で示されている。これは第１トレンチの一例である。）が形成されている。このトレンチ３５内にトレンチ絶縁膜３６で被覆された導電体３８が埋められている。この導電体３８はエミッタ電極Ｅに接続されている。このトレンチ３５が形成されているｐ−型ボディ領域２６上は層間絶縁膜３９で覆われており、このｐ−型ボディ領域２６は直接的にはエミッタ電極Ｅと接していない。このトレンチ３５には、離間部３８ａ、３８ｂ、３８ｃが形成されている。また、この離間部３８ａ、３８ｂ、３８ｃは、隣り合うトレンチゲート電極３２を結ぶ直線（ｘ方向）上には形成されていない。なお、このトレンチ３５群が形成されているトレンチゲート電極３２間の領域を正孔蓄積領域１２と称する。
この正孔蓄積領域１２のボディ領域２６のうち、隣り合うトレンチゲート電極３２からその直近内側のトレンチ３６ａまでの間に存在するボディ領域２６ａの範囲内に、蓄積側ボディコンタクト領域２９（コンタクト領域の一例）が選択的に形成されている。この蓄積側ボディコンタクト領域２９はエミッタ電極Ｅに接している。この蓄積側ボディコンタクト領域２９は、直近内側のトレンチ３６ａの離間部３８ａ、３８ｃの近傍に形成されている。
また、図１に示す要部平面図の構造は、ｙ方向に繰り返し形成されていることに留意されたい。つまり、正孔蓄積領域１２内に、ｙ方向に沿って一定の間隔で離間部３８が形成され、それに対応して蓄積側ボディコンタクト領域２９が形成されている。
また、トレンチゲート電極３２群が形成されている領域（スイッチング素子が形成されている領域である）と、周辺耐圧確保領域１４との境界に沿って周辺側ボディコンタクト領域２７が形成されている。この周辺側ボディコンタクト領域２７は、スイッチング素子が形成されている領域を一巡して形成されており、周辺側のｐ＋型コレクタ領域２２から注入された正孔をエミッタ電極Ｅへ排出する。
また、図１に示す要部平面図の構造は、ｙ方向に繰り返し形成されていることに留意されたい。つまり、正孔蓄積領域１２内に、ｙ方向に沿って一定の間隔で離間部３８が形成され、それに対応して蓄積側ボディコンタクト領域２９が形成されている。
また、トレンチゲート電極３２群が形成されている領域（スイッチング素子が形成されている領域である）と、周辺耐圧確保領域１４との境界に沿って周辺側ボディコンタクト領域２７が形成されている。この周辺側ボディコンタクト領域２７は、スイッチング素子が形成されている領域を一巡して形成されており、周辺側のｐ＋型コレクタ領域２２から注入された正孔をエミッタ電極Ｅへ排出する。
図１に、この半導体装置がターンオフしたときの正孔の移動を図示している。なお、図５の従来構造と比較すると、本実施例の特徴が明瞭に理解できる。
図１に示すように、この半導体装置がターンオフすると、正孔蓄積領域１２のトレンチ３５間のボディ領域２６内に蓄積されていた正孔は、離間部３８ａ、３８ｂ、３８ｃを亘って蓄積側ボディコンタクト領域２９へ移動し、この蓄積側ボディコンタクト領域２９を介してエミッタ電極Ｅへ排出される。図示されないが、正孔蓄積領域１２に蓄積されていた正孔のうち、周辺側ボディコンタクト領域２７を介してエミッタ電極Ｅへと排出される正孔も存在するが、図５に示す従来構造に比してその量が極めて減少される。このため、周辺側ボディコンタクト領域２７に正孔が過度に集中する事態が回避される。
とくに、本実施例では、離間部３８や蓄積側ボディコンタクト領域２９が、正孔蓄積領域１２内にｙ方向に沿って繰返し形成されているので、正孔蓄積領域内１２内に蓄積された正孔は、各蓄積側ボディコンタクト領域２９を介して分散して排出される。正孔の排出経路がバランスよく分散されることになり、高耐圧の半導体装置を得ることができる。
図１に示すように、この半導体装置がターンオフすると、正孔蓄積領域１２のトレンチ３５間のボディ領域２６内に蓄積されていた正孔は、離間部３８ａ、３８ｂ、３８ｃを亘って蓄積側ボディコンタクト領域２９へ移動し、この蓄積側ボディコンタクト領域２９を介してエミッタ電極Ｅへ排出される。図示されないが、正孔蓄積領域１２に蓄積されていた正孔のうち、周辺側ボディコンタクト領域２７を介してエミッタ電極Ｅへと排出される正孔も存在するが、図５に示す従来構造に比してその量が極めて減少される。このため、周辺側ボディコンタクト領域２７に正孔が過度に集中する事態が回避される。
とくに、本実施例では、離間部３８や蓄積側ボディコンタクト領域２９が、正孔蓄積領域１２内にｙ方向に沿って繰返し形成されているので、正孔蓄積領域内１２内に蓄積された正孔は、各蓄積側ボディコンタクト領域２９を介して分散して排出される。正孔の排出経路がバランスよく分散されることになり、高耐圧の半導体装置を得ることができる。
上記の半導体装置は他に次の特徴を有している。
蓄積側ボディコンタクト領域２９が、両端側のボディ領域２６ａ内に形成されているために、正孔蓄積領域１２の内側（中心側）に蓄積された正孔からの距離が長くなる。したがって、この半導体装置のオン状態において正孔の蓄積効果が大きい。
また、離間部３８がトレンチゲート電極を結ぶ方向に沿って一致して形成されていないために、中心側に蓄積された正孔から蓄積側ボディコンタクト領域２９までの距離が長くなり、正孔の蓄積効果が大きい。
また、本実施例のトレンチ３６は、トレンチゲート電極３２を作成する際に、マスク材のパターニングによって離間部３８が形成されるようにするだけで、簡単に作成することができる。トレンチ３６を作成するために製造工程を新たに付加することなく、簡単に作成することができる。
蓄積側ボディコンタクト領域２９が、両端側のボディ領域２６ａ内に形成されているために、正孔蓄積領域１２の内側（中心側）に蓄積された正孔からの距離が長くなる。したがって、この半導体装置のオン状態において正孔の蓄積効果が大きい。
また、離間部３８がトレンチゲート電極を結ぶ方向に沿って一致して形成されていないために、中心側に蓄積された正孔から蓄積側ボディコンタクト領域２９までの距離が長くなり、正孔の蓄積効果が大きい。
また、本実施例のトレンチ３６は、トレンチゲート電極３２を作成する際に、マスク材のパターニングによって離間部３８が形成されるようにするだけで、簡単に作成することができる。トレンチ３６を作成するために製造工程を新たに付加することなく、簡単に作成することができる。
図２に、第１実施例の変形例の簡単な平面図を示す。図示１３４ａ、１３４ｂ、１３４ｃ、１３４ｄがストライプ状に形成されているトレンチゲート電極を示す。そのトレンチゲート電極１３４間に挟まれた領域が正孔蓄積領域であり、その領域に種々の形状のトレンチが形成されている。いずれも正孔蓄積領域に蓄積された正孔が、周辺側ボディコンタクト領域（図示されないが、この場合はｙ方向に存在する）に過度に集中する事態を回避することができる。
図２（ａ）は、トレンチ１３６ａがストライプ状であるとともに、隣り合うトレンチゲート電極１３４ａを結ぶ方向（ｘ方向）に伸びている。この場合、トレンチ１３６ａ間の間隙に蓄積された正孔は、この半導体装置がターンオフすると、トレンチ１３６ａの長手方向に沿って移動し、その端部に形成されている蓄積側ボディコンタクト領域（図示せず）を介してエミッタ電極に排出される。したがって、正孔が周辺側ボディコンタクト領域（図示せず）に過度に集中する事態が回避されている。
図２（ｂ）は、トレンチ１３６ｂがストライプ状であるとともに、隣り合うトレンチゲート電極１３４ｂを結ぶ方向成分（ｘ方向）とそれに直交する方向成分（ｙ方向）を有して伸びている例である。ｘ方向に対して傾斜している。
この場合も、トレンチ１３６ｂ間の間隙に蓄積された正孔は、この半導体装置がターンオフすると、傾斜した方向に沿って移動し、その端部に形成されている蓄積側ボディコンタクト領域（図示せず）を介してエミッタ電極に排出される。したがって、正孔が周辺側ボディコンタクト領域（図示せず）に過度に集中する事態が回避されている。
図２（ｃ）は、トレンチ１３６ｃがドット状に形成されている例である。この場合は、蓄積されていた正孔がドット間の間隙を亘って両端側に形成されている蓄積側ボディコンタクト領域（図示せず）へと移動することができる。正孔が周辺側ボディコンタクト領域（図示せず）に過度に集中する事態が回避される。
図２（ｄ）は、トレンチがｙ方向に伸びるトレンチ１３６ｄと、ｘ方向に伸びるトレンチ１３７ｄの２つの方向成分を有して形成されている例である。さらに、トレンチ１３６ｄとトレンチ１３７ｄ間の間隙群は、両端側のボディ領域に向けて連結している。
この場合も、トレンチ１３６ｄ、１３７ｄ間の間隙に蓄積された正孔は、両端側のボディ領域内に形成されている蓄積側ボディ領域（図示せず）を介してエミッタ電極へ排出される。したがって、正孔が周辺側ボディコンタクト領域（図示せず）に過度に集中する事態が回避される。さらに、上記の場合は、正孔蓄積領域のボディ領域が複雑に区画されることになる、したがって、このトレンチ１３６ｄ、１３７ｄ間の間隙に蓄積された正孔が、蓄積側ボディコンタクト領域（図示せず）へ移動するまでの距離を長くすることができる。このため、この正孔蓄積領域のボディ領域内に蓄積される正孔の量が増大し、低いオン電圧を得ることができる。
なお、この例では、トレンチ１３６ｄとトレンチ１３７ｄが連結している例を示しているが、それぞれ別個であってもよい。また、ｘ方向とｙ方向に限らず、さまざまな方向成分を有するトレンチが混在して形成されていてもよい。
図２（ａ）は、トレンチ１３６ａがストライプ状であるとともに、隣り合うトレンチゲート電極１３４ａを結ぶ方向（ｘ方向）に伸びている。この場合、トレンチ１３６ａ間の間隙に蓄積された正孔は、この半導体装置がターンオフすると、トレンチ１３６ａの長手方向に沿って移動し、その端部に形成されている蓄積側ボディコンタクト領域（図示せず）を介してエミッタ電極に排出される。したがって、正孔が周辺側ボディコンタクト領域（図示せず）に過度に集中する事態が回避されている。
図２（ｂ）は、トレンチ１３６ｂがストライプ状であるとともに、隣り合うトレンチゲート電極１３４ｂを結ぶ方向成分（ｘ方向）とそれに直交する方向成分（ｙ方向）を有して伸びている例である。ｘ方向に対して傾斜している。
この場合も、トレンチ１３６ｂ間の間隙に蓄積された正孔は、この半導体装置がターンオフすると、傾斜した方向に沿って移動し、その端部に形成されている蓄積側ボディコンタクト領域（図示せず）を介してエミッタ電極に排出される。したがって、正孔が周辺側ボディコンタクト領域（図示せず）に過度に集中する事態が回避されている。
図２（ｃ）は、トレンチ１３６ｃがドット状に形成されている例である。この場合は、蓄積されていた正孔がドット間の間隙を亘って両端側に形成されている蓄積側ボディコンタクト領域（図示せず）へと移動することができる。正孔が周辺側ボディコンタクト領域（図示せず）に過度に集中する事態が回避される。
図２（ｄ）は、トレンチがｙ方向に伸びるトレンチ１３６ｄと、ｘ方向に伸びるトレンチ１３７ｄの２つの方向成分を有して形成されている例である。さらに、トレンチ１３６ｄとトレンチ１３７ｄ間の間隙群は、両端側のボディ領域に向けて連結している。
この場合も、トレンチ１３６ｄ、１３７ｄ間の間隙に蓄積された正孔は、両端側のボディ領域内に形成されている蓄積側ボディ領域（図示せず）を介してエミッタ電極へ排出される。したがって、正孔が周辺側ボディコンタクト領域（図示せず）に過度に集中する事態が回避される。さらに、上記の場合は、正孔蓄積領域のボディ領域が複雑に区画されることになる、したがって、このトレンチ１３６ｄ、１３７ｄ間の間隙に蓄積された正孔が、蓄積側ボディコンタクト領域（図示せず）へ移動するまでの距離を長くすることができる。このため、この正孔蓄積領域のボディ領域内に蓄積される正孔の量が増大し、低いオン電圧を得ることができる。
なお、この例では、トレンチ１３６ｄとトレンチ１３７ｄが連結している例を示しているが、それぞれ別個であってもよい。また、ｘ方向とｙ方向に限らず、さまざまな方向成分を有するトレンチが混在して形成されていてもよい。
(第２実施例) 図３に、第２実施例の半導体装置の要部平面図を示す。この半導体装置の要部断面図は、従来構造や第１実施例と同一構造なので、ここではその説明を割愛する。
この半導体装置の特徴は、周辺耐圧確保領域２１４と、トレンチ（図ではトレンチ絶縁膜２３６が示されている）が形成されているトレンチゲート電極（図ではトレンチゲート絶縁膜２３４が示されている）との間を隔てる位置関係に、絶縁体充填トレンチ２３８（第２トレンチの一例）が設けられている。さらに、この絶縁体充填トレンチ２３８を挟んで、周辺耐圧確保領域２１４側と、正孔蓄積領域側２１２側に、エミッタ電極に接するコンタクト領域２２７、２４２がそれぞれ形成されている。
図４（ａ）に、図３のIV−IV線に対応した要部断面図を示す。図４（ａ）の矢印が正孔の流動を表している。図４（ａ）に示すように、この絶縁体充填トレンチ２３８の存在によって、正孔蓄積領域側２１２側と周辺耐圧確保領域２１４側から移動してくる正孔が、その移動を物理的に阻害されるためにそれぞれの正孔が集中するという事態が回避される。さらに、それぞれの領域にコンタクト領域２２７、２４２が形成されているので、それぞれの領域から移動してきた正孔は、このコンタクト領域２２７、２４２を介してエミッタ電極に排出される。それぞれの正孔が集中するという事態を確実に回避することができ、高耐圧の半導体装置を得ることができる。
なお、第２実施例の技術と第１実施例の技術を組み合わせると、正孔の集中をより回避することができ、より高耐圧の半導体装置を得ることができる。
この半導体装置の特徴は、周辺耐圧確保領域２１４と、トレンチ（図ではトレンチ絶縁膜２３６が示されている）が形成されているトレンチゲート電極（図ではトレンチゲート絶縁膜２３４が示されている）との間を隔てる位置関係に、絶縁体充填トレンチ２３８（第２トレンチの一例）が設けられている。さらに、この絶縁体充填トレンチ２３８を挟んで、周辺耐圧確保領域２１４側と、正孔蓄積領域側２１２側に、エミッタ電極に接するコンタクト領域２２７、２４２がそれぞれ形成されている。
図４（ａ）に、図３のIV−IV線に対応した要部断面図を示す。図４（ａ）の矢印が正孔の流動を表している。図４（ａ）に示すように、この絶縁体充填トレンチ２３８の存在によって、正孔蓄積領域側２１２側と周辺耐圧確保領域２１４側から移動してくる正孔が、その移動を物理的に阻害されるためにそれぞれの正孔が集中するという事態が回避される。さらに、それぞれの領域にコンタクト領域２２７、２４２が形成されているので、それぞれの領域から移動してきた正孔は、このコンタクト領域２２７、２４２を介してエミッタ電極に排出される。それぞれの正孔が集中するという事態を確実に回避することができ、高耐圧の半導体装置を得ることができる。
なお、第２実施例の技術と第１実施例の技術を組み合わせると、正孔の集中をより回避することができ、より高耐圧の半導体装置を得ることができる。
図４（ｂ）と（ｃ）に、第２実施例の変形例を示す。
図４（ｂ）に示す変形例では、第２実施例の絶縁体充填トレンチ２３８に代えて、絶縁膜２３８ｂ（例えば酸化シリコン）で被覆された導電体２３９ｂ（例えばポリシリコン）が形成されている。導電体２３９ｂはエミッタ電極Ｅに接続されている。
この変形例では、正孔蓄積領域側２１２側と周辺耐圧確保領域２１４側から移動してくる一部の正孔が、エミッタ電位に固定された導電体２３９ｂに引き寄せられるために、絶縁膜２３８ｂの側壁に沿ってエミッタ電極へと排出される。この正孔蓄積領域側２１２側と周辺耐圧確保領域２１４側から移動してくる正孔は、コンタクト領域２２７、２４２の曲率の大きい箇所に集中し易いという性質を有しているが、本変形例のように導電体２３９ｂによってその正孔を引き寄せることで、曲率の大きい箇所への過度の集中を緩和することができる。正孔が集中するという事態を確実に回避することができ、高耐圧の半導体装置を得ることができる。
図４（ｃ）に示す変形例では、第２実施例の絶縁体充填トレンチ２３８に代えて、導電体２３９（例えばアルミニウム等の金属）が形成されている。導電体２３９はエミッタ電極Ｅに接続されている。
この変形例では、正孔蓄積領域側２１２側と周辺耐圧確保領域２１４側から移動してくる一部の正孔を、導電体２３９を介して素早くエミッタ電極へと排出させることで、ひいてはコンタクト領域２２７、２４２の曲率の大きい箇所への正孔の集中を緩和することができる。正孔が集中するという事態を確実に回避することができ、高耐圧の半導体装置を得ることができる。
図４（ｂ）に示す変形例では、第２実施例の絶縁体充填トレンチ２３８に代えて、絶縁膜２３８ｂ（例えば酸化シリコン）で被覆された導電体２３９ｂ（例えばポリシリコン）が形成されている。導電体２３９ｂはエミッタ電極Ｅに接続されている。
この変形例では、正孔蓄積領域側２１２側と周辺耐圧確保領域２１４側から移動してくる一部の正孔が、エミッタ電位に固定された導電体２３９ｂに引き寄せられるために、絶縁膜２３８ｂの側壁に沿ってエミッタ電極へと排出される。この正孔蓄積領域側２１２側と周辺耐圧確保領域２１４側から移動してくる正孔は、コンタクト領域２２７、２４２の曲率の大きい箇所に集中し易いという性質を有しているが、本変形例のように導電体２３９ｂによってその正孔を引き寄せることで、曲率の大きい箇所への過度の集中を緩和することができる。正孔が集中するという事態を確実に回避することができ、高耐圧の半導体装置を得ることができる。
図４（ｃ）に示す変形例では、第２実施例の絶縁体充填トレンチ２３８に代えて、導電体２３９（例えばアルミニウム等の金属）が形成されている。導電体２３９はエミッタ電極Ｅに接続されている。
この変形例では、正孔蓄積領域側２１２側と周辺耐圧確保領域２１４側から移動してくる一部の正孔を、導電体２３９を介して素早くエミッタ電極へと排出させることで、ひいてはコンタクト領域２２７、２４２の曲率の大きい箇所への正孔の集中を緩和することができる。正孔が集中するという事態を確実に回避することができ、高耐圧の半導体装置を得ることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１２、２１２、３１２：正孔蓄積領域
１４、２１４、３１４：周辺耐圧確保領域
３２２：ｐ+型コレクタ領域
３２４：ｎ-型ドリフト領域
２６、２２６、３２６：ｐ-型ボディ領域
２８、２２８、３２８：ｎ+型エミッタ領域
２９：蓄積側ボディコンタクト領域
３４、２３４、３３４：ゲート絶縁膜
３６、２３６、３３６：トレンチ絶縁膜
３８ａ、３８ｂ、３８ｃ：離間部
１４、２１４、３１４：周辺耐圧確保領域
３２２：ｐ+型コレクタ領域
３２４：ｎ-型ドリフト領域
２６、２２６、３２６：ｐ-型ボディ領域
２８、２２８、３２８：ｎ+型エミッタ領域
２９：蓄積側ボディコンタクト領域
３４、２３４、３３４：ゲート絶縁膜
３６、２３６、３３６：トレンチ絶縁膜
３８ａ、３８ｂ、３８ｃ：離間部
Claims (8)
- コレクタ電極と、
コレクタ電極に接する第１導電型のコレクタ領域と、
コレクタ領域に接する第２導電型のドリフト領域と、
ドリフト領域によってコレクタ領域から隔てられている第１導電型のボディ領域と、
ボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、
エミッタ領域に接するエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するゲート電極群を備え、
少なくとも一部の隣り合うゲート電極間に、その間のボディ領域内をドリフト領域に向けて伸びる複数の第１トレンチが形成されているとともに、その第１トレンチ内に絶縁膜で被覆された導電体、又は絶縁体が埋められており、
前記隣り合うゲート電極のうち少なくとも一方のゲート電極と第１トレンチとの間に存在するボディ領域の範囲内にエミッタ電極に接する第１導電型のコンタクト領域が選択的に形成されており、
第１トレンチ間の間隙のボディ領域は、前記コンタクト領域を介してエミッタ電極に接していることを特徴とする半導体装置。 - 第１トレンチ間の間隙に存在するボディ領域は、前記隣り合うゲート電極を結ぶ方向で、隣り合うボディ領域に少なくも一部で連結しているとともに、それぞれの連結部は前記隣り合うゲート電極を結ぶ直線上に揃っていないことを特徴とする請求項１の半導体装置。
- 第１トレンチの長手方向が、前記隣り合うゲート電極を結ぶ方向成分と、それに直交する方向成分を有していることを特徴とする請求項１の半導体装置。
- 複数の第１トレンチが、ストライプ状に形成されており、その長手方向が前記隣り合うゲート電極を結ぶ方向成分を有していることを特徴とする請求項１の半導体装置。
- 第１トレンチ群が、前記隣り合うゲート電極を結ぶ方向に直交する方向に繰返して形成されていることを特徴とする請求項１〜４のいずれかの半導体装置。
- ゲート電極群の周辺を一巡する周辺耐圧確保領域が形成されており、
周辺耐圧確保領域と、間隙に第１トレンチが形成されているゲート電極間のボディ領域との間の少なくとも一部に第２トレンチが形成されており、その第２トレンチ内に絶縁膜で被覆された導電体、又は絶縁体、又は導電体が埋められていることを特徴とする請求項１〜５のいずれかの半導体装置。 - コレクタ電極と、
コレクタ電極に接する第１導電型のコレクタ領域と、
コレクタ領域に接する第２導電型のドリフト領域と、
ドリフト領域によってコレクタ領域から隔てられている第１導電型のボディ領域と、
ボディ領域によってドリフト領域から隔てられている第２導電型のエミッタ領域と、
エミッタ領域に接するエミッタ電極と、
エミッタ領域とドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向するゲート電極群を備え、
少なくとも一部の隣り合うゲート電極間に、その間のボディ領域内をドリフト領域に向けて伸びる複数の第１トレンチが形成されているとともに、その第１トレンチ内に絶縁膜で被覆された導電体、又は絶縁体が埋められており、
ゲート電極郡の周辺を一巡する周辺耐圧確保領域が形成されており、
周辺耐圧確保領域と、間隙に第１トレンチが形成されているゲート電極間のボディ領域との間の少なくとも一部に第２トレンチが形成されており、その第２トレンチ内に絶縁膜で被覆された導電体、又は絶縁体、又は導電体が埋められていることを特徴とする半導体装置。 - 第１トレンチ及び／又は第２トレンチ内に埋められている導電体が、エミッタ電極と接続されていることを特徴とする請求項１〜７のいずれかの半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004209715A JP4731848B2 (ja) | 2004-07-16 | 2004-07-16 | 半導体装置 |
| PCT/JP2005/010623 WO2006008888A1 (en) | 2004-07-16 | 2005-06-03 | Insulated gate bipolar transistor |
| DE112005001621T DE112005001621B4 (de) | 2004-07-16 | 2005-06-03 | Isolierschicht-Bipolartransistor |
| US11/632,315 US7804108B2 (en) | 2004-07-16 | 2005-06-03 | Semiconductor devices |
| CNB2005800240822A CN100449778C (zh) | 2004-07-16 | 2005-06-03 | 绝缘栅双极晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004209715A JP4731848B2 (ja) | 2004-07-16 | 2004-07-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006032676A true JP2006032676A (ja) | 2006-02-02 |
| JP4731848B2 JP4731848B2 (ja) | 2011-07-27 |
Family
ID=34971338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004209715A Expired - Fee Related JP4731848B2 (ja) | 2004-07-16 | 2004-07-16 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7804108B2 (ja) |
| JP (1) | JP4731848B2 (ja) |
| CN (1) | CN100449778C (ja) |
| DE (1) | DE112005001621B4 (ja) |
| WO (1) | WO2006008888A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310606A (ja) * | 2005-04-28 | 2006-11-09 | Denso Corp | 絶縁ゲート型バイポーラトランジスタ |
| WO2017033315A1 (ja) * | 2015-08-26 | 2017-03-02 | 三菱電機株式会社 | 半導体素子 |
| WO2018052098A1 (ja) * | 2016-09-14 | 2018-03-22 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| CN108780809A (zh) * | 2016-09-14 | 2018-11-09 | 富士电机株式会社 | Rc-igbt及其制造方法 |
| US10818782B2 (en) | 2015-12-11 | 2020-10-27 | Fuji Electric Co., Ltd. | Insulated-gate bipolar transistor (IGBT) including a branched gate trench |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4609656B2 (ja) * | 2005-12-14 | 2011-01-12 | サンケン電気株式会社 | トレンチ構造半導体装置 |
| JP5359182B2 (ja) * | 2008-01-28 | 2013-12-04 | 富士電機株式会社 | 半導体装置 |
| NZ596140A (en) * | 2008-06-18 | 2012-12-21 | Xyleco Inc | Processing materials with ion beams, particularly converting hyrdocarbon-containing materials to fuel such as ethanol |
| JP2011071161A (ja) * | 2009-09-24 | 2011-04-07 | Toshiba Corp | 半導体素子及びその製造方法 |
| JP5482886B2 (ja) * | 2010-02-16 | 2014-05-07 | トヨタ自動車株式会社 | 半導体装置 |
| ES2382185T3 (es) * | 2010-06-30 | 2012-06-06 | Abb Research Ltd. | Dispositivo semiconductor de potencia |
| US9312372B2 (en) * | 2013-02-13 | 2016-04-12 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP6184352B2 (ja) * | 2014-03-14 | 2017-08-23 | 株式会社東芝 | 半導体装置 |
| JP6606364B2 (ja) * | 2015-07-02 | 2019-11-13 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US11569371B2 (en) | 2017-05-25 | 2023-01-31 | Dynex Semiconductor Limited | Semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100770A (ja) * | 2000-09-22 | 2002-04-05 | Toshiba Corp | 絶縁ゲート型半導体装置 |
| JP2004039655A (ja) * | 2002-06-28 | 2004-02-05 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0527600B1 (en) | 1991-08-08 | 2003-06-25 | Kabushiki Kaisha Toshiba | Insulated trench gate bipolar transistor |
| US5448083A (en) | 1991-08-08 | 1995-09-05 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
| DE19651108C2 (de) * | 1996-04-11 | 2000-11-23 | Mitsubishi Electric Corp | Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren |
| DE19727676A1 (de) * | 1997-06-30 | 1999-01-07 | Asea Brown Boveri | MOS gesteuertes Leistungshalbleiterbauelement |
| KR100745557B1 (ko) | 1999-02-17 | 2007-08-02 | 가부시키가이샤 히타치세이사쿠쇼 | Ｉｇｂｔ 및 전력변환 장치 |
| JP4581179B2 (ja) | 2000-04-26 | 2010-11-17 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
| US6815767B2 (en) * | 2001-02-01 | 2004-11-09 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate transistor |
| JP3927111B2 (ja) | 2002-10-31 | 2007-06-06 | 株式会社東芝 | 電力用半導体装置 |
| JP4829473B2 (ja) * | 2004-01-21 | 2011-12-07 | オンセミコンダクター・トレーディング・リミテッド | 絶縁ゲート型半導体装置およびその製造方法 |
| US7619280B2 (en) * | 2004-01-30 | 2009-11-17 | International Rectifier Corporation | Current sense trench type MOSFET with improved accuracy and ESD withstand capability |
| EP2003694B1 (en) * | 2007-06-14 | 2011-11-23 | Denso Corporation | Semiconductor device |
-
2004
- 2004-07-16 JP JP2004209715A patent/JP4731848B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-03 US US11/632,315 patent/US7804108B2/en not_active Expired - Fee Related
- 2005-06-03 CN CNB2005800240822A patent/CN100449778C/zh not_active Expired - Fee Related
- 2005-06-03 DE DE112005001621T patent/DE112005001621B4/de not_active Expired - Fee Related
- 2005-06-03 WO PCT/JP2005/010623 patent/WO2006008888A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100770A (ja) * | 2000-09-22 | 2002-04-05 | Toshiba Corp | 絶縁ゲート型半導体装置 |
| JP2004039655A (ja) * | 2002-06-28 | 2004-02-05 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006310606A (ja) * | 2005-04-28 | 2006-11-09 | Denso Corp | 絶縁ゲート型バイポーラトランジスタ |
| WO2017033315A1 (ja) * | 2015-08-26 | 2017-03-02 | 三菱電機株式会社 | 半導体素子 |
| JPWO2017033315A1 (ja) * | 2015-08-26 | 2018-04-19 | 三菱電機株式会社 | 半導体素子 |
| US10818782B2 (en) | 2015-12-11 | 2020-10-27 | Fuji Electric Co., Ltd. | Insulated-gate bipolar transistor (IGBT) including a branched gate trench |
| WO2018052098A1 (ja) * | 2016-09-14 | 2018-03-22 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| CN108780809A (zh) * | 2016-09-14 | 2018-11-09 | 富士电机株式会社 | Rc-igbt及其制造方法 |
| JPWO2018052098A1 (ja) * | 2016-09-14 | 2018-12-27 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US10749025B2 (en) | 2016-09-14 | 2020-08-18 | Fuji Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100449778C (zh) | 2009-01-07 |
| DE112005001621B4 (de) | 2010-09-23 |
| DE112005001621T5 (de) | 2007-09-06 |
| CN1985376A (zh) | 2007-06-20 |
| US7804108B2 (en) | 2010-09-28 |
| US20080067542A1 (en) | 2008-03-20 |
| JP4731848B2 (ja) | 2011-07-27 |
| WO2006008888A1 (en) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7804108B2 (en) | Semiconductor devices | |
| JP4723816B2 (ja) | 半導体装置 | |
| JP4265684B1 (ja) | 半導体装置 | |
| JP6844147B2 (ja) | 半導体装置 | |
| JP6022774B2 (ja) | 半導体装置 | |
| JP6451869B2 (ja) | 半導体装置 | |
| JP6197773B2 (ja) | 半導体装置 | |
| JP6003961B2 (ja) | 半導体装置 | |
| JP5044950B2 (ja) | 半導体装置 | |
| WO2010143288A1 (ja) | 半導体装置 | |
| JPWO2018220879A1 (ja) | 半導体装置 | |
| JP6098707B2 (ja) | 半導体装置 | |
| JP2007266133A (ja) | 半導体装置 | |
| JP2015138789A (ja) | 半導体装置 | |
| CN106463542B (zh) | 半导体装置 | |
| JP2008227238A (ja) | 半導体装置 | |
| JP5941214B2 (ja) | 半導体装置 | |
| JP2007042836A (ja) | 半導体装置 | |
| JP2008258262A (ja) | Ｉｇｂｔ | |
| JP6677615B2 (ja) | 半導体装置 | |
| JP7052315B2 (ja) | 半導体装置 | |
| JP2008177297A (ja) | 半導体装置 | |
| JP7204544B2 (ja) | 半導体装置 | |
| JP6624101B2 (ja) | 半導体装置 | |
| JP5156238B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4731848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |