JP2005538670A - モジュラチャージポンプアーキテクチャ - Google Patents

Abstract

チャージポンプのモジュラ配列を有し、集積回路の内部で供給電圧を生成するための、電圧調整装置（８０）。チャージポンプは、チャージポンプステージの第１のブロック（８４）、チャージポンプステージの最後のブロック（８６）、およびそれらの間にチャージポンプステージの少なくとも１つの中間ブロックを含む、チャージポンプステージの第１の複数の並列接続されたブロックを有する。チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された第２の複数のチャージポンプステージ（８８，９０,…,９２）の群と、出力ノードに接続される出力ステージ（９４）とを含む。論理回路によって生成され、種々のチャージポンプに向けられる、組合せクロック信号を使用することによって、所望の出力電圧（８２）が得られる。

Description

この発明は、集積回路設計の分野に関し、より特定的には、チャージポンプ回路の分野に関する。

発明の背景
メモリ回路は、しばしば、個々のメモリセルをプログラムしたり消去したり読出したりするのに必要な昇圧電圧を、内部で生成せねばならない。先行技術では、チャージポンプ回路を使用して外部電圧源から供給された電圧を昇圧することにより、昇圧電圧を個々のメモリセルのプログラム、消去または読出動作に使用することができることがよく知られている。電圧および電流要件に応じて、並列および直列ステージに関して異なるポンプアーキテクチャが必要とされる。ある内部動作モード中には、チャージポンプによって昇圧されるノード上で、複数の電圧値が必要とされる場合がある。

図１は、第１の定電圧入力Ｖｄｄ１４から供給電圧Ｖｏｕｔ１２を生成するのに使用される、一般的なチャージポンプ１０の簡略図である。キャパシタＣＰ１ １６およびＣＰ２ １８は、外部信号ＣＬＫ２４によって与えられるチャージポンプクロック信号ＣＫ２０およびその反転信号／ＣＫ２２に交互に保持され、これが電荷移動速度を決定する。制御信号ＥＮＡ２６は、ポンプ１０のオン・オフ切換えを制御する。レギュレータ（図示せず）は、図２に示すように、Ｖｏｕｔ電圧１２が所望の値Ｖｒｅｆ４２に達すると、クロックＣＬＫ２４および／またはＥＮＡ信号２６をディスエーブルする。電流消費によりＶｏｕｔは減少する。ＶｏｕｔがＶｒｅｆ４２よりも低い固定値４４に達すると、レギュレータ（図示せず）は再び（図１の）チャージポンプ１０をイネーブルする。ダイオード／ステージの数を図１に示すような２ステージ（Ｄ１ ２８およびＤ２ ３０）から増やすことによって、様々な電圧値を得ることが可能である。

内部で調整される電圧Ｖｐｕｍｐからの電流Ｉｐｕｍｐの需要がメモリの動作状態に応じて変化することは、当該技術分野でよく知られている。図３に示すように、出力ポンプノードＯｕｔｐ６４上の電流消費は、制御信号ＥＮＡ１ ７２およびＥＮＡ２ ７４によって正しくイネーブルされ、Ｖｄｄ７０とＯｕｔｐ６４との間で並列に働き、同じＶｐｕｍｐ電圧７６を与え、かつ要求されたＩｐｕｍｐ（図示せず）を与える、２つのチャージポンプ６６および６８によって維持することができる。

しかし、単一の出力ノードＯｕｔｐに複数の電圧値を与えるチャージポンプが対処せねばならない２つの大きな問題がある。それらは：（１）Ｖｄｄ電圧供給からの電流消費をＩｓｕｐｐｌｙで表わすと、どのようにしてＩｐｕｍｐ／Ｉｓｕｐｐｌｙ比を増すことによって高い効率を得るか、および、（２）リプル振幅をＶｒで表わすと、どのようにしてＶｒ／Ｖｐｕｍｐ比を減じるか、という問題である。

これらの問題が特に深刻になるのは、必要とされる高いＶｐｕｍｐ電圧を得るのに必要な最小数Ｎを超える複数個の直列ステージを含むチャージポンプのＯｕｔｐノード上で、低いＶｐｕｍｐ値を得ねばならないときである。実際に、この例では、供給電流Ｉｓｕｐｐｌｙのかなりの部分が、ポンプの「無駄な」ステージのキャパシタをチャージ／ディスチャージするのに使用されるので、Ｏｕｔｐノード上で要求されるＩｐｕｍｐが低くても、Ｖｄｄから大量の電流消費が見られる。たとえば、先に高いＶｐｕｍｐ値に調節された
ポンプが、今度はより低いＶｐｕｍｐ値を与えるように調節されるとする。このような場合、高いＶｐｕｍｐ値に対応する高い電位値にチャージされたポンプの同じ内部ノードが、所望のより低いＶｐｕｍｐ値に対応する適切な電位値に再チャージされることなく、より低いＶｐｕｍｐ値を生成せねばならず、その結果、定常状態に達するまで、擬似的なポンピングが生じ、また、比較的高いリプル電圧ＶｒがＯｕｔｐノード上に生じる。

発明の概要
我々は、複数のポンプを、図３のように並列に働くが、各々が異なる電圧を与えかつ適切にイネーブルされるようにすることによって、上述の問題を解決した。我々は、各々が異なるＶｐｕｍｐを与えかつ各々が所望の電流Ｉｐｕｍｐを与える複数の選択可能な並列ポンプからなるモジュラチャージポンプ構造を、その柔軟なチャージポンプ構造が集積回路に占める面積をあまり増やさずに提供する。

この発明は、チャージポンプのモジュラ配列を備える、チャージポンプアーキテクチャを提供する。チャージポンプは、供給電圧を受ける入力ノードと出力電圧を与える出力ノードとの間の複数の経路に接続される複数のチャージポンプステージとして配置され、ポンプステージは各々、そのポンプステージを活性化するイネーブリング信号を受ける活性化ラインを有する。活性化ラインは、所望の出力電圧に対応してイネーブリング信号を同時に生成する論理素子の配列を有する論理回路によって供給される。ここで「同時に生成する」という用語は、パルスのすべての位相の変化を含む。というのも、位相の変化は、種々のポンプステージを適切なシーケンスでクロッキングする役割を果たすからである。これにより、ある数および配列の同時に選択的に活性化されるポンプステージが、所望の出力電圧を生成することが可能になる。

この発明の一局面は、チャージポンプステージの第１のブロックと、チャージポンプステージの最後のブロックと、それらの間にチャージポンプステージの少なくとも１つの中間ブロックとを含む、チャージポンプステージの第１の複数の並列接続されたブロックを含む、装置に向けられる。

この発明の一実施例において、チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された第２の複数のチャージポンプステージの群と、出力ノードに接続された出力ステージとを含む。

この発明の一実施例において、チャージポンプステージの各々はさらに：（ａ）第１のスイッチと；（ｂ）第２のスイッチと；（ｃ）第１のスイッチおよび第２のスイッチと電気的に連通する昇圧キャパシタと；（ｄ）出力が昇圧キャパシタおよびポンピングノードに電気的に連通するインバータとを含む。この実施例において、インバータは、昇圧キャパシタへのイネーブリングクロック信号を受ける入力を有し、第１および第２のスイッチは、イネーブリングクロック信号に対応するクロック信号によって動作される。

この発明の別の実施例において、チャージポンプステージの各々はさらに、正のチャージポンプを含む。この発明の代替的な実施例においては、チャージポンプステージの各々はさらに、負のチャージポンプを含む。

この発明の別の実施例では、各ブロックに整数Ｎ個のチャージポンプステージを有する整数の第１の複数Ｐ個のブロックが存在する。この実施例では、チャージポンプステージの合計数ＴはＮＰに等しく、出力ステージの数はＰに等しい。

この発明の別の局面は、整数の複数Ｍ個の単一（Ｎ，Ｐ）チャージポンプを含む、集積
回路の内部で供給電圧を生成するための装置に向けられる。

この発明のさらに別の実施例において、各単一（Ｎ，Ｐ）チャージポンプは、チャージポンプステージの第１のブロック、チャージポンプステージの最後のブロック、およびそれらの間にチャージポンプステージの少なくとも１つの中間ブロックを含むチャージポンプステージの整数Ｐ個の並列接続されたブロックを含む。

別の実施例では、チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された整数Ｎ個のチャージポンプステージの群と、出力ノードに接続された出力ステージとを含む。この実施例では、チャージポンプステージの合計数の整数ＴはＰＭＮに等しく、出力ステージの整数ＯはＰＭに等しい。

この発明のさらに別の局指令は、整数の複数Ｍ個の単一チャージポンプを含む、集積回路の内部で供給電圧を生成するための装置であって、第１の単一チャージポンプは単一（ｎ₁，ｐ₁）チャージポンプを含み、それらの間の少なくとも１つの中間単一チャージポンプは単一（ｎ_i，ｐ_i）チャージポンプを含み、最後の単一チャージポンプは単一（ｎ_M，ｐ_M）チャージポンプを含む、装置に向けられる。

この発明の別の実施例では、各単一（ｎ_i，ｐ_i）チャージポンプは、チャージポンプステージの第１のブロック、チャージポンプステージの最後のブロック、およびそれらの間にチャージポンプステージの少なくとも１つの中間ブロックを含む、チャージポンプステージの整数ｐ_i個の並列接続されたブロックを含む。

別の実施例では、チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された整数ｎ_i個のチャージポンプステージの群と、出力ノードに接続された出力ステージとを含む。この実施例では、出力ステージの整数ＯはΣ_i=1 ^i=M（ｐ_i）に等しく、チャージポンプステージの合計数の整数ＴはΣ_i=1 ^i=M（ｎ_i，ｐ_i）に等しく、ｉはＭ以下の整数である。

さらに別の実施例では、各単一（ｎ_i，ｐ_i）チャージポンプにおいて、ｎ_iはｐ_i以上である。代替的な実施例では、ｐ_iはｎ_i以上である。ここで、ｎ_iはＮ以下であり、ｐ_iはＰ以下であり、整数Ｐはチャージポンプステージの並列接続されたブロックの合計数であり、整数Ｎは直列にカスケード接続されたチャージポンプステージの合計数である。一実施例において、制御信号の整数Ｓ個の群が各前記チャージポンプステージを制御するのに使用され、制御信号の少なくとも１つの群がチャージポンプステージを制御するのに使用される。

この発明の一実施例では、複数Ｍ個の単一チャージポンプを含むこの発明の装置は、単一チャージポンプの整数の複数Ｑ₁個の異なる構成を含む。さらに、各構成について、各出力ステージは出力ノードに接続され、整数の複数Ｃ₁個のチャージポンプステージがディスエーブルされる。この装置は、供給電圧の生成および出力ノードの供給電流を最適化するためにかつ出力ノードのリプル電圧を最小化するために、複数の制御信号を使用して複数Ｑ₁個の異なる構成の中で適応的に調節される。

この発明のまた別の局面は、整数の複数Ｍ個の単一チャージポンプおよび補助ポンプを含む、集積回路の内部で供給電圧を生成するための装置に向けられる。補助ポンプは、整数の複数Ｓ₁個の制御信号のための参照電圧として使用される補助電圧を生成するよう構成される。

別の実施例では、整数ＭＩＮ₁個のイネーブルされた出力ステージが最小化される。一
実施例では、イネーブルされた出力ステージの各々は、整数の複数Ｕ₁個のスイッチを使用して出力ノードに接続され、少なくとも１つの制御信号がチャージポンプステージを制御するのに使用される。

また別の実施例では、複数Ｍ個の単一チャージポンプを含むこの発明の装置は、単一チャージポンプの整数の複数Ｑ₁個の異なる構成を含む。一実施例において、各構成について、各出力ステージは出力ノードに接続され、整数の複数Ｃ₁個のチャージポンプステージがディスエーブルされる。この装置は、供給電圧の生成および出力ノードの供給電流を最適化するためにかつ出力ノードのリプル電圧を最小化するために、複数の制御信号を使用して複数Ｑ₁個の異なる構成の中で適応的に調整される。

図４を参照して、装置は、チャージポンプステージのアレイとして、チャージポンプステージの第１のブロック８４、チャージポンプステージの最後のブロック８６、およびそれらの間にチャージポンプステージの少なくとも１つの中間ブロック（図示せず）を含む、チャージポンプステージの整数「ｐ」個の並列接続されたブロックを含み、集積回路の内部で供給電圧Ｖｐｕｍｐ８２を生成する。この発明の一実施例において、チャージポンプステージの並列接続されたブロックの各々（８４、８６）は、直列にカスケード接続された第２の複数「ｎ」個のチャージポンプステージの群（８８、９０、…、９２）と、出力ノードＯｕｔｐ９６に接続された出力ステージ９４とを含む。

図５の実施例において、図４の装置８０のチャージポンプステージ（８８、９０または９２）がより詳細に示される。より特定的には、図４の装置８０のチャージポンプステージの各々（８８、９０または９２）は、第１のスイッチ１０２と、第２のスイッチ１０４と、第１のスイッチおよび第２のスイッチと電気的に連通する昇圧キャパシタ１０６と、昇圧キャパシタおよびポンピングノード１１２と電気的に連通する出力１１０を有するインバータ１０８と、をさらに含む。インバータ１０８は、昇圧キャパシタへのイネーブリングクロック信号１１４を受ける入力１１３を有する。第１および第２のスイッチは、イネーブリングクロック信号ＣＫ１１４に対応する、クロック信号ＣＫ１１６および反転クロック信号／ＣＫ１１８によって動作される。

直列および並列のチャージポンプステージの数は、ＶｐｕｍｐおよびＩｐｕｍｐの値に応じて変更することができ、そのとき、最大ＶｐｕｍｐまたはＩｐｕｍｐを与えるのに必要とされるチップ占有面積が著しく増大することはない。この例は、Ｖｄｄよりも高いＶｐｕｍｐを与えるポンプ（正のポンプ）を意味するが、これは、負のＶｐｕｍｐを与えるポンプ（負のポンプ）に容易に拡張することができる。

やはり図４を参照して、チャージポンプの「ｐ」個は並列に働き、その各々は、直列の「ｎ」個のステージ（ＳＴＡＧＥ）および、１つの出力ステージ９４（ＯＵＴ ＳＴＡＧＥ）からなる。このようなチャージポンプアレイを（ｎ×ｐ）ポンプと呼ぶ。「直列のステージの数」をｎとし、「並列のステージの数」をｐとする。ｎを増すことによって、Ｉｐｕｍｐ＝０に対する最大出力電圧Ｖｐｕｍｐ８２は、次の規則に従って増大する：
Vpump,max = (n+1) × Vdd （式１）；
ここで、ステージあたりのゲイン＝Ｖｄｄである理想的なポンプ、すなわち、ロスのないポンプ、が考慮されている。

１クロックサイクルの間、ｐ個のポンプのうち１つが平均電流Ｉ＿ａｖを与える。ｐ個のポンプが同時に働く場合、合計の平均電流Ｉｐｕｍｐは次のようになる：
Ipump = p × I＿av （式２）。

Ｖｐｕｍｐ電圧＜Ｖｐｕｍｐ，ｍａｘに調節したいと仮定する。ｎおよびｐが固定されると、Ｖｐｕｍｐが大きいほどＩｐｕｍｐは小さくなり、これはポンプの出力等価抵抗Ｒｓに依存するが、これが今度は、理想的なポンプに関する以下の式に示されるように、クロック周期Ｔｃｋ、数ｎ、ｎ個のステージの各々におけるポンピングキャパシタンスＣＰ（図５の１０６）に依存する：
Rs = (n × Tck) / CP （式３）。

Ｖｄｄからの電流消費は：
Isupply = (n×p×CPAR×Vdd) / Tck + Ipump × (n+1) + Iosc （式４）；
ここで、ＣＰＡＲは、ポンピングノード（図５の１２０）における寄生容量である。Ｉｏｓｃは、ポンピングおよび制御信号を生成する回路による電流消費であり、これは考慮されない。式４から、Ｏｕｔｐノード９６から電流Ｉｐｕｍｐが要求されなくても、Ｖｄｄ９８からの消費Ｉｓｕｐｐｌｙは、クロックサイクル毎の、ＣＰＡＲキャパシタンス（図５の１２０）のチャージ／ディスチャージによることが分かる。（式４）に従って、Ｉｓｕｐｐｌｙはｎおよびｐに比例する。また、ＣＰＡＲ＝０である理想的なポンプにおいても、Ｉｐｕｍｐが固定されていれば、ｎは、所望のＶｐｕｍｐが確実に生成される最小値に最適化されるべきである。

この発明の一実施例において、チャージポンプステージは正のチャージポンプであり得る。この発明の別の実施例では、チャージポンプステージは負のチャージポンプであり得る。

目標とするのは、最大Ｖｐｕｍｐに対応するＶｐｕｍｐおよびＩｐｕｍｐが動作条件によって固定されたら、ポンプの高効率および／または低リプルＶｒを得るために、ｎおよびｐを最適化することである。

上述のように、ある内部動作モード中、チャージポンプによって昇圧されるノード上に複数の電圧値が必要とされる場合がある。この場合、ｎおよびｐは（Ｖｐｕｍｐ−Ｉｐｕｍｐ）値のカプレット毎に変更されねばならない。占有面積を維持するために、ｎおよびｐを適切に変更させながら、単一の（ｎ×ｐ）チャージポンプを使用することができる。

やはり図４を参照して、Ｏｕｔｐノード９６でｍ個のＶｐｕｍｐ値８２を調節したいと仮定する。まず、ｍ個のＶｐｕｍｐ値について最適化されたｍ個のカプレット（ｎ，ｐ）＿１、（ｎ，ｐ）＿２、…、（ｎ，ｐ）＿ｍが決定されねばならない。ステージの数ｎおよびｐに関して２つの実施例が可能である（出力ステージは考慮されない）：
ａ．「ｍ」個の構成すべてにおいて、ｎ≧ｐまたはｐ≧ｎである。

この場合、合計ｎは、ｍ個のカプレットの中で最大のｎであり、合計ｐは、ｍ個のカプレットの中で最大のｐである。

ｂ．「ｍ_i」個の構成においてｎ≧ｐであり、他の「ｍ_k」個の構成においてｐ≧ｎであり、「ｍ_i」個すべての構成および「ｍ_k」個すべての構成の組合せが、可能な「ｍ」個すべての構成である。

この場合、この発明のチャージポンプアーキテクチャは、いくつかの並列ステージ（図４の８４または８６等）を直列ステージ（図４のステージ８８からステージ９２等）に、またはその逆に「変形する」、複数のスイッチを含む、より複雑な制御回路もまた含まねばならない。ｍ個のカプレットのうち最大の（ｎ×ｐ）の積をＮＳで表わすと、（ｂ）の実施例の場合、活性ステージの合計数はＮＳ個のステージを含まねばならない。

ステージの合計数が決まれば、出力ステージについてさらに２つの異なる実施例が可能である。

ｃ．第１の実施例では、出力ステージの数は最小にされない。出力ステージは、ＣＰキャパシタンスがはるかに小さいので、ポンピングステージよりも占有面積が少ない。実施例（ｃ）では、必要とされるスイッチの数が実施例（ｂ）で必要とされるスイッチの数よりも少ないが、制御信号の数は実施例（ｂ）で必要とされる制御信号の数よりも多くなる。

やはり図４を参照して、実施例（ｃ）を実現するには、（Ｉ）適切な出力ステージを接続しかつ使用されないステージをディスエーブルしながら、ポンプの「ｍ」個の異なる構成がＶｐｕｍｐ８２に関して得られるように、チャージポンプ８０の「ｍ」個のステージに適切に接続される出力ステージの「ｍ」個の群（９４、…、８７）を中間位置に配置し、また、（ｉｉ）実施例（ａ）でｍ１＝ｍ２＝ｍである、チャージポンプステージのｍ個の群についてｍ１個、および出力ステージのｍ個の群についてｍ２個の、制御信号の（ｍ１＋ｍ２）個の群を生成する必要がある。

ｄ．別の実施例において、出力ステージの数が最小にされる。この場合、出力ステージをポンプの所望の点で正しく接続するのに、複数のスイッチが必要とされる。これらのスイッチの制御は、調整されるべき最高のＶｐｕｍｐ８２よりも大きい補助電圧（図４には示さず）を使用して行なわれる。この実施例を実現するには、（Ｉ）ｍ個のカプレットのうち最大のｐをｐ ｍａｘとして、チャージポンプステージに正しく接続されるｐ ｍａｘ個の出力ステージを使用し、また、（ｉｉ）チャージポンプステージのｍ個の群についてｍ１個、および出力ステージのｍ個の群についてｍ３個の、制御信号の（ｍ１＋ｍ３）個の群を生成する必要がある（（ａ）の場合、ｍ３＝１であり、通常、ｍ３＜ｍ２である）。

この発明の別の実施例において、図６Ａは、ｎ＝１，２，３でｐ＝２、すなわちｎ≧ｐである、チャージポンプアーキテクチャ１４０を示す。この実施例において、基本的な機構１４０は、ポンプ１４０の２つのブランチの各々において３つのポンピングステージおよび３つの出力ステージを含む。この発明の別の実施例において、同じチャージポンプアーキテクチャがｐ≧ｎの場合に適用される（図示せず）。ｎ≧ｐおよびｐ≧ｎのいずれの実施例においても、出力ステージの数は最小にされないものとする。この場合、図６Ａのチャージポンプアーキテクチャ１４０は、ｍ＝３個の異なるチャージポンプ構成を含むように構成される。

これら３つの構成の各々において、電圧Ｖｐｕｍｐ１４２を与える出力ノードＯｕｔｐ１４３は、専用の出力ステージを介して１、２または３個のポンピングステージに正しく接続されねばならない。Ｏｕｔｐノードは適切な電圧レギュレータ（たとえば、ＶＸＰ＿ＲＥＧ）に入り、これが電圧Ｖｐｕｍｐ１４２の所望の値を調節し、チャージポンプのポンピングクロックＣＫ（図５の１１４）を停止させる。所望の値は５ビット（ＢＩＴ＜４：０＞）でデジタル化される。こうして所望の電圧出力が選択される。

一実施例において、すべてのチャージポンプステージは２つの信号によって駆動される：
（ｉ）ＰＨＰ＿ｎ、これは、ポンピングキャパシタ上の電荷をポンピングする信号である；
（ｉｉ）ＰＨＳ＿ｎ、これは、ポンピングステージの内部スイッチを開閉する信号である。

一実施例において、すべての出力ステージは２つの信号によって駆動される：
（ｉｉｉ）ＰＨＰｏ＿ｎ、これは、出力キャパシタ上のチャージをポンピングする信号である；
（ｉｖ）ＰＨＳｏ＿ｎ、これは、出力ステージの内部スイッチを開閉する信号である。

したがって、図６Ａのチャージポンプ１４０は、４フェーズのポンプである。この結果は、２フェーズのポンプの場合に容易に拡張することができる。ｍ＝３個の（ｎ，ｐ）カプレットを以下のように仮定する：
Vpump＿1 => (n,p)＿1 = (3,2)；
Vpump＿2 => (n,p)＿2 = (2,2)；
Vpump＿3 => (n,p)＿3 = (1,1)。

３つすべての構成において、ｎ≧ｐである。この例において、出力ステージの数は最小にされない。以下に、最適化された数の出力ステージの切換えを管理する方法を説明する。

調整可能なポンプを実現するために、３個の出力ステージおよび６群の制御信号、すなわち、チャージポンプステージについて３つのカプレット（ＰＨＰ，ＰＨＳ）＿１、（ＰＨＰ，ＰＨＳ）＿２、（ＰＨＰ，ＰＨＳ）＿３、および出力ステージについて他の３つのカプレット（ＰＨＰｏ，ＰＨＳｏ）＿１、（ＰＨＰｏ，ＰＨＳｏ）＿２、（ＰＨＰｏ，ＰＨＳｏ）＿３、を有する、（３×２）ポンプから開始する。フェーズを示すのに使用される規則に関して、ある図において同じフェーズＰＨＰ、ＰＨＳによって制御される２つの直列ステージが示されている場合、これは、それら２つの直列ステージが同時にしかし異なるフェーズで働くことを意図するものである。

たとえば、ポンプの４つのフェーズをＡ、Ｂ、Ｃ、Ｄとすると、図面で同じフェーズＰＨＰ、ＰＨＳによって制御される２つのステージは、次のようであることが意図される：（ｉ）第１のステージはＡおよびＢフェーズによって制御され；
（ｉｉ）第２のステージはＣおよびＤフェーズによって制御される。

一実施例において、１つの構成から他の構成への切換えは、単に、ポンプの専用フェーズＰＨＰ、ＰＨＳを適切に停止させる制御回路によって得られる。（式４）から、図６Ａのダイナミックチャージポンプ構造１４０が、最大電圧Ｖｐｕｍｐ＿１についてサイズ決めされる「静的な」従来の（３×２）ポンプアーキテクチャよりもより効率的であることは明らかである。表１は、図６Ａのダイナミック構造１４０の作用をまとめて示す。

注（１）不要であっても、ステージ１−２は、制御回路を簡素化するためにイネーブルされる。

表１を参照して、たとえば、ポンピングステージ１−１および１−２のみが作用するようにしたい場合、制御信号ＰＨＰ＿１、ＰＨＳ＿１、ＰＨＰｏ＿１およびＰＨＳｏ＿１を
アクティブにし、他のすべての制御信号をディスエーブルせねばならない。

図６Ｂは、図６Ａのダイナミックチャージポンプ構造１４０の制御回路１８０の作用を示す。図６Ｂの制御回路１８０は、適切なフェーズをイネーブル／ディスエーブルし、入力としてＢＩＴ＜４：０＞、ポンプのクロックＣＫＰを、出力として信号ＰＨＰｘおよびＰＨＳｘを有する。「フェーズ発生器」１８２は、クロックＣＫＰ信号１８１から２つの信号ＰＨＰ１８６およびＰＨＳ１８８を生成する。ＢＩＴ＜４：０＞によって搬送され、復号ネットブロック１８４によって復号されたＶｐｕｍｐ値に従って、適切なイネーブリング信号（ＥＮＡ＿Ｘ１、ＥＮＡ＿Ｘ２、ＥＮＡ＿Ｘ３）が生成され、ＰＨＰおよびＰＨＳ信号は適切なライン上を通過してポンプステージＰＨＰＳ＿ｎ、ＰＨＳ＿ｎ、ＰＨＰｏ＿ｎ、およびＰＨＳｏ＿ｎに供給される。

ここで、ＢＩＴ＜４：０＞が、各ステップが２５０ｍＶの、１．７５Ｖから９．５０ＶまでのＶｐｕｍｐの３２個の電圧ステップに対応するものとする。上述の手法を用いて、目標Ｖｐｕｍｐ値が２．５Ｖである場合、ＢＩＴ＜４：０＞＝０００１１となる。この場合、レギュレータＶＸＰ＿ＲＥＧはその情報を得、Ｖｐｕｍｐが目標値よりも高くなったらＣＫＰクロックを停止させる。この情報は、いくつのステージをイネーブルせねばならないかを（これらデータによって）決定する制御ロジックによって復号される。この場合、表１に従って、Ｖｐｕｍｐの目標値２．５Ｖで、ポンピングステージ１−１、１−２、２−１、２−２ならびに出力ステージ２−１ｏｕｔおよび２−２ｏｕｔがイネーブルされ、他のすべてがディスエーブルされる。

この発明の一実施例において、図７は、「ｎ」がつねに「ｐ」以上であり（「ｐ」がつねに「ｎ」以上である場合に拡張でき）、出力ステージの数が最小にされる、チャージポンプアーキテクチャ２００を示す。

図７のチャージポンプアーキテクチャ２００は、図６Ａのチャージポンプアーキテクチャ１４０と似ているが、２つの（ｐ＿ｍａｘ）出力ステージのみが存在する点で異なる。イネーブル出力ステージは、ステージ１−１、またはステージ２−１および２−２、またはステージ３−１および３−２、の出力で、スイッチによって正しく接続される。

この発明の一実施例において、スイッチの選択は以下のとおりである：
ポンプが正の場合、ｎ−ｃｈのスイッチを使用し；
ポンプが負の場合、ｐ−ｃｈのスイッチを使用する。

スイッチを正しく選択することで、バルク管理の問題を防ぐことができる。

図７をやはり参照して、正の（負の）ポンプにおいて、スイッチをオン（オフ）するのに、制御信号は、Ｖｐｕｍｐ値２０４の中で最も高い（最も低い）電圧よりも高い（低い）電圧を参照せねばならない。この発明の一実施例において、補助ポンプＡＵＸ＿ＰＵＭＰブロック２０２が、制御信号のための参照電圧２０３を生成するのに使用される。このような補助ポンプの実現は、適切なアーキテクチャ（たとえば、（ｎ×１）構造および小さいポンピングキャパシタを有するダイオードポンプ）が使用されれば、占有面積にも合計Ｉｓｕｐｐｌｙに関する効率にも影響を及ぼすことはない。

図７をやはり参照して、Ｖｐｕｍｐ＿１、Ｖｐｕｍｐ ２またはＶｐｕｍｐ３が調整されるとき、ｎ−ｃｈのスイッチが正しく閉じられねばならない。ＡＵＸ＿ＰＵＭＰブロック２０２によって表わされる補助ポンプは、ｍａｘ．Ｖｐｕｍｐ電圧（この場合、Ｖｐｕｍｐ＿１）よりも大きい電圧Ｖａｕｘ２０３を出力する。一実施例において、ＡＵＸ＿ＰＵＭＰ２０２は、小さなＣＰキャパシタを有する（４×１）ポンプとして実現される。ブ
ロックＥＬＥＶ２０８は、イネーブル信号Ａｎｐ（ｎ，ｐ＝１．．３）２１０を、ＶｄｄレベルからＶａｕｘレベル（Ａｎｐ＿ＨＶ）にシフトする。図６Ａを参照して、ＰＨＰｏおよびＰＨＳｏフェーズは不要である。出力ステージは、ＰＨＰ１およびＰＨＳ１によって制御することができる。というのも、第１のポンピングステージおよび出力ステージがどちらも、ｍ個の構成のすべてにおいて働くからである。表２は、図７に示される構造２００の作用をまとめて示す。不要であっても、ステージ１−２は制御を簡素化するためにイネーブルされる。

この発明の一実施例において、図８Ａおよび図８Ｂは、（ｎ×ｐ）および（ｐ×ｎ）のチャージポンプアーキテクチャ２２０を示す。出力ステージの数は最小にされる。より特定的には、図８Ａは、４つの直列ステージおよび２つの並列ステージを有する（４×２）ＰＵＭＰ１ ２２４を示し、図８Ｂは、２つの直列ステージおよび４つの並列ステージを有する（２×４）ＰＵＭＰ２ ２２２を示す。以下の例は、１つが（ｎ×ｐ）個のステー
ジからなり、１つが（ｐ×ｎ）個のステージからなる、２つの汎用ポンプの場合に容易に拡張することができる。

以下に、ＰＵＭＰ１ ２２４を、面積を無駄にすることなくＰＵＭＰ２ ２２２に変更する方法について説明する。これら２つのポンプ間の移行は、２つの異なる動作モードにおいて、（ＰＵＭＰ１によって与えられる）低いＩｐｕｍｐで高いＶｐｕｍｐが、または（ＰＵＭＰ２によって与えられる）高いＩｐｕｍｐで低いＶｐｕｍｐが必要とされる、メモリ回路において有用である。

ポンピングステージの合計数は、ＮＳ＝４×２＝８である。出力ステージの最小にされた合計数は４である。個々のチャージポンプステージは、先に述べたように、スイッチによって直列または並列に接続することができる。一実施例において、図９は、柔軟な（４×２）〜（２×４）ポンプを実現する方法を示す。（４×２）ポンプが必要な場合、スイッチ（１）２４２、（３）２４４がオフに、スイッチ（２）２４６がオンにされる。（４×２）ポンプでは、Ｏｕｔｐノード２４８が２つの出力ステージに接続され、それら各々は、各々が４個の直列ステージを含む２つの並列構造を終端させる。

他方、（２×４）ポンプが必要な場合、スイッチ（２）２４６がオフにされて、４つのステージからなる２つのチェーンを、各々が２つのステージからなる２つのチェーンに分ける。スイッチ（１）２４２はオンにされて、ソース電圧としてのＶｄｄ２５０が新しく得られた２つのチェーンに与えられる。スイッチ（３）２４４はオンにされて、残りの２つの出力ステージが並列に先の２つのステージに接続される。

図１０は、図９の回路２４０の実際の実現例２６０を示す。これは、補助ポンプ２６２、制御信号のためのレベルシフタ２６４および２６６、ならびに、各単一ステージに供給する、イネーブルまたはディスエーブルされるフェーズを含む。図９のポンプのスイッチ（１）２６８、（２）２７２および（３）２７０は、Ｖａｕｘ２７４を参照する信号Ｓ１
ＨＶ２７６、Ｓ２ ＨＶ２７２、およびＳ３ ＨＶ２８０によってゲート制御される通路を有して実現される。ステージ１、２、５、６はフェーズＰＨＰ ａ、ＰＨＳ ａによって制御される。ステージ３、４、７、８はフェーズＰＨＰ ｂ、ＰＨＳ ｂによって制御される。これは、必須ではない（すべてのステージはどちらのアーキテクチャでもオンである）が、この構造に対してより多くの柔軟性を与える。このことは後に示す。出力ステージ１ｏ ２８４および２ｏ ２８６はつねにオンであるのに対し、出力ステージ３ｏ
２８８および４ｏ ２９０は（２×４）アーキテクチャの場合にのみオンであり、このため、それらの制御フェーズは異なる。

図１１は、図１０のポンプアーキテクチャ２６０に異なる制御フェーズを供給することによって、異なる構成が得られることを示す。

より特定的には、ポンピングステージに対して異なる制御フェーズ（ＰＨＰ，ＰＨＰ）＿ａおよび（ＰＨＰ，ＰＨＳ）＿ｂを有することで、次のアーキテクチャが可能になる：（４×２）（上記のとおり）、（２×４）（上記のとおり）、（２×２）は、スイッチＳ１ ＨＶをオンに、スイッチＳ２ ＨＶ、Ｓ３ ＨＶをオフにした状態で、ステージ３、４、７、８および出力ステージ１ｏ、２ｏをオンに維持することによって実現され；さらに、２つの異なる（２×２）ポンプが、スイッチＳ４＿ＨＶ ３０２、Ｓ５ ＨＶ ３０４の他の２つのカプレットを出力ステージ３ｏ、４ｏの後ろに配置し、３ｏ、４ｏの出力ノードをＯｕｔｐ３０６に、または別のノードＯｕｔｐ ２ ３０８に接続すれば、得られる。

表３は、図１０に示されるチャージポンプ構造２６０の作用を、（４×２）、（２×４
）および（２×２）のアーキテクチャについてまとめて示す。

図１０のように、出力ステージが異なるフェーズによって制御される場合、スイッチＳ３ ＨＶは不要であり、出力ステージ３ｏ、４ｏはステージ２、６の出力に直接接続され得る。この場合、３ｏ、４ｏが使用されないとき、それらの制御フェーズはディスエーブ
ルされねばならない。

この発明の一実施例において、図１２は、（ｎ×ｐ）〜（ｐ×ｎ）の変形可能なポンプアーキテクチャ３２０を示す。ここでは出力ステージの数は最小にされない。構造３２０は、占有面積に関して、出力ステージの数が重要でないときに重要である。図１２の構造３２０を、図８の（ｎ×ｐ）から（ｐ×ｎ）に変形可能な構造２２０と比較すると、構造３２０が次のような利点を有することは明らかである：Ｖａｕｘ電圧を参照するスイッチがないので、構造２２０のＡＵＸ＿ＰＵＭＰおよびレベルシフタ（ブロックＥＬＥＶ）が構造３２０内では不要となる。

図１２をやはり参照して、フェーズＰＨＰおよびＰＨＳを制御することにより、また、ここではＶｄｄ３２４と称されるスイッチＳｘ ３２２を制御することによって、ステージ１、２および５、６は、出力ステージ５ｏ、６ｏへの通路の後で、ステージ３、４および７、８に直列に接続することができる。（４×２）アーキテクチャが実現される場合、その構造は実際には（２×２）ポンプからなり、その出力ステージ５ｏ、６ｏが直列に別の（２×２）ポンプに供給し、その出力ステージ１ｏ、２ｏはＯｕｔｐノード３２６に接続されて所望のＶｐｕｍｐ電圧３２８を与える。

図１３は、この発明の別のチャージポンプアーキテクチャ３５０を示す。ここでは、専用フェーズ（ＰＨＰ，ＰＨＳ）＿ａおよび（ＰＨＰ，ＰＨＳ）＿ｂを有することにより、別のポンプアーキテクチャ（たとえば（２×２））を得ることができ、すべてのステージが異なるフェーズで制御されることで、より大きな柔軟性を達成することができる。たとえば、ステージ１（３５２）および２（３５４）、５（３５６）および６（３５８）、出力ステージ５ｏ ３６０、出力ステージ６ｏ ３６２、ならびにスイッチＳｘ（Ｓ１ ３６４およびＳ２ ３６６になる）に対する専用フェーズを有することで、（２×１）または（２×３）構造を得ることが可能である。
図１２に示される３２０の、（４×２）および（２×４）アーキテクチャ。

先行技術のチャージポンプを示す図である。 図１のチャージポンプの供給電圧特性を、イネーブリング信号の関数として示す図である。 ２つの並列のチャージポンプを含む、先行技術のチャージポンプアーキテクチャを示す図である。 集積回路の内部で供給電圧Ｖｐｕｍｐを生成するための、この発明の装置の平面図である。 図４の装置のチャージポンプステージをより詳細に示す図である。 チャージポンプステージの数ｎは１、２または３であり、並列ステージの数ｐは２であり、すなわちｎ≧ｐであり、出力ステージの数は最小にされない、この発明のダイナミックチャージポンプアーキテクチャを示す図である。 この発明の図６Ａに示すダイナミックチャージポンプ構造の制御回路の作用を示す図である。 「ｎ」はつねに「ｐ」以上であり（ｐがつねにｎ以上である場合に拡張でき）、出力ステージの数は最小にされる、この発明のチャージポンプアーキテクチャを示す図である。 出力ステージの数が最小にされる、この発明のチャージポンプアーキテクチャ（ｎ×ｐ）〜（ｐ×ｎ）ポンプを示す図である。 出力ステージの数が最小にされる、この発明のチャージポンプアーキテクチャ（ｎ×ｐ）〜（ｐ×ｎ）ポンプを示す図である。 図８および８Ｂのより具体的な柔軟な（４×２）〜（２×４）ポンプを実現するための図である。 補助ポンプ、制御信号のためのレベルシフタ、および、各単一ステージに供給するイネーブルまたはディスエーブルされるフェーズを含む、図９の回路の実際の実現例を示す図である。 図１０のポンプアーキテクチャに異なる制御フェーズを与えることにより異なる構成を得る方法を示す図である。 出力ステージの数が最小にされない、この発明の一実施例における（ｎ×ｐ）〜（ｐ×ｎ）ポンプアーキテクチャ３２０を示す図である。 専用フェーズ（ＰＨＰ，ＰＨＳ）＿ａおよび（ＰＨＰ，ＰＨＳ）＿ｂを有することにより、別のポンプアーキテクチャ（たとえば（２×２））を得ることができ、すべてのステージが異なるフェーズによって制御されてより大きな柔軟性を達成することができる、この発明のチャージポンプアーキテクチャを示す図である。

Claims (16)

1. 供給電圧を生成するためのモジュラチャージポンプであって、
   供給電圧を受ける入力ノードと出力電圧を与える出力ノードとの間の複数の経路に接続される複数のチャージポンプステージを含み、ポンプステージは各々、そのポンプステージを活性化するイネーブリング信号を受ける活性化ラインを有し、さらに、
   所望の出力電圧に対応するポンプステージの活性化ラインに送信されるイネーブリング信号を同時に生成する論理素子の配列を有する論理回路を含み、
   同時に選択的に活性化されるポンプステージの数および配列が、所望の出力電圧を生成する、モジュラチャージポンプ。
2. 集積回路の内部で供給電圧を生成するためのモジュラ装置であって、
   チャージポンプステージの第１のブロック、チャージポンプステージの最後のブロック、およびそれらの間にチャージポンプステージの少なくとも１つの中間ブロックを含むチャージポンプステージの第１の複数の並列接続されたブロックを含み、前記チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された第２の複数のチャージポンプステージの群と、出力ノードに接続された出力ステージとを含む、モジュラ装置。
3. 前記チャージポンプステージの各々はさらに、
   第１のスイッチと、
   第２のスイッチと、
   前記第１のスイッチおよび前記第２のスイッチと電気的に連通する昇圧キャパシタと、
   出力が前記昇圧キャパシタおよびポンピングノードに電気的に連通するインバータとを含み、前記インバータは、前記昇圧キャパシタへのイネーブリングクロック信号を受ける入力を有し、前記第１および第２のスイッチは、前記イネーブリングクロック信号に対応するクロック信号によって動作される、請求項１に記載の装置。
4. 前記チャージポンプステージの各々はさらに、正のチャージポンプを含む、請求項１に記載の装置。
5. 前記チャージポンプステージの各々はさらに、負のチャージポンプを含む、請求項１に記載の装置。
6. 各前記ブロック内に整数Ｎ個のチャージポンプステージを有する整数の第１の複数Ｐ個のブロックが存在し、チャージポンプステージの合計数ＴはＮＰに等しく、出力ステージの数はＰに等しい、請求項１に記載の装置。
7. 集積回路の内部で供給電圧を生成するためのモジュラ装置であって、前記装置は、整数の複数Ｍ個の単一（Ｎ，Ｐ）チャージポンプを含み、各前記単一（Ｎ，Ｐ）チャージポンプは、チャージポンプステージの第１のブロック、チャージポンプステージの最後のブロック、およびそれらの間にチャージポンプステージの少なくとも１つの中間ブロックを含むチャージポンプステージの整数Ｐ個の並列接続されたブロックを含み、前記チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された整数Ｎ個の前記チャージポンプステージの群と、出力ノードに接続された出力ステージとを含み、チャージポンプステージの合計数の整数ＴはＰＭＮに等しく、出力ステージの整数ＯはＰＭに等しい、モジュラ装置。
8. 集積回路の内部で供給電圧を生成するための装置であって、前記装置は、整数の複数Ｍ個の単一チャージポンプを含み、第１の単一チャージポンプは単一（ｎ₁，ｐ₁）チャージ
   ポンプを含み、それらの間の少なくとも１つの中間単一チャージポンプは単一（ｎ_i，ｐ_i）チャージポンプを含み、最後の単一チャージポンプは単一（ｎ_M，ｐ_M）チャージポンプを含み、各前記単一（ｎ_i，ｐ_i）チャージポンプは、チャージポンプステージの第１のブロック、チャージポンプステージの最後のブロック、およびそれらの間にチャージポンプステージの少なくとも１つの中間ブロックを含むチャージポンプステージの整数ｐ_i個の並列接続されたブロックを含み、前記チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された整数ｎ_i個のチャージポンプステージと、出力ノードに接続される出力ステージとを含み、出力ステージの整数ＯはΣ_i=1 ^i=M（ｐ_i）に等しく、チャージポンプステージの合計数の整数ＴはΣ_i=1 ^i=M（ｎ_i，ｐ_i）に等しく、ｉはＭ以下の整数である、装置。
9. 各前記単一（ｎ_i，ｐ_i）チャージポンプにおいて、ｎ_iはｐ_i以上であり、ｎ_iはＮ以下であり、ｐ_iはＰ以下であり、整数Ｐはチャージポンプステージの並列接続されたブロックの合計数であり、整数Ｎは直列にカスケード接続されたチャージポンプステージの合計数であり、制御信号の整数Ｓ個の群は各前記チャージポンプステージを制御するのに使用され、前記制御信号の少なくとも１つの群は前記チャージポンプステージの１つを制御するのに使用される、請求項７に記載の装置。
10. 単一チャージポンプの整数の複数Ｑ₁個の異なる構成を含み、各前記構成について、各前記出力ステージは前記出力ノードに接続され、各前記構成について、整数の複数Ｃ₁個のチャージポンプステージがディスエーブルされ、前記装置は、前記供給電圧の生成および前記出力ノードの供給電流を最適化するためにかつ前記出力ノードのリプル電圧を最小化するために、複数の制御信号を使用することによって前記複数Ｑ₁個の異なる構成の中で適応的に調整される、請求項８に記載の装置。
11. 各前記単一（ｎ_i，ｐ_i）チャージポンプにおいて、ｐ_iはｎ_i以上であり、ｐ_iはＰ以下であり、ｎ_iはＮ以下であり、整数Ｐはチャージポンプステージの並列接続されたブロックの合計数であり、整数Ｎは直列にカスケード接続されたチャージポンプステージの合計数であり、制御信号の整数Ｓ個の群が各前記チャージポンプステージを制御するのに使用され、前記制御信号の少なくとも１つの群が前記チャージポンプステージの１つを制御するのに使用される、請求項７に記載の装置。
12. 単一チャージポンプの整数の複数Ｑ₂個の異なる構成を含み、各前記構成について、各前記出力ステージは前記出力ノードに接続され、各前記構成について、整数の複数Ｃ₂個のチャージポンプステージがディスエーブルされ、前記装置は、前記供給電圧の生成および前記出力ノードの供給電流を最適化するためにかつ前記出力ノードのリプル電圧を最小化するために、複数の制御信号を使用することによって前記複数Ｑ₂個の異なる構成の中で適応的に調整される、請求項１０に記載の装置。
13. 整数の複数Ｓ₁個の制御信号のための参照電圧として使用される補助電圧を生成するよう構成された補助ポンプをさらに含み、
    各前記単一（ｎ_i，ｐ_i）チャージポンプにおいて、ｎ_iはｐ_i以上であり、ｎ_iはＮ以下であり、ｐ_iはＰ以下であり、整数Ｐはチャージポンプステージの並列接続されたブロックの合計数であり、整数Ｎは直列にカスケード接続されたチャージポンプステージの合計数であり、イネーブルされた出力ステージの整数ＭＩＮ₁個が最小化され、各前記イネーブルされた出力ステージは、整数の複数Ｕ₁個のスイッチを使用することによって前記出力ノードに接続され、前記制御信号の少なくとも１つが前記チャージポンプステージの１つを制御するのに使用される、請求項７に記載の装置。
14. 単一チャージポンプの整数の複数Ｑ₃個の異なる構成を含み、
    各前記構成について、各前記イネーブルされた出力ステージは前記出力ノードに接続され、各前記構成について、整数の複数Ｃ₃個のチャージポンプステージがディスエーブルされ、
    前記装置は、前記供給電圧の生成および前記出力ノードの前記供給電流を最適化するためにかつ前記出力ノードの前記リプル電圧を最小化するために、複数の制御信号を使用することによって前記複数Ｑ₃個の異なる構成の中で適応的に調整される、請求項１２に記載の装置。
15. 整数の複数Ｓ₂個の制御信号のための参照電圧として使用される補助電圧を生成するよう構成された補助ポンプをさらに含み、
    各前記単一（ｎ_i，ｐ_i）チャージポンプにおいて、ｐ_iはｎ_i以上であり、ｎ_iはＮ以下であり、ｐ_iはＰ以下であり、整数Ｐはチャージポンプステージの並列接続されたブロックの合計数であり、整数Ｎは直列にカスケード接続されたチャージポンプステージの合計数であり、イネーブルされた出力ステージの整数ＭＩＮ₂個が最小化され、各前記イネーブルされた出力ステージは、整数の複数Ｕ₂個のスイッチを使用することによって前記出力ノードに接続され、前記制御信号の少なくとも１つが前記チャージポンプステージの１つを制御するのに使用される、請求項７に記載の装置。
16. 単一チャージポンプの整数の複数Ｑ₄個の異なる構成を含み、
    各前記構成について、各前記イネーブルされた出力ステージは前記出力ノードに接続され、各前記構成について、整数の複数Ｃ₄個のチャージポンプステージがディスエーブルされ、
    前記装置は、前記供給電圧の生成および前記出力ノードの前記供給電流を最適化するためにかつ前記出力ノードの前記リプル電圧を最小化するために、複数の制御信号を使用することによって前記複数Ｑ₄個の異なる構成の中で適応的に調整される、請求項１４に記載の装置。

Images