JP2005538670A - モジュラチャージポンプアーキテクチャ - Google Patents
モジュラチャージポンプアーキテクチャ Download PDFInfo
- Publication number
- JP2005538670A JP2005538670A JP2004534209A JP2004534209A JP2005538670A JP 2005538670 A JP2005538670 A JP 2005538670A JP 2004534209 A JP2004534209 A JP 2004534209A JP 2004534209 A JP2004534209 A JP 2004534209A JP 2005538670 A JP2005538670 A JP 2005538670A
- Authority
- JP
- Japan
- Prior art keywords
- charge pump
- stages
- integer
- stage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
- H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dc-Dc Converters (AREA)
- Read Only Memory (AREA)
Abstract
チャージポンプのモジュラ配列を有し、集積回路の内部で供給電圧を生成するための、電圧調整装置(80)。チャージポンプは、チャージポンプステージの第1のブロック(84)、チャージポンプステージの最後のブロック(86)、およびそれらの間にチャージポンプステージの少なくとも1つの中間ブロックを含む、チャージポンプステージの第1の複数の並列接続されたブロックを有する。チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された第2の複数のチャージポンプステージ(88,90,…,92)の群と、出力ノードに接続される出力ステージ(94)とを含む。論理回路によって生成され、種々のチャージポンプに向けられる、組合せクロック信号を使用することによって、所望の出力電圧(82)が得られる。
Description
この発明は、集積回路設計の分野に関し、より特定的には、チャージポンプ回路の分野に関する。
発明の背景
メモリ回路は、しばしば、個々のメモリセルをプログラムしたり消去したり読出したりするのに必要な昇圧電圧を、内部で生成せねばならない。先行技術では、チャージポンプ回路を使用して外部電圧源から供給された電圧を昇圧することにより、昇圧電圧を個々のメモリセルのプログラム、消去または読出動作に使用することができることがよく知られている。電圧および電流要件に応じて、並列および直列ステージに関して異なるポンプアーキテクチャが必要とされる。ある内部動作モード中には、チャージポンプによって昇圧されるノード上で、複数の電圧値が必要とされる場合がある。
メモリ回路は、しばしば、個々のメモリセルをプログラムしたり消去したり読出したりするのに必要な昇圧電圧を、内部で生成せねばならない。先行技術では、チャージポンプ回路を使用して外部電圧源から供給された電圧を昇圧することにより、昇圧電圧を個々のメモリセルのプログラム、消去または読出動作に使用することができることがよく知られている。電圧および電流要件に応じて、並列および直列ステージに関して異なるポンプアーキテクチャが必要とされる。ある内部動作モード中には、チャージポンプによって昇圧されるノード上で、複数の電圧値が必要とされる場合がある。
図1は、第1の定電圧入力Vdd14から供給電圧Vout12を生成するのに使用される、一般的なチャージポンプ10の簡略図である。キャパシタCP1 16およびCP2 18は、外部信号CLK24によって与えられるチャージポンプクロック信号CK20およびその反転信号/CK22に交互に保持され、これが電荷移動速度を決定する。制御信号ENA26は、ポンプ10のオン・オフ切換えを制御する。レギュレータ(図示せず)は、図2に示すように、Vout電圧12が所望の値Vref42に達すると、クロックCLK24および/またはENA信号26をディスエーブルする。電流消費によりVoutは減少する。VoutがVref42よりも低い固定値44に達すると、レギュレータ(図示せず)は再び(図1の)チャージポンプ10をイネーブルする。ダイオード/ステージの数を図1に示すような2ステージ(D1 28およびD2 30)から増やすことによって、様々な電圧値を得ることが可能である。
内部で調整される電圧Vpumpからの電流Ipumpの需要がメモリの動作状態に応じて変化することは、当該技術分野でよく知られている。図3に示すように、出力ポンプノードOutp64上の電流消費は、制御信号ENA1 72およびENA2 74によって正しくイネーブルされ、Vdd70とOutp64との間で並列に働き、同じVpump電圧76を与え、かつ要求されたIpump(図示せず)を与える、2つのチャージポンプ66および68によって維持することができる。
しかし、単一の出力ノードOutpに複数の電圧値を与えるチャージポンプが対処せねばならない2つの大きな問題がある。それらは:(1)Vdd電圧供給からの電流消費をIsupplyで表わすと、どのようにしてIpump/Isupply比を増すことによって高い効率を得るか、および、(2)リプル振幅をVrで表わすと、どのようにしてVr/Vpump比を減じるか、という問題である。
これらの問題が特に深刻になるのは、必要とされる高いVpump電圧を得るのに必要な最小数Nを超える複数個の直列ステージを含むチャージポンプのOutpノード上で、低いVpump値を得ねばならないときである。実際に、この例では、供給電流Isupplyのかなりの部分が、ポンプの「無駄な」ステージのキャパシタをチャージ/ディスチャージするのに使用されるので、Outpノード上で要求されるIpumpが低くても、Vddから大量の電流消費が見られる。たとえば、先に高いVpump値に調節された
ポンプが、今度はより低いVpump値を与えるように調節されるとする。このような場合、高いVpump値に対応する高い電位値にチャージされたポンプの同じ内部ノードが、所望のより低いVpump値に対応する適切な電位値に再チャージされることなく、より低いVpump値を生成せねばならず、その結果、定常状態に達するまで、擬似的なポンピングが生じ、また、比較的高いリプル電圧VrがOutpノード上に生じる。
ポンプが、今度はより低いVpump値を与えるように調節されるとする。このような場合、高いVpump値に対応する高い電位値にチャージされたポンプの同じ内部ノードが、所望のより低いVpump値に対応する適切な電位値に再チャージされることなく、より低いVpump値を生成せねばならず、その結果、定常状態に達するまで、擬似的なポンピングが生じ、また、比較的高いリプル電圧VrがOutpノード上に生じる。
発明の概要
我々は、複数のポンプを、図3のように並列に働くが、各々が異なる電圧を与えかつ適切にイネーブルされるようにすることによって、上述の問題を解決した。我々は、各々が異なるVpumpを与えかつ各々が所望の電流Ipumpを与える複数の選択可能な並列ポンプからなるモジュラチャージポンプ構造を、その柔軟なチャージポンプ構造が集積回路に占める面積をあまり増やさずに提供する。
我々は、複数のポンプを、図3のように並列に働くが、各々が異なる電圧を与えかつ適切にイネーブルされるようにすることによって、上述の問題を解決した。我々は、各々が異なるVpumpを与えかつ各々が所望の電流Ipumpを与える複数の選択可能な並列ポンプからなるモジュラチャージポンプ構造を、その柔軟なチャージポンプ構造が集積回路に占める面積をあまり増やさずに提供する。
この発明は、チャージポンプのモジュラ配列を備える、チャージポンプアーキテクチャを提供する。チャージポンプは、供給電圧を受ける入力ノードと出力電圧を与える出力ノードとの間の複数の経路に接続される複数のチャージポンプステージとして配置され、ポンプステージは各々、そのポンプステージを活性化するイネーブリング信号を受ける活性化ラインを有する。活性化ラインは、所望の出力電圧に対応してイネーブリング信号を同時に生成する論理素子の配列を有する論理回路によって供給される。ここで「同時に生成する」という用語は、パルスのすべての位相の変化を含む。というのも、位相の変化は、種々のポンプステージを適切なシーケンスでクロッキングする役割を果たすからである。これにより、ある数および配列の同時に選択的に活性化されるポンプステージが、所望の出力電圧を生成することが可能になる。
この発明の一局面は、チャージポンプステージの第1のブロックと、チャージポンプステージの最後のブロックと、それらの間にチャージポンプステージの少なくとも1つの中間ブロックとを含む、チャージポンプステージの第1の複数の並列接続されたブロックを含む、装置に向けられる。
この発明の一実施例において、チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された第2の複数のチャージポンプステージの群と、出力ノードに接続された出力ステージとを含む。
この発明の一実施例において、チャージポンプステージの各々はさらに:(a)第1のスイッチと;(b)第2のスイッチと;(c)第1のスイッチおよび第2のスイッチと電気的に連通する昇圧キャパシタと;(d)出力が昇圧キャパシタおよびポンピングノードに電気的に連通するインバータとを含む。この実施例において、インバータは、昇圧キャパシタへのイネーブリングクロック信号を受ける入力を有し、第1および第2のスイッチは、イネーブリングクロック信号に対応するクロック信号によって動作される。
この発明の別の実施例において、チャージポンプステージの各々はさらに、正のチャージポンプを含む。この発明の代替的な実施例においては、チャージポンプステージの各々はさらに、負のチャージポンプを含む。
この発明の別の実施例では、各ブロックに整数N個のチャージポンプステージを有する整数の第1の複数P個のブロックが存在する。この実施例では、チャージポンプステージの合計数TはNPに等しく、出力ステージの数はPに等しい。
この発明の別の局面は、整数の複数M個の単一(N,P)チャージポンプを含む、集積
回路の内部で供給電圧を生成するための装置に向けられる。
回路の内部で供給電圧を生成するための装置に向けられる。
この発明のさらに別の実施例において、各単一(N,P)チャージポンプは、チャージポンプステージの第1のブロック、チャージポンプステージの最後のブロック、およびそれらの間にチャージポンプステージの少なくとも1つの中間ブロックを含むチャージポンプステージの整数P個の並列接続されたブロックを含む。
別の実施例では、チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された整数N個のチャージポンプステージの群と、出力ノードに接続された出力ステージとを含む。この実施例では、チャージポンプステージの合計数の整数TはPMNに等しく、出力ステージの整数OはPMに等しい。
この発明のさらに別の局指令は、整数の複数M個の単一チャージポンプを含む、集積回路の内部で供給電圧を生成するための装置であって、第1の単一チャージポンプは単一(n1,p1)チャージポンプを含み、それらの間の少なくとも1つの中間単一チャージポンプは単一(ni,pi)チャージポンプを含み、最後の単一チャージポンプは単一(nM,pM)チャージポンプを含む、装置に向けられる。
この発明の別の実施例では、各単一(ni,pi)チャージポンプは、チャージポンプステージの第1のブロック、チャージポンプステージの最後のブロック、およびそれらの間にチャージポンプステージの少なくとも1つの中間ブロックを含む、チャージポンプステージの整数pi個の並列接続されたブロックを含む。
別の実施例では、チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された整数ni個のチャージポンプステージの群と、出力ノードに接続された出力ステージとを含む。この実施例では、出力ステージの整数OはΣi=1 i=M(pi)に等しく、チャージポンプステージの合計数の整数TはΣi=1 i=M(ni,pi)に等しく、iはM以下の整数である。
さらに別の実施例では、各単一(ni,pi)チャージポンプにおいて、niはpi以上である。代替的な実施例では、piはni以上である。ここで、niはN以下であり、piはP以下であり、整数Pはチャージポンプステージの並列接続されたブロックの合計数であり、整数Nは直列にカスケード接続されたチャージポンプステージの合計数である。一実施例において、制御信号の整数S個の群が各前記チャージポンプステージを制御するのに使用され、制御信号の少なくとも1つの群がチャージポンプステージを制御するのに使用される。
この発明の一実施例では、複数M個の単一チャージポンプを含むこの発明の装置は、単一チャージポンプの整数の複数Q1個の異なる構成を含む。さらに、各構成について、各出力ステージは出力ノードに接続され、整数の複数C1個のチャージポンプステージがディスエーブルされる。この装置は、供給電圧の生成および出力ノードの供給電流を最適化するためにかつ出力ノードのリプル電圧を最小化するために、複数の制御信号を使用して複数Q1個の異なる構成の中で適応的に調節される。
この発明のまた別の局面は、整数の複数M個の単一チャージポンプおよび補助ポンプを含む、集積回路の内部で供給電圧を生成するための装置に向けられる。補助ポンプは、整数の複数S1個の制御信号のための参照電圧として使用される補助電圧を生成するよう構成される。
別の実施例では、整数MIN1個のイネーブルされた出力ステージが最小化される。一
実施例では、イネーブルされた出力ステージの各々は、整数の複数U1個のスイッチを使用して出力ノードに接続され、少なくとも1つの制御信号がチャージポンプステージを制御するのに使用される。
実施例では、イネーブルされた出力ステージの各々は、整数の複数U1個のスイッチを使用して出力ノードに接続され、少なくとも1つの制御信号がチャージポンプステージを制御するのに使用される。
また別の実施例では、複数M個の単一チャージポンプを含むこの発明の装置は、単一チャージポンプの整数の複数Q1個の異なる構成を含む。一実施例において、各構成について、各出力ステージは出力ノードに接続され、整数の複数C1個のチャージポンプステージがディスエーブルされる。この装置は、供給電圧の生成および出力ノードの供給電流を最適化するためにかつ出力ノードのリプル電圧を最小化するために、複数の制御信号を使用して複数Q1個の異なる構成の中で適応的に調整される。
図4を参照して、装置は、チャージポンプステージのアレイとして、チャージポンプステージの第1のブロック84、チャージポンプステージの最後のブロック86、およびそれらの間にチャージポンプステージの少なくとも1つの中間ブロック(図示せず)を含む、チャージポンプステージの整数「p」個の並列接続されたブロックを含み、集積回路の内部で供給電圧Vpump82を生成する。この発明の一実施例において、チャージポンプステージの並列接続されたブロックの各々(84、86)は、直列にカスケード接続された第2の複数「n」個のチャージポンプステージの群(88、90、…、92)と、出力ノードOutp96に接続された出力ステージ94とを含む。
図5の実施例において、図4の装置80のチャージポンプステージ(88、90または92)がより詳細に示される。より特定的には、図4の装置80のチャージポンプステージの各々(88、90または92)は、第1のスイッチ102と、第2のスイッチ104と、第1のスイッチおよび第2のスイッチと電気的に連通する昇圧キャパシタ106と、昇圧キャパシタおよびポンピングノード112と電気的に連通する出力110を有するインバータ108と、をさらに含む。インバータ108は、昇圧キャパシタへのイネーブリングクロック信号114を受ける入力113を有する。第1および第2のスイッチは、イネーブリングクロック信号CK114に対応する、クロック信号CK116および反転クロック信号/CK118によって動作される。
直列および並列のチャージポンプステージの数は、VpumpおよびIpumpの値に応じて変更することができ、そのとき、最大VpumpまたはIpumpを与えるのに必要とされるチップ占有面積が著しく増大することはない。この例は、Vddよりも高いVpumpを与えるポンプ(正のポンプ)を意味するが、これは、負のVpumpを与えるポンプ(負のポンプ)に容易に拡張することができる。
やはり図4を参照して、チャージポンプの「p」個は並列に働き、その各々は、直列の「n」個のステージ(STAGE)および、1つの出力ステージ94(OUT STAGE)からなる。このようなチャージポンプアレイを(n×p)ポンプと呼ぶ。「直列のステージの数」をnとし、「並列のステージの数」をpとする。nを増すことによって、Ipump=0に対する最大出力電圧Vpump82は、次の規則に従って増大する:
Vpump,max = (n+1) × Vdd (式1);
ここで、ステージあたりのゲイン=Vddである理想的なポンプ、すなわち、ロスのないポンプ、が考慮されている。
Vpump,max = (n+1) × Vdd (式1);
ここで、ステージあたりのゲイン=Vddである理想的なポンプ、すなわち、ロスのないポンプ、が考慮されている。
1クロックサイクルの間、p個のポンプのうち1つが平均電流I_avを与える。p個のポンプが同時に働く場合、合計の平均電流Ipumpは次のようになる:
Ipump = p × I_av (式2)。
Ipump = p × I_av (式2)。
Vpump電圧<Vpump,maxに調節したいと仮定する。nおよびpが固定されると、Vpumpが大きいほどIpumpは小さくなり、これはポンプの出力等価抵抗Rsに依存するが、これが今度は、理想的なポンプに関する以下の式に示されるように、クロック周期Tck、数n、n個のステージの各々におけるポンピングキャパシタンスCP(図5の106)に依存する:
Rs = (n × Tck) / CP (式3)。
Rs = (n × Tck) / CP (式3)。
Vddからの電流消費は:
Isupply = (n×p×CPAR×Vdd) / Tck + Ipump × (n+1) + Iosc (式4);
ここで、CPARは、ポンピングノード(図5の120)における寄生容量である。Ioscは、ポンピングおよび制御信号を生成する回路による電流消費であり、これは考慮されない。式4から、Outpノード96から電流Ipumpが要求されなくても、Vdd98からの消費Isupplyは、クロックサイクル毎の、CPARキャパシタンス(図5の120)のチャージ/ディスチャージによることが分かる。(式4)に従って、Isupplyはnおよびpに比例する。また、CPAR=0である理想的なポンプにおいても、Ipumpが固定されていれば、nは、所望のVpumpが確実に生成される最小値に最適化されるべきである。
Isupply = (n×p×CPAR×Vdd) / Tck + Ipump × (n+1) + Iosc (式4);
ここで、CPARは、ポンピングノード(図5の120)における寄生容量である。Ioscは、ポンピングおよび制御信号を生成する回路による電流消費であり、これは考慮されない。式4から、Outpノード96から電流Ipumpが要求されなくても、Vdd98からの消費Isupplyは、クロックサイクル毎の、CPARキャパシタンス(図5の120)のチャージ/ディスチャージによることが分かる。(式4)に従って、Isupplyはnおよびpに比例する。また、CPAR=0である理想的なポンプにおいても、Ipumpが固定されていれば、nは、所望のVpumpが確実に生成される最小値に最適化されるべきである。
この発明の一実施例において、チャージポンプステージは正のチャージポンプであり得る。この発明の別の実施例では、チャージポンプステージは負のチャージポンプであり得る。
目標とするのは、最大Vpumpに対応するVpumpおよびIpumpが動作条件によって固定されたら、ポンプの高効率および/または低リプルVrを得るために、nおよびpを最適化することである。
上述のように、ある内部動作モード中、チャージポンプによって昇圧されるノード上に複数の電圧値が必要とされる場合がある。この場合、nおよびpは(Vpump−Ipump)値のカプレット毎に変更されねばならない。占有面積を維持するために、nおよびpを適切に変更させながら、単一の(n×p)チャージポンプを使用することができる。
やはり図4を参照して、Outpノード96でm個のVpump値82を調節したいと仮定する。まず、m個のVpump値について最適化されたm個のカプレット(n,p)_1、(n,p)_2、…、(n,p)_mが決定されねばならない。ステージの数nおよびpに関して2つの実施例が可能である(出力ステージは考慮されない):
a.「m」個の構成すべてにおいて、n≧pまたはp≧nである。
a.「m」個の構成すべてにおいて、n≧pまたはp≧nである。
この場合、合計nは、m個のカプレットの中で最大のnであり、合計pは、m個のカプレットの中で最大のpである。
b.「mi」個の構成においてn≧pであり、他の「mk」個の構成においてp≧nであり、「mi」個すべての構成および「mk」個すべての構成の組合せが、可能な「m」個すべての構成である。
この場合、この発明のチャージポンプアーキテクチャは、いくつかの並列ステージ(図4の84または86等)を直列ステージ(図4のステージ88からステージ92等)に、またはその逆に「変形する」、複数のスイッチを含む、より複雑な制御回路もまた含まねばならない。m個のカプレットのうち最大の(n×p)の積をNSで表わすと、(b)の実施例の場合、活性ステージの合計数はNS個のステージを含まねばならない。
ステージの合計数が決まれば、出力ステージについてさらに2つの異なる実施例が可能である。
c.第1の実施例では、出力ステージの数は最小にされない。出力ステージは、CPキャパシタンスがはるかに小さいので、ポンピングステージよりも占有面積が少ない。実施例(c)では、必要とされるスイッチの数が実施例(b)で必要とされるスイッチの数よりも少ないが、制御信号の数は実施例(b)で必要とされる制御信号の数よりも多くなる。
やはり図4を参照して、実施例(c)を実現するには、(I)適切な出力ステージを接続しかつ使用されないステージをディスエーブルしながら、ポンプの「m」個の異なる構成がVpump82に関して得られるように、チャージポンプ80の「m」個のステージに適切に接続される出力ステージの「m」個の群(94、…、87)を中間位置に配置し、また、(ii)実施例(a)でm1=m2=mである、チャージポンプステージのm個の群についてm1個、および出力ステージのm個の群についてm2個の、制御信号の(m1+m2)個の群を生成する必要がある。
d.別の実施例において、出力ステージの数が最小にされる。この場合、出力ステージをポンプの所望の点で正しく接続するのに、複数のスイッチが必要とされる。これらのスイッチの制御は、調整されるべき最高のVpump82よりも大きい補助電圧(図4には示さず)を使用して行なわれる。この実施例を実現するには、(I)m個のカプレットのうち最大のpをp maxとして、チャージポンプステージに正しく接続されるp max個の出力ステージを使用し、また、(ii)チャージポンプステージのm個の群についてm1個、および出力ステージのm個の群についてm3個の、制御信号の(m1+m3)個の群を生成する必要がある((a)の場合、m3=1であり、通常、m3<m2である)。
この発明の別の実施例において、図6Aは、n=1,2,3でp=2、すなわちn≧pである、チャージポンプアーキテクチャ140を示す。この実施例において、基本的な機構140は、ポンプ140の2つのブランチの各々において3つのポンピングステージおよび3つの出力ステージを含む。この発明の別の実施例において、同じチャージポンプアーキテクチャがp≧nの場合に適用される(図示せず)。n≧pおよびp≧nのいずれの実施例においても、出力ステージの数は最小にされないものとする。この場合、図6Aのチャージポンプアーキテクチャ140は、m=3個の異なるチャージポンプ構成を含むように構成される。
これら3つの構成の各々において、電圧Vpump142を与える出力ノードOutp143は、専用の出力ステージを介して1、2または3個のポンピングステージに正しく接続されねばならない。Outpノードは適切な電圧レギュレータ(たとえば、VXP_REG)に入り、これが電圧Vpump142の所望の値を調節し、チャージポンプのポンピングクロックCK(図5の114)を停止させる。所望の値は5ビット(BIT<4:0>)でデジタル化される。こうして所望の電圧出力が選択される。
一実施例において、すべてのチャージポンプステージは2つの信号によって駆動される:
(i)PHP_n、これは、ポンピングキャパシタ上の電荷をポンピングする信号である;
(ii)PHS_n、これは、ポンピングステージの内部スイッチを開閉する信号である。
(i)PHP_n、これは、ポンピングキャパシタ上の電荷をポンピングする信号である;
(ii)PHS_n、これは、ポンピングステージの内部スイッチを開閉する信号である。
一実施例において、すべての出力ステージは2つの信号によって駆動される:
(iii)PHPo_n、これは、出力キャパシタ上のチャージをポンピングする信号である;
(iv)PHSo_n、これは、出力ステージの内部スイッチを開閉する信号である。
(iii)PHPo_n、これは、出力キャパシタ上のチャージをポンピングする信号である;
(iv)PHSo_n、これは、出力ステージの内部スイッチを開閉する信号である。
したがって、図6Aのチャージポンプ140は、4フェーズのポンプである。この結果は、2フェーズのポンプの場合に容易に拡張することができる。m=3個の(n,p)カプレットを以下のように仮定する:
Vpump_1 => (n,p)_1 = (3,2);
Vpump_2 => (n,p)_2 = (2,2);
Vpump_3 => (n,p)_3 = (1,1)。
Vpump_1 => (n,p)_1 = (3,2);
Vpump_2 => (n,p)_2 = (2,2);
Vpump_3 => (n,p)_3 = (1,1)。
3つすべての構成において、n≧pである。この例において、出力ステージの数は最小にされない。以下に、最適化された数の出力ステージの切換えを管理する方法を説明する。
調整可能なポンプを実現するために、3個の出力ステージおよび6群の制御信号、すなわち、チャージポンプステージについて3つのカプレット(PHP,PHS)_1、(PHP,PHS)_2、(PHP,PHS)_3、および出力ステージについて他の3つのカプレット(PHPo,PHSo)_1、(PHPo,PHSo)_2、(PHPo,PHSo)_3、を有する、(3×2)ポンプから開始する。フェーズを示すのに使用される規則に関して、ある図において同じフェーズPHP、PHSによって制御される2つの直列ステージが示されている場合、これは、それら2つの直列ステージが同時にしかし異なるフェーズで働くことを意図するものである。
たとえば、ポンプの4つのフェーズをA、B、C、Dとすると、図面で同じフェーズPHP、PHSによって制御される2つのステージは、次のようであることが意図される:(i)第1のステージはAおよびBフェーズによって制御され;
(ii)第2のステージはCおよびDフェーズによって制御される。
(ii)第2のステージはCおよびDフェーズによって制御される。
一実施例において、1つの構成から他の構成への切換えは、単に、ポンプの専用フェーズPHP、PHSを適切に停止させる制御回路によって得られる。(式4)から、図6Aのダイナミックチャージポンプ構造140が、最大電圧Vpump_1についてサイズ決めされる「静的な」従来の(3×2)ポンプアーキテクチャよりもより効率的であることは明らかである。表1は、図6Aのダイナミック構造140の作用をまとめて示す。
注(1)不要であっても、ステージ1−2は、制御回路を簡素化するためにイネーブルされる。
表1を参照して、たとえば、ポンピングステージ1−1および1−2のみが作用するようにしたい場合、制御信号PHP_1、PHS_1、PHPo_1およびPHSo_1を
アクティブにし、他のすべての制御信号をディスエーブルせねばならない。
アクティブにし、他のすべての制御信号をディスエーブルせねばならない。
図6Bは、図6Aのダイナミックチャージポンプ構造140の制御回路180の作用を示す。図6Bの制御回路180は、適切なフェーズをイネーブル/ディスエーブルし、入力としてBIT<4:0>、ポンプのクロックCKPを、出力として信号PHPxおよびPHSxを有する。「フェーズ発生器」182は、クロックCKP信号181から2つの信号PHP186およびPHS188を生成する。BIT<4:0>によって搬送され、復号ネットブロック184によって復号されたVpump値に従って、適切なイネーブリング信号(ENA_X1、ENA_X2、ENA_X3)が生成され、PHPおよびPHS信号は適切なライン上を通過してポンプステージPHPS_n、PHS_n、PHPo_n、およびPHSo_nに供給される。
ここで、BIT<4:0>が、各ステップが250mVの、1.75Vから9.50VまでのVpumpの32個の電圧ステップに対応するものとする。上述の手法を用いて、目標Vpump値が2.5Vである場合、BIT<4:0>=00011となる。この場合、レギュレータVXP_REGはその情報を得、Vpumpが目標値よりも高くなったらCKPクロックを停止させる。この情報は、いくつのステージをイネーブルせねばならないかを(これらデータによって)決定する制御ロジックによって復号される。この場合、表1に従って、Vpumpの目標値2.5Vで、ポンピングステージ1−1、1−2、2−1、2−2ならびに出力ステージ2−1outおよび2−2outがイネーブルされ、他のすべてがディスエーブルされる。
この発明の一実施例において、図7は、「n」がつねに「p」以上であり(「p」がつねに「n」以上である場合に拡張でき)、出力ステージの数が最小にされる、チャージポンプアーキテクチャ200を示す。
図7のチャージポンプアーキテクチャ200は、図6Aのチャージポンプアーキテクチャ140と似ているが、2つの(p_max)出力ステージのみが存在する点で異なる。イネーブル出力ステージは、ステージ1−1、またはステージ2−1および2−2、またはステージ3−1および3−2、の出力で、スイッチによって正しく接続される。
この発明の一実施例において、スイッチの選択は以下のとおりである:
ポンプが正の場合、n−chのスイッチを使用し;
ポンプが負の場合、p−chのスイッチを使用する。
ポンプが正の場合、n−chのスイッチを使用し;
ポンプが負の場合、p−chのスイッチを使用する。
スイッチを正しく選択することで、バルク管理の問題を防ぐことができる。
図7をやはり参照して、正の(負の)ポンプにおいて、スイッチをオン(オフ)するのに、制御信号は、Vpump値204の中で最も高い(最も低い)電圧よりも高い(低い)電圧を参照せねばならない。この発明の一実施例において、補助ポンプAUX_PUMPブロック202が、制御信号のための参照電圧203を生成するのに使用される。このような補助ポンプの実現は、適切なアーキテクチャ(たとえば、(n×1)構造および小さいポンピングキャパシタを有するダイオードポンプ)が使用されれば、占有面積にも合計Isupplyに関する効率にも影響を及ぼすことはない。
図7をやはり参照して、Vpump_1、Vpump 2またはVpump3が調整されるとき、n−chのスイッチが正しく閉じられねばならない。AUX_PUMPブロック202によって表わされる補助ポンプは、max.Vpump電圧(この場合、Vpump_1)よりも大きい電圧Vaux203を出力する。一実施例において、AUX_PUMP202は、小さなCPキャパシタを有する(4×1)ポンプとして実現される。ブ
ロックELEV208は、イネーブル信号Anp(n,p=1..3)210を、VddレベルからVauxレベル(Anp_HV)にシフトする。図6Aを参照して、PHPoおよびPHSoフェーズは不要である。出力ステージは、PHP1およびPHS1によって制御することができる。というのも、第1のポンピングステージおよび出力ステージがどちらも、m個の構成のすべてにおいて働くからである。表2は、図7に示される構造200の作用をまとめて示す。不要であっても、ステージ1−2は制御を簡素化するためにイネーブルされる。
ロックELEV208は、イネーブル信号Anp(n,p=1..3)210を、VddレベルからVauxレベル(Anp_HV)にシフトする。図6Aを参照して、PHPoおよびPHSoフェーズは不要である。出力ステージは、PHP1およびPHS1によって制御することができる。というのも、第1のポンピングステージおよび出力ステージがどちらも、m個の構成のすべてにおいて働くからである。表2は、図7に示される構造200の作用をまとめて示す。不要であっても、ステージ1−2は制御を簡素化するためにイネーブルされる。
この発明の一実施例において、図8Aおよび図8Bは、(n×p)および(p×n)のチャージポンプアーキテクチャ220を示す。出力ステージの数は最小にされる。より特定的には、図8Aは、4つの直列ステージおよび2つの並列ステージを有する(4×2)PUMP1 224を示し、図8Bは、2つの直列ステージおよび4つの並列ステージを有する(2×4)PUMP2 222を示す。以下の例は、1つが(n×p)個のステー
ジからなり、1つが(p×n)個のステージからなる、2つの汎用ポンプの場合に容易に拡張することができる。
ジからなり、1つが(p×n)個のステージからなる、2つの汎用ポンプの場合に容易に拡張することができる。
以下に、PUMP1 224を、面積を無駄にすることなくPUMP2 222に変更する方法について説明する。これら2つのポンプ間の移行は、2つの異なる動作モードにおいて、(PUMP1によって与えられる)低いIpumpで高いVpumpが、または(PUMP2によって与えられる)高いIpumpで低いVpumpが必要とされる、メモリ回路において有用である。
ポンピングステージの合計数は、NS=4×2=8である。出力ステージの最小にされた合計数は4である。個々のチャージポンプステージは、先に述べたように、スイッチによって直列または並列に接続することができる。一実施例において、図9は、柔軟な(4×2)〜(2×4)ポンプを実現する方法を示す。(4×2)ポンプが必要な場合、スイッチ(1)242、(3)244がオフに、スイッチ(2)246がオンにされる。(4×2)ポンプでは、Outpノード248が2つの出力ステージに接続され、それら各々は、各々が4個の直列ステージを含む2つの並列構造を終端させる。
他方、(2×4)ポンプが必要な場合、スイッチ(2)246がオフにされて、4つのステージからなる2つのチェーンを、各々が2つのステージからなる2つのチェーンに分ける。スイッチ(1)242はオンにされて、ソース電圧としてのVdd250が新しく得られた2つのチェーンに与えられる。スイッチ(3)244はオンにされて、残りの2つの出力ステージが並列に先の2つのステージに接続される。
図10は、図9の回路240の実際の実現例260を示す。これは、補助ポンプ262、制御信号のためのレベルシフタ264および266、ならびに、各単一ステージに供給する、イネーブルまたはディスエーブルされるフェーズを含む。図9のポンプのスイッチ(1)268、(2)272および(3)270は、Vaux274を参照する信号S1
HV276、S2 HV272、およびS3 HV280によってゲート制御される通路を有して実現される。ステージ1、2、5、6はフェーズPHP a、PHS aによって制御される。ステージ3、4、7、8はフェーズPHP b、PHS bによって制御される。これは、必須ではない(すべてのステージはどちらのアーキテクチャでもオンである)が、この構造に対してより多くの柔軟性を与える。このことは後に示す。出力ステージ1o 284および2o 286はつねにオンであるのに対し、出力ステージ3o
288および4o 290は(2×4)アーキテクチャの場合にのみオンであり、このため、それらの制御フェーズは異なる。
HV276、S2 HV272、およびS3 HV280によってゲート制御される通路を有して実現される。ステージ1、2、5、6はフェーズPHP a、PHS aによって制御される。ステージ3、4、7、8はフェーズPHP b、PHS bによって制御される。これは、必須ではない(すべてのステージはどちらのアーキテクチャでもオンである)が、この構造に対してより多くの柔軟性を与える。このことは後に示す。出力ステージ1o 284および2o 286はつねにオンであるのに対し、出力ステージ3o
288および4o 290は(2×4)アーキテクチャの場合にのみオンであり、このため、それらの制御フェーズは異なる。
図11は、図10のポンプアーキテクチャ260に異なる制御フェーズを供給することによって、異なる構成が得られることを示す。
より特定的には、ポンピングステージに対して異なる制御フェーズ(PHP,PHP)_aおよび(PHP,PHS)_bを有することで、次のアーキテクチャが可能になる:(4×2)(上記のとおり)、(2×4)(上記のとおり)、(2×2)は、スイッチS1 HVをオンに、スイッチS2 HV、S3 HVをオフにした状態で、ステージ3、4、7、8および出力ステージ1o、2oをオンに維持することによって実現され;さらに、2つの異なる(2×2)ポンプが、スイッチS4_HV 302、S5 HV 304の他の2つのカプレットを出力ステージ3o、4oの後ろに配置し、3o、4oの出力ノードをOutp306に、または別のノードOutp 2 308に接続すれば、得られる。
表3は、図10に示されるチャージポンプ構造260の作用を、(4×2)、(2×4
)および(2×2)のアーキテクチャについてまとめて示す。
)および(2×2)のアーキテクチャについてまとめて示す。
図10のように、出力ステージが異なるフェーズによって制御される場合、スイッチS3 HVは不要であり、出力ステージ3o、4oはステージ2、6の出力に直接接続され得る。この場合、3o、4oが使用されないとき、それらの制御フェーズはディスエーブ
ルされねばならない。
ルされねばならない。
この発明の一実施例において、図12は、(n×p)〜(p×n)の変形可能なポンプアーキテクチャ320を示す。ここでは出力ステージの数は最小にされない。構造320は、占有面積に関して、出力ステージの数が重要でないときに重要である。図12の構造320を、図8の(n×p)から(p×n)に変形可能な構造220と比較すると、構造320が次のような利点を有することは明らかである:Vaux電圧を参照するスイッチがないので、構造220のAUX_PUMPおよびレベルシフタ(ブロックELEV)が構造320内では不要となる。
図12をやはり参照して、フェーズPHPおよびPHSを制御することにより、また、ここではVdd324と称されるスイッチSx 322を制御することによって、ステージ1、2および5、6は、出力ステージ5o、6oへの通路の後で、ステージ3、4および7、8に直列に接続することができる。(4×2)アーキテクチャが実現される場合、その構造は実際には(2×2)ポンプからなり、その出力ステージ5o、6oが直列に別の(2×2)ポンプに供給し、その出力ステージ1o、2oはOutpノード326に接続されて所望のVpump電圧328を与える。
図13は、この発明の別のチャージポンプアーキテクチャ350を示す。ここでは、専用フェーズ(PHP,PHS)_aおよび(PHP,PHS)_bを有することにより、別のポンプアーキテクチャ(たとえば(2×2))を得ることができ、すべてのステージが異なるフェーズで制御されることで、より大きな柔軟性を達成することができる。たとえば、ステージ1(352)および2(354)、5(356)および6(358)、出力ステージ5o 360、出力ステージ6o 362、ならびにスイッチSx(S1 364およびS2 366になる)に対する専用フェーズを有することで、(2×1)または(2×3)構造を得ることが可能である。
図12に示される320の、(4×2)および(2×4)アーキテクチャ。
図12に示される320の、(4×2)および(2×4)アーキテクチャ。
Claims (16)
- 供給電圧を生成するためのモジュラチャージポンプであって、
供給電圧を受ける入力ノードと出力電圧を与える出力ノードとの間の複数の経路に接続される複数のチャージポンプステージを含み、ポンプステージは各々、そのポンプステージを活性化するイネーブリング信号を受ける活性化ラインを有し、さらに、
所望の出力電圧に対応するポンプステージの活性化ラインに送信されるイネーブリング信号を同時に生成する論理素子の配列を有する論理回路を含み、
同時に選択的に活性化されるポンプステージの数および配列が、所望の出力電圧を生成する、モジュラチャージポンプ。 - 集積回路の内部で供給電圧を生成するためのモジュラ装置であって、
チャージポンプステージの第1のブロック、チャージポンプステージの最後のブロック、およびそれらの間にチャージポンプステージの少なくとも1つの中間ブロックを含むチャージポンプステージの第1の複数の並列接続されたブロックを含み、前記チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された第2の複数のチャージポンプステージの群と、出力ノードに接続された出力ステージとを含む、モジュラ装置。 - 前記チャージポンプステージの各々はさらに、
第1のスイッチと、
第2のスイッチと、
前記第1のスイッチおよび前記第2のスイッチと電気的に連通する昇圧キャパシタと、
出力が前記昇圧キャパシタおよびポンピングノードに電気的に連通するインバータとを含み、前記インバータは、前記昇圧キャパシタへのイネーブリングクロック信号を受ける入力を有し、前記第1および第2のスイッチは、前記イネーブリングクロック信号に対応するクロック信号によって動作される、請求項1に記載の装置。 - 前記チャージポンプステージの各々はさらに、正のチャージポンプを含む、請求項1に記載の装置。
- 前記チャージポンプステージの各々はさらに、負のチャージポンプを含む、請求項1に記載の装置。
- 各前記ブロック内に整数N個のチャージポンプステージを有する整数の第1の複数P個のブロックが存在し、チャージポンプステージの合計数TはNPに等しく、出力ステージの数はPに等しい、請求項1に記載の装置。
- 集積回路の内部で供給電圧を生成するためのモジュラ装置であって、前記装置は、整数の複数M個の単一(N,P)チャージポンプを含み、各前記単一(N,P)チャージポンプは、チャージポンプステージの第1のブロック、チャージポンプステージの最後のブロック、およびそれらの間にチャージポンプステージの少なくとも1つの中間ブロックを含むチャージポンプステージの整数P個の並列接続されたブロックを含み、前記チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された整数N個の前記チャージポンプステージの群と、出力ノードに接続された出力ステージとを含み、チャージポンプステージの合計数の整数TはPMNに等しく、出力ステージの整数OはPMに等しい、モジュラ装置。
- 集積回路の内部で供給電圧を生成するための装置であって、前記装置は、整数の複数M個の単一チャージポンプを含み、第1の単一チャージポンプは単一(n1,p1)チャージ
ポンプを含み、それらの間の少なくとも1つの中間単一チャージポンプは単一(ni,pi)チャージポンプを含み、最後の単一チャージポンプは単一(nM,pM)チャージポンプを含み、各前記単一(ni,pi)チャージポンプは、チャージポンプステージの第1のブロック、チャージポンプステージの最後のブロック、およびそれらの間にチャージポンプステージの少なくとも1つの中間ブロックを含むチャージポンプステージの整数pi個の並列接続されたブロックを含み、前記チャージポンプステージの並列接続されたブロックの各々は、直列にカスケード接続された整数ni個のチャージポンプステージと、出力ノードに接続される出力ステージとを含み、出力ステージの整数OはΣi=1 i=M(pi)に等しく、チャージポンプステージの合計数の整数TはΣi=1 i=M(ni,pi)に等しく、iはM以下の整数である、装置。 - 各前記単一(ni,pi)チャージポンプにおいて、niはpi以上であり、niはN以下であり、piはP以下であり、整数Pはチャージポンプステージの並列接続されたブロックの合計数であり、整数Nは直列にカスケード接続されたチャージポンプステージの合計数であり、制御信号の整数S個の群は各前記チャージポンプステージを制御するのに使用され、前記制御信号の少なくとも1つの群は前記チャージポンプステージの1つを制御するのに使用される、請求項7に記載の装置。
- 単一チャージポンプの整数の複数Q1個の異なる構成を含み、各前記構成について、各前記出力ステージは前記出力ノードに接続され、各前記構成について、整数の複数C1個のチャージポンプステージがディスエーブルされ、前記装置は、前記供給電圧の生成および前記出力ノードの供給電流を最適化するためにかつ前記出力ノードのリプル電圧を最小化するために、複数の制御信号を使用することによって前記複数Q1個の異なる構成の中で適応的に調整される、請求項8に記載の装置。
- 各前記単一(ni,pi)チャージポンプにおいて、piはni以上であり、piはP以下であり、niはN以下であり、整数Pはチャージポンプステージの並列接続されたブロックの合計数であり、整数Nは直列にカスケード接続されたチャージポンプステージの合計数であり、制御信号の整数S個の群が各前記チャージポンプステージを制御するのに使用され、前記制御信号の少なくとも1つの群が前記チャージポンプステージの1つを制御するのに使用される、請求項7に記載の装置。
- 単一チャージポンプの整数の複数Q2個の異なる構成を含み、各前記構成について、各前記出力ステージは前記出力ノードに接続され、各前記構成について、整数の複数C2個のチャージポンプステージがディスエーブルされ、前記装置は、前記供給電圧の生成および前記出力ノードの供給電流を最適化するためにかつ前記出力ノードのリプル電圧を最小化するために、複数の制御信号を使用することによって前記複数Q2個の異なる構成の中で適応的に調整される、請求項10に記載の装置。
- 整数の複数S1個の制御信号のための参照電圧として使用される補助電圧を生成するよう構成された補助ポンプをさらに含み、
各前記単一(ni,pi)チャージポンプにおいて、niはpi以上であり、niはN以下であり、piはP以下であり、整数Pはチャージポンプステージの並列接続されたブロックの合計数であり、整数Nは直列にカスケード接続されたチャージポンプステージの合計数であり、イネーブルされた出力ステージの整数MIN1個が最小化され、各前記イネーブルされた出力ステージは、整数の複数U1個のスイッチを使用することによって前記出力ノードに接続され、前記制御信号の少なくとも1つが前記チャージポンプステージの1つを制御するのに使用される、請求項7に記載の装置。 - 単一チャージポンプの整数の複数Q3個の異なる構成を含み、
各前記構成について、各前記イネーブルされた出力ステージは前記出力ノードに接続され、各前記構成について、整数の複数C3個のチャージポンプステージがディスエーブルされ、
前記装置は、前記供給電圧の生成および前記出力ノードの前記供給電流を最適化するためにかつ前記出力ノードの前記リプル電圧を最小化するために、複数の制御信号を使用することによって前記複数Q3個の異なる構成の中で適応的に調整される、請求項12に記載の装置。 - 整数の複数S2個の制御信号のための参照電圧として使用される補助電圧を生成するよう構成された補助ポンプをさらに含み、
各前記単一(ni,pi)チャージポンプにおいて、piはni以上であり、niはN以下であり、piはP以下であり、整数Pはチャージポンプステージの並列接続されたブロックの合計数であり、整数Nは直列にカスケード接続されたチャージポンプステージの合計数であり、イネーブルされた出力ステージの整数MIN2個が最小化され、各前記イネーブルされた出力ステージは、整数の複数U2個のスイッチを使用することによって前記出力ノードに接続され、前記制御信号の少なくとも1つが前記チャージポンプステージの1つを制御するのに使用される、請求項7に記載の装置。 - 単一チャージポンプの整数の複数Q4個の異なる構成を含み、
各前記構成について、各前記イネーブルされた出力ステージは前記出力ノードに接続され、各前記構成について、整数の複数C4個のチャージポンプステージがディスエーブルされ、
前記装置は、前記供給電圧の生成および前記出力ノードの前記供給電流を最適化するためにかつ前記出力ノードの前記リプル電圧を最小化するために、複数の制御信号を使用することによって前記複数Q4個の異なる構成の中で適応的に調整される、請求項14に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IT001902A ITMI20021902A1 (it) | 2002-09-06 | 2002-09-06 | Architettura di pompa di carica modulare |
PCT/US2003/008370 WO2004023231A1 (en) | 2002-09-06 | 2003-03-18 | Modular charge pump architecture |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005538670A true JP2005538670A (ja) | 2005-12-15 |
Family
ID=31972207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004534209A Withdrawn JP2005538670A (ja) | 2002-09-06 | 2003-03-18 | モジュラチャージポンプアーキテクチャ |
Country Status (11)
Country | Link |
---|---|
US (1) | US6794927B2 (ja) |
EP (1) | EP1546835A4 (ja) |
JP (1) | JP2005538670A (ja) |
KR (1) | KR20050057189A (ja) |
CN (1) | CN1688951A (ja) |
AU (1) | AU2003225858A1 (ja) |
CA (1) | CA2497521A1 (ja) |
IT (1) | ITMI20021902A1 (ja) |
NO (1) | NO20051711L (ja) |
TW (1) | TW200404303A (ja) |
WO (1) | WO2004023231A1 (ja) |
Families Citing this family (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7719343B2 (en) | 2003-09-08 | 2010-05-18 | Peregrine Semiconductor Corporation | Low noise charge pump method and apparatus |
ITMI20031924A1 (it) | 2003-10-07 | 2005-04-08 | Atmel Corp | Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato. |
WO2005106613A1 (en) * | 2004-04-22 | 2005-11-10 | Massachusetts Institute Of Technology | Method and apparatus for switched-mode power conversion at radio frequencies |
US7394996B2 (en) * | 2004-06-16 | 2008-07-01 | Industrial Technology Research Institute | Burst mode optical receiver and system and method therefor |
US20060250177A1 (en) * | 2005-05-09 | 2006-11-09 | Thorp Tyler J | Methods and apparatus for dynamically reconfiguring a charge pump during output transients |
US7276960B2 (en) * | 2005-07-18 | 2007-10-02 | Dialog Semiconductor Gmbh | Voltage regulated charge pump with regulated charge current into the flying capacitor |
EP1881588A1 (en) | 2006-07-19 | 2008-01-23 | STMicroelectronics S.r.l. | Charge pump architecture and corresponding method for managing the voltage generation |
US7579902B2 (en) * | 2006-12-11 | 2009-08-25 | Atmel Corporation | Charge pump for generation of multiple output-voltage levels |
TWI345690B (en) * | 2007-10-05 | 2011-07-21 | Ind Tech Res Inst | System on a chip and power gating circuit thereof |
US7795951B2 (en) | 2007-11-30 | 2010-09-14 | Freescale Semiconductor, Inc. | High-dynamic range low ripple voltage multiplier |
US7839689B2 (en) | 2008-01-31 | 2010-11-23 | Mosaid Technologies Incorporated | Power supplies in flash memory devices and systems |
JP5336770B2 (ja) * | 2008-05-29 | 2013-11-06 | パナソニック株式会社 | 昇圧回路 |
US8710907B2 (en) * | 2008-06-24 | 2014-04-29 | Sandisk Technologies Inc. | Clock generator circuit for a charge pump |
EP2346169A3 (en) | 2008-07-18 | 2013-11-20 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US8816659B2 (en) | 2010-08-06 | 2014-08-26 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US9660590B2 (en) | 2008-07-18 | 2017-05-23 | Peregrine Semiconductor Corporation | Low-noise high efficiency bias generation circuits and method |
US8339183B2 (en) | 2009-07-24 | 2012-12-25 | Sandisk Technologies Inc. | Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories |
US8072258B2 (en) * | 2009-09-15 | 2011-12-06 | Panasonic Corporation | Booster circuit |
US20110133820A1 (en) * | 2009-12-09 | 2011-06-09 | Feng Pan | Multi-Stage Charge Pump with Variable Number of Boosting Stages |
US8294509B2 (en) | 2010-12-20 | 2012-10-23 | Sandisk Technologies Inc. | Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances |
US8339185B2 (en) * | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
US8686787B2 (en) | 2011-05-11 | 2014-04-01 | Peregrine Semiconductor Corporation | High voltage ring pump with inverter stages and voltage boosting stages |
US9264053B2 (en) | 2011-01-18 | 2016-02-16 | Peregrine Semiconductor Corporation | Variable frequency charge pump |
US8847911B2 (en) * | 2011-04-05 | 2014-09-30 | Cypress Semiconductor Corporation | Circuit to provide signal to sense array |
US8699247B2 (en) | 2011-09-09 | 2014-04-15 | Sandisk Technologies Inc. | Charge pump system dynamically reconfigurable for read and program |
US8400212B1 (en) | 2011-09-22 | 2013-03-19 | Sandisk Technologies Inc. | High voltage charge pump regulation system with fine step adjustment |
US8514628B2 (en) | 2011-09-22 | 2013-08-20 | Sandisk Technologies Inc. | Dynamic switching approach to reduce area and power consumption of high voltage charge pumps |
WO2013147727A1 (en) * | 2012-03-25 | 2013-10-03 | Intel Corporation | Charge pump redundancy in a memory |
US8587367B1 (en) * | 2012-06-06 | 2013-11-19 | Nanya Technology Corp. | Voltage pumping circuit |
US8710909B2 (en) | 2012-09-14 | 2014-04-29 | Sandisk Technologies Inc. | Circuits for prevention of reverse leakage in Vth-cancellation charge pumps |
CN103066832B (zh) * | 2012-12-07 | 2016-06-22 | 广州慧智微电子有限公司 | 一种能快速启动的电荷泵 |
US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
US9083231B2 (en) | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
CN103872904B (zh) * | 2014-03-17 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 电荷泵以及存储器 |
EP3076535B1 (fr) * | 2015-03-24 | 2018-06-27 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Convertisseur dc-dc |
KR101603120B1 (ko) * | 2015-05-27 | 2016-03-14 | (주)멜파스 | 전하 펌프 |
US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
US11190182B2 (en) * | 2017-02-13 | 2021-11-30 | Skyworks Solutions, Inc. | Control circuitry for silicon-on-insulator chip |
US11056155B1 (en) | 2018-06-20 | 2021-07-06 | Adesto Technologies Corporation | Nonvolatile memory devices, systems and methods with switching charge pump architectures |
KR102589116B1 (ko) * | 2019-04-10 | 2023-10-12 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 재구성 가능한 전압 조정기 |
KR102695525B1 (ko) * | 2019-05-30 | 2024-08-14 | 삼성전자주식회사 | 부스트 컨버터 및 부스트 컨버터에 적용되는 셀 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5216588A (en) * | 1992-02-14 | 1993-06-01 | Catalyst Semiconductor, Inc. | Charge pump with high output current |
JP3162564B2 (ja) * | 1993-08-17 | 2001-05-08 | 株式会社東芝 | 昇圧回路及び昇圧回路を備えた不揮発性半導体記憶装置 |
US5550728A (en) * | 1994-04-18 | 1996-08-27 | Analog Devices, Inc. | Charge pump converter structure |
KR0149220B1 (ko) * | 1994-12-27 | 1998-12-01 | 김주용 | 챠지 펌프 회로 |
US5602794A (en) * | 1995-09-29 | 1997-02-11 | Intel Corporation | Variable stage charge pump |
JP2917914B2 (ja) * | 1996-05-17 | 1999-07-12 | 日本電気株式会社 | 昇圧回路 |
IT1301936B1 (it) * | 1998-08-27 | 2000-07-07 | St Microelectronics Srl | Circuito a pompa di carica per dispositivi integrati di memoria |
KR100293637B1 (ko) * | 1998-10-27 | 2001-07-12 | 박종섭 | 드레인 전압 펌핑 회로 |
US6151229A (en) * | 1999-06-30 | 2000-11-21 | Intel Corporation | Charge pump with gated pumped output diode at intermediate stage |
KR100338548B1 (ko) * | 1999-07-28 | 2002-05-27 | 윤종용 | 반도체 메모리 장치의 부스팅 회로 |
US6275096B1 (en) * | 1999-12-14 | 2001-08-14 | International Business Machines Corporation | Charge pump system having multiple independently activated charge pumps and corresponding method |
JP2002032987A (ja) * | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 内部電圧発生回路 |
JP2002074956A (ja) * | 2000-09-04 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置 |
KR100374644B1 (ko) * | 2001-01-27 | 2003-03-03 | 삼성전자주식회사 | 승압 전압의 조절이 가능한 전압 승압 회로 |
US6486728B2 (en) * | 2001-03-16 | 2002-11-26 | Matrix Semiconductor, Inc. | Multi-stage charge pump |
-
2002
- 2002-09-06 IT IT001902A patent/ITMI20021902A1/it unknown
- 2002-12-24 US US10/328,911 patent/US6794927B2/en not_active Expired - Lifetime
-
2003
- 2003-03-18 CN CNA038240998A patent/CN1688951A/zh active Pending
- 2003-03-18 CA CA002497521A patent/CA2497521A1/en not_active Abandoned
- 2003-03-18 JP JP2004534209A patent/JP2005538670A/ja not_active Withdrawn
- 2003-03-18 EP EP03794420A patent/EP1546835A4/en not_active Withdrawn
- 2003-03-18 WO PCT/US2003/008370 patent/WO2004023231A1/en active Application Filing
- 2003-03-18 AU AU2003225858A patent/AU2003225858A1/en not_active Abandoned
- 2003-03-18 KR KR1020057003782A patent/KR20050057189A/ko not_active Application Discontinuation
- 2003-04-23 TW TW092109459A patent/TW200404303A/zh unknown
-
2005
- 2005-04-06 NO NO20051711A patent/NO20051711L/no unknown
Also Published As
Publication number | Publication date |
---|---|
TW200404303A (en) | 2004-03-16 |
EP1546835A1 (en) | 2005-06-29 |
KR20050057189A (ko) | 2005-06-16 |
CN1688951A (zh) | 2005-10-26 |
CA2497521A1 (en) | 2004-03-18 |
NO20051711L (no) | 2005-06-06 |
US6794927B2 (en) | 2004-09-21 |
WO2004023231A1 (en) | 2004-03-18 |
US20040046603A1 (en) | 2004-03-11 |
ITMI20021902A1 (it) | 2004-03-07 |
AU2003225858A1 (en) | 2004-03-29 |
EP1546835A4 (en) | 2008-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005538670A (ja) | モジュラチャージポンプアーキテクチャ | |
US7579902B2 (en) | Charge pump for generation of multiple output-voltage levels | |
EP1310959B1 (en) | Low power charge pump circuit | |
US8064260B2 (en) | Power supplies in flash memory devices and systems | |
JP4209878B2 (ja) | チャージポンプ回路とこれを利用した直流変換装置 | |
JP4332450B2 (ja) | 高電圧発生器 | |
EP0615668A1 (en) | Regulator for pumped voltage generator | |
US20050184707A1 (en) | Capacitor charge sharing charge pump | |
KR20100099685A (ko) | 레귤레이션을 구비한 저 전압 전하 펌프 | |
KR20140078609A (ko) | 판독 및 프로그램을 위해 동적으로 재구성가능한 충전 펌프 시스템 | |
JPH09198887A (ja) | 高電圧発生回路 | |
TW200926194A (en) | Charge pump and method for operating the same | |
JP2000350439A (ja) | 昇圧回路 | |
JP2006502689A (ja) | 電源制御回路 | |
WO2003096520A2 (en) | Charge pump | |
JP2001216793A (ja) | フラッシュメモリ素子のバイアスレベル生成回路 | |
JP2006345611A (ja) | チャージポンプ回路 | |
WO2017148404A1 (en) | Two-phase, three-phase reconfigurable switched-capacitor power converter | |
US6906504B2 (en) | Voltage booster circuit and semiconductor device for incorporating same | |
JP2010098915A (ja) | チャージポンプ回路 | |
JP6783879B2 (ja) | チャージポンプ回路 | |
JP2005117830A (ja) | チャージポンプ回路 | |
JP2009027919A (ja) | チャージポンプ回路 | |
JPH11306781A (ja) | 半導体集積回路装置 | |
JP2005086949A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |