KR20050057189A - 모듈러 챠지 펌프 구조물 - Google Patents

모듈러 챠지 펌프 구조물 Download PDF

Info

Publication number
KR20050057189A
KR20050057189A KR1020057003782A KR20057003782A KR20050057189A KR 20050057189 A KR20050057189 A KR 20050057189A KR 1020057003782 A KR1020057003782 A KR 1020057003782A KR 20057003782 A KR20057003782 A KR 20057003782A KR 20050057189 A KR20050057189 A KR 20050057189A
Authority
KR
South Korea
Prior art keywords
charge pump
stage
stages
output
integer
Prior art date
Application number
KR1020057003782A
Other languages
English (en)
Inventor
로렌조 베다리다
스테파노 시베로
다비드 만프레
Original Assignee
아트멜 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아트멜 코포레이숀 filed Critical 아트멜 코포레이숀
Publication of KR20050057189A publication Critical patent/KR20050057189A/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type
    • H02M3/077—Charge pumps of the Schenkel-type with parallel connected charge pump stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc-Dc Converters (AREA)
  • Read Only Memory (AREA)

Abstract

챠지 펌프의 모듈러 구성을 가진 집적 회로 내에서 공급 전압을 내부적으로 발생하기 위한 전압 조절 장치(80)를 제공한다. 챠지 펌프는 제1 챠지 펌프 스테이지 블록(84), 최종 챠지 펌프 스테이지 블록(86) 및 이들 사이의 적어도 하나의 중간 챠지 펌프 스테이지 블록을 포함하는 제1의 복수의 병렬 접속된 챠지 펌프 스테이지 블록에 특징이 있다. 각각의 병렬 접속된 챠지 펌프 스테이지 블록은 직렬로 캐스케이드 접속된 제2의 복수의 챠지 펌프 스테이지(88, 90, ... 92)의 그룹, 및 출력 노드에 접속된 출력 스테이지(94)를 포함한다. 원하는 출력 전압(82)은 논리 회로에 의해 발생되고 각종 챠지 펌프에 제공되는 종합 클럭 신호를 사용함으로써 얻어진다.

Description

모듈러 챠지 펌프 구조물 {MODULAR CHARGE PUMP ARCHITECTURE}
본 발명은 집적 회로 설계 분야에 관한 것이고, 특히 챠지 펌프 회로 분야에 관한 것이다.
메모리 회로는 가끔 개별 메모리 셀을 프로그램하거나 소거하거나 판독하기 위해 필요한 상승된(boosted) 전압의 내부 발생을 요구한다. 종래 기술에서, 챠지 펌프 회로는 외부 전압원에 의해 공급된 전압을 상승시키기 위해 사용할 수 있고, 상승된 전압은 개별 메모리 셀에 대한 프로그램, 소거 또는 판독 동작을 위해 사용될 수 있다. 전압 및 전류 요구 조건에 따라서, 병렬 및 직렬 스테이지의 면에서 다른 펌프 구조물이 필요하다. 일부 내부 동작 모드의 기간 동안에, 복수의 전압값이 챠지 펌프에 의해 상승된 노드에서 필요할 수 있다.
도 1은 제1 정전압 입력 Vdd(14)로부터 공급 전압 Vout(12)을 발생하기 위해 사용되는 전형적인 챠지 펌프(10)의 간단한 개요도를 도시한 것이다. 커패시터 CP1(16)과 CP2(18)는 외부 신호 CLK(24)에 의해 공급된 챠지 펌프 클럭 신호 CK(20)와 그 반전 신호 /CK(22)에서 교호로 유지되며, 이것은 전하 전송 속도를 결정한다. 제어 신호 ENA(26)는 챠지 펌프(10)의 온-오프 스위칭을 제어한다. 레귤레이터(도시 생략)는 Vout 전압(12)이 도 2에 도시된 바와 같이 원하는 값 Vref(42)에 도달할 때 클럭 CLK(24) 및/또는 ENA 신호(26)를 디스에이블시킨다. Vout는 전류 소모에 기인하여 감소한다. 일단 Vout가 Vref(42)보다 더 낮은 고정값(44)에 도달하면, 레귤레이터(도시 생략)는 챠지 펌프(10)(도 1)를 다시 인에이블시킨다. 다수의 전압치는 도 1에 도시한 바와 같이 2개의 스테이지[D1(28) 및 D2(30)]로부터 다이오드/스테이지의 수를 증가시킴으로써 달성될 수 있다.
내부의 조절된 전압(Vpump)으로부터의 전류(Ipump)에 대한 수요는 메모리의 동작 상태에 따라 변한다는 것이 이 기술 분야에서 잘 알려져 있다. 도 3에 도시된 바와 같이, 출력 펌프 노드 Outp(64)에서의 전류 소모는 제어 신호 ENA1(72) 및 ENA2(74)에 의해 바람직하게 인에이블되고 Vdd(70)와 Outp(64) 사이에서 병렬로 동작하여 동일한 Vpump 전압(76) 및 요구된 Ipump(도시 생략)를 공급하는 챠지 펌프(66, 68)에 의해 유지될 수 있다.
그러나, 단일 출력 노드(Outp)에서 복수의 전압치를 공급하는 챠지 펌프는, (1) Ipump/Isupply 비율(여기에서 Isupply는 Vdd 공급 전압으로부터의 전류 소모이다)을 증가시킴으로써 양호한 효율을 얻는 방법과, (2) Vr/Vpump 비율(여기에서 Vr은 리플 진폭이다)을 감소시키는 방법을 다루어야 하는 2가지 중요한 문제점이 있다.
이 문제점들은 낮은 Vpump 값이 필요한 높은 Vpump 전압을 얻기 위해 필요로 하는 최소수(N)를 초과하는 다수의 직렬 스테이지를 포함하는 챠지 펌프의 Outp 노드에서 얻어져야 할 때 더 심해진다. 사실, 이 예에서, 공급 전류(Isupply)의 중요한 부분은 펌프의 "비사용" 스테이지의 커패시터를 충전/방전시키기 위해 사용되어서, Outp 노드에서 요구되는 Ipump가 낮은 경우에도, Vdd로부터의 큰 전류 소모가 관측된다. 예를 들면, 높은 Vpump 값에서 미리 동조(tune)되는 펌프는 이제 더 낮은 Vpump 값을 공급하도록 동조된다. 이 경우에, 높은 Vpump 값에 대응하는 높은 전위값으로 충전된 펌프의 동일한 내부 노드는 원하는 더 낮은 Vpump 값에 대응하는 적당한 전위값으로 재충전됨이 없이 더 낮은 Vpump 값을 산출해야 한다. 이 결과는 의사 펌핑(spurious pumping)이고, 안정 상태에 도달할 때까지 Outp 노드에서 비교적 높은 리플 전압(Vr)에 있게 된다.
도 1은 종래 기술의 챠지 펌프를 도시한 것이다.
도 2는 인에이블 신호의 함수로서 도 1의 챠지 펌프의 공급 전압 특성을 나타내는 도이다.
도 3은 2개의 병렬 챠지 펌프를 포함하는 종래 기술의 챠지 펌프 구조물을 도시한 것이다.
도 4는 집적 회로 내에서 내부적으로 공급 전압(Vpump)을 발생하기 위한 본 발명의 장치의 평면도이다.
도 5는 도 4의 장치의 챠지 펌프 스테이지를 더 상세히 나타내는 도이다.
도 6a는 챠지 펌프 스테이지의 수 n = 1, 2 또는 3이고, 병렬 스테이지의 수 p = 2이며(n ≥p), 출력 스테이지의 수가 최적회되지 않은 본 발명의 동적 챠지 펌프 구조물을 나타내는 도이다.
도 6b는 본 발명의 도 6a의 동적 챠지 펌프 구조물의 제어 회로의 동작을 나타내는 도이다.
도 7은 n이 항상 p와 같거나 더 크고(p가 항상 n과 같거나 더 큰 경우로 확장됨), 출력 스테이지의 수가 최소화된 본 발명의 챠지 펌프 구조물을 나타내는 도이다.
도 8a 및 도 8b는 출력 스테이지의 수가 최소화된 본 발명의 챠지 펌프 구조물 (n ×p) 대 (p ×n) 펌프를 나타내는 도이다.
도 9는 도 8a 및 도 8b의 더 구체적인 적응성있는 (4 ×2) 대 (2 ×4) 펌프를 구현하기 위한 블록도이다.
도 10은 보조 펌프, 제어 신호용의 레벨 시프터, 및 각각의 싱글 스테이지를 공급하도록 인에이블 또는 디스에이블되는 페이즈를 포함하는 도 9의 회로의 실제 구현예를 나타내는 도이다.
도 11은 도 10의 펌프 구조물에 다른 제어 페이즈를 인가함으로써 다른 구성을 얻는 방법을 설명하기 위한 도이다.
도 12는 출력 스테이지의 수가 최소화되지 않은 본 발명의 일 실시예의 (n ×p) 대 (p ×n) 펌프 구조물(320)을 나타내는 도이다.
도 13은 전용 페이즈 (PHP, PHS)_a 및 (PHP, PHS)_b를 가짐으로써, 다른 펌프 구조물이 얻어질 수 있고(예를 들면, (2 ×2)), 다른 페이즈에 의해 제어되는 모든 스테이지에 의해 더 큰 적응성이 달성될 수 있는 본 발명의 챠지 펌프 구조물을 나타내는 도이다.
우리는 도 3에 도시한 바와 같이 병렬로 동작하지만 각각 다른 전압을 공급하고 적당히 인에이블되는 다른 펌프를 가짐으로써 상기 문제점을 해결한다. 우리는 적응성있는(flexible) 차지 펌프 구조에 의해 점유된 집적 회로의 면적을 크게 증가시키지 않고, 각각 다른 전압(Vpump)을 제공하고 각각 원하는 전류(Ipump)를 공급하는 선택가능한 병렬 펌프로 이루어진 모듈러 챠지 펌프 구조를 제공하였다.
본 발명은 챠지 펌프의 모듈러 구성을 가진 챠지 펌프 구조물을 제공한다. 챠지 펌프는 공급 전압을 수신하는 입력 노드와 출력 전압을 발생하는 출력 노드 사이에서 복수의 경로에 접속된 복수의 챠지 펌프 스테이지로서 구성되고, 상기 펌프 스테이지는 각각 펌프 스테이지를 활성화시키는 인에이블링 신호를 수신하는 활성화 라인을 구비한다. 활성화 라인들은 원하는 출력 전압에 대응하는 인에이블링 신호를 동시에 발생하는 논리 소자들의 구성을 가진 논리 회로에 의해 공급된다. 용어 "동시 발생"은 페이즈 변체(phase variant)가 적당한 순서로 각종 펌프 스테이지를 클럭킹하는 책임이 있기 때문에, 펄스의 모든 페이즈 변체를 포함한다. 이것은 동시에 선택적으로 활성화되는 펌프 스테이지의 수 및 구성이 원하는 출력 전압을 생성하게 한다.
본 발명의 한가지 태양은 제1 챠지 펌프 스테이지 블록과, 최종 챠지 펌프 스테이지 블록과, 상기 블록들 사이의 적어도 하나의 중간 챠지 펌프 스테이지 블록을 포함한 제1의 복수의 병렬 접속된 챠지 펌프 스테이지 블록을 구비한 장치를 제공한다.
본 발명의 일 실시예에서, 각각의 병렬 접속된 챠지 펌프 스테이지 블록은 직렬로 캐스케이드 접속된 제2의 복수의 챠지 펌프 스테이지의 그룹, 및 출력 노드에 접속된 출력 스테이지를 포함한다.
본 발명의 일 실시예에서, 각각의 챠지 펌프 스테이지는, (a) 제1 스위치; (b) 제2 스위치; (c) 상기 제1 스위치 및 제2 스위치와 전기적으로 연결되는 부스트 커패시터; 및 (d) 부스트 커패시터 및 펌핑 노드와 전기적으로 연결되는 출력을 가진 인버터를 추가로 포함한다. 이 실시예에서, 인버터는 부스트 커패시터에 대한 인에이블링 클럭 신호를 수신하는 입력을 가지며, 제1 및 제2 스위치는 인에이블링 클럭 신호에 대응하는 클럭 신호에 의해 동작된다.
본 발명의 다른 실시예에 있어서, 각각의 챠지 펌프 스테이지는 포지티브 챠지 펌프를 더 포함한다. 본 발명의 다른 실시예에 있어서, 각각의 챠지 펌프 스테이지는 네가티브 챠지 펌프를 더 포함한다.
본 발명의 다른 실시예에 있어서, 각 블록에 정수(N)의 챠지 펌프 스테이지를 가진 정수의 제1 복수의 P 블록들이 있다. 이 실시예에서 챠지 펌프 스테이지의 총 수(T)는 NP와 같고, 출력 스테이지의 수는 P와 같다.
본 발명의 다른 태양은 집적 회로 내에서 내부적으로 공급 전압을 발생하기 위한 장치를 제공하는데, 이 장치는 정수인 복수의 M 싱글(N, P) 챠지 펌프를 포함한다.
본 발명의 다른 실시예에서, 각각의 싱글(N, P) 챠지 펌프는 제1 챠지 펌프 스테이지 블록, 최종 챠지 펌프 스테이지 블록, 및 상기 블록들 사이의 적어도 하나의 중간 챠지 펌프 스테이지 블록을 포함한 정수(P)의 병렬 접속된 챠지 펌프 스테이지 블록을 포함한다.
다른 실시예에서, 각각의 병렬 접속된 챠지 펌프 스테이지 블록은 직렬로 캐스케이드 접속된 정수(N)의 챠지 펌프 스테이지의 그룹, 및 출력 노드에 접속된 출력 스테이지를 포함한다. 이 실시예에서, 챠지 펌프 스테이지의 총 수인 정수 T는 PMN과 같고, 출력 스테이지의 정수 O는 PM과 같다.
본 발명의 또 다른 태양은 집적 회로 내에서 내부적으로 공급 전압을 발생하기 위한 장치를 제공하는데, 이 장치는 정수인 복수의 M 싱글 챠지 펌프를 포함하고, 여기에서 제1 싱글 챠지 펌프는 싱글(n1, p1) 챠지 펌프를 포함하고, 이들 사이의 적어도 하나의 중간 싱글 챠지 펌프는 싱글(ni, pi) 챠지 펌프를 포함하며, 최종 싱글 챠지 펌프는 싱글(nM, pM) 챠지 펌프를 포함한다.
본 발명의 다른 실시예에서, 각각의 싱글(ni, pi) 챠지 펌프는 제1 챠지 펌프 스테이지 블록, 최종 챠지 펌프 스테이지 블록, 및 상기 블록들 사이의 적어도 하나의 중간 챠지 펌프 스테이지 블록을 포함한 정수 pi의 병렬 접속된 챠지 펌프 스테이지 블록을 포함한다.
다른 실시예에서, 각각의 병렬 접속된 챠지 펌프 스테이지 블록은 직렬로 캐스케이드 접속된 정수 ni의 챠지 펌프 스테이지의 그룹, 및 출력 노드에 접속된 출력 스테이지를 포함한다. 이 실시예에서, 출력 스테이지의 정수 O는 와 같으며, 챠지 펌프 스테이지의 총 수인 정수 T는 와 같고, 여기에서 i는 M과 같거나 더 적은 정수이다.
또 다른 실시예에 있어서, 각각의 상기 싱글(ni, pi) 챠지 펌프에서 ni는 pi와 같거나 더 크다. 대안적인 실시예에서 pi는 ni 와 같거나 더 크다. 여기에서 ni는 N과 같거나 더 적고, pi는 P와 같거나 더 적으며, 정수 P는 병렬 접속된 챠지 펌프 스테이지 블록의 총 수이고, 정수 N은 직렬로 캐스케이드 접속된 챠지 펌프 스테이지의 총 수이다. 일 실시예에서, 정수 S의 제어 신호 그룹들은 각각의 챠지 펌프 스테이지를 제어하기 위해 사용되고, 적어도 하나의 제어 신호 그룹이 챠지 펌프 스테이지를 제어하기 위해 사용된다.
본 발명의 실시예에 있어서, 복수의 M 싱글 챠지 펌프를 포함하는 본 발명의 장치는 정수인 복수의 Q1 다른 구성의 싱글 챠지 펌프를 포함한다. 다른 실시예에서, 각각의 구성에 대하여, 각각의 출력 스테이지는 출력 노드에 접속되며, 정수인 복수의 C1 챠지 펌프 스테이지가 디스에이블된다. 상기 장치는 출력 노드에서 공급 전압 및 공급 전류의 발생을 최적화하고 출력 노드에서 리플 전압을 최소화하기 위해 복수의 제어 신호를 사용함으로써 복수의 Q1 다른 구성 중에서 적응적으로 동조된다.
본 발명의 하나의 추가적인 태양은 집적 회로 내에서 내부적으로 공급 전압을 발생하기 위한 장치를 제공하는데, 이 장치는 정수인 복수의 M 싱글 챠지 펌프와 보조 펌프를 포함한다. 보조 펌프는 정수인 복수의 S1 제어 신호에 대한 기준 전압으로서 사용되는 보조 전압을 발생하도록 구성된다.
다른 실시예에서, 인에이블된 출력 스테이지의 정수 MIN1은 최소화된다. 일 실시예에서, 각각의 인에이블된 출력 스테이지는 정수인 복수의 U1 스위치를 이용함으로써 출력 노드에 접속되며, 적어도 하나의 제어 신호가 챠지 펌프 스테이지를 제어하기 위해 사용된다.
또 다른 실시예에 있어서, 복수의 M 싱글 챠지 펌프를 포함하는 본 발명의 장치는 정수인 복수의 Q1 다른 구성의 싱글 챠지 펌프를 포함한다. 일 실시예에서, 각각의 구성에 대하여 각각의 출력 스테이지는 출력 노드에 접속되고, 정수인 복수의 C1 챠지 펌프 스테이지가 디스에이블된다. 상기 장치는 출력 노드에서 공급 전압 및 공급 전류의 발생을 최적화하고 출력 노드에서 리플 전압을 최소화하기 위해 복수의 제어 신호를 사용함으로써 복수의 Q1 다른 구성 중에서 적응적으로 동조된다.
도 4를 참조하면, 장치는 제1 챠지 펌프 스테이지 블록(84), 최종 챠지 펌프 스테이지 블록(86), 및 이들 사이의 적어도 하나의 중간 챠지 펌프 스테이지 블록(도시 생략)을 챠지 펌프 스테이지의 어레이로서 포함하는 정수 "p"의 병렬 접속된 챠지 펌프 스테이지 블록들을 포함하는 집적 회로 내에서 공급 전압 Vpump(82)를 내부적으로 발생한다. 본 발명의 일 실시예에 있어서, 각각의 병렬 접속된 챠지 펌프 스테이지 블록들(84, 86)은 직렬로 캐스케이드 접속된 제2의 복수의 "n"의 챠지 펌프 스테이지(88, 90, ... 92)의 그룹 및 출력 노드 Outp(96)에 접속된 출력 스테이지(94)를 포함한다.
도 5의 실시예에서, 도 4의 장치(80)의 챠지 펌프 스테이지(88, 90 또는 92)가 더 자세하게 도시되어 있다. 더 구체적으로, 도 4의 장치(80)의 챠지 펌프 스테이지(88, 90 또는 92)는 각각 제1 스위치(102), 제2 스위치(104), 제1 스위치 및 제2 스위치와 전기적으로 연결된 부스트 커패시터(106), 및 출력(110)이 부스트 커패시터 및 펌핑 노드(112)와 전기적으로 연결된 인버터(108)를 포함한다. 인버터(108)는 부스트 커패시터에 대한 인에이블 클럭 신호(114)를 수신하는 입력(113)을 구비한다. 제1 및 제2 스위치는 인에이블 클럭 신호 CK(114)에 대응하는 클럭 신호 CK(116) 및 반전 클럭 신호 /CK(118)에 의해 동작된다.
직렬 및 병렬로 접속된 챠지 펌프 스테이지의 수는 최대 Vpump 또는 Ipump를 공급하기 위해 필요로 하는 칩 점유 면적을 크게 증가시키지 않고 Vpump 및 Ipump 값에 따라 변화될 수 있다. 이 예는 Vdd(포지티브 펌프)보다 더 높은 Vpump를 공급하는 펌프에 관한 것이지만, 네가티브 Vpump(네가티브 펌프)를 공급하는 펌프에 까지도 쉽게 확장될 수 있다.
다시 도 4를 참조하면, 다수("p")의 챠지 펌프는 병렬로 동작하고, 그 각각은 직렬 접속된 "n"개의 스테이지 및 출력 스테이지(94)로 구성된다. 이러한 챠지 펌프 어레이는 (n ×p) 펌프라고 부른다. 여기에서, n은 "직렬 스테이지의 수"를 지칭하고, p는 "병렬 스테이지의 수"를 지칭한다. n을 증가시킴으로써, Ipump = 0일 때, 최대 출력 전압 Vpump(82)는 하기의 수학식 1에 따라 증가할 것이다.
Vpump,max = (n+1) ×Vdd
이 때, 스테이지 당 이득 = Vdd인, 즉 펌프의 손실이 없는 이상적인 펌프를 고려한다.
하나의 클럭 사이클 기간 동안에, 하나의 p 펌프는 평균 전류 I_av를 공급한다. 만일 p개의 펌프가 동시에 동작하면, 전체의 평균 전류 Ipump는 다음의 수학식 2와 같다.
Ipump = p ×I_av
Vpump 전압 ＜ Vpump,max를 조절하고 싶은 경우를 생각하자. n과 p가 고정되어 있으면, 펌프의 출력 등가 저항(Rs)에 따라서 Vpump는 더 커지고 Ipump는 더 작아지는데, 이것은 이상적인 펌프에 대하여 하기의 수학식 3으로 표시한 바와 같이 클럭 주기(Tck), 수(n), 및 n개의 스테이지 각각의 펌핑 용량(CP)(도 5의 106)에 의존한다.
Rs = (n ×Tck)/CP
Vdd로부터의 전류 소모는 하기의 수학식 4와 같다.
Isupply = (n ×p ×CPAR ×Vdd)/Tck + Ipump ×(n+1) + Iosc
여기에서 CPAR은 펌핑 노드에서의 기생 용량(도 5의 120)이다. Iosc는 펌핑 및 제어 신호를 발생하는 회로에 기인하는 전류 소모이고, 이것은 고려하지 않는다. 수학식 4로부터, Outp 노드(96)로부터 전류 Ipump가 요구되지 않는 경우에도 Vdd(98)로부터의 전류 소모(Isupply)는 매 클럭 사이클마다 CPAR 용량(도 5의 120)의 충전/방전에 기인한다는 것을 알 수 있다. 수학식 4에 따라서, Isupply는 n과 p에 비례한다. 또한, CPAR = 0인 이상적인 펌프의 경우에, 만일 Ipump가 고정되어 있으면, n이 원하는 Vpump의 발생을 보장하는 최소치에 대하여 최적화되어야 한다.
본 발명의 일 실시예에 있어서, 챠지 펌프 스테이지는 포지티브 챠지 펌프일 수 있다. 본 발명의 다른 실시예에서, 챠지 펌프 스테이지는 네가티브 챠지 펌프일 수 있다.
최대 Vpump에 대응하는 Vpump 및 Ipump가 동작 조건에 의해 고정될 때, 목표는 펌프의 고효율 및/또는 저 리플(Vr)을 갖도록 n과 p를 최적화하는 것이다.
전술한 바와 같이, 일부 내부 동작 모드의 기간 중에, 챠지 펌프에 의해 부스트된 노드에서 복수의 전압값이 필요할 수 있다. 이 조건에서, n과 p는 매 커플릿(couplet)의 (Vpump - Ipump) 값에 대하여 변화되어야 한다. 면적 점유를 보존하기 위하여, 싱글 (n ×p) 챠지 펌프를 사용할 수 있고, 이 때, n과 p는 적절히 변화한다.
도 4를 다시 참조해서, Outp 노드(96)에서 m개의 Vpump 값(82)을 조절하고자 하는 경우를 생각하자. 먼저, m개의 Vpump 값에 대하여 최적화되는 m개의 커플릿 (n,p)_1, (n,p)_2, ... (n,p)_m이 결정되어야 한다. 갯수 n과 p의 스테이지(출력 스테이지는 고려하지 않는다)에 대하여 2개의 실시예가 가능하다.
a. 모든 "m"개의 구성에서 n ≥p 또는 p ≥n이다.
이 경우, 전체 n은 m개의 커플릿 중에서 최대 n일 것이고, 전체 p는 m개의 커플릿 중에서 최대 p일 것이다.
b. 일부 "mi" 구성에서 n ≥p이고, 다른 "mk" 구성에서 p ≥n이며; 모든 "mi" 구성과 모든 "mk" 구성의 조합은 모든 가능한 "m" 구성을 소모한다.
이 경우, 본 발명의 챠지 펌프 구조물은 일부 병렬 스테이지(예를 들면 도 4의 84, 86)를 직렬 스테이지(예를 들면 도 4의 스테이지 88-92)로, 또는 그 반대로 "변환"하는 복수의 스위치를 포함한 더 복잡한 제어 회로를 또한 구비하여야 한다. 상기 (b) 실시예의 경우에, 활성 스테이지의 총 수는 NS 스테이지를 포함하여야 하고, 여기에서 NS는 m개의 커플릿 중에서 최대 (n ×p) 곱(product)이다.
일단 스테이지의 총 수가 결정되면, 출력 스테이지에 대하여 2개의 다른 추가의 실시예가 가능하다.
c. 제1 실시예이고, 여기에서 출력 스테이지의 수는 최소화되지 않는다. 출력 스테이지는 훨씬 더 작은 CP 용량 때문에 펌핑 스테이지보다 더 작은 면적을 점유한다. 실시예 (c)에서, 소요되는 스위치의 수는 실시예 (b)에서 소요되는 스위치의 수보다 더 적지만, 제어 신호의 수는 실시예 (b)에서 소요되는 제어 신호의 수에 비하여 증가하여야 한다.
다시 도 4를 참조해서, 실시예 (c)를 구현하기 위해, (i) 적당한 출력 스테이지를 접속하고 비사용 스테이지를 디스에이블하는 동안 "m"개의 다른 구성의 펌프가 Vpump(82)와 관련하여 얻어질 수 있도록, "m" 스테이지의 챠지 펌프(80)에 적절히 접속된 "m" 그룹의 출력 스테이지(94, ... 87)를 중간 위치에 두고, (ii) (m1 + m2) 그룹의 제어 신호를 발생할 필요가 있다. 실시예 (a)에서 m 그룹의 챠지 펌프 스테이지용의 m1과 m 그룹의 출력 스테이지용의 m2에 대하여, m1 = m2 = m이다.
d. 다른 실시예에서, 출력 스테이지의 수는 최소화된다. 이 경우에, 복수의 스위치는 펌프의 원하는 지점에서 출력 스테이지들을 적절히 접속하기 위해 필요하다. 이 스위치들의 제어는 조절될 최고 Vpump(82)보다 더 큰 보조 전압(도 4에는 도시 생략됨)의 사용을 수반한다. 이 실시예를 구현하기 위하여, (i) p개의 최대 출력 스테이지를 사용하고(여기에서 'p개의 최대'는 챠지 펌프 스테이지에 적절히 접속된 m 커플릿 중에서의 최대 p이다), (ii) (m1 + m3) 그룹의 제어 신호를 발생할 필요가 있다. 여기에서 m1은 m 그룹의 챠지 펌프 스테이지용의 것이고, m3은 m 그룹의 출력 스테이지용의 것이다[(a)의 경우에 m3=1이고, 전형적으로 m3＜m2이다].
본 발명의 다른 실시예에서, 도 6a는 n = 1, 2, 3이고 p = 2, 즉 n ≥p인 챠지 펌프 구조물(140)을 도시한 것이다. 이 실시예에서, 기본 구조(140)는 펌프(140)의 2개의 브랜치 각각에서 3개의 펌핑 스테이지와 3개의 출력 스테이지를 포함한다. 본 발명의 다른 실시예에서, p ≥n일 때 동일한 챠지 펌프 구조물이 적용된다(도시 생략). 상기 2개의 실시예, 즉 n ≥p 및 p ≥n인 실시예에서, 출력 스테이지의 수는 최소화되지 않는 것으로 가정한다. 이 경우, 도 6a의 챠지 펌프 구조물(140)은 m = 3개의 다른 챠지 펌프 구성을 포함하도록 구성된다.
상기 3개의 구성의 각각에 있어서, 전압 Vpump(142)를 공급하는 출력 노드 Outp(143)는 전용 출력 스테이지를 통하여 1, 2 또는 3개의 펌핑 스테이지에 적절히 접속되어야 한다. Outp 노드는 전압 Vpump(142)의 원하는 값을 조절하여 챠지 펌프의 펌핑 클럭 CK(도 5의 114)를 중지시키는 적당한 전압 레귤레이터(예를 들면, VXP_REG)에 진입한다. 상기 원하는 값은 5 비트(BIT <4:0>)로 디지털화된다. 이것은 원하는 전압 출력이 선택되는 방법을 나타낸다.
일 실시예에서, 모든 챠지 펌핑 스테이지는 하기와 같은 2개의 신호에 의해 구동된다.
(i) 펌핑 커패시터에서 전하를 펌핑하는 신호인 PHP_n;
(ii) 펌핑 스테이지의 내부 스위치를 개방/폐쇄하는 신호인 PHS_n.
일 실시예에서 모든 출력 스테이지는 하기와 같은 2개의 신호에 의해 구동된다.
(iii) 출력 커패시터에서 전하를 펌핑하는 신호인 PHPo_n;
(iv) 출력 스테이지의 내부 스위치를 개방/폐쇄하는 신호인 PHSo_n.
따라서, 도 6a의 챠지 펌프(140)는 4 페이즈 펌프이다. 이 결과는 2 페이즈 펌프의 경우로 쉽게 확장될 수 있다. m = 3 (n,p) 커플릿이,
Vpump_1 => (n,p)_1 = (3,2);
Vpump_2 => (n,p)_2 = (2,2);
Vpump_3 => (n,p)_3 = (1,1).
인 경우를 생각하자.
3개의 구성 모두에서 n ≥p이다. 이 예에서, 출력 스테이지의 수는 최소화되지 않는다. 이하에서, 출력 스테이지의 최적화된 수의 스위칭을 관리하는 방법을 설명한다.
동조 가능한 펌프를 구현하기 위하여, 3개의 출력 스테이지와 6개 그룹의 제어 신호, 즉 챠지 펌프 스테이지용의 3개의 커플릿 (PHP,PHS)_1, (PHP,PHS)_2, (PHP,PHS)_3 및 출력 스테이지용의 다른 3개의 커플릿 (PHPo,PHSo)_1, (PHPo,PHSo)_2, (PHPo,PHSo)_3을 가진 (3 ×2) 펌프로부터 시작한다. 페이즈를 표시하기 위해 사용되는 규약(convention)과 관련하여, 만일 일부 도면에서 동일한 페이즈 PHP, PHS에 의해 제어되는 2개의 직렬 스테이지를 표시하면, 이 2개의 직렬 스테이지는 동일한 시간에 다른 페이즈로 동작하는 것으로 의도된다.
예를 들어서, 만일 펌프의 4개의 페이즈가 A, B, C, D이면, 동일한 페이즈 PHP, PHS에 의해 도면에서 제어되는 2개의 스테이지는 다음과 같이 의도된다.
(i) 제1 스테이지는 A 및 B 페이즈에 의해 제어되고;
(ii) 제2 스테이지는 C 및 D 페이즈에 의해 제어된다.
하나의 실시예에서, 하나의 구성으로부터 다른 구성으로의 전환은 펌프의 전용 페이즈 PHP, PHS를 적절히 중지시키는 제어 회로에 의해 간단히 얻어진다. 수학식 4로부터, 도 6a의 동적 챠지 펌프 구조(140)는 최대 전압 Vpump_1용으로 크기가 정해진 "정적"의 고전적인 (3 ×2) 펌프 구조물보다 더 효율적임이 명백하다. 표 1은 도 6a의 동적 구조(140)의 동작을 요약한 것이다.
스테이지/페이즈 인에이블됨/동작중인 Vpump_1(3 ×2) 인에이블됨/동작중인 Vpump_2(2 ×2) 인에이블됨/동작중인 Vpump_3(1 ×1)
스테이지 1-1 x x x
스테이지 2-1 x x
스테이지 3-1 x
스테이지 1-2 x x x(주 1)
스테이지 2-2 x x
스테이지 3-2 x
스테이지 1-1out x
스테이지 2-1out x
스테이지 3-1out x
스테이지 1-2out 존재하지 않음 존재하지 않음 존재하지 않음
스테이지 3-2out x
(PHP,PHS)_1 x x x
(PHP,PHS)_2 x x
스테이지/페이즈 인에이블됨/동작중인 Vpump_1(3 ×2) 인에이블됨/동작중인 Vpump_2(2 ×2) 인에이블됨/동작중인 Vpump_3(1 ×1)
(PHP,PHS)_3 x
(PHPo,PHSo)_1 x
(PHPo,PHSo)_2 x
(PHPo,PHSo)_3 x
주 1: 불필요한 경우에도 스테이지 1-2는 제어 회로를 단순화하기 위해 인에이블된다.
표 1을 참조하면, 예를 들어서 펌핑 스테이지 1-1 및 1-2만을 동작시키도록 인에이블시키고자 하는 경우에, 제어 신호 PHP_1, PHS_1, PHPo_1 및 PHSo_1을 활성화시켜야 하고, 모든 다른 제어 신호들을 디스에이블시켜야 한다.
도 6b는 도 6a의 동적 챠지 펌프 구조(140)의 제어 회로(180)의 동작을 설명하기 위한 것이다. 도 6b의 제어 회로(180)는 적당한 페이즈를 인에이블/디스에이블하고, 입력으로서 BIT <4:0>, 펌프 CKP의 클럭을 가지며, 출력으로서 신호 PHPx 및 PHSx를 가진다. "페이즈 발생기"(182)는 클럭 CKP 신호(181)로부터 2개의 신호, 즉 PHP(186)와 PHS(188)를 발생한다. BIT <4:0>에 의해 운반된 디코딩 네트 블록(184) Vpump 값에 의해 디코드된 것에 따라서, 적당한 인에이블 신호(ENA_X1, ENA_X2, ENA_X3)가 발생되고, 한편 PHP 및 PHS 신호는 적당한 라인을 통과하여 펌프 스테이지 PHPS_n, PHS_n, PHPo_n 및 PHSo_n에 공급된다.
1.75 V로부터 9.50 V까지 Vpump의 32 전압 단계(각 단계는 250 mV임)에 대응하는 BIT <4:0>을 정의하는 경우를 생각하자. 전술한 방법을 이용해서, 만일 목표 Vpump 값을 2.5 V에서 정의하면, BIT <4:0> = 00011을 가질 것이다. 이 경우, 레귤레이터 VXP_REG는 Vpump가 목표값보다 더 높아질 때 정보를 취득하고 CKP 클럭을 중지시킨다. 정보는 얼마나 많은 스테이지가 인에이블되어야 하는지를 (이들 데이터의 함수로서) 결정하는 제어 로직에 의해 디코드된다. 이 경우에, 표 1에 따르면, 2.5V Vpump 목표값에서, 펌핑 스테이지 1-1, 1-2, 2-1, 2-2와 출력 스테이지 2-1out 및 2-2out가 인에이블되고 다른 것들은 모두 디스에이블된다.
본 발명의 일 실시예에서, 도 7은 챠지 펌프 구조물(200)을 나타내는 것이고, 여기에서 "n"은 항상 "p"와 같거나 더 크고("p"가 항상 "n"과 같거나 더 큰 경우까지 확장됨), 출력 스테이지의 수는 최소화된다.
도 7의 챠지 펌프 구조물(200)은 도 6a의 챠지 펌프 구조물(140)과 유사하지만, 단지 2개의 (p_max) 출력 스테이지만이 존재한다. 인에이블 출력 스테이지는 스테이지 1-1, 또는 스테이지 2-1과 2-2, 또는 스테이지 3-1과 3-2의 출력에서 스위치에 의해 적절히 접속된다.
본 발명의 일 실시예에서, 스위치의 선택은 다음과 같이 행하여진다.
만일 펌프가 포지티브이면, n_ch 스위치가 사용되고;
만일 펌프가 네가티브이면, p_ch 스위치가 사용된다.
스위치를 적절히 선택함으로써 거대한 관리 문제를 회피할 수 있다.
다시 도 7을 참조하면, 포지티브(네가티브) 펌프에서, 스위치를 턴온(턴오프)하기 위해, 제어 신호는 Vpump 값(204)들 중에서 최고(최저) 전압보다 더 높은(더 낮은) 전압을 참조하여야 한다. 본 발명의 일 실시예에서, 보조 펌프 블록(202)은 제어 신호용의 기준 전압(203)을 발생하기 위해 사용된다. 그러한 보조 펌프의 구현은 만일 적당한 구조물이 사용되면(예를 들면, (n ×1) 구조 및 작은 펌핑 커패시터를 가진 다이오드 펌프) 영역 점유 및 전체 Isupply 의 항목에서의 효율에 영향을 주지 않는다.
다시 도 7을 참조하면, n_ch 스위치는 Vpump_1, Vpump_2 또는 Vpump_3이 조절될 때 적절히 폐쇄되어야 한다. 보조 펌프 블록(202)에 의해 표시된 보조 펌프는 최대 Vpump 전압(이 경우에는 Vpump_1)보다 더 클 것으로 예상되는 전압 Vaux(203)를 출력한다. 일 실시예에 있어서, 보조 펌프 블록(202)은 작은 CP 커패시터를 가진 (4 ×1) 펌프로서 구현된다. 블록 ELEV(208)는 인에이블 신호 Anp (n,p = 1...3)(210)를 Vdd 레벨로부터 Vaux 레벨(Anp_HV)로 시프트시킨다. 도 6a와 관련하여, PHPo 및 PHSo 페이즈는 필요없다. 출력 스테이지는 제1 펌핑 스테이지와 출력 스테이지가 모두 m 구성에서 동작하므로 PHP1 및 PHS1에 의해 제어될 수 있다. 표 2는 도 7에 도시한 구조(200)의 동작을 요약한 것이다. 불필요한 경우에도 스테이지 1-2는 제어를 단순화하기 위해 인에이블된다.
스테이지/페이즈 인에이블됨/동작중인 Vpump_1(3 ×2) 인에이블됨/동작중인 Vpump_2(2 ×2) 인에이블됨/동작중인 Vpump_3(1 ×1)
스테이지 1-1 x x x
스테이지 2-1 x x
스테이지 3-1 x
스테이지 1-2 x x x(주 1)
스테이지 2-2 x x
스테이지 3-2 x
출력 스테이지 1 x x x
출력 스테이지 2 x x x
(PHP,PHS)_1 x x x
(PHP,PHS)_2 x x
(PHP,PHS)_3 x
A11_HV x
A21_HV x
A31_HV x
스테이지/페이즈 인에이블됨/동작중인 Vpump_1(3 ×2) 인에이블됨/동작중인 Vpump_2(2 ×2) 인에이블됨/동작중인 Vpump_3(1 ×1)
A12_HV
A22_HV x
A32_HV x
본 발명의 일 실시예에서, 도 8a 및 도 8b는 (n ×p) 및 (p ×n) 챠지 펌프 구조물(220)을 도시한 것이다. 출력 스테이지의 수는 최소화된다. 더 구체적으로, 도 8a는 4개의 직렬 스테이지와 2개의 병렬 스테이지를 가진 (4 ×2) PUMP1(224)를 도시한다. 도 8b는 도시되어 있는 바와 같이 2개의 직렬 스테이지와 4개의 병렬 스테이지를 가진 (2 ×4) PUMP2(222)를 도시한다. 하기의 예는 2개의 총칭적 펌프, 즉 (n ×p) 스테이지로 구성된 펌프와 (p ×n) 스테이지로 구성된 펌프의 경우로 쉽게 확장될 수 있다.
하기의 설명은 PUMP1(224)가 면적 소비없이 어떻게 PUMP2(222)로 변화될 수 있는지를 나타낸다. 상기 2개의 펌프간의 변화는 2가지 다른 동작 모드에서 높은 Vpump와 낮은 Ipump(PUMP1에 의해 공급되는 것), 또는 낮은 Vpump와 높은 Ipump(PUMP2에 의해 공급되는 것)를 필요로 하는 메모리 회로에서 유용하다.
펌핑 스테이지의 총 수는 NS = 4 ×2 = 8이다. 출력 스테이지의 최소화된 총 수는 4이다. 개별 챠지 펌프 스테이지는 앞의 섹션에서 언급한 바와 같이 스위치에 의해 직렬 또는 병렬로 접속될 수 있다. 일 실시예에서, 도 9는 적응성있는 (4 ×2) 대 (2 ×4) 펌프를 어떻게 구현하는지를 보여준다. (4 ×2) 펌프가 필요할 때, 스위치 1(242)과 스위치 3(244)은 오프되고, 스위치 2(246)는 온된다. (4 ×2) 펌프에서, Outp 노드(248)는 각각 4개의 직렬 스테이지를 포함하는 2개의 병렬 구조로 각각 종료하는 2개의 출력 스테이지에 접속된다.
반면에, (2 ×4) 펌프가 필요할 때, 스위치 2(246)는 오프되어 4 스테이지의 2개의 체인을 각각 2 스테이지의 2개의 체인으로 분리시킨다. 스위치 1(242)은 온되어 새로 얻어진 2개의 체인에 대한 소스 전압으로서 Vdd(250)를 제공한다. 스위치 3(244)은 온되어 병렬 구성의 나머지 2개의 출력 스테이지를 이전의 2개의 출력 스테이지에 접속한다.
도 10은 보조 펌프(262), 제어 신호용의 레벨 시프터(264, 266)를 포함하는 도 9의 회로(240)의 실제 구현예(260)를 나타내며, 페이즈는 각각의 싱글 스테이지를 공급하도록 인에이블 또는 디스에이블된다. 도 9의 펌프의 스위치 1(268), 스위치 2(272) 및 스위치 3(270)은 신호 S1_HV(276), S2_HV(272) 및 S3_HV(280)를 참조하는 Vaux(274)에 의해 게이트되는 통로로서 실현된다. 스테이지 1, 2, 5, 6은 페이즈 PHP_a, PHS_a에 의해 제어된다. 스테이지 3, 4, 7, 8은 페이즈 PHP_b, PHS_b에 의해 제어된다. 이것은 필요한 것이 아니지만(모든 스테이지는 양쪽 구조물에서 온된다), 이 구조에 대하여 더 많은 적응성을 제공하며, 이것에 대해서는 뒤에서 설명한다. 출력 스테이지 1o(284) 및 2o(286)는 항상 온이고, 출력 스테이지 3o(288) 및 4o(290)는 (2 ×4) 구조물의 경우에만 온되며, 따라서 제어 페이즈가 다르다.
도 11은 도 10의 펌프 구조물(260)에 상이한 제어 페이즈를 인가함으로써 상이한 구성이 어떻게 얻어질 수 있는지를 도시한다.
더 구체적으로, 펌핑 스테이지에 대하여 상이한 제어 페이즈 (PHP, PHS)_a 및 (PHP, PHS)_b를 가지면 다음과 같은 구조물이 가능하게 된다. (4 ×2)(위에서 설명함), (2 ×4)(위에서 설명함), (2 ×2)는 스테이지 3, 4, 7, 8 및 출력 스테이지 1o, 2o를 온으로 유지하고, 스위치 S1_HV를 온으로, 스위치 S2_HV와 S3_HV를 오프로 유지함으로써 실현되고, 스위치 S4_HV(302), S5_HV(304)의 다른 2개의 커플릿이 출력 스테이지 3o, 4o 뒤에 배치되는 경우 2개의 다른 (2 ×2) 펌프가 3o, 4o의 출력 노드를 Outp(306)에 또는 다른 노드인 Outp 2(308)에 접속한다.
표 3은 (4 ×2), (2 ×4) 및 (2 ×2) 구조물에 대하여 도 10에 도시된 챠지 펌프 구조물(260)의 동작을 요약한 것이다.
스테이지/페이즈 인에이블됨/동작중인 Vpump_1(3 ×2) 인에이블됨/동작중인 Vpump_2(2 ×2) 인에이블됨/동작중인 Vpump_3(1 ×1)
스테이지 1 x x
스테이지 2 x x
스테이지 3 x x x
스테이지 4 x x x
스테이지 5 x x
스테이지 6 x x
스테이지 7 x x x
스테이지 8 x x x
출력 스테이지 1o x x x
출력 스테이지 2o x x x
출력 스테이지 3o x
출력 스테이지 4o x
(PHP,PHS)_a x x
(PHP,PHS)_b x x x
(PHPo,PHSo)_a x
(PHPo,PHSo)_b x x x
S1_HV x x
S2_HV x
S3_HV x
출력 스테이지가 도 10에서처럼 다른 페이즈에 의해 제어되면, 스위치 S3_HV는 필요없고, 출력 스테이지 3o, 4o는 스테이지 2, 6의 출력에 직접 접속될 수 있다. 이 경우에, 3o, 4o가 사용되지 않을 때, 그들의 제어 페이즈는 디스에이블되어야 한다.
본 발명의 일 실시예에서, 도 12는 전송 가능한 (n ×p) 대 (p ×n) 펌프 구조물(320)을 나타내고, 출력 스테이지의 수는 최소화되지 않는다. 이 챠지 펌프 구조물(320)은 면적 점유의 면에서 출력 스테이지의 수가 중요하지 않을 때 중요하다. 도 12의 320 스트릭터를 도 8의 전송가능한 220 구조 (n ×p) 대 (p ×n)과 비교하면, 펌프 구조물(320)은 다음과 같은 장점, 즉 Vaux 전압을 참조하는 스위치가 없다는 장점을 갖는다. 그러므로, 구조 220의 보조 펌프 및 레벨 시프터(블록 ELEV)는 펌프 구조물(320)에서 필요하지 않다.
다시 도 12를 참조하면, 이제 Vdd(324)를 참조하는 페이즈 PHP 및 PHS와 스위치 Sx(322)를 제어함으로써, 스테이지 1, 2 및 5, 6은 출력 스테이지 5o, 6o를 통과한 후 스테이지 3, 4 및 7, 8에 직렬로 접속될 수 있다. (4 ×2) 구조물이 구현될 때, 구조는 실제로 (2 ×2) 펌프로 구성되고, 그 출력 스테이지 5o, 6o는 직렬로 다른 (2 ×2) 펌프에 공급되고, 그 출력 스테이지 1o, 2o는 출력 노드(326)에 접속되어 원하는 Vpump 전압(328)을 공급한다.
도 13은 본 발명의 다른 하나의 챠지 펌프 구조물(350)을 도시하고, 여기에서 전용 페이즈 (PHP, PHS)_a 및 (PHP, PHS)_b를 가짐으로써, 다른 펌프 구조물이 얻어질 수 있고(예를 들면, (2 ×2)), 더 큰 적응성이 상이한 페이즈에 의해 제어되는 모든 스테이지로서 달성될 수 있다. 예를 들면, (2 ×1) 또는 (2 ×3) 구조는 스테이지 1(352)과 스테이지 2(354), 스테이지 5(356)와 스테이지 6(358), 출력 스테이지 5o(360), 출력 스테이지 6o(362) 및 스위치 Sx(S1(364) 및 S2(366)로 되는 것)에 대하여 전용 페이즈에 의해 얻어질 수 있다.
표 4는 (4 ×2) 및 (2 ×4) 구조물에 대하여 도 12에 도시된 챠지 펌프 구조물(320)의 동작을 요약한 것이다.
스테이지/페이즈 인에이블됨/동작중인 (4 ×2) 구조물 인에이블됨/동작중인 (2 ×4) 구조물
스테이지 1 x x
스테이지 2 x x
스테이지 3 x x
스테이지 4 x x
스테이지 5 x x
스테이지 6 x x
스테이지 7 x x
스테이지 8 x x
출력 스테이지 1o x x
출력 스테이지 2o x x
출력 스테이지 3o x
출력 스테이지 4o x
출력 스테이지 5o
출력 스테이지 6o x
(PHP,PHS)_a x x
(PHP,PHS)_b x x
(PHPo,PHSo)_a x
(PHPo,PHSo)_b x x
(PHPo,PHSo)_c x
Sx x

Claims (16)

  1. 공급 전압을 발생하기 위한 모듈러 챠지 펌프에 있어서,
    공급 전압을 수신하는 입력 노드와 출력 전압을 발생하는 출력 노드 사이에서 복수의 경로에 접속되며 펌프 스테이지를 활성화시키는 인에이블링 신호를 수신하는 활성화 라인을 각각 가진 복수의 챠지 펌프 스테이지와;
    원하는 출력 전압에 대응하는 펌프 스테이지의 활성화 라인에 전송되는 인에이블링 신호를 동시에 발생하는 논리 소자들의 구성을 가진 논리 회로
    를 포함하고,
    동시에 선택 가능하게 활성화된 펌프 스테이지의 수 및 구성은 원하는 출력 전압을 생성하는 것인 모듈러 챠지 펌프.
  2. 집적 회로 내에서 내부적으로 공급 전압을 발생시키는 모듈러 장치에 있어서,
    제1 챠지 펌프 스테이지 블록, 최종 챠지 펌프 스테이지 블록, 및 상기 블록들 사이의 적어도 하나의 중간 챠지 펌프 스테이지 블록을 포함한 제1의 복수의 병렬 접속된 챠지 펌프 스테이지 블록을 포함하고,
    각각의 병렬 접속된 챠지 펌프 스테이지 블록은 직렬로 캐스케이드 접속된 제2의 복수의 챠지 펌프 스테이지의 그룹 및 출력 노드에 접속된 출력 스테이지를 포함하는 것인 모듈러 장치.
  3. 제1항에 있어서, 각각의 상기 챠지 펌프 스테이지는,
    제1 스위치와;
    제2 스위치와;
    상기 제1 스위치 및 제2 스위치와 전기적으로 연결된 부스트 커패시터와;
    상기 부스트 커패시터 및 펌핑 노드와 전기적으로 연결된 출력을 가진 인버터를 더 포함하며,
    상기 인버터는 부스트 커패시터에 대한 인에이블링 클럭 신호를 수신하는 입력을 가지며, 상기 제1 및 제2 스위치는 상기 인에이블링 클럭 신호에 대응하는 클럭 신호에 의해 동작되는 것인 모듈러 챠지 펌프.
  4. 제1항에 있어서, 각각의 상기 챠지 펌프 스테이지는 포지티브 챠지 펌프를 포함하는 것인 모듈러 챠지 펌프.
  5. 제1항에 있어서, 각각의 상기 챠지 펌프 스테이지는 네가티브 챠지 펌프를 포함하는 것인 모듈러 챠지 펌프.
  6. 제1항에 있어서, 상기 각 블록에는 정수(N)개의 챠지 펌프 스테이지를 가진 정수의 제1 복수의 P 블록들이 있고, 챠지 펌프 스테이지의 총 수(T)는 NP와 같고, 출력 스테이지의 수는 P와 같은 것인 모듈러 챠지 펌프.
  7. 집적 회로 내에서 내부적으로 공급 전압을 발생하기 위한 모듈러 장치에 있어서,
    정수인 복수의 M 싱글(N, P) 챠지 펌프를 포함하는데, 상기 싱글(N, P) 챠지 펌프는 각각 제1 챠지 펌프 스테이지 블록, 최종 챠지 펌프 스테이지 블록, 및 상기 블록들 사이의 적어도 하나의 중간 챠지 펌프 스테이지 블록을 포함한 정수 P의 병렬 접속된 챠지 펌프 스테이지 블록을 포함하고; 각각의 상기 병렬 접속된 챠지 펌프 스테이지 블록은 직렬로 캐스케이드 접속된 정수 N의 상기 챠지 펌프 스테이지의 그룹 및 출력 노드에 접속된 출력 스테이지를 포함하며; 챠지 펌프 스테이지의 총 수의 정수 T는 PMN과 같고; 출력 스테이지의 정수 O는 PM과 같은 것인 모듈러 장치.
  8. 집적 회로 내에서 내부적으로 공급 전압을 발생하기 위한 장치에 있어서,
    정수인 복수의 M 싱글 챠지 펌프를 포함하는데, 제1 싱글 챠지 펌프는 싱글(n1, p1) 챠지 펌프를 포함하고; 이들 사이의 적어도 하나의 중간 싱글 챠지 펌프는 싱글(ni, pi) 챠지 펌프를 포함하며, 최종 싱글 챠지 펌프는 싱글(nM, pM) 챠지 펌프를 포함하고; 각각의 상기 싱글(ni, pi) 챠지 펌프는 제1 챠지 펌프 스테이지 블록, 최종 챠지 펌프 스테이지 블록, 및 상기 블록들 사이의 적어도 하나의 중간 챠지 펌프 스테이지 블록을 포함한 정수 pi의 병렬 접속된 챠지 펌프 스테이지 블록을 포함하며; 각각의 상기 병렬 접속된 챠지 펌프 스테이지 블록은 직렬로 캐스케이드 접속된 정수 ni의 챠지 펌프 스테이지의 그룹 및 출력 노드에 접속된 출력 스테이지를 포함하고; 출력 스테이지의 정수 O는 와 같으며, 챠지 펌프 스테이지의 총 수의 정수 T는 와 같고, i는 M과 같거나 더 적은 정수인 것인 공급 전압 발생 장치.
  9. 제7항에 있어서, 각각의 상기 싱글(ni, pi) 챠지 펌프에서 ni는 pi와 같거나 더 크고, ni는 N과 같거나 더 적으며, pi는 P와 같거나 더 적고, 정수 P는 병렬 접속된 챠지 펌프 스테이지 블록의 총 수이고, 정수 N은 직렬로 캐스케이드 접속된 챠지 펌프 스테이지의 총 수이며, 정수 S의 제어 신호 그룹들은 각각의 상기 챠지 펌프 스테이지를 제어하기 위해 사용되고, 적어도 하나의 제어 신호 그룹은 하나의 상기 챠지 펌프 스테이지를 제어하기 위해 사용되는 것인 모듈러 장치.
  10. 제8항에 있어서, 정수인 복수의 Q1 다른 구성의 싱글 챠지 펌프를 포함하고, 각각의 상기 구성에 대하여, 각각의 상기 출력 스테이지는 상기 출력 노드에 접속되며, 각각의 상기 구성에 대하여, 정수인 복수의 C1 챠지 펌프 스테이지는 디스에이블되고, 상기 장치가 상기 출력 노드에서 상기 공급 전압 및 공급 전류의 발생을 최적화하고 상기 출력 노드에서 리플 전압을 최소화하기 위해 복수의 제어 신호를 사용함으로써 상기 복수의 Q1 다른 구성 중에서 적응적으로 동조되는 것인 공급 전압 발생 장치.
  11. 제7항에 있어서, 각각의 상기 싱글(ni, pi) 챠지 펌프에서, pi는 ni와 같거나 더 크고, pi는 P와 같거나 더 적으며, ni는 N과 같거나 더 적고, 정수 P는 병렬 접속된 챠지 펌프 스테이지 블록의 총 수이고, 정수 N은 직렬로 캐스케이드 접속된 챠지 펌프 스테이지의 총 수이며, 정수 S의 제어 신호 그룹들은 각각의 상기 챠지 펌프 스테이지를 제어하기 위해 사용되고, 적어도 하나의 상기 제어 신호 그룹은 하나의 상기 챠지 펌프 스테이지를 제어하기 위해 사용되는 것인 모듈러 장치.
  12. 제10항에 있어서, 정수인 복수의 Q2 다른 구성의 싱글 챠지 펌프를 포함하고, 각각의 상기 구성에 대하여, 각각의 상기 출력 스테이지는 상기 출력 노드에 접속되며, 각각의 상기 구성에 대하여, 정수인 복수의 C2 챠지 펌프 스테이지가 디스에이블되고, 상기 장치가 상기 출력 노드에서 상기 공급 전압 및 공급 전류의 발생을 최적화하고 상기 출력 노드에서 리플 전압을 최소화하기 위해 복수의 제어 신호를 사용함으로써 상기 복수의 Q2 다른 구성 중에서 적응적으로 동조되는 것인 공급 전압 발생 장치.
  13. 제7항에 있어서, 정수인 복수의 S1 제어 신호에 대한 기준 전압으로서 사용되는 보조 전압을 발생하도록 구성된 보조 펌프를 더 포함하고,
    각각의 상기 싱글(ni, pi) 챠지 펌프에서 ni는 pi와 같거나 더 크고, ni는 N과 같거나 더 적으며, pi는 P와 같거나 더 적고, 정수 P는 병렬 접속된 챠지 펌프 스테이지 블록의 총 수이고, 정수 N은 직렬로 캐스케이드 접속된 챠지 펌프 스테이지의 총 수이며, 인에이블된 출력 스테이지의 정수 MIN1은 최소화되고, 각각의 상기 인에이블된 출력 스테이지는 정수인 복수의 U1 스위치를 이용함으로써 상기 출력 노드에 접속되며, 적어도 하나의 제어 신호가 하나의 상기 챠지 펌프 스테이지를 제어하기 위해 사용되는 것인 모듈러 장치.
  14. 제12항에 있어서, 정수인 복수의 Q3 다른 구성의 싱글 챠지 펌프를 포함하고,
    각각의 상기 구성에 대하여 각각의 상기 인에이블된 출력 스테이지는 상기 출력 노드에 접속되고, 각각의 상기 구성에 대하여 정수인 복수의 C3 챠지 펌프 스테이지는 디스에이블되며,
    상기 장치가 상기 출력 노드에서 상기 공급 전압 및 상기 공급 전류의 발생을 최적화하고 상기 출력 노드에서 리플 전압을 최소화하기 위해 복수의 제어 신호를 사용함으로써 상기 복수의 Q3 다른 구성 중에서 적응적으로 동조되는 것인 공급 전압 발생 장치.
  15. 제7항에 있어서, 정수의 복수의 S2 제어 신호에 대한 기준 전압으로서 사용되는 보조 전압을 발생하도록 구성된 보조 펌프를 더 포함하고,
    각각의 상기 싱글(ni, pi) 챠지 펌프에서, pi는 ni와 같거나 더 크고, ni는 N과 같거나 더 적으며, pi는 P와 같거나 더 적고, 정수 P는 병렬 접속된 챠지 펌프 스테이지 블록의 총 수이고, 정수 N은 직렬로 캐스케이드 접속된 챠지 펌프 스테이지의 총 수이며, 인에이블된 출력 스테이지의 정수 MIN2는 최소화되고, 각각의 상기 인에이블된 출력 스테이지는 정수인 복수의 U2 스위치를 이용함으로써 상기 출력 노드에 접속되며, 적어도 하나의 상기 제어 신호가 하나의 상기 챠지 펌프 스테이지를 제어하기 위해 사용되는 것인 모듈러 장치.
  16. 제14항에 있어서, 정수인 복수의 Q4 다른 구성의 싱글 챠지 펌프를 포함하고,
    각각의 상기 구성에 대하여 각각의 상기 인에이블된 출력 스테이지는 상기 출력 노드에 접속되고, 각각의 상기 구성에 대하여 정수인 복수의 C4 챠지 펌프 스테이지는 디스에이블되며,
    상기 장치가 상기 출력 노드에서 상기 공급 전압 및 상기 공급 전류의 발생을 최적화하고 상기 출력 노드에서 상기 리플 전압을 최소화하기 위해 복수의 제어 신호를 사용함으로써 상기 복수의 Q4 다른 구성 중에서 적응적으로 동조되는 것인 공급 전압 발생 장치.
KR1020057003782A 2002-09-06 2003-03-18 모듈러 챠지 펌프 구조물 KR20050057189A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITMI2002A001902 2002-09-06
IT001902A ITMI20021902A1 (it) 2002-09-06 2002-09-06 Architettura di pompa di carica modulare

Publications (1)

Publication Number Publication Date
KR20050057189A true KR20050057189A (ko) 2005-06-16

Family

ID=31972207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003782A KR20050057189A (ko) 2002-09-06 2003-03-18 모듈러 챠지 펌프 구조물

Country Status (11)

Country Link
US (1) US6794927B2 (ko)
EP (1) EP1546835A4 (ko)
JP (1) JP2005538670A (ko)
KR (1) KR20050057189A (ko)
CN (1) CN1688951A (ko)
AU (1) AU2003225858A1 (ko)
CA (1) CA2497521A1 (ko)
IT (1) ITMI20021902A1 (ko)
NO (1) NO20051711L (ko)
TW (1) TW200404303A (ko)
WO (1) WO2004023231A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603120B1 (ko) * 2015-05-27 2016-03-14 (주)멜파스 전하 펌프

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
ITMI20031924A1 (it) 2003-10-07 2005-04-08 Atmel Corp Convertitore da digitale ad analogico ad alta precisione con consumo di energia ottimizzato.
US20050286278A1 (en) * 2004-04-22 2005-12-29 Perreault David J Method and apparatus for switched-mode power conversion at radio frequencies
US7394996B2 (en) * 2004-06-16 2008-07-01 Industrial Technology Research Institute Burst mode optical receiver and system and method therefor
US20060250177A1 (en) * 2005-05-09 2006-11-09 Thorp Tyler J Methods and apparatus for dynamically reconfiguring a charge pump during output transients
US7276960B2 (en) * 2005-07-18 2007-10-02 Dialog Semiconductor Gmbh Voltage regulated charge pump with regulated charge current into the flying capacitor
EP1881588A1 (en) * 2006-07-19 2008-01-23 STMicroelectronics S.r.l. Charge pump architecture and corresponding method for managing the voltage generation
US7579902B2 (en) * 2006-12-11 2009-08-25 Atmel Corporation Charge pump for generation of multiple output-voltage levels
TWI345690B (en) * 2007-10-05 2011-07-21 Ind Tech Res Inst System on a chip and power gating circuit thereof
US7795951B2 (en) 2007-11-30 2010-09-14 Freescale Semiconductor, Inc. High-dynamic range low ripple voltage multiplier
US7839689B2 (en) * 2008-01-31 2010-11-23 Mosaid Technologies Incorporated Power supplies in flash memory devices and systems
JP5336770B2 (ja) * 2008-05-29 2013-11-06 パナソニック株式会社 昇圧回路
US8710907B2 (en) * 2008-06-24 2014-04-29 Sandisk Technologies Inc. Clock generator circuit for a charge pump
WO2010008586A2 (en) 2008-07-18 2010-01-21 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8816659B2 (en) 2010-08-06 2014-08-26 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8339183B2 (en) 2009-07-24 2012-12-25 Sandisk Technologies Inc. Charge pump with reduced energy consumption through charge sharing and clock boosting suitable for high voltage word line in flash memories
US8072258B2 (en) * 2009-09-15 2011-12-06 Panasonic Corporation Booster circuit
US20110133820A1 (en) * 2009-12-09 2011-06-09 Feng Pan Multi-Stage Charge Pump with Variable Number of Boosting Stages
US8294509B2 (en) 2010-12-20 2012-10-23 Sandisk Technologies Inc. Charge pump systems with reduction in inefficiencies due to charge sharing between capacitances
US8339185B2 (en) 2010-12-20 2012-12-25 Sandisk 3D Llc Charge pump system that dynamically selects number of active stages
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8686787B2 (en) * 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US8847911B2 (en) * 2011-04-05 2014-09-30 Cypress Semiconductor Corporation Circuit to provide signal to sense array
US8699247B2 (en) 2011-09-09 2014-04-15 Sandisk Technologies Inc. Charge pump system dynamically reconfigurable for read and program
US8514628B2 (en) 2011-09-22 2013-08-20 Sandisk Technologies Inc. Dynamic switching approach to reduce area and power consumption of high voltage charge pumps
US8400212B1 (en) 2011-09-22 2013-03-19 Sandisk Technologies Inc. High voltage charge pump regulation system with fine step adjustment
KR101652295B1 (ko) * 2012-03-25 2016-08-30 인텔 코포레이션 메모리의 충전 펌프 리던던시
US8587367B1 (en) * 2012-06-06 2013-11-19 Nanya Technology Corp. Voltage pumping circuit
US8710909B2 (en) 2012-09-14 2014-04-29 Sandisk Technologies Inc. Circuits for prevention of reverse leakage in Vth-cancellation charge pumps
CN103066832B (zh) * 2012-12-07 2016-06-22 广州慧智微电子有限公司 一种能快速启动的电荷泵
US8836412B2 (en) 2013-02-11 2014-09-16 Sandisk 3D Llc Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple
US8981835B2 (en) 2013-06-18 2015-03-17 Sandisk Technologies Inc. Efficient voltage doubler
US9024680B2 (en) 2013-06-24 2015-05-05 Sandisk Technologies Inc. Efficiency for charge pumps with low supply voltages
US9077238B2 (en) 2013-06-25 2015-07-07 SanDisk Technologies, Inc. Capacitive regulation of charge pumps without refresh operation interruption
US9007046B2 (en) 2013-06-27 2015-04-14 Sandisk Technologies Inc. Efficient high voltage bias regulation circuit
US9083231B2 (en) 2013-09-30 2015-07-14 Sandisk Technologies Inc. Amplitude modulation for pass gate to improve charge pump efficiency
US9154027B2 (en) 2013-12-09 2015-10-06 Sandisk Technologies Inc. Dynamic load matching charge pump for reduced current consumption
CN103872904B (zh) * 2014-03-17 2016-08-17 上海华虹宏力半导体制造有限公司 电荷泵以及存储器
US9929642B2 (en) 2015-03-24 2018-03-27 Commissariat à l'Energie Atomique et aux Energies Alternatives DC/DC converter
US9917507B2 (en) 2015-05-28 2018-03-13 Sandisk Technologies Llc Dynamic clock period modulation scheme for variable charge pump load currents
US9647536B2 (en) 2015-07-28 2017-05-09 Sandisk Technologies Llc High voltage generation using low voltage devices
US9520776B1 (en) 2015-09-18 2016-12-13 Sandisk Technologies Llc Selective body bias for charge pump transfer switches
US11190182B2 (en) * 2017-02-13 2021-11-30 Skyworks Solutions, Inc. Control circuitry for silicon-on-insulator chip
US11056155B1 (en) 2018-06-20 2021-07-06 Adesto Technologies Corporation Nonvolatile memory devices, systems and methods with switching charge pump architectures
CN110168467A (zh) 2019-04-10 2019-08-23 长江存储科技有限责任公司 可重新配置的电压调节器
KR102695525B1 (ko) * 2019-05-30 2024-08-14 삼성전자주식회사 부스트 컨버터 및 부스트 컨버터에 적용되는 셀

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216588A (en) 1992-02-14 1993-06-01 Catalyst Semiconductor, Inc. Charge pump with high output current
JP3162564B2 (ja) * 1993-08-17 2001-05-08 株式会社東芝 昇圧回路及び昇圧回路を備えた不揮発性半導体記憶装置
US5550728A (en) 1994-04-18 1996-08-27 Analog Devices, Inc. Charge pump converter structure
KR0149220B1 (ko) * 1994-12-27 1998-12-01 김주용 챠지 펌프 회로
US5602794A (en) * 1995-09-29 1997-02-11 Intel Corporation Variable stage charge pump
JP2917914B2 (ja) * 1996-05-17 1999-07-12 日本電気株式会社 昇圧回路
IT1301936B1 (it) 1998-08-27 2000-07-07 St Microelectronics Srl Circuito a pompa di carica per dispositivi integrati di memoria
KR100293637B1 (ko) * 1998-10-27 2001-07-12 박종섭 드레인 전압 펌핑 회로
US6151229A (en) * 1999-06-30 2000-11-21 Intel Corporation Charge pump with gated pumped output diode at intermediate stage
KR100338548B1 (ko) * 1999-07-28 2002-05-27 윤종용 반도체 메모리 장치의 부스팅 회로
US6275096B1 (en) 1999-12-14 2001-08-14 International Business Machines Corporation Charge pump system having multiple independently activated charge pumps and corresponding method
JP2002032987A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
JP2002074956A (ja) 2000-09-04 2002-03-15 Mitsubishi Electric Corp 半導体装置
KR100374644B1 (ko) * 2001-01-27 2003-03-03 삼성전자주식회사 승압 전압의 조절이 가능한 전압 승압 회로
US6486728B2 (en) 2001-03-16 2002-11-26 Matrix Semiconductor, Inc. Multi-stage charge pump

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101603120B1 (ko) * 2015-05-27 2016-03-14 (주)멜파스 전하 펌프

Also Published As

Publication number Publication date
US20040046603A1 (en) 2004-03-11
AU2003225858A1 (en) 2004-03-29
ITMI20021902A1 (it) 2004-03-07
EP1546835A1 (en) 2005-06-29
JP2005538670A (ja) 2005-12-15
WO2004023231A1 (en) 2004-03-18
NO20051711L (no) 2005-06-06
TW200404303A (en) 2004-03-16
EP1546835A4 (en) 2008-11-05
US6794927B2 (en) 2004-09-21
CA2497521A1 (en) 2004-03-18
CN1688951A (zh) 2005-10-26

Similar Documents

Publication Publication Date Title
KR20050057189A (ko) 모듈러 챠지 펌프 구조물
EP1310959B1 (en) Low power charge pump circuit
US6927441B2 (en) Variable stage charge pump
US7382634B2 (en) Voltage multiplier with charge recovery
EP2095494B1 (en) Charge pump circuit and methods of operation thereof
US6486728B2 (en) Multi-stage charge pump
US7274248B2 (en) Booster circuit and semiconductor device having same
WO2006121524A1 (en) Methods and apparatus for dynamically reconfiguring a charge pump during output transients
GB2478457A (en) Charge pump circuit with dual rail output
EP2220754A2 (en) Adaptive-gain step-up/down switched-capacitor dc/dc converters
US20050184707A1 (en) Capacitor charge sharing charge pump
EP1753117A2 (en) Power supply apparatus
TW200837525A (en) Charge pump for generation of multiple output-voltage levels
WO2002017466A1 (en) Cascadable high efficiency charge pump circuit and related methods
KR20020028844A (ko) Ｄｃ／ｄｃ 컨버터
US11936290B2 (en) Switched capacitor converter and control method
US20090200956A1 (en) Power supply circuit and portable device
US20020089313A1 (en) High-efficiency power supply
KR102361411B1 (ko) 저전압 전원에 대한 dc-dc 변환기
EP1506611A2 (en) Charge pump
US7898302B1 (en) Compact integrated circuit solutions for driving liquid lenses in autofocus applications
US8644040B2 (en) Power supply having a charge pump circuit
KR101024632B1 (ko) 차지펌프 회로 및 이의 차지펌핑 방법
US20100315848A1 (en) Time Domain Voltage Step Down Capacitor Based Circuit
US11456664B2 (en) Buck-boost DC-DC converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application