JP2005526271A - マトリクス駆動電気泳動ディスプレイ - Google Patents

Abstract

【課題】 マトリクス駆動電気泳動ディスプレイを、ディスプレイ解像度および性能に悪影響を及ぼさないで提供する。
【解決手段】 多層バックプレーンを伴う、マトリクス駆動の電気泳動ディスプレイが開示されている。ディスプレイは、最上部電極層(302)、ディスプレイセル層(304)、および多層バックプレーン(306)を含む。1つの実施例では、多層バックプレーンは、多層バックプレーンの最上部基板(312)の最上部表面に形成された電極(204、214)、基板を貫通する導電性経路構造(224、236)、および第1基板(312)の最下部側面で経路構造(224、236)に電気的に接続する導電性経路(320、322)を含んでおり、電気接続は、電極から、多層バックプレーン内の電極のすぐ下には位置しない構造あるいは要素へと作られてもよい。他の実施例では、多層バックプレーンは、電極を適切なスイッチング要素および/またはドライバ要素(202、212)に接続する必要がある場合は、適切な追加層(324)および経路孔(226、212)を含んでもよい。適切なスイッチング要素および/またはドライバ要素は、ディスプレイの目視平面内の、それらが関連付けられた電極とは異なる位置に形成可能あるいは取付可能であり、さらに、ディスプレイ性能において妥協することなく、必要な回路ルーティングを完成するために、必要に応じて1つ以上の経路孔が使用される。

Description

本発明は、概して、電気泳動ディスプレイに関する。多層バックプレーンを伴うマトリクス駆動電気泳動ディスプレイが開示されている。

電気泳動ディスプレイのようなプラスチックディスプレイは、通常、下部電極層、ディスプレイ媒体層、および上部電極層を含んでいる。通常、バイアス電圧は、バイアスされる電極に関連付けられたディスプレイ媒体の部分の状態を制御するために、上部および/または下部電極層内の電極に選択的に印加される。例えば、典型的な受動マトリクス電気泳動ディスプレイは、行と列で構成され、最上部および最下部の電極層の間に挟まれた電気泳動セルのアレイを含んでいてもよい。最上部電極層は、例えば、電気泳動セルの列の上方に位置決めされた一連の透明な列電極を含んでもよく、さらに、最下部電極層は、電気泳動セルの行の下方に位置決めされた一連の行電極を含んでもよい。受動マトリクス電気泳動ディスプレイは、2001年9月12日に出願され、「ゲート電極を備えた改良電気泳動ディスプレイ(An Improved Electrophoretic Display with Gating Electrodes)」と題された、米国仮特許出願第60/322,635号で説明されており、これは、全ての目的のための参照により本出願に組み込まれる。

受動マトリクス電気泳動ディスプレイなどの、受動マトリクスディスプレイの設計では、通常、クロスバイアスの問題を処理しなければならない。クロスバイアスとは、スキャン行、すなわち、その時ディスプレイデータの更新がおこなわれている行に存在しないディスプレイセルに関連付けられた電極に印加されるバイアス電圧を指している。例えば、典型的なディスプレイのスキャン行内のセル状態を変化させるためには、変化させるべき、あるいは、セルを初期状態に保つべきセルの最上部電極層の列電極にバイアス電圧を印加することになろう。こうした列電極は、スキャン行内に位置していない多数のセルを含む、その列内の全てのディスプレイセルに関連付けられている。

クロスバイアスの問題の１つの既知の解決法は、純粋な受動マトリクスディスプレイの代わりに、能動マトリックスディスプレイを提供することである。能動マトリックスディスプレイでは、ディスプレイセル、あるいは、個々の画素に関連付けられたセルに関連付けられた画素電極の制御には、ダイオードあるいはトランジスタなど、単独の、あるいは他の要素に関連付けられたスイッチング要素が使用されている。例えば、1つの典型的な能動マトリックスディスプレイ構成では、共通電位（例えば、グランド電位）は、最上層の共通電極に印加可能であり、さらに、画素電極にバイアス電圧を印加し、あるいは関連付けられたディスプレイセルの状態を変える電場の発生を回避するよう画素電極を絶縁するために、下部層内に位置する画素電極は、関連付けられたスイッチング要素により制御される。このように、例えば、非スキャン行内のディスプレイセルに関連付けられた画素電極を絶縁することにより、クロスバイアスの影響が制御可能となる。

能動マトリックスディスプレイは、液晶ディスプレイ(LCD)の技術分野では既知である。１つの典型的な設計では、それらが関連付けられたそれぞれの画素電極に隣接するスイッチング要素を形成する薄膜トランジスタ(TFT)技術を用いている。しかしながら、このアプローチは、高価であり、時間を要し、結果的に、非常に大型のディスプレイでは縮尺が良好とはならない。さらに、TFT LCDディスプレイでは、通常、高温への耐性を有するガラスなどの基板が使用されている。TFT基板は、堅牢であり、例えば、若干の場合、フレキシブルな基板を要するロールトゥロール処理により最も効率的に製造されるフレキシブルプラスチックディスプレイを要するアプリケーションには、良好に適合しないかもしれない。

TFT‐LCD技術は、他の理由により、能動マトリックス電気泳動ディスプレイに適していないこともある。例えば、マイクロカップ電気泳動セルは、共に係属中の出願、2000年3月3日に出願された米国特許出願第09/518,488号、2001年1月11日に出願された米国特許出願第09/759,212号、2000年6月28日に出願された米国特許出願第09/606,654号、2001年2月15日に出願された米国特許出願第０９／７８４，９７２号で説明されている。これら全ては、参照により本出願に組み込まれる。参照出願で説明されているマイクロカップ電気泳動ディスプレイは、明確な形状、サイズ、およびアスペクト比のマイクロカップから形成され、誘電性溶剤に分散された充電顔料粒子で満たされたクローズドセルを含んでいる。こうしたセルでは、最下部電極層、電気泳動セル層、および最上部電極層のラミネーションへの適切な封止を確実にするために、最下部電極層に対してほとんど平坦となっている最上部表面を有することが重要である。上述のTFT技術は、結果として、こうしたアプリケーションに対しては、厚過ぎる構造をもたらすことになろう。

典型的なTFT技術を能動マトリックスEPDで使用する場合のさらなる短所は、通常、スイッチング要素が、それらが関連付けられているそれぞれの画素電極に隣接して形成されるという点である。こうした要素がそれぞれの画素電極間に存在するため、画素間には過度のスペースが必要とされることになり、解像度に悪影響を与えることになろう。

大型サイズ能動マトリックスEPDでは、能動スイッチング要素はまた、離散的要素、あるいは1つ以上の集積回路の形式であってもよい。こうしたシステムでは、スイッチング要素から、ドライバおよび/または制御回路および要素までの導電性経路をたどる必要がある。応答時間を改良するために、例えば、1つの列電極を2つ以上のセグメントに分けることにより、列あるいは行電極内に1つ以上の画面分割が導入された受動マトリクスディスプレイであっても、電極に対して規定のバイアス電圧を提供するよう構成されたドライバを伴う導電性経路を通して各電極が接触しているため、電極との経路接続の問題が起こるかもしれない。

能動マトリックスあるいは受動マトリクスディスプレイのいずれかに対して、ディスプレイ平面内の第1位置に（あるいは、平坦でなければ、ディスプレイ表面に沿って)位置決めされた電極と、ディスプレイ平面内の第2位置に位置決めされたスイッチング、ドライバ、制御要素との間に信号を送ることは有利および／または必要となり得る。電極と単一層内の関連要素との間のディスプレイ平面に沿った導電性経路のルーティングの１つの短所は、こうした経路に印加された電位により、所望されない電場が確立されたり、あるいは所望の電場が妨害される危険がある(すなわち、経路は、潜在的に、経路の近くに位置決めされた1つ以上の電気泳動セル内の帯電粒子の移動に影響する電極として動作し得る)ということである。より複雑な設計(例えば、多数のスイッチング要素、多数の画素電極、多数の「スプリット」を伴う受動マトリクスなど)により、必要に応じて、特に、ディスプレイ解像度および性能に悪影響を及ぼさない方法で、電極および関連付けられた要素を相互連絡するのに必要な導電性経路の全てを単一層内に割付けることは困難となろう。

電気泳動ディスプレイで使用する経路構造は、1つの層内の導電性構造を他の層内の導電性構造に接続するために説明されている。こうした構造の1つは、1972年6月6日に発行された、オタ（Ota）に対する特許文献１で説明されており、これは、全ての目的のための参照により本願明細書に組み込まれる。こうした構造の他の1つは、非特許文献１に説明されている。しかしながら、既に述べたように、通常、経路構造は、1つの層内の(あるいは、経路構造が貫通して連絡する基板の一方の表面上の)第1導電性構造を、第1導電性構造のすぐ下に(すなわち、反対に)位置する他の層(あるいは、基板の他の表面)にある第2導電性構造に接続するために使用されている。他の1つのアプローチは、2001年11月6日に発行された特許文献２で説明されており、これは、全ての目的のための参照により本願明細書に組み込まれる。特許文献２で説明される構造は3つの層を含んでいる：電気泳動ディスプレイメディアを含む変調層、駆動電圧をディスプレイメディアに提供し、さらに経路を通して画素層の最下部側面上の接触パッドへ接続する画素電極を含む画素層、および回路要素を含む回路層である。これら3つの層は、装置を形成するよう、一緒にラミネートされる。こうした構造では、要素が、他の要素の要件および特性に対し、比較的独立して最適化される処理を用いて製造可能となる利点はあるが、実際にはアプローチは、薄膜回路技術を使用するため装置に制限される。これは、多数スプリット受動設計での回路経路ルーティングの問題についても、あるいは大型ディスプレイパネル上の駆動回路要件についても言及していない。
米国特許第3,668,106号明細書 米国特許第6,312,304号明細書 J. Toyama他、「パネルに直接組み立てられた外部論理およびドライバを伴う電気泳動マトリクスディスプレイ(An Electrophoretic Matrix Display with External Logic and Driver Directly Assembled to the Panel)」と題された論文(SID 1994ダイジェスト、588‐591頁)

したがって、比較的安価で、解像度に悪影響を及ぼさず、さらに、上述のマイクロカップ電気泳動セルなどの電気泳動セル設計での使用に適した技術を用いて製造される、マトリクス駆動電気泳動ディスプレイ(能動および/または受動マトリクス)が必要とされている。さらに、最下部電極層の最上部表面が、電気泳動セル層の適切な封止を提供する程度に十分平坦である、マトリクス駆動電気泳動ディスプレイが必要とされている。さらに、大規模ディスプレイでの使用、さらにロールトゥロール生産技術を用いて製造されるディスプレイを含む、軟質プラスチックマトリクス駆動電気泳動ディスプレイでの使用に適したマトリクス駆動電気泳動ディスプレイ技術が必要とされている。最終的に、電極へ必要な信号および／または電位を送るように、電極として、同一層内に多数の導電性経路を要求することにより、上述の全てをディスプレイ解像度および性能に悪影響を及ぼさない方法で提供することが必要とされている。

本発明は、その好適な実施例に関連して説明されているが、本発明はいかなる実施例にも制限されるものではないことを理解しなければならない。逆に、本発明の範囲は、特許請求の範囲による制限を受けるのみであり、さらに本発明は、多数の代替手段、変更、および同等物を含む。以下の記述では、例示目的のために、本発明の徹底的な理解を提供する多数の特定細部が詳細に説明されている。本発明は、これらの特定細部の若干数あるいは全てを含むことなく、特許請求の範囲に従って実施可能である。明瞭さのために、本発明を不必要に不明瞭にしないよう、本発明に関連する技術分野で周知の技術材料は詳細には説明されていない。

多層バックプレーンを伴うマトリクス駆動電気泳動ディスプレイが開示されている。1つの実施例では、マトリクス駆動電気泳動ディスプレイは、こうした導電性経路が画素電極の位置する層以外の1つ以上の層に形成可能な多層バックプレーンを用いて、1つ以上の導電性経路が、1つ以上の関連スイッチングおよび／または制御要素ヘ経路付けられることが可能で、ディスプレイ解像度において妥協することなく、さらに、所望されない箇所に電場を生じさせたり、あるいは、1つ以上のディスプレイ要素を新しい状態に駆動するために確立された、所望の電場強度を減少させたりすることにより、こうした経路上に担持される信号がディスプレイの性能にどう影響するかを懸念することなく、こうした経路をディスプレイ平面内のいかなる位置へも経路付ける能力を提供する、能動マトリックスディスプレイを含んでいる。

1つの実施例では、マトリックス駆動電気泳動ディスプレイは、１つ以上のスプリット列および/または行電極、およびディスプレイ解像度において妥協することなく、さらに、所望されない箇所に電場を生じさせたり、あるいは、１つ以上のディスプレイ要素を新しい状態に駆動するために確立された、所望の電場強度を減少させたりすることにより、こうした経路上に担持される信号がディスプレイの性能にどう影響するかを懸念することなく、前記スプリット電極に関連付けられた導電性経路を関連付けられたドライバおよび／または制御要素へ経路付け可能にするよう構成された多層バックプレーンを有する受動マトリクス電気泳動ディスプレイを含んでいる。

図１は、典型的な電気泳動ディスプレイの側面図を示した概略図である。ディスプレイ100は、最上部電極層102、電気泳動セル層104、および最下部電極層106を含んでいる。上述のように、最上部電極層102は、電気泳動セル層104内の電気泳動セル全体あるいは実質的に全体を覆う共通電極を含んでもよい。代替的に、最上部電極層102は、電気泳動セルのそれぞれの列を覆う多数の列電極、多数の行電極、あるいは、特定の設計もしくは使用に所望される、選択された電気泳動セルのグループを覆う、1つ以上のパターン化された電極を含んでもよい。

電気泳動セル層104は、1つ以上の電気泳動セルを含む。1つの実施例では、電気泳動セル層104は、行および列のアレイに構成された、上述のマイクロカップタイプの多数の電気泳動セルを含んでいる。

上述の、典型的な受動マトリクス電気泳動ディスプレイでは、例えば、行および列電極の各交差点に1つ以上の電気泳動セルが位置決めされ、最上部電極層102が多数の列電極を含んでいる場合、最下部電極層106は、多数の行電極を含んでいてもよい。本願明細書にて開示されているような能動マトリックスディスプレイにおいては、1つの実施例では、最下部電極層106は、各々が、画素電極に相当する画素に関連付けられた、少なくとも1つの電気泳動セルに関連付けられている多数の画素電極を含んでいる。以下においてさらに十全に説明されるように、1つの実施例では、最下部電極層は、1つ以上のダイオード、トランジスタ、ＭＩＭ（金属−絶縁体−金属）、および/またはそれらが関連付けられた画素電極を絶縁可能な他のスイッチング要素を含んでいる。1つの実施例では、最下部電極層は、以下において十全に説明されるように、画素電極、ルーティング回路、スイッチング要素、および/または他の導電性構造を含む様々な層である、複数の層を含んでいてもよい。1つの実施例では、最下部電極層106の1つ以上の層内の経孔構造は、1つの層内の構造を他の層内の構造に、電気的に接続するために使われる。

本願明細書で使用されているように、ディスプレイセル層の下方に位置する図１の電気泳動セル層104などの構造は、ディスプレイの「バックプレーン」を含む構造と呼ばれる。例えば、図１のディスプレイ100のバックプレーンは、最下部電極層106を含んでいる。本願明細書に使用されるように、用語「バックプレーン」と関連して用いられる「多層」という用語は、２つより多い層に配置された導電性構造を有するバックプレーンを指している。これは、バックプレーンを形成するために、電気的に、および/または他の形で、ラミネートされ、あるいは他の方法で接着され、あるいは一緒に接続された基板を備えている、多層バックプレーンを含む各基板の1つあるいは2つの表面に形成された、導電性構造を伴うディスプレイを含んでいてもよい。これは例示であり、これには限定されない。

図２は、多層バックプレーンを能動マトリックス電気泳動ディスプレイに提供するための1つの実施例で使用される代替設計を示している。図２に示した設計は、最上部電極層が、電気泳動セルのアレイを覆う単一の共通電極層を含んでいる、1つの実施例で使用される。こうした構成は、ヤニブ（Yaniv）他に対する、米国特許第4,589,733号明細書で説明されており、これは、全ての目的のための参照により、本願明細書に組み込まれる。図２に示された最下部電極層200は、多数の画素電極204、206、214、216を含んでいる。以下にさらに十全に説明されるように、最上部電極層内の列電極に印加されたディスプレイ画像データ信号を有する代わりに、この目的のために、列信号線202、212が最下部電極層に提供される。行線208は画素電極204、214に関連付けられ、さらに、行線210は画素電極206、216に関連付けられている。

ダイオード220、222は画素電極204に関連付けられており、画素電極204と異なる最下部電極層200の層内に位置している。ダイオード220の陽極は行線202に接続され、ダイオード220の陰極はダイオード222の陽極に接続されている。ダイオード220の陰極およびダイオード222の陽極は、経路構造224を通して画素電極204に接続されている。ダイオード222の陰極は、経路構造226を通して列信号線202に接続されている。ダイオード228、230は、画素電極206に接続されている。ダイオード228の陽極は行線210に接続され、ダイオード228の陰極はダイオード230の陽極に接続されている。ダイオード228の陰極とダイオード230の陽極は、経路構造232を通して画素電極206に接続されている。ダイオード230の陰極は、経路構造234を通して列信号線202に接続されている。ダイオード238、240は、画素電極214に関連付けられている。ダイオード240の陽極は行線208に接続され、ダイオード240の陰極はダイオード238の陽極に接続されている。ダイオード240の陰極とダイオード238の陽極は、経路構造236を通して画素電極214に接続されている。ダイオード238の陰極は、経路構造242を通して列信号線212に接続されている。ダイオード244、246は、画素電極216に関連付けられている。ダイオード244の陽極は行線210に接続され、ダイオード244の陰極はダイオード246の陽極に接続されている。ダイオード244の陰極とダイオード246の陽極は、経路構造248を通して画素電極216に接続されている。ダイオード246の陰極は、経路構造250を通して列信号線212に接続されている。抵抗252は行線208に接続され、抵抗254は行線210に接続されている。

1つの実施例では、画素電極204、206、214、216に関連付けられたそれぞれの電気泳動セルは、駆動電圧を行線208、210と列信号線202、212の適切な1つに印加することにより制御される。

図３は、図２に示した設計を用いた1つの実施例に提供される、ディスプレイ300の横断面の概略図である。ディスプレイ300は、最上部電極層302、電気泳動セル層304、および最下部電極層306を含んでいる。最上部電極層302は共通電極308を含んでいる。電気泳動セル層304は、1つの実施例では、共通電極308の下部を覆う行および列内に、多数の電気泳動セルを含んでいる。

最下部電極層306は、画素電極層309、回路ルーティング層310、および駆動回路および要素層314を含む。画素電極層309は基板312の最上部表面上に形成された画素電極204、214を含む。経路構造224、236は、それぞれ、画素電極204、214を、回路ルーティング層310内の導電性構造320、322へそれぞれ電気的に接続する。1つの実施例では、画素電極204、214と、経路構造224、240は、図２に示した同様に附番された構造に相当する。

1つの実施例では、回路ルーティング層310は、導電性構造320、322、および図２に示したようなダイオードを含んでいる。1つの実施例では、導電性構造320は、図２に示されたダイオード220の陰極をダイオード222の陽極の接続する線に一致し、また、導電性構造322は、図２に示されたダイオード240の陰極をダイオード238の陽極に接続する線に一致しており、前述のダイオードは、図３に示した特定の横断面内には示されていない。1つの実施例では、回路ルーティング層310は、図２の行線208、210などのような導電性行線を含んでおり、これらは図3には示されていない。1つの実施例では、回路ルーティング層310は、ダイオードを関連する行および／または列線へ接続する導電性経路などの他の導電性構造、図２の抵抗252、254などの回路要素、および／または、回路ルーティング層310内の導電性構造を駆動回路内の駆動回路部品へ接続するための導電性経路、および経路構造を通して回路ルーティング層310を駆動回路および要素層314へ接続する要素層314を含んでいる。

1つの実施例では、導電性構造320、322は、基板324の最上部表面上に形成され、さらに、駆動回路および要素層は、基板324の最下部側面上に形成された列線202、212を含んでいる。導電性経路構造226、242は、導電性構造320、322を、それぞれ、列線202、212と接続する。1つの実施例では、駆動回路および要素層314は、1つ以上の関連付けされた行および/または列線へ駆動電圧を印加する駆動回路を含んでいる。1つの実施例では、こうした駆動回路は、駆動回路および要素層310を含む導電性経路および／または他の構造に、電気的に接続された別々のフレキシブルプリント回路(FPC)あるいはプリント回路板(PCB)の形式で提供される。

図４Ａおよび図４Ｂは、1つの実施例で使用される、図３の基板312のような基板上への画素電極および/または他の導電性薄膜構造の形成処理を示す。図４Ａでは、ポリマーインクパターン402は、可剥性ポリマーインクを用いて基板上に印刷された。フレキソ印刷、ドリオ印刷、電子写真印刷、およびリソグラフ印刷など、適当ないかなる印刷技術も、基板上にインクパターンを印刷するために使用可能である。特定のアプリケーションでは、必要とされる解像度に応じて、スクリーン印刷、インクジェット印刷、およびサーマル印刷などの他の印刷技術も適当となろう。ポリマーインクパターン402は、ポリマーインクが存在しない基板上に、画素電極領域404、406、414、416を形作る。1つの実施例では、導電性薄膜は、ポリマーインクパターン402および画素電極領域404、406、414、416の両方を覆って、基板のパターン化された表面上に形成される。その後、ポリマーインクパターン402を含むポリマーインクは剥離される。結果的に生ずる構造は、図４Ｂに示されており、基板312上に形成された薄膜画素電極204、206、214、216を含んでいる。

1つの実施例では、同様の処理は、図３の回路ルーティング層310を含む導電性構造のように、基板312の最下部側面上の導電性薄膜構造を形成するために使用される。1つの実施例では、回路ルーティング層を含む構造の少なくとも部分集合が、フレキシブルプリント回路(FPC)、あるいはプリント回路板(PCB)のような代替アプローチを用いて提供される。

図５Ａから図５Ｄでは、上述の処理がさらに示されている。図５Ａは、基板312の横断面図を示している。図５Ｂは、基板上に画素電極領域404、414を形作る、基板312上に形成されたポリマーインクパターン402を示している。図５Ｃは、パターン化された基板上に形成された導電性薄膜418、ポリマーインクパターン402上に形成された部分と、画素電極領域404、414などの基板の露出領域上に形成された部分とを含む導電性薄膜418を示している。図５Ｄは、ポリマーインクパターン402を剥離した後に残っている構造を示しており、この残余構造は、画素電極204、214を含んでいる。

上述の導電性薄膜構造形成処理は、特定のタイプの電気泳動セルを用いる際には特に重要となり得る。例えば、上述のような処理は、ディスプレイの層が一緒にラミネートされる際、マイクロカップタイプ電気泳動セルの適切な封止を可能にするために、最下部電極層には、十分平坦な、あるいはほぼ平坦な最上部表面が必要となろう。

上述の経路構造は、1つの実施例では、導電性薄膜構造がいったん形成されると、基板312内に経路孔を形成することにより、形成される。1つの代替的実施例では、経路孔は、導電性薄膜構造の少なくとも部分集合を形成する前に形成される。1つの実施例では、経路孔は、レーザを用いて形成される。１つの実施例では、経路孔は、コンピュータ数値制御(CNC)パンチングあるいは穿孔などの機械技術により形成される。

１つの実施例では、経路孔は、基板の最上部表面上の導電性構造と、基板の最下部側面上に形成された、さもなければ基板の最下部側面へ電気的に接続された、導電性構造あるいは要素との間の電気的接続を提供する、図2および図3に示した経路構造224、236のような導電性経路構造を形成する、導電性材料で充填されている。1つの実施例では、経路孔は、導電性ポリマーインクあるいは銀ペーストなどの導電性材料で充填されている。1つの代替的実施例では、フォトレジストの乾燥膜を印加し、マスクを構成するためにフォトレジストを露光し、および現像し、その後、コロイド状グラファイトの薄層で覆い、それに続いてグラファイト上に銅層をメッキし、さらに続いてフォトレジストを剥離することにより、銅メッキで充填される。１つの実施例では、経路孔の側壁上に銅メッキ層を形成するために上述の処理ステップを用いる一方で、フォトレジストの乾燥薄膜、あるいはマスキングテープなどの他の適当な材料が、基板の最下部側面上の構造を保護するテント層として使用される。

上述の処理、および本願明細書で説明した画素電極の形成に適した変形形態は、共に係属中の特許出願第＿＿＿号(代理人管理番号第26822‐0054号)で、さらに詳細に説明されている。これは、上の参照で本願に組み込まれる。１つの実施例では、本願明細書に説明した処理は、５ミクロン以下の厚みを有する1つ以上の金属薄膜構造を形成するのに使用される。

図６Ａは、多層バックプレーン420を提供するために経路孔を用いる、1つの実施例で使用される処理の初期ステップを示している。経路孔422は、誘電性基板424内に形成されているものとして示されている。1つの代替的実施例では、経路孔は、基板の最上部表面上に1つ以上の電極が形成された後に形成される。1つのこうした実施例では、経路孔は、図６Ｂおよび図６Ｃに関連して議論するように、最上部表面電極の形成後に形成される。1つの実施例では、経路孔の形成にレーザが用いられる。1つの代替的実施例では、経路孔の形成には、コンピュータ数値制御(CNC)穿孔などの機械的処理が使用される。経路孔の形成には、適当ないかなる処理あるいは技術も使用可能である。

図６Ｂでは、以下にさらに十全に説明されるように、基板424の最上部表面に形成されるセグメント電極の左右の境界を形作るために、マスキングコーティング／インク線426a、426bが、基板424上に形成されている。

図６Ｃでは、金属薄膜が基板424の最上部表面に堆積される。1つの実施例では、この導電性薄膜は、アルミニウム、銅、銀、ニッケル、スズ、あるいは亜鉛、金、モリブデン、クロム、タンタル、インジウム、タングステン、ロジウム、パラジウム、プラチナなどの他の金属、およびそれらの混合物、合金、および多層複合膜、あるいは上述のいかなる金属および派生物を含んでいてもよい。任意に、ＳｉＯｘ、ＴｉＯ_２、ＩＴＯなどの薄い酸化被膜が、例えば、バリア特性、スクラッチ耐性、および耐蝕性などの改良のために、金属薄膜上にオーバーコーティングされてもよい。図６Ｃに示したように、基板の最上部表面上に堆積された金属薄膜は、基板の最上部表面上に金属薄膜層428を形成する。1つの実施例では、図６Ｃに示したように、金属薄膜が、経路孔の側壁を部分的に充填してもよい。この金属薄膜は、マスキングコーティング/インク線426a、426bの最上部にも形成される。１つの実施例では、図６Ｃに示したように、マスキングコーティング／インク線の大きさおよび形状、および金属薄膜428の形成に使用された材料ならびに堆積パラメータに応じて、マスキングコーティング／インク線426a、426bの側面上には、金属薄膜層428のごく薄い層が存在するのみであり、あるいは全く存在しないこともある。

図６Ｃに示された、マスキングコーティング/インク線426a、426bに対する金属薄膜層428の厚みの相対的な大きさは、正しい縮尺ではなく、明瞭さの目的のために選択されている。使用される材料および技術に応じて、マスキングコーティング／インク線426a、426bの厚みは、例えば、0.1〜30ミクロンのオーダーであってもよい。金属薄膜にアルミニウムが使用される場合は、厚みは0.05‐0.10ミクロンの程度に小さくてもよい。銅が使用される場合は、金属薄膜の厚みは、0.5〜3ミクロンのオーダーであってもよい。他の金属は、異なる典型的な厚みの範囲を有していてもよい。このように、特に、マスキングコーティング／インク線426a、426bの厚みが上記の範囲内の大きい方の限度(例えば、30ミクロン)であり、さらに金属薄膜428にアルミニウムが使用されている場合は、金属薄膜428は、マスキングコーティング/インク線426a、426bより遥かに薄くなり、結果として、インク線の側面に形成され得る金属膜は、非常に小さくなり、あるいは全く存在しなくなる。インク線についてのこの議論で使用したように、「側面」という用語は、基板上に印刷された可剥性マスキングコーティング/インク線あるいは領域の縁に沿った表面を指しており、コーティング／インク線あるいは領域(すなわち、インク線あるいは領域が印刷される基板の表面に大部分が平行な表面)の最上部表面に概ね垂直であるかどうかを問わない。特定の実施例では、使用される材料および技術に応じて、これらの「側面」あるいは縁表面は、部分的に、あるいは完全に丸みを帯びていてもよく、および／または、インク線あるいは領域表面の最上部表面(すなわち、水平表面)に対して90度以外の角度であってもよい。1つの実施例では、上述の、金属薄膜とマスキングコーティング／インク線との間の厚みの相違は、金属堆積後に、ケトン類、ラクトン類、エステル類、アルコール類、エーテル類、アミド類、スルホキシド類、スルホン類、炭化水素類、アルキルベンゼン類、水、水溶液、および／または、形成された金属薄膜電極構造を破損しない本願明細書に記載されている剥離溶剤のような共通溶剤または溶剤混合物を用いた、マスキングコーティング/インク線の除去を容易にする。

図６Ｄは、マスキングコーティング/インク線を剥離した際に形成される、電極構造を示している。この電極構造は、ギャップにより、隣接する電極432から離間された電極430を含んでいる。図６Ｄに見ることができるように、マスキングコーティング/インク線426a、426bの剥離は、結果的に、マスキングコーティング/インク線426a、426bの側面の上方および/または側面上に形成されている薄い金属層を剥離することになり、後には、それぞれの電極構造を形づくるギャップが残る。

図６Ｅは、基板424の下側に形成された、マスキングコーティング/インク領域444a、444bを示す。マスキングコーティング/インク領域444a、444bは、導体経路線および/または他の導電性構造が形成されない基板424の最下部側面上の部分に形成される。

図６Ｆは、基板424の最下部側面上への金属薄膜の堆積後の、図６Ｅに示したものと同一の断面を示している。図６Ｆに示されたように、最下部側面上の金属薄膜層446は、基板424の最下部側面上に形成されている。最下部金属薄膜層446は、マスキングコーティング/インク線426a、426bを覆うように上述した薄膜428の一部と同様の特性を有する、ポリマーインク領域444a、444bを含んでいる。

図６Ｇは、基板424の最下部側面から、マスキングコーティング/インクを剥離した後の、同一断面図を示している。マスキングコーティング/インク領域444a、444bを剥離することにより、電極430に関連付けられたスイッチング、制御および/または駆動回路部品(図示せず)に接続する導電性経路(または、他の導電性構造)448が形成される。

最終的に、図６Ｈでは、電極430と導電性経路448との間に強固かつ信頼性の電気接続を実現する導電性材料450が、経路孔422を充填するために使用された状態が示されている。1つの実施例では、経路孔の充填に、銀、カーボンブラック、あるいはグラファイトペースト、あるいは導電性ポリマーなどの導電性インクが使用される。1つの代替的実施例では、経路孔は導電性材料では充填されず、代わりに経路孔の側壁が導電性材料でコーティングされ、それにより、その経路孔と関連付けられた基板の最上部および最下部側面上に形成された構造間に電気接続が形成される。

図７Ａから図７Ｄは、基板の最下部側面上に形成された多層バックプレーンおよび対応する導電性経路を含む、基板の最上部表面上に形成された1つ以上の電極間の電気接続を改良するための1つの実施例で使用される代替的処理を示している。

図７Ａでは、基板の最上部表面(すなわち、電極が形成されている側)は、乾燥フォトレジスト膜502でラミネートされている。そして、乾燥フォトレジスト膜502は、電極構造、電極構造間のギャップ、および経路孔422などの経路孔を覆っている。最下部表面(すなわち、経路が形成されている側)は、例えば、乾燥フォトレジスト膜あるいは単純なマスキングテープでもよい乾燥テント膜504でラミネートされている。乾燥テント膜504は、経路孔422の最下部側面を覆っている。

図７Ｂは、乾燥フォトレジスト膜502が作像され、乾燥フォトレジスト膜502の露光部分が除去された後の電極層を示している。1つの実施例では、乾燥フォトレジスト膜502は、電極および経路孔を覆う部分を露光するような形で、膜の選択部分を露光するマスクを用いて作像される。

図７Ｃでは、電極層の最上部表面は、まず、コロイド性のグラファイト層506でメッキされ、その後、銅層508でメッキされているものとして示されている。1つの代替的実施例では、銅層508をメッキする前に、フォトレジスト膜502の残余部分は、電極上に形成されたコロイド性グラファイト層506の部分が剥離により破壊されない箇所で剥離される。こうした実施例では、残ったフォトレジスト膜502が剥離された後、コロイド性のグラファイト層506で覆われたまま残っている表面上にのみ、銅層508が形成される。

図７Ｄは、テント膜504が除去された後、経路孔422の最下部を露出している多層バックプレーン420を示している。1つの実施例では、任意に、電極430と最上部層内の対応する電極との間に一定の電界を生成させるよう、銀、ニッケル、カーボンブラック、あるいはグラファイトペーストのような大量の導電性インク510が経路孔の最上部へ挿入される。導電性インク510に代え、他の導電性材料も使用可能である。

図８は、能動マトリックス電気泳動ディスプレイに多層バックプレーンを提供するために1つの実施例で使用されるスイッチング要素構成を示している。ディスプレイ800は、電気泳動セルアレイ(図８には示さず)の2画素×2画素部分に関連付けられた画素電極804、806、814、816を含んでいる。画素電極804、806はソース信号線802に関連づけられており、画素電極814、816は他のソース信号線812に関連付けられている。画素電極804、814はゲート信号線808に関連づけられており、画素電極806、816はゲート信号線810に関連付けられている。ソース線802、812は、それぞれ、ソースドライバ818、820に関連付けられている。ゲート信号線808、810は、それぞれ、ゲートドライバ822、824に関連付けられている。

画素電極804は、共通電極に接続されたコンデンサーの端子の1つを伴って、画素電極804を横切って接続されたコンデンサー826に関連付けられている。コンデンサー826および画素電極804の他方の端子は、画素電極804に関連付けられた電界効果トランジスタ(FET)828のドレイン端子に接続される。トランジスタ828のゲートはゲート信号線808に接続され、ソースはソース信号線802に接続される。同様に、電極画素806はコンデンサー830およびトランジスタ832に関連づけられ、さらに、電極画素814はコンデンサー834およびトランジスタ836に関連づけられ、さらに、画素電極816はコンデンサー838およびトランジスタ840に関連づけられており、全ては、画素電極804と関連付けられた対応する要素について上述したのと同じ方法で接続され、および構成されている。

1つの実施例では、スキャン行に対して、このスキャン行に関連付けられたゲート信号線は、関連するゲートドライバの動作により、導電状態にあるスキャン行の画素電極に関連付けされたトランジスタを位置決めする十分な高電圧にまで、それぞれの各行画素電極が、対応するソースドライバの動作により関連付けられるソース信号線に印加された、すなわち、ディスプレイ画像データにより決定され、それぞれの各ソース信号線へ印加された特定電圧である、信号電圧あるいはその付近の電圧まで上げることが可能な方法で、上げられる。例えば、正に帯電された白色顔料粒子を有するセルが、黒色溶剤に分散され、ディスプレイ800で使用されると仮定する。また、ゲート信号線808に関連付けられた行がスキャン行であり、ゲート信号線810に関連付けられた行が非スキャン行と仮定する。また、画素電極804に関連付けられたセルが、最下部電極層あるいはその付近で帯電された顔料粒子で黒色状態へ駆動され、一方、画素電極814に関連付けられたセルは、最上部電極層あるいはその付近で帯電された顔料粒子で白色状態へ駆動されると仮定する。

1つの実施例では、最上部電極層は、10ボルトの電位で保持された共通電極を含んでいると仮定する。１つの実施例では、スキャン行のゲート信号線、この例では、ゲート信号線808、は35ボルトへと駆動され、さらに、ゲート信号線810などの非スキャン行に関連付けられたゲート信号線は−5ボルトに維持される。その間、ソース信号線802などの、黒色状態へ駆動されるスキャン行の画素に関連付けられたソース信号線は、0ボルトで駆動され、一方、ソース信号線812などの、白色状態へ駆動されるスキャン行の画素に関連付けられたソース信号線は、20ボルトへと駆動される。説明した電圧状態の下では、非スキャン行の画素電極に関連付けられたトランジスタは、対応するソース信号線に印加された電圧にかかわらず、各場合でのトランジスタのゲートの電圧が、ソースでの電圧より小さくなるので、全て非導電状態にあることになる。トランジスタは、スキャン行に対して導電状態となる。例えば、画素電極814に関連付けられたトランジスタ836は、導電状態に置かれ、画素電極814上の電圧をトランジスタ836のソース端子で印加される20ボルト引くトランジスタ836全体の降下に等しいレベルへ設定するもので、これは、1つの実施例では、関連付けられた電気泳動セル内の正に帯電された粒子を、最上部電極層あるいはその付近の新しい位置へ駆動するために、画素電極814と(最上層内の)共通電極との間へ電場を確立されるのに十分なレベルである。1つの実施例では、ある画素に関連付けられたセルの状態を変化させる駆動電圧へ駆動されている、画素電極に関連付けられたコンデンサーを駆動している間、画素電極814に関連付けられたコンデンサー834のように、その画素電極が駆動され、結果として、関連する画素電極を、駆動回路部品が、もはや画素電極をその電圧まで能動的に駆動させるために用いられなくなった後も、それを駆動された電圧レベルあるいはその付近に維持する電圧レベルまで帯電される。

1つの実施例では、図８に示した構成は多層バックプレーン内に実装される。例えば、1つの実施例では、画素電極814に関連付けられたトランジスタ828およびコンデンサー826のようなスイッチングアンドホールディング部品、およびゲートドライバ822、824およびソースドライバ818、820のようなゲートおよび/またはソースドライバは、図８に示されるように、最下部電極層の他の基板への経路構造を通して、対応する画素電極、ゲート信号線、および／または、ソース信号線のような接続されるべき他の構造への電気接続で、最下部電極層の最下部基板へ接続されている必要がある。

図９は、図８の設計を使用したディスプレイを提供するための1つの実施例で使用される多層バックプレーン構造の断面図を示している。ディスプレイ８００は、最上部（共通）電極層８６２、電気泳動セル層８６４、および多層バックプレーン８６６を含むものとして示される。バックプレーン866は、基板890の最上部表面に形成された、図８の画素電極804、814を含む多数の画素電極を包含した、画素電極副層868を含んでいる。バックプレーン866は、さらに、回路ルーティング層870、および駆動回路、および要素層872を含んでいる。この回路ルーティング層870は、第2基板892の最上部表面内に形成され、それぞれ経路構造878、880によって、画素電極804、814へ電気的に接続された導電性構造874、876を含んでいる。1つの実施例では、基板892はラミネートされるか、あるいは他の方法により、それぞれの基板上に形成された導電性構造間に必要な電気接続が形成される形で基板890に接着される。1つの実施例では、導電性構造874、876は、画素電極804、814を他の導電性構造へ接続する導電性経路、および/または、ゲート信号線808(図９には示さず)のような前記画素電極に関連付けられた要素を含んでいる。1つの実施例では、ゲート信号線は駆動要素と同じ層872内に形成され、導電性構造874、876は、図８のソース信号線802、812のようなソース信号線を含んでいる。

駆動回路および要素層872は、それぞれ、経路構造886、888を通して、導電性構造874、876へ接続された要素882、884を含んでいる。要素882、884の各々は、基板892の最下部表面上に形成された導電性構造894、896の1つに接続されて、それに関連付けられる。1つの実施例では、要素882、884は、それぞれ、図８のトランジスタ828、836に対応している。1つの実施例では、要素882、884は、それぞれ図８のコンデンサー826、834に対応している。1つの実施例では、経路構造886、888は、要素882、884の端子のうちの1つを、多層バックプレーン866の他の層内の導電性構造へ接続する。例えば、要素882が図８のトランジスタ828に対応する実施例では、経路構造886はトランジスタのゲート端子を、1つの実施例での回路ルーティング層870内に形成されたゲート信号線808(図９に示されていないゲート信号線)へ接続するために使用されてもよい。1つの実施例では、導電性構造894、896は、それぞれソース信号線802、821に対応し、関連する列に関連付けられたトランジスタの、ソース端子に接続されている。1つの実施例では、導電性構造894、896は、同じ層の他の構造を伴っている、あるいは、図９には示されていない追加経路構造を通して、バックプレーン866内部の他の層に位置する構造および/または要素を伴っている駆動回路および要素層872を含んだ、導電性経路接続要素を含んでいる。

要素、電極、および、多層バックプレーン866、および経路構造あるいはその他を通る多層バックプレーン間の相互接続を含む、層間の他の導電性構造の正確な分割は、他の設計選択および実行の問題である。相互接続回路部品のこうした要素、および構造、および正確なレイアウトならびに構築の様々な分布は、特定の実施例についての議論により制限されるものではなく、さらに、いかなる適切な分布およびレイアウトも使用可能であり、本開示ならびに特許請求の範囲内である。

１つの実施例では、図９の要素882、884などの要素は、基板892の最下部表面に形成される。１つの実施例では、こうした要素のいくつか、あるいは全ては、以下でさらに十全に説明されているように、個々の要素として、あるいは異なる集積度のいずれかで、別々に製造され、その後、バックプレーン866の最下部層の最下部表面上に形成された導電性構造へ電気的に接続される。こうした要素および/または集積回路は、フレキシブルプリント回路(FPC)、および/または、プリント回路板（ＰＣＢ）を含むことが可能であり、さらに、ダイ、パッケージ化されたチップもしくは要素、回路基板、あるいはいかなる他の適当な形式の形を取っていてもよい。

図１０Ａは、図８のトランジスタ828、832、836、840が、トランジスタアレイ集積回路1002内へ集積された、代替設計1000を示している。画素電極804およびコンデンサー826の上部端子は、導電性線1004によりトランジスタアレイIC 1002に接続されている。同様に、それぞれの関連付けられたコンデンサーを伴う画素電極806、814、816は、それぞれ、導電性線1006、1008、1010により、トランジスタアレイIC 1002に接続されている。コンデンサーはまた、電極層の下方に、最下部共通電極基板を挿入することにより、多層バックプレーン内に形成されてもよい。図１０Ａに示される残りの要素は、同じ参照数字を伴う、図８の対応する要素と本質的に同一である。同様に、スイッチングダイオードは、ダイオードアレイ集積回路内へ集積可能である。図１０Ｂは、トランジスタアレイIC 1002が、いかにしてトランジスタ828、832、836、840を含み、そして、図８に示した回路設計を実現するために、いかにして前記トランジスタへそれぞれ接続するかを示している。この方法でトランジスタ828、832、836、840を集積することにより、最下部電極層の最下部層の最下部側面へ形成され、および／または接着される必要がある要素は少なくなり、多層最下部電極層の組立作業を簡素化してもよい。

図１１Ａおよび図１１Ｂは、図８に示した設計に対する回路集積のさらなる度合いを示している。図１１Ａは、トランジスタ828、832、836、840に加えて、ゲートおよびソースドライバ回路部品、およびゲート信号線808、812を含む関連する線、ゲートドライバ822、824、ソース信号線802、812、およびソースドライバ818、820が集積されたドライバ集積回路1102を示している。制御線1104、1106は、ドライバIC 1102に接続されており、例示された画素電極804、806、814、816を含む画素電極のうち、いずれの画素電極を、その画素電極に関連付けられた電気泳動セルの状態変化に要する電圧まで駆動させるかを決定する、ドライバIC 1102の動作制御に使用される。図１１Ｂは、セグメントドライバIC 1102内に集積された要素を示している。ドライバIC 1102は、トランジスタ828、832、836、840、行ドライバ822、824、行線808、810、列ドライバ818、820、および列信号線802、812を含んでいる。さらに、ドライバIC 1102は、行ドライバ822、824および/または、列ドライバ818、820のうちの適切な1つに制御信号に送るために、制御ロジック1108をそれぞれのドライバに接続するものとして図１１Ｂに示される制御線を通って、制御線1104、1106に印加される制御信号に応答するよう構成された制御ロジック1108を含み、必要に応じて、セルに関連付けられた画素電極を、初期状態(帯電粒子は最下部上にある)から第2状態(帯電粒子は最上部にある)へと移行させるよう、こうした移行効果に必要な電圧まで駆動させる。同様に、スイッチングダイオードも、ドライバおよび制御回路を集積回路内へ集積可能である。

上述のように、本願明細書内で説明したような経路構造は、経路構造を通して電極が集積回路あるいは電極の直下に位置しない他の要素(すなわち、経路構造の反対側面上の電極に直接対向していない)へ接続可能となってもなんらの制限も受けることがないことも含め、ディスプレイの解像度および/または性能に悪影響を及ぼすことなく、図１０Ａ、図１０Ｂ、図１１Ａ、図１１Ｂに示したような、および上述のような集積回路から、関連付けされた電極構造への信号の経路づけを可能にする。

図１２Ａは、受動マトリクス電気泳動ディスプレイを提供するために使用可能な、電極構成の代表部分を示している。多数の行電極1402、1404、1406、1408は、電気泳動ディスプレイメディア(図示せず)の層の上方に位置決めされた最上部電極層に提供される。多数の行ドライバ1412、1414、1416、1418の各々は、それぞれ、行電極1402、1404、1406、1408の対応する1つに関連付けられている。最下部電極層は、多数の列電極1420、1422、1424、1426を含んでいる。各列電極は、列ドライバ1430、1432、1434、1436の対応する1つに関連付けられている。

図１２Ｂは、行電極1408に沿って切り取った、図１２Ａに示した電極構成の側断面図を示している。図１２Ｂは、最上部電極層基板1452上に形成された行電極1408を示している。列電極1420、1422、1424、1426は、最下部電極層基板1454上に形成された形で示されている。電気泳動メディア層1458は、最上部電極層と最下部電極層との間に挟み込まれている。大量の導電性接着剤1462により、行電極1408から最下部層行ドライバ接点1460への電気接触が形成される。1つの実施例では、導電性接着剤1462および最下部層行ドライバ接点1460を経由して、行電極1408と行ドライバ1418との間の接続が達成される。

図１３Ａは、図１２Ａに示した設計の代替手段を示している。図１３Ａに示した代替手段では、各列電極は2つのセグメントに分割されている。1つの実施例では、列電極を分割することにより、2つの行を同時にアドレス可能である；したがって、応答時間を半分に短縮することが可能である。しかしながら、上述のように1つ以上の分割を導入すると、電極セグメントから関連付けられたドライバ回路部品までの回路経路を経路づける必要が生じる。例えば、図１３Ａでは、第1列電極は、セグメント1502、1504に分割されている。セグメント1502は、経路1506を通して列ドライバ1508へ接続され、セグメント1504は経路1510を通して列ドライバ1512へ接続される。同様に、電極セグメント1514、1516、1518、1520、1522、1524の各々は、関連付けられた経路を通して、多数の列ドライバ1530の関連付けられた1つへ接続される。各列電極は、図１３Ａでは2つのセグメントに分割されるものとして示されているが、関連付けられたドライバと接触させるために電極セグメントからディスプレイの縁(あるいは、他の箇所)まで延びる、さらに多数の経路を必要とするプリケーションに応じて、さらに多数のセグメントが使用されてもよい。

図１３Ｂは、行電極1402に沿って切り取った、図１３Ａに示した電極構成の側断面図を示している。図１３Ｂは、最上部電極層基板1552上に形成された行電極1402を示している。列電極セグメント1502、1514、1518、1522は、最下部電極層基板1554上に形成されたように、示されている。電気泳動メディア層1558は、最上部電極層と最下部電極層との間に挟み込まれている。大量の導電性接着剤1562により、行電極1402から最下部層行ドライバ接点1560への電気接触が形成される。1つの実施例では、導電性接着剤1562および下部層行ドライバ接点1560を経由して、行電極1402と行ドライバ1412との間の接続が達成される。最下部電極層基板1554は、多数の経路構造1564、1566、1568、1570を含み、各々がそれぞれ列電極セグメント1502、1514、1518、1522のそれぞれの1つと関連付けられる。最下部電極層基板1554は、最下部層行ドライバ接点1560に関連付けられた経路構造１５７２を含んでいる。導電性経路1580、1582、1584は回路ルーティング層基板1586上に形成されたように示されている。導電性経路1580は、経路構造1554を通して、列電極セグメント1502へ電気的に接続されている。導電性経路1580は、図１３Ｂに示された平面以外の平面内で列ドライバ1508（図１３Ｂでは破線で示す)へ、同じく図１３Ｂに示された平面以外の平面内の経路構造1590を通して電気的に接続されている(図１３Ｂでは破線で示す)。1つの実施例では、経路構造1564、導電性経路1580、および経路構造1590は、図１３Ａに示した導電性経路1506に対応している。経路構造1582、1584は、同様に、導電性経路1586を貫通する経路構造、および前記基板の最下部側面に形成され、および/または堆積されたドライバに関連付けられている。上述の方法では、電極のような多層バックプレーンの1つの層内の導電性構造は、多層バックプレーンの他の層内に在りながらも、この導電性構造のすぐ下には位置しないドライバあるいは他の要素に、ディスプレイ解像度および/または性能で妥協することなく接続可能となる。

これまで述べてきた発明は、明瞭な理解のために、若干詳細にわたって説明されているが、特定の変形および変更が、請求項の範囲内で実行可能なことは明白であろう。本発明の処理および装置の双方を実行する多数の代替的方法が存在することに留意しなければならない。したがって、各本実施例は例示的なものであって限定するものではなく、さらに本発明は、本願明細書に述べられた詳細に限定されるものではなく、請求項の範囲および均等物内で変更が可能である。

典型的な電気泳動ディスプレイの側面を示す概略図である。 能動マトリックス電気泳動ディスプレイに多層バックプレーンを提供する、1つの実施例で使用される代替設計を示す図である。 図2に示された設計を用いる1つの実施例に提供される、ディスプレイ300の横断面図である。 1つの実施例で使用される、基板上への画素電極および/または他の導電性構造の形成処理を示す図である。 1つの実施例で使用される、基板上への画素電極および/または他の導電性構造の形成処理を示す図である。 図４Ａおよび図４Ｂに示された処理をさらに示す図である。 図４Ａおよび図４Ｂに示された処理をさらに示す図である。 図４Ａおよび図４Ｂに示された処理をさらに示す図である。 図４Ａおよび図４Ｂに示された処理をさらに示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 基板内の導電性経路構造を形成するために1つの実施例で使用される処理を示す図である。 能動マトリックス電気泳動ディスプレイに多層バックプレーンを提供するために1つの実施例で使用されるスイッチング要素の構成を示す図である。 図８の設計を使用したディスプレイを提供するための1つの実施例で使用される多層バックプレーン構造の横断面図である。 図８のトランジスタ828、832、836、840が、トランジスタアレイ集積回路1002に集積された、代替設計1000を示す図である。 トランジスタアレイIC 1002が、いかにしてトランジスタ828、832、836、840を含み、そして、図８に示した回路設計を実現するために、いかにして前記トランジスタへそれぞれ接続するかを示す図である。 トランジスタ828、832、836、840に加え、ゲートおよびソースドライバ回路、およびゲート信号線808、812、ゲートドライバ822、824、ソース信号線802、812、およびソースドライバ818、820を含む関連線が集積されているドライバ集積回路1102を示す図である。 セグメントドライバIC 1102内に集積された要素を示す図である。 受動マトリクス電気泳動ディスプレイを提供するために使用可能な電極構成の代表的部分を示す図である。 行電極1408に沿って切り取った、図１２Ａに示した電極構成の側断面図である。 図１２Ａに示した設計の代替手段を示す図である。 行電極1402に沿って切り取った、図１３Ａに示した電極構成の側断面図である。

Claims (52)

1. 最上部電極層と、
   多層バックプレーンと、
   前記最上部電極層と前記多層バックプレーンとの間に位置する電気泳動セル層と
   を備え、
   前記多層バックプレーンは、
   最上部表面および最下部側面を有する第１基板上に形成された第１導電性層であって、前記第１導電性層は前記第１基板の最上部表面上に形成された電極を含み、前記電極は５ミクロン以下の厚みを有する金属薄膜構造を含む、前記第１導電性層と、
   前記電極に関連付けられた回路ルーティング経路を含む第２導電性層と、
   前記電極に関連付けられた回路要素を含む第３導電性層と、
   前記第１導電性層から前記第２導電性層へ連通する第１経路構造と
   を備えることを特徴とするマトリクス駆動電気泳動ディスプレイ。
2. 最上部電極層が共通電極を含んでいる、請求項１に記載のマトリクス駆動電気泳動ディスプレイ。
3. 最上部電極層が、各々が多数の電気泳動セルを覆っている多数の電極を含んでいる、請求項１に記載のマトリクス駆動電気泳動ディスプレイ。
4. 多数の電極が多数の列電極を含んでいる、請求項３に記載のマトリクス駆動電気泳動ディスプレイ。
5. 多数の電極が多数の行電極を含んでいる、請求項３に記載のマトリクス駆動電気泳動ディスプレイ。
6. 第2導電性層から第3導電性層まで連通する第2経路構造をさらに含んでいる、請求項１に記載のマトリクス駆動電気泳動ディスプレイ。
7. 電気泳動セル層が多数の電気泳動セルを含んでいる、請求項1に記載のマトリクス駆動電気泳動ディスプレイ。
8. 多数の電気泳動セルが多数のマイクロカップタイプ電気泳動セルを含んでいる、請求項7に記載のマトリクス駆動電気泳動ディスプレイ。
9. 電気泳動セル層が多数の電気泳動セルを含み、電極が前記電気泳動セルの少なくとも1つに関連付けられている、請求項1に記載のマトリクス駆動電気泳動ディスプレイ。
10. 第1基板がフレキシブルポリマー基板を含んでいる、請求項1に記載のマトリクス駆動電気泳動ディスプレイ。
11. 電極が、以下の処理により形成される、請求項1に記載のマトリクス駆動電気泳動ディスプレイ：
    第1基板の最上部表面上に可剥性材料で、電極形成領域を形作るパターンを印刷すること；
    第1基板のパターン化された最上部表面上に、金属薄膜を堆積させること；および、
    第1基板の最上部表面から可剥性材料を剥離すること。
12. 可剥性材料が、有機溶媒あるいは溶剤混合物で剥離可能な、ポリマー、オリゴマー、あるいはワックスを含んでいる、請求項11に記載のマトリクス駆動電気泳動ディスプレイ。
13. 可剥性材料が、水溶液で剥離可能な、ポリマー、オリゴマー、あるいはワックスを含んでいる、請求項11に記載のマトリクス駆動電気泳動ディスプレイ。
14. 回路要素が、電極に関連付けられたスイッチング要素を含んでいる、請求項1に記載のマトリクス駆動電気泳動ディスプレイ。
15. スイッチング要素が、少なくとも1つのダイオードを含んでいる、請求項14に記載のマトリクス駆動電気泳動ディスプレイ。
16. スイッチング要素が、少なくとも1つのトランジスタを含んでいる、請求項14に記載のマトリクス駆動電気泳動ディスプレイ。
17. スイッチング要素が、少なくとも１つのＭＩＭ(金属絶縁体金属)デバイスを含んでいる、請求項１４に記載のマトリクス駆動電気泳動ディスプレイ。
18. スイッチング要素が、少なくとも1つのバリスタを含んでいる、請求項14に記載のマトリクス駆動電気泳動ディスプレイ。
19. 多層バックプレーンが、最上部表面および最下部側面を有する第2基板をさらに含み、スイッチング要素が第2基板の最下部側面上に形成されている、請求項１４に記載のマトリクス駆動電気泳動ディスプレイ。
20. 多層バックプレーンが、第2基板の最上部表面から第2基板の最下部側面へ連通する第２経路構造をさらに含んでいる、請求項１９に記載のマトリクス駆動電気泳動ディスプレイ。
21. スイッチング要素が、第2経路構造、回路ルーティング経路、および第1経路構造を含んでいる経路を通して、電極に電気的に接続されている、請求項20に記載のマトリクス駆動電気泳動ディスプレイ。
22. 第1経路構造が、以下の処理により形成される、請求項1に記載のマトリクス駆動電気泳動ディスプレイ：
    電極および回路ルーティング経路と関連付けられた、第1基板の最上部表面から第1基板最下部までを連通するよう第１基板を貫通する経路孔を形成すること。
23. 電極と回路ルーティング経路との間の導電性経路を形成するために、第1経路構造形成処理が、経路孔を少なくとも部分的に導電性材料で充填することをさらに含んでいる、請求項22に記載のマトリクス駆動電気泳動ディスプレイ。
24. 導電性材料が導電性インクを含んでいる、請求項23に記載のマトリクス駆動電気泳動ディスプレイ。
25. 導電性インクが銀ペーストを含んでいる、請求項24に記載のマトリクス駆動電気泳動ディスプレイ。
26. 導電性インクが、カーボンブラックあるいはグラファイトペーストを含んでいる、請求項２４に記載のマトリクス駆動電気泳動ディスプレイ。
27. 導電性インクが導電性ポリマーを含んでいる、請求項２４に記載のマトリクス駆動電気泳動ディスプレイ。
28. 電極と回路ルーティング経路との間の導電性経路を形成するために、第1経路構造形成処理が、その経路孔の両側を少なくとも部分的に導電性材料でコーティングすることをさらに含んでいる、請求項22に記載のマトリクス駆動電気泳動ディスプレイ。
29. 導電性材料が金属メッキを含んでいる、請求項28に記載のマトリクス駆動電気泳動ディスプレイ。
30. 金属メッキが銅メッキを含んでいる、請求項29に記載のマトリクス駆動電気泳動ディスプレイ。
31. 経路孔を少なくとも部分的に導電性材料でコーティングするステップが、以下を含んでいる、請求項28に記載のマトリクス駆動電気泳動ディスプレイ：
    第1基板の最上部表面を乾燥フォトレジスト膜でラミネートすること；
    選択された部分を紫外線で露光することにより、乾燥フォトレジスト膜をパターン化すること、パターンはフォトレジストの非硬化部分除去後に、経路孔および電極の少なくとも一部がカバーされないようなものである；
    乾燥フォトレジスト膜の非硬化部分を除去すること；
    第1基板の最上部表面および経路孔の側壁上に、コロイド性グラファイト層を堆積すること；および、
    電気メッキを用いて、コロイド性グラファイトで覆われた表面に金属層を堆積すること。
32. 少なくとも部分的に経路孔を導電性材料でコーティングするステップが、第1基板の最上部表面から乾燥フォトレジスト膜の硬化部分を剥離することをさらに含んでいる、請求項31に記載のマトリクス駆動電気泳動ディスプレイ。
33. 剥離ステップが、コロイド性グラファイト層および金属層の双方の堆積後に実行される、請求項32に記載のマトリクス駆動電気泳動ディスプレイ。
34. 剥離ステップが、コロイド性グラファイト層の堆積後、かつ金属層の堆積前に実行される、請求項32に記載のマトリクス駆動電気泳動ディスプレイ。
35. 金属層が銅層を含んでいる、請求項31に記載のマトリクス駆動電気泳動ディスプレイ。
36. 導電性材料による少なくとも部分的な経路孔コーティングステップが、第1基板の最下部側面をテント膜によりラミネートすることをさらに含んでいる、請求項31に記載のマトリクス駆動電気泳動ディスプレイ。
37. テント膜が乾燥フォトレジスト膜を含んでいる、請求項36に記載のマトリクス駆動電気泳動ディスプレイ。
38. テント膜がマスキングテープを含んでいる、請求項36に記載のマトリクス駆動電気泳動ディスプレイ。
39. 経路孔がレーザを用いて形成される、請求項22に記載のマトリクス駆動電気泳動ディスプレイ。
40. 経路孔が機械的穿孔により形成される、請求項22に記載のマトリクス駆動電気泳動ディスプレイ。
41. 経路孔がコンピュータ数値制御(CNC)穿孔により形成される、請求項22に記載のマトリクス駆動電気泳動ディスプレイ。
42. 多層バックプレーンが多数の基板を含み、さらに基板の1つの上にスイッチング要素が形成されている、請求項14に記載のマトリクス駆動電気泳動ディスプレイ。
43. 各基板が一緒にラミネートされている、請求項42に記載のマトリクス駆動電気泳動ディスプレイ。
44. 第3導電性層が駆動回路および要素層を含んでいる、請求項42に記載のマトリクス駆動電気泳動ディスプレイ。
45. 駆動回路および要素層が、多層バックプレーンの最下部基板の最下部表面に取り付けられた要素を含んでいる、請求項44に記載されたマトリクス駆動電気泳動ディスプレイ。
46. 要素が、回路要素を含んでいる、請求項45に記載のマトリクス駆動電気泳動ディスプレイ。
47. 要素が、電極に関連付けられたコンデンサーを含んでいる、請求項45に記載のマトリクス駆動電気泳動ディスプレイ。
48. 要素が、電極に関連付けられた駆動回路を含んでいる、請求項45に記載のマトリクス駆動電気泳動ディスプレイ。
49. 要素が、集積回路を含んでいる、請求項４５に記載のマトリクス駆動電気泳動ディスプレイ。
50. 集積回路が、電極に関連付けられたスイッチング要素を含んでいる、請求項48に記載のマトリクス駆動電気泳動ディスプレイ。
51. 集積回路が、電極に関連付けられた駆動回路を含んでいる、請求項４８に記載のマトリクス駆動電気泳動ディスプレイ。
52. 集積回路が、マイクロプロセッサ、あるいはマイクロコントローラ、あるいは特定用途向け集積回路(ASIC)を含んでいる、請求項４８に記載のマトリクス駆動電気泳動ディスプレイ。

Images