JP2005519463A - メモリセル - Google Patents
メモリセル Download PDFInfo
- Publication number
- JP2005519463A JP2005519463A JP2003573646A JP2003573646A JP2005519463A JP 2005519463 A JP2005519463 A JP 2005519463A JP 2003573646 A JP2003573646 A JP 2003573646A JP 2003573646 A JP2003573646 A JP 2003573646A JP 2005519463 A JP2005519463 A JP 2005519463A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- memory cell
- polymeric
- electrodes
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 96
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 229920001940 conductive polymer Polymers 0.000 claims abstract description 13
- 239000000203 mixture Substances 0.000 claims abstract description 11
- 239000002131 composite material Substances 0.000 claims abstract description 3
- 230000010287 polarization Effects 0.000 claims description 25
- 230000005684 electric field Effects 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 229920001577 copolymer Polymers 0.000 claims description 6
- 229920001519 homopolymer Polymers 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 230000005621 ferroelectricity Effects 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000001747 exhibiting effect Effects 0.000 claims 2
- 229920000642 polymer Polymers 0.000 description 14
- 230000003750 conditioning effect Effects 0.000 description 9
- 239000010936 titanium Substances 0.000 description 9
- 239000002861 polymer material Substances 0.000 description 6
- 229910004121 SrRuO Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052758 niobium Inorganic materials 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 229920006112 polar polymer Polymers 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 229920000131 polyvinylidene Polymers 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- BQCIDUSAKPWEOX-UHFFFAOYSA-N 1,1-Difluoroethene Chemical compound FC(F)=C BQCIDUSAKPWEOX-UHFFFAOYSA-N 0.000 description 1
- FCYVWWWTHPPJII-UHFFFAOYSA-N 2-methylidenepropanedinitrile Chemical compound N#CC(=C)C#N FCYVWWWTHPPJII-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000877463 Lanio Species 0.000 description 1
- 239000002033 PVDF binder Substances 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- XHPLNGAABOJCMD-UHFFFAOYSA-N [Ba+2].[O-2].[Y+3] Chemical compound [Ba+2].[O-2].[Y+3] XHPLNGAABOJCMD-UHFFFAOYSA-N 0.000 description 1
- VNSWULZVUKFJHK-UHFFFAOYSA-N [Sr].[Bi] Chemical compound [Sr].[Bi] VNSWULZVUKFJHK-UHFFFAOYSA-N 0.000 description 1
- PACGUUNWTMTWCF-UHFFFAOYSA-N [Sr].[La] Chemical compound [Sr].[La] PACGUUNWTMTWCF-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910002115 bismuth titanate Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- -1 lanthanum modified bismuth Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920002689 polyvinyl acetate Polymers 0.000 description 1
- 239000011118 polyvinyl acetate Substances 0.000 description 1
- 229920002981 polyvinylidene fluoride Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- External Artificial Organs (AREA)
- Laminated Bodies (AREA)
- Medicinal Preparation (AREA)
- Eye Examination Apparatus (AREA)
Abstract
強誘電体またはエレクトレットメモリセルにおいて、重合体メモリ材料は２種または３種以上の重合体材料のブレンドであり、その重合体材料は第一および第二電極に接触して与えられている。各電極は第一高導電性材料層および導電性重合体層を含んで成る複合多層体であり、その導電性重合体層は高導電性材料とメモリ材料との間に接触を形成している。
Description
本発明は、強誘電性またはエレクトレット性を有し、そして分極され得かつヒステリシスを示し得る重合体メモリ材料を含んで成るメモリセルであって、その重合体メモリ材料が第一および第二電極に接触して与えられており、そしてその重合体材料が少なくとも第一および第二重合体材料のブレンドであり、ここでその第一重合体材料は強誘電体またはエレクトレット重合体材料である上記のメモリセルに関する。本発明は、また、強誘電性またはエレクトレット性を有し、そして分極され得かつヒステリシスを示し得る重合体メモリ材料を含むメモリセルを使用前コンディショニングする方法であって、その重合体メモリ材料が第一および第二電極に接触して与えられており、そしてその重合体材料は少なくとも第一および第二重合体材料のブレンドであり、ここでその第一重合体材料は強誘電体またはエレクトレット重合体材料である上記の方法に関する。
本発明は、特に、重合体エレクトレットまたは強誘電体の薄膜が構造体の一部を形成する電極によって設定される電界に付される場合のその構造体に基づくデータの記憶および／または処理装置に関する。
近年になって、不揮発性データ記憶デバイスは、情報の各ビットが電気的に分極可能な材料の局在化体積素子（localized volume element）の中に分極状態として記憶される場合に証明された。不揮発性は、材料がその分極を外部印加電界の不存在下でも保持し得る故に達成される。従来、分極性材料は典型的には強誘電体セラミックであって、データの書込み、読出しおよび消去はメモリデバイス中の局在化セルにおける強誘電体材料に対する電界の適用を必要とし、これが、所定セル中の材料に、材料の従前の電気的履歴に依存してその分極方向をスイッチさせる、またはスイッチさせないようにする。
問題にしているデバイスの正常動作中に、強誘電体は長期性または反復性の電気的応力及び／又は多数の分極反転に付される可能性がある。これは、その強誘電体が疲労、即ちデバイスの正常動作に求められる電気的応答特性の劣化を受ける原因となるだろう。かくして、強誘電体材料は、誘導分極反転時に低下したスイッチング電流信号をもたらす低下した残留分極を示すことができる。また、疲労プロセスは、デバイスを１つの分極方向からもう１つの分極方向にスイッチするのを一層困難にし、かつそのスイッチングプロセスの速度を落とす増加した抗電界を伴うときがある。
もう１つの望ましくない老化現象はインプリントの発生である；即ち、強誘電体メモリセルが所定の分極状態にある一定時間置かれるならば、分極方向を反転させることが次第に困難になり、そして分極をいずれの方向にもスイッチするために必要とされる電界に非対称が発現する。
インプリントは、また、特に受動マトリックス・アドレス指定メモリデバイス（passive matrix addressed memory devices）において起こるもう１つの現象、即ち乱れ（disturb）に関係付けられる問題を悪化させることがある：詳述すると、これは、強誘電体が抗電界より小さい大きさの反復または長期電界に誤って付されるときに、強誘電体の分極状態におけるある変化、典型的には分極損失に、または分極反転の生起にさえ関係する。このような乱れ電界は、デバイスの正常動作の副作用として非アドレス指定メモリセル中に発生するだろう。１例は、アドレス指定セルに対して書込み電圧Ｖｓを用いての書込み動作中に受動マトリックスの中の非アドレス指定セルに対するＶｓ／３電圧曝露である（例えば、本出願人に属するノルウェー特許出願第２０００３５０８号明細書中におけるパルシングプロトコル（pulsing protocols）の議論を参照されたい）。
上記に関連する問題の解決は、ここで議論される強誘電体に基づくデバイスの商品化に成功するために不可欠である。無機強誘電体を用いているデバイスに関係するこれらの問題には多大の努力が費やされてきた。この無機強誘電体は、本質的に、２つのペロブスカイト族、即ちジルコン酸・チタン酸鉛（PZT）、並びにタンタル酸ストロンチウム・ビスマス（SBT）およびランタン変性チタン酸ビスマス（BLT）のような層状ペロブスカイトに基づく。これらの中で、SBTおよびBLTは、Ｐｔのような金属電極を持つ単純なキャパシタ様メモリセル構造において良好な耐疲労性を示す。しかし、製造中に高温が必要とされることの外に分極特性、漏電特性およびスイッチング特性がPZTに比較して劣る。他方、PZTを金属電極と共に使用する初期の試みは、反復スイッチング中の急速劣化のために、ほとんどのメモリ用途で不成功に終わることが立証された。徹底的な研究努力の結果、強誘電体材料の不可欠成分、例えばPZT中の酸素が強誘電体のスイッチング中に失われ、このことが、電極の方に移行し、そしてドメインスイッチングを抑制してデバイス中に疲労を招くピンホール形成部位（pinning site）を作り出す空孔をもたらすことが示された。この現象に逆らうことに成功することが立証された戦略は、電極／強誘電体界面に達する酸素空孔を中和する導電性酸化物電極、好ましくはバルク強誘電体（bulk ferroelectric）の格子構造と同じまたは類似の格子構造を有する導電性酸化物電極を用いることである。PZTのような酸化物強誘電体の場合における電極材料の候補となるものの例は、RuO2、SrRuO2、酸化インジウムスズ（ITO）、LaNiO3、コバルト酸ランタン・ストロンチウム（LSCO）および酸化イットリウム・バリウム・銅（YBCO）である。上記戦略の、電極中への臨界原子種の供給を実現する１つの代替法は、バルク強誘電体中にドーピングおよび／または化学量論関係の調整によって空孔のためのシンク（sink）を挿入することである。このアプローチは、置換してＺｒまたはＴｉ部位に入り、そして酸素空孔を中和するＮｂおよびＬａのようなドナードーパントを導入することによってPZTで用いられた。
異なる無機強誘電体組成物に対するさらなる改良および改変が明らかになり、無機、特にセラミック強誘電体膜に関する大きな一団の従来技術を構成するようになった。従来技術に関するさらなる背景情報のために、読者にあっては、例えばS. B. Desu：「強誘電体膜における疲労の最小化（Minimization of Fatigue in Ferroelectric Films）」、Phys. Stat. Sol. (a) 151, 467-480 (1995)；K.-S. LiuおよびT.-F. Tseng：「SrRuO3/Ru/Pt/Ti下部電極の使用による(Pb1-xLax)(ZryTi1-y)1-x/4O3強誘電体薄膜の改良（Improvement of (Pb1-xLax)(ZryTi1-y)1-x/4O3 ferroelectric thin films by use of SrRuO3/Ru/Pt/Ti bottom electrodes）」、Appl. Phys. Lett. 72, 1182-1184 (1998)；およびS. Aggarwal等：「SrRuO3電極を使用しているPb(Nb, Zr, Ti)O3キャパシタのスイッチング性（Switching properties of Pb(Nb, Zr, Ti)O3 capacitors using SrRuO3 electrodes）」、Appl. Phys. Lett. 75, 1787-1789 (1999)を参照されたい。しかし、以下で説明されるだろうように、本発明者は、この文脈において、有機または重合体エレクトレットまたは強誘電体を用いるデバイスにおける疲労低下のいかなる関連従来技術も知らない。
本出願人が出願した特許出願に記載されるように、有機系、特に重合体強誘電体材料は、メモリおよび／または処理デバイスでの使用に、それらの無機対応材料に比較して相当に著しい利点を与えることができる。しかし、疲労およびインプリントの問題が重合体系強誘電体にも存在することが見いだされた。これらの問題が解決されなければ、これはこのような材料に基づくデバイスの商業的可能性を著しく減ずるだろう。残念ながら、無機強誘電体において疲労を妨げるために開発された対策は、この場合、化学における、および基本的な強誘電性（例えば、変位型双極子対永久双極子）における根本的な相違のために助けとはなり得ない。
従って、有機、特に重合体エレクトレットまたは強誘電体に基づくメモリおよび／または処理デバイスにおける疲労、インプリントおよび乱れ現象を抑えることができる戦略および対策の必要がある。
上記に従って、本発明の主な目的は、データ記憶および／または処理のためのデバイスで用いられる有機、特に重合体エレクトレットまたは強誘電体材料に対する電界応力の有害な作用効果を避けまたは低下させる基本戦略を提供することである。
本発明のさらなる目的は、疲労、インプリントおよび乱れをスイッチングする基本的機構が実行されるのを妨げまたは遅らせる場合のメモリセル構造の明確な説明を与えることである。
本発明のなおもさらなる主目的は、疲労、インプリントおよび乱れ抵抗性のデバイス構造に取り入れるための特定の材料群を列挙し、そして特に関連のある好ましい態様を挙げることである。
上記の目的並びにさらなる特徴および利点は、各電極が高導電性材料の第一層および導電性重合体の第二層を含んで成る複合多層電極であり、その導電性重合体が高導電性材料とメモリ材料との間に接触層を形成していることを特徴とする、本発明によるメモリセルによって達成される。
第一重合体材料は共重合体であるのが好ましく、また第二重合体材料は単独重合体であるのが好ましく、一方高導電性材料は好ましくは金属材料であることができる。
好ましくは、バリヤー層が電極の第一層と第二層との間に与えられ、そしてもしも高導電性材料が金属材料である場合は、バリヤー層は前記金属材料の酸化物、窒化物または硼化物である。
本発明によるメモリセルの第一の好ましい実施態様において、メモリ材料は電極間にサンドイッチ状態で与えられている。
本発明の第二の好ましい実施態様において、電極は絶縁材料の橋の相対する表面に与えられ、この場合第一電極はその絶縁橋を越えて延在し、そしてメモリ材料は第一および第二電極の露出表面上に与えられ、かつ電極間に絶縁橋の側面を覆って延在している。
本発明によるメモリセルの好ましい実施態様において、メモリ材料および電極はメモリ材料が層状薄膜構造を構成するように薄膜の層として与えられていることが有利である。
上記の目的並びにさらなる特徴および利点は、また、メモリ材料をいずれの方向にも分極させ得る電界を発生させる電圧パルス系列の交番正負パルス（alternating positive and negative pulse）を電極に印加し、そしてそのメモリ材料をその分極方向の多数の連続する反転に付すことによって特徴付けられる、本発明によるメモリセルを使用前（pre-use）コンディショニングする方法によって達成される。
最後に、本発明によるメモリセルは、受動または能動のいずれのマトリックス−アドレス指定可能強誘電体メモリデバイスまたは同エレクトレットメモリデバイスにおいても使用される。
本発明は、次の色々な好ましい実施態様の、図面を参照してなされる詳細な説明からさらによく理解されるだろう。
今度は、メモリセルの従来技術の色々な一般的実施態様が、本発明の一般的な面において構造的に類似のメモリセルに基づく本発明に対する背景および導入として次に続く。
図１は従来技術メモリセル１の通常の一般的実施態様を示す。メモリセル１は、第一電極３と第二電極４との間にサンドイッチ状にはさまれたメモリ材料２、例えば強誘電体またはエレクトレット無機または有機材料（後者の場合、好ましくは重合体）を含む。これは純粋に受動的なメモリセルであるが、それはスイッチングトランジスタと接続させて能動メモリセルを形成することができる。この後者は１個のトランジスタと１個のメモリセルより成るタイプのものであって、１Ｔ−１Ｃメモリ回路と称されるが、それらは２個以上のトランジスタと１個のメモリセル等から作ることができ、例えば２Ｔ−２Ｃメモリ回路等々を形成する。メモリ材料２は電極３，４に電圧が印加されると発生する電界によって分極される。
図２は従来技術メモリセル１のもう１つの一般的態様を示す。ここでは、第一および第二電極３，４が絶縁材料５の橋によって相互に分離され、一方第一電極３は絶縁橋５を幾らか越えて延在している。次に、メモリ材料４が電極３，４の露出表面に与えられてこれら電極、並びに絶縁橋５の側面を覆う。この場合、メモリ材料２は、絶縁橋５の側面付近のおよびその側面に隣接する、第一および第二電極３，４の間に延在する領域中で分極される。また、この場合、それは電極３，４にメモリ材料２の分極を引き起こす電圧を印加すると発生する漂遊電界である。
図３は、強誘電体材料またはエレクトレット材料の分極対印加電界Ｅのヒステリシス曲線を示す。発生分極Ｐは印加電界の極性により正（＋Ｐｒ）または負（−Ｐｒ）であることができる。第一ヒステリシスループＩは疲労に付されなかった、即ち非常に多くのスイッチングサイクル後の達成可能分極における低下を受けなかった強誘電体材料またはエレクトレット材料のヒステリシス曲線を示す。疲労に付された後は、強誘電体またはエレクトレット材料は、第二ヒステリシス曲線ＩＩに類似するヒステリシスループを示すことができ、そしてその材料の達成可能分極はヒステリシス曲線Ｉと比較するとき相当に低下されていることが分かる。図３において、＋Ｅｃおよび−Ｅｃはそれぞれ正および負の抗電界を示す。しかし、Ｅｃはヒステリシス曲線ＩおよびＩＩについて同じである必要はなく、実際抗電界Ｅｃはヒステリシス曲線ＩＩで幾らか高いことに留意されるべきである。
今度は、図４を参照して本発明によるメモリセルの第一の好ましい態様を幾分詳しく説明するものとする。便宜上、図４に描かれるメモリセル１を強誘電体と見なすものとする；即ち、メモリ材料２は強誘電体挙動を示すが、但しその目的にはそのメモリ材料は同様に分極され得、かつヒステリシスを示し得るエレクトレット材料であることができるだろう。メモリ材料の層２は第一および第二電極の３と４との間にサンドイッチ状態で与えられ、それら電極３および４はそれぞれの一方の側でメモリ材料に接触している。図４から分かるように、各電極３，４は２層電極として与えられている。電極３中の層３ａは高導電性材料、例えば金属材料であり、また第二層３ｂは、例えばPEDOT、PANI、ポリピロールまたは導電性を有する他の重合体であることができる導電性重合体である。第二電極４は、同様に、金属材料であることができる高導電性材料４ａの第一層、および同様に導電性重合体の第二層４ｂを含んで成る。両電極における材料は好ましくは同種であること、そして高導電性材料としては金属導体、例えばチタンまたはアルミニウムが好ましいだろうことが理解されるべきである。
メモリ材料２に関し、重合体に基づく強誘電体メモリ材料を最適化するために、強誘電体重合体を必ずしも強誘電体挙動を示さない他の重合体とブレンドすることが提案されてきたことに留意されるべきである。また、強分極体重合体とそれより弱く分極する重合体とのブレンドが試みられた。それ以外に、色々な共重合体の使用がこの技術分野で少なくとも１９８０年以来知られている。その関連では、Bayer社に譲渡された、強誘電体キャパシタのスタティックまたはダイナミックＲＡＭ（SRAMまたはDRAM）における使用を開示するドイツ特許出願公開ＤＥ−ＯＳ３６０２８８７Ａ１号を参照することができる。このドイツ特許公開明細書は、無機強誘電体材料に加えて、容易に分極し得る原子を有する重合体、その場合具体的にいうとポリ二フッ化ビニリデンに似た、フッ素原子（fluor atoms）を有するポリオレフィン、またはポリシアン化ビニリデン（PVCN）のような強く分極可能な末端基を有する重合体のような有機強誘電体材料も提案している。このメモリ材料の所望とされる最適化は、例えばPVDF-TrFEのような共重合体、または、例えばポリメチルメタクリレートPMMAとのブレンド、或いはPVCNとポリビニルアセテートとの共重合体を用いて行うことができる。
このようにして電極３，４間にサンドイッチ状態で与えられたメモリ材料２は、ある特定割合での第一重合体材料２ａ（この場合、勿論、強誘電体重合体である）のブレンドである。さらに詳しくは、この材料２ａは共重合体、例えばPVDF-TrFEであることができ、一方第二重合体材料２ｂは図においてメモリ材料２の小島として描かれている。上記ブレンドを形成しているこの第二重合体材料２ｂは、好ましくは単独重合体、例えばPVDFの単独重合体である。
本発明によるメモリセル１の第二の好ましい態様は図５に示され、この場合同じ特徴は、材料および構造に関して同様のあらゆる点で、図３の態様と同じ参照番号で示される。従って、後者の材料および構造についての議論はこの場合与えられるべきではない。図４の実施態様と図５の実施態様との間の主な相違は、高導電性材料の層３ａ；４ａと導電性重合体の層３ａ；３ｂとの間の電極３；４の中にバリヤー層３ｃ；４ｃが与えられていることである。バリヤー層の主たる機能は、層３ａ；４ａ中の高導電性材料と層３ｂ；４ｂ中の導電性重合体との間の望ましくないいかなる反応も妨げることである。層３ａ；４ａの高導電性材料が金属材料、例えばアルミニウムまたはチタンであるならば、バリヤー層はその酸化物、窒化物または硼化物として与えることができ、そしてそれらは、この技術分野の当業者によって十分に理解されるように、金属材料の堆積のすぐ後に続くプロセス工程で、その金属材料を酸化、窒化または硼化処理に付すことによって形成される。
本発明によるメモリセルの第３の好ましい実施態様は図６に模式的断面図で示されるもので、図２の一般的実施態様に対応する。この実施態様では、メモリ材料２はサンドイッチ状態では与えられず、電極３，４の上に与えられる。第一電極３は図５の第二実施態様に示される電極と同様である；即ち、図５の実施態様の場合がそうであるように３つの層３ａ，３ｂおよび３ｃで構成されている。絶縁材料の橋５は第一電極３の上にその電極が絶縁橋５を幾らか越えて延在するように与えられ、この場合導電性重合体の層３ｂの表面が露出されている。第二電極４は、今や、絶縁橋５の上に与えられ、それはあらゆる点で第一電極３と構造的に類似している。高導電性材料４の第一層４ａはバリヤー層４ｃで覆われ、その上に導電性重合体の層４ｂが与えられ、この場合外側表面が露出されている。今度は、全ての実際上の目的に対して上記のものと同様である２種の重合体材料２ａ，２ｂのブレンドから成るメモリ材料２ａが図６に描かれる様式で電極を覆って、即ち電極３，４の導電性重合体の層３ｂ、４ｂに接触して与えられている。メモリ材料２は絶縁橋５の側縁を越えて延在している。電極に電圧を印加すると、発生した分極性電界は、今や、電極間の絶縁橋５の側面全面に広がる漂遊電界である。図６の実施態様の構造的特徴に含まれる幾何形状割合に依存して、分極性電界は、また、電極３，４間に広がる傾斜横方向電界（inclined lateral field）として発生することもある。いずれにしても、分極領域はメモリセル１の橋架け電極配置の側縁の所においてメモリ材料２中に形成される。図６の実施態様の利点は、特に、２種の重合体材料２ａ，２ｂのブレンドを含んで成るメモリ材料２が最終工程で設けることができ、従ってメモリ材料が電極２，３を設けるプロセス工程で非適合性の化学的または熱的レジメに付されることが避けられる。
加工プロセスにおいて、メモリセル１は、通常はかなり低い温度、典型的には１００〜１５０℃の範囲内の温度による熱処理に付される。しかし、所望とされる機能上の性質を持つ本発明によるメモリセルを得るためには、メモリセルを例えばメモリデバイス中に実際に適用する前に、そのセルを使用前コンディショニングに付すことが必要であるだろう。この使用前コンディショニングは、１つのパルス系列の交番正負電圧パルスを、メモリセルの電極に、ある一定数のパルスまたはサイクルの間印加することによって行われる。印加電圧は、メモリ材料を電圧パルスの極性に応じて正負いずれかの方向に分極させ得る電極間に電界を発生させることができるだろう。印加電圧パルスは、今や、メモリ材料中に分極方向の連続反転を引き起こすだろう。この使用前コンディショニングにおいて、パルスの持続時間および振幅は所望される分極効果を得るように選択および調整されなければならない；即ち、タイミングおよび振幅に注意が払われなければならない。典型的には、分極反転をもたらすのに必要とされる時間、即ちメモリセルの全分極状態のスイッチングは相当数のマイクロセカンドのオーダー、例えば約５０マイクロセカンドである。メモリセルは使用前コンディショニングで非常に多数のスイッチングまたは分極反転に付すことができる。スイッチング回数は１００００超であることができ、そして多分それよりはるかに大きいが、最適使用前コンディショニングのパラメーターの選択は発見的方法を必要とする。
本発明によるメモリセルは受動マトリックス・アドレス指定可能メモリデバイスにおいてメモリセルとして使用することができ、この場合メモリ材料は、１つの好ましい実施態様では、第一電極層と第二電極層との間にサンドイッチ状にはさまれた連続相として与えられ、その電極は、ストリップ様平行電極として、第一電極層中の電極が第二層中の電極と直交する方向に配列されるように与えられ、これら電極は、かくして、メモリセルが、今や、電極層の交差電極間におけるメモリ材料の部分に画成されている直交電極マトリックスを形成する。図６の実施態様に基づく受動マトリックス−アドレス指定可能メモリデバイスも同様に考案することができ、しかもそれはノルウェー特許第３０９５００号の主題であり、従ってここではさらに詳細には議論しないものとする。
テストは、使用前コンディショニングに付された本発明のメモリセルは卓越した耐疲労性を示し、一方使用前コンディショニングのパラメーターの適切な選択は、また、このメモリセルがインプリントを起こし、および乱れる傾向をはるかに少なくするのに役立ち得ることを示した。しかし、第一に、そして最も重要なことであるが、本発明によるメモリセルは疲労に実際上免疫となるように製造されており、それによって強誘電体またはエレクトレットメモリデバイス中での連続適用に予見され得るのと同じくらいの、通常用途における非常に多数のスイッチングサイクルにわたって劣化しない分極性を持つメモリセルが提供される。
Claims (12)
- 強誘電性またはエレクトレット性を有し、そして分極され得かつヒステリシスを示し得る重合体メモリ材料を含んで成り、該重合体メモリ材料が第一および第二電極に接触して与えられており、そして該重合体材料が少なくとも第一および第二重合体材料のブレンドであり、この場合前記第一重合体材料が強誘電体またはエレクトレット重合体材料であるメモリセルにおいて、各電極が高導電性材料の第一層および導電性重合体の第二層を含んで成る複合多層電極であり、その導電性重合体は上記高導電性材料と上記メモリ材料との間に接触層を形成していることを特徴とする上記のメモリセル。
- 第一重合体材料が共重合体であることを特徴とする、請求項１記載のメモリセル。
- 第二重合体材料が単独重合体であることを特徴とする、請求項１記載のメモリセル。
- 高導電性材料が金属材料であることを特徴とする請求項１記載のメモリセル。
- 電極の第一層と第二層との間にバリヤー層が与えられていることを特徴とする、請求項１記載のメモリセル。
- バリヤー層が金属材料の酸化物、窒化物または硼化物であることを特徴とする、高導電性材料が金属材料である請求項５記載のメモリセル。
- メモリ材料が電極間にサンドイッチ状にはさまれて与えられていることを特徴とする、請求項１記載のメモリセル。
- 電極が絶縁材料の橋の相対する表面に与えられ、第一電極が該絶縁橋を越えて延在していること、およびメモリ材料が第一および第二電極の露出表面上に与えられ、そして電極間に絶縁橋の側面を覆って延在していることを特徴とする、請求項１記載のメモリセル。
- メモリ材料および電極が、メモリセルが層状薄膜構造を構成するように薄膜の層として与えられていることを特徴とする、請求項１記載のメモリセル。
- 強誘電性またはエレクトレット性を有し、そして分極され得かつヒステリシスを示し得る重合体メモリ材料を含んで成り、該重合体メモリ材料が第一および第二電極に接触して与えられており、そして該重合体材料が少なくとも第一および第二重合体材料のブレンドであり、ここで前記第一重合体材料が強誘電体またはエレクトレット重合体材料であるメモリセルを使用前コンディショニングする方法であって、上記メモリ材料をいずれの方向にも分極させ得る電界を発生させる１つの電圧パルス系列の交番正負パルスを上記電極に印加し、そして該メモリ材料を該分極方向の多数の連続する反転に付すことによって特徴付けられる上記の方法。
- 受動マトリックス−アドレス指定可能強誘電体メモリデバイスまたは同エレクトレットメモリデバイスにおける請求項１記載のメモリセルの使用。
- 能動マトリックス−アドレス指定可能強誘電体メモリデバイスまたは同エレクトレットメモリデバイスにおける請求項１記載のメモリセルの使用。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NO20021057A NO315399B1 (no) | 2002-03-01 | 2002-03-01 | Minnecelle |
| PCT/NO2003/000052 WO2003075279A1 (en) | 2002-03-01 | 2003-02-11 | A memory cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005519463A true JP2005519463A (ja) | 2005-06-30 |
| JP4054311B2 JP4054311B2 (ja) | 2008-02-27 |
Family
ID=19913385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003573646A Expired - Fee Related JP4054311B2 (ja) | 2002-03-01 | 2003-02-11 | メモリセル |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US7126176B2 (ja) |
| EP (1) | EP1481398B1 (ja) |
| JP (1) | JP4054311B2 (ja) |
| AT (1) | ATE300087T1 (ja) |
| AU (1) | AU2003208672A1 (ja) |
| DE (1) | DE60301060T2 (ja) |
| DK (1) | DK1481398T3 (ja) |
| ES (1) | ES2246042T3 (ja) |
| NO (1) | NO315399B1 (ja) |
| WO (1) | WO2003075279A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531329A (ja) * | 2004-03-31 | 2007-11-01 | インテル コーポレイション | ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成 |
| JP2010016360A (ja) * | 2008-05-30 | 2010-01-21 | Sony Corp | 強誘電体ポリマー |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6920060B2 (en) | 2002-08-14 | 2005-07-19 | Intel Corporation | Memory device, circuits and methods for operating a memory device |
| WO2005064614A1 (en) * | 2003-12-22 | 2005-07-14 | Koninklijke Philips Electronics N.V. | Non-volatile ferroelectric thin film device using an organic ambipolar semiconductor and method for processing such a device |
| NO20041733L (no) * | 2004-04-28 | 2005-10-31 | Thin Film Electronics Asa | Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling. |
| DE102004057790A1 (de) * | 2004-11-30 | 2006-06-08 | Infineon Technologies Ag | Hybrid-Silizium-molekulare Speicherzelle mit hoher Speicherdichte |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3602887A1 (de) | 1986-01-31 | 1987-08-06 | Bayer Ag | Nichtfluechtiger elektronischer speicher |
| US5270967A (en) * | 1991-01-16 | 1993-12-14 | National Semiconductor Corporation | Refreshing ferroelectric capacitors |
| JPH1022470A (ja) | 1996-07-02 | 1998-01-23 | Hitachi Ltd | 半導体記憶装置及びその製造方法 |
| NO972803D0 (no) | 1997-06-17 | 1997-06-17 | Opticom As | Elektrisk adresserbar logisk innretning, fremgangsmåte til elektrisk adressering av samme og anvendelse av innretning og fremgangsmåte |
| NO309500B1 (no) | 1997-08-15 | 2001-02-05 | Thin Film Electronics Asa | Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme |
| JP2000068465A (ja) * | 1998-08-21 | 2000-03-03 | Nec Corp | 半導体装置及びその形成方法 |
| NO312699B1 (no) | 2000-07-07 | 2002-06-17 | Thin Film Electronics Asa | Adressering av minnematrise |
| NO20005980L (no) * | 2000-11-27 | 2002-05-28 | Thin Film Electronics Ab | Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling |
| NO20015879A (no) * | 2001-11-30 | 2003-03-31 | Thin Film Electronics Asa | Fremgangsmåte til lesing av celler i en passiv matriseadresserbar innretning, samt innretning for utførelse av fremgangsmåten |
-
2002
- 2002-03-01 NO NO20021057A patent/NO315399B1/no unknown
-
2003
- 2003-02-11 DE DE60301060T patent/DE60301060T2/de not_active Expired - Fee Related
- 2003-02-11 WO PCT/NO2003/000052 patent/WO2003075279A1/en active IP Right Grant
- 2003-02-11 EP EP03707258A patent/EP1481398B1/en not_active Expired - Lifetime
- 2003-02-11 AU AU2003208672A patent/AU2003208672A1/en not_active Abandoned
- 2003-02-11 AT AT03707258T patent/ATE300087T1/de not_active IP Right Cessation
- 2003-02-11 DK DK03707258T patent/DK1481398T3/da active
- 2003-02-11 ES ES03707258T patent/ES2246042T3/es not_active Expired - Lifetime
- 2003-02-11 JP JP2003573646A patent/JP4054311B2/ja not_active Expired - Fee Related
- 2003-02-11 US US10/504,860 patent/US7126176B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531329A (ja) * | 2004-03-31 | 2007-11-01 | インテル コーポレイション | ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成 |
| JP4750103B2 (ja) * | 2004-03-31 | 2011-08-17 | インテル コーポレイション | ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成 |
| JP2010016360A (ja) * | 2008-05-30 | 2010-01-21 | Sony Corp | 強誘電体ポリマー |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050151176A1 (en) | 2005-07-14 |
| WO2003075279A1 (en) | 2003-09-12 |
| DK1481398T3 (da) | 2005-10-31 |
| JP4054311B2 (ja) | 2008-02-27 |
| ES2246042T3 (es) | 2006-02-01 |
| DE60301060D1 (de) | 2005-08-25 |
| AU2003208672A1 (en) | 2003-09-16 |
| EP1481398A1 (en) | 2004-12-01 |
| US7126176B2 (en) | 2006-10-24 |
| NO20021057A (no) | 2003-08-25 |
| NO315399B1 (no) | 2003-08-25 |
| EP1481398B1 (en) | 2005-07-20 |
| ATE300087T1 (de) | 2005-08-15 |
| DE60301060T2 (de) | 2006-06-01 |
| NO20021057D0 (no) | 2002-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5679969A (en) | Ferroelectric based capacitor for use in memory systems and method for fabricating the same | |
| US6878980B2 (en) | Ferroelectric or electret memory circuit | |
| US20100135061A1 (en) | Non-Volatile Memory Cell with Ferroelectric Layer Configurations | |
| US9312471B2 (en) | Method of implementing a ferroelectric tunnel junction, device comprising a ferroelectric tunnel junction and use of such a device | |
| AU2002366187B2 (en) | A ferroelectric or electret memory circuit | |
| KR19990076228A (ko) | 반도체 장치 및 그것의 제조 방법 | |
| Eshita et al. | Ferroelectric random access memory (FRAM) devices | |
| US5977577A (en) | Ferroelectric based memory devices utilizing low curie point ferroelectrics and encapsulation | |
| KR101021973B1 (ko) | 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법 | |
| JP5440803B2 (ja) | Ｍｆｍｓ型電界効果トランジスタ及び強誘電体メモリ装置並びにこれらの製造方法 | |
| US6194751B1 (en) | Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation | |
| JP4054311B2 (ja) | メモリセル | |
| US7619268B2 (en) | Fast remanent resistive ferroelectric memory | |
| JP2004311512A (ja) | 多値情報記憶素子、その使用方法およびその製造方法 | |
| JP2002525876A (ja) | 正方晶度の低い強誘電体薄膜 | |
| JPH0676562A (ja) | 強誘電体メモリ | |
| US5892255A (en) | Ferroelectric based capacitor for use in memory systems and method for fabricating the same | |
| JPH02158173A (ja) | 記憶装置 | |
| JP5440852B2 (ja) | Ｍｆｍｓ型電界効果トランジスタ及び強誘電体メモリ装置 | |
| JPH10163436A (ja) | 不揮発性記憶装置 | |
| Chu et al. | Scaled PLZT thin film capacitors with excellent endurance and retention performance | |
| WO2008072826A1 (en) | Mfms-fet and mfms-ferroelectric memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070112 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071130 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |