JP2007531329A - ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成 - Google Patents

ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成 Download PDF

Info

Publication number
JP2007531329A
JP2007531329A JP2007506563A JP2007506563A JP2007531329A JP 2007531329 A JP2007531329 A JP 2007531329A JP 2007506563 A JP2007506563 A JP 2007506563A JP 2007506563 A JP2007506563 A JP 2007506563A JP 2007531329 A JP2007531329 A JP 2007531329A
Authority
JP
Japan
Prior art keywords
layer
tantalum
metal
nitride
lattice
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007506563A
Other languages
English (en)
Other versions
JP4750103B2 (ja
Inventor
レナヴィカル,ムクル,ピー
オスカースドッティア,グドビョーグ,エイチ
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2007531329A publication Critical patent/JP2007531329A/ja
Application granted granted Critical
Publication of JP4750103B2 publication Critical patent/JP4750103B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B53/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

本発明の一実施形態は、ポリマー強誘電体メモリ装置のポリマー強誘電体層に引き起こされるダメージを、金属電極とポリマー強誘電体層との間の絶縁性の金属窒化物及び/又は金属酸化物層に過剰正孔を生成することによって低減する。交流バイアスの下で金属電極から注入される電子はポリマー強誘電体層にダメージを与えるものであるが、金属窒化物及び/又は金属酸化物における過剰正孔がこのような電子をトラップする。

Description

本発明の実施形態は強誘電体メモリに関し、より具体的には、強誘電材料の劣化を抑制することにより強誘電体メモリ装置の耐用年数を延ばすことに関する。
現在、メモリ製造業者は次世代メモリ装置の研究開発を行っている。そのような開発の1つに、現行の不揮発性フラッシュメモリ技術を置き換えることを目的とする技術がある。フラッシュの後継メモリに重要な要素には、小型、低価格、低電圧動作、不揮発性、高密度、高速読み出し・書き込みサイクル、及び長寿命が含まれる。
現行のフラッシュ技術は90nm及び65nmプロセス世代までは存続すると予測されている。この存続の根拠の一部は、例えば、新たな記憶誘電体、コバルト及びニッケルのソース・ドレイン領域、相互接続階層の銅及び低誘電率材料、及びトランジスタゲート用の高誘電率材料である。しかしながら、その後は、特に不揮発性メモリに関しては、新メモリ材料及び技術が必要となる。
強誘電体メモリはこのようなフラッシュメモリを置き換えるための一技術である。強誘電体メモリ装置はフラッシュメモリの不揮発性と、読み出し・書き出し速度の高速化とを結合させるものである。端的に言えば、強誘電体メモリ装置は、印加電圧又は電界によって自発分極可能で、且つ電圧又は電界の除去後も分極を維持する強誘電体の使用によるものである。そのようなものとして、強誘電体メモリ装置は分極方向に応じて“1”又は“0”の2値でプログラミングされる。そして、メモリ装置の状態は読み出しサイクル中に検出可能である。
強誘電体メモリ機構で利用される有望な膜として2つの結晶性材料、すなわち、チタン酸ジルコン酸鉛(“PZT”)及びストロンチウム・ビスマス・タンタライト(“SBT”)が出現してきた。しかしながら、これらの材料は適当な強磁性を示すものの、何れも既存CMOSプロセスに統合するには高いコストがかかる。
より最近の開発には強誘電性を示すポリマーを使用するものがある。ポリマー強誘電体メモリの作成には、正味の双極子モーメントを有するポリマー鎖が利用される。強誘電性ポリマー鎖を有するレイヤは金属線に挟み込まれ、金属線間のポリマー鎖の分極を変えることによってデータが記憶される。さらに、これらのレイヤ群を積層化(例えば、金属ワード線、強誘電性ポリマー、金属ビット線、強誘電性ポリマー、金属ワード線、等々)して記憶素子密度を向上することが可能である。ポリマー強誘電体メモリ装置はフラッシュ並みの書き込み速度に加え、マイクロ秒の初期読み出し速度を示す。
本発明は、ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内に電子トラップを生成した装置、及び生成する方法を提供することを目的とする。
端的に言えば、本発明の一実施形態は、ポリマー強誘電体メモリ装置のポリマー強誘電体層に引き起こされるダメージを、金属電極とポリマー強誘電体層との間の絶縁性の金属窒化物及び/又は金属酸化物層に過剰正孔を生成することによって低減するものである。交流バイアスの下で金属電極から注入される電子はポリマー強誘電体層にダメージを与えるものであるが、金属窒化物及び/又は金属酸化物における過剰正孔がこのような電子をトラップする。
ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内に電子トラップを作り出す実施形態について説明する。ここでは、図面に例示された実施形態について詳細に述べる。これらの実施形態はこれらの図面に関連付けて説明されるが、実施形態を開示図面に限定することを意図するものではなく、逆に、添付の請求項によって定められるように、実施形態の意図及び範囲内の全ての変形例、変更例及び均等物を含むことを意図するものである。
上述のように、強誘電体メモリ装置技術に関するこれまでの研究の大部分は、PZT及びSBTのような結晶性材料の選定が中心であった。しかしながら、より最近の傾向には強誘電性を示すポリマー鎖を利用することが含まれる。ポリフッ化ビニリデン(“PVDF”)はCH2基とCF2基を交互に有するフッ素重合体であり、水素原子とフッ素原子との間の相対電子密度が正味のイオン性双極子モーメントを生成するものである。図1は強誘電性ベータ型PVDF100を示しており、PVDF100は炭素鎖110と、交互且つ反対側の水素120及びフッ素130ペアとを含んでいる。特有のPVDFコポリマーはポリフッ化ビニリデン三フッ化エチレン(“PVDF-TrFE”)である。鎖における三フッ化エチレンC2HF3の付加(本質的にフッ素による水素の置換)は、強誘電性PVDFベータ型鎖の全体的な理論上のイオン性双極子モーメントを低減するが、結晶化の際に常誘電性PVDFアルファ型に対して強誘電性ベータ型を形成する可能性を増大させる。結晶性PVDF-TrFEポリマーは強誘電性であり、十分に高い電界(すなわち、強制場(coercive field))内で切り替えられることが可能な残留分極が与えられる。分極はそれを用いて作られるメモリ装置において、分極方向に基づいて2進法の“0”状態及び“1”状態を記憶するのに利用可能である。
ポリマー誘電体を利用するメモリ素子は、能動要素(例えば、DRAMのMOSキャパシタに結合されたトランジスタ)を必要としないという意味で受動的と言える。強誘電性ポリマーを有する層を挟み込む金属線間のポリマー鎖の分極を変えることによってデータが記憶される。ポリマー強誘電体メモリセルに対する読み出し又は書き込みのために適当なワード線及びビット線に電圧を印加することによって、素子が外部から駆動される。このように構成されるので、読み出しサイクルは破壊的であり、メモリセルはDRAMのリフレッシュサイクルと同様に再度書き込まれなければならない。
図2は、単層のポリマー強磁性メモリ装置の上面図を示している。ビット線250乃至280及びワード線210乃至240がポリマー強誘電体層200を挟み込んでいる。重なり合ったビット線とワード線(例えば、ビット線250とワード線240)との間に電圧が印加されるとき、多数の動作方法が考えられる。比較的高電圧(例えば、およそ8Vと10Vとの間の範囲)は、ビット線250とワード線240との間に挟まれたポリマー強誘電体200の残留分極の方向を変化させることに基づいて2値の“1”状態又は“0”状態をプログラムするに十分な強制電界を作り出す。メモリセルの2値状態を読み出すための別個の電圧が、図示されていない外部検出回路と連動して印加されることが可能である。ポリマー強誘電体のセルの書き込み及び/又は読み出しのために交互に代わる電圧を印加するシーケンスにより、メモリセル内に含まれるポリマーは交流バイアスの下に置かれる。例えば、ある読み出し又は書き込みサイクルにより、セルはワード線とビット線との間の正の電圧に晒される一方で、別の読み出し又は書き込みサイクルにより、セルはワード線とビット線との間の負の電圧に晒され得る。
強誘電体メモリ装置の製造に関連して多様な課題が存在する。1つの課題は、ポリマーを電極(例えば、強誘電性ポリマー層を挟み込む金属ビット線及びワード線)から分離することである。これは一般に、金属電極と強誘電性ポリマー材料との間の窒化膜及び/又は酸化膜で実現される。
図3は、脱水素フッ素化反応300の第1段階を示している。ポリマー強誘電体メモリ装置が交流バイアス(例えば、読み出し又は書き込み動作を実行するために電極に印加される電圧)下に置かれると、金属電極はPVDF310に電子を注入する。注入された電子320はPVDF310のフッ素と相互作用し、負に帯電されたフッ素アニオン330を生成する。フッ素アニオン330は続いてPVDF310の水素と相互作用し、図4の損傷されたPVDF420によって示されるように、HF410及び更なるフッ化物アニオン330を生成する。脱水素フッ素化反応は自立的であり、ポリマーの強誘電性を大幅に劣化させる。HF410はさらに金属電極材料を攻撃する。
本発明の一実施形態は、図3及び4を参照して述べられたような金属からポリマーへの電子注入を抑制又は防止するために、電極金属内に電子トラップを作り出すものである。トラップが存在するのは、中心にキャリア(この場合は電子)が捕獲され、そして再結合することなく再励起されるときである。こうしてトラップは、しばしば格子欠陥又は半導体中の不純物準位の形態で、そのまま残存する。あるいは、電子トラップは電極金属中に導入されたある特定の点欠陥によって発生された正孔である。電子は正孔と再結合することが可能であり、ポリマーへの電子注入が抑制される。
図5はポリマー強誘電体メモリ500の断面図を示している。ポリマー強誘電体メモリが作られる基板は、メモリ装置を作るのに有用な如何なる基板でもよく、例えば、バルクシリコンウェハから二重ダマシンプロセス構造の頂部相互接続層、誘電体層又は保護層までである。一実施形態では、底部電極はタンタル510である。タンタルは、例えば不活性アルゴン雰囲気中でタンタルをターゲットとする物理的気相成長法又はスパッタによって堆積される。一実施形態では、タンタルは約99.9995%の純度のタンタルターゲットを備えるEnduraスパッタ装置を用いてスパッタされる。堆積チャンバ内のベース圧は約5.0×10-8Torr(6.7×10-6Pa)であり、アルゴン圧は約1.4mTorr(0.19Pa)である。0.0Wの交流バイアス、温度制御なし、1kWの堆積パワー/ターゲット電圧にて、およそ100から150Åの厚さのタンタルがおよそ10秒から12秒の間に堆積される。
一実施形態の第2層は窒化タンタル520である。窒化タンタル520はアルゴン及び窒素の存在下でタンタルをターゲットとする物理的気相成長法を用いて堆積される。一実施形態では、およそ80%から90%の間の窒素雰囲気にされる。おおよそのプロセスパラメータで、先に詳述したタンタルの堆積例と異なるものに、5.9mTorr(0.79Pa)のアルゴン圧、及び5kWの堆積パワー/ターゲット電圧がある。およそ50から100Åの厚さの窒化タンタルがおよそ45秒から50秒の間に堆積される。
一実施形態では、窒化タンタル520は電子トラップ又は過剰正孔を生成するために、最大で3%のハフニウムを含むタンタルハフニウム合金の物理的気相堆積ターゲットを用いて、ハフニウムでドーピングされる。得られる正孔密度はタンタルターゲット中のハフニウムの重量百分率に応じておよそ1020cm-3と1021cm-3との間となる。理解されるべきことは、窒化タンタル520用に挙げられるおおよその堆積パラメータは必要に応じてタンタルハフニウム合金ターゲットのハフニウム含有量によって変更又は調整され得ることである。
ハフニウム(タンタルの原子番号73、電子構成[Xe]4f145d36s2に対して、原子番号72、電子構成[Xe]4f145d26s2)の価電子構造は、窒化タンタル層520に正孔を生成する。ハフニウムはタンタルに対して5d起動の価電子が1つ少ないからである。窒化タンタル520内のタンタル格子位置にハフニウムを混入させることにより、上述のように正に帯電した過剰正孔が次式によって生成される:
Figure 2007531329

ここで、HfTaはタンタル格子位置でのタンタルのハフニウムでの置き換えを表す。電子がタンタル電極510から注入されると、それは窒化タンタル520内の正孔と再結合する。この機構によって、タンタル格子に生成された点欠陥は電子と再結合する正孔を発生することが可能であり、それよって、電子が強誘電性ポリマー材料と相互作用することが抑制される。
あるいは、窒化タンタル520をハフニウムでドーピングする代わりに、窒化タンタル520の堆積環境がタンタルの堆積を不完全にする過剰窒素を含むようにすることができる。先に挙げられたパラメータと比較して、窒素の分圧がアルゴンの分圧に対して増大される。窒素の分圧は、例えば、一実施形態を参照して上述されたような窒化タンタルの堆積に用いられた分圧より33%、50%又は100%増大され得る。これらの実施形態では、それぞれ、正孔密度は約1.8×1021cm-3、3.6×1021cm-3及び5.4×1021cm-3となる。そのプロセスは次式によって示され得る:
Figure 2007531329

ここで、VTaは窒化タンタル520格子内の負に帯電されたカチオン空孔(cation vacancy)である。このような手法で堆積された窒化タンタル520内の正孔は、タンタル電極510から注入された電子に対する電子トラップとしての役割を果たす。
第3層はポリマー強誘電体530である。一実施形態では、ポリマー強誘電体530はPVDFである。別の実施形態では、ポリマー強誘電体530はPVDFとTrFEとのコポリマーである。TrFEの混入によって、理論上のPVDFの双極子モーメント総量は低減されるが、得られるポリマー結晶構造が強誘電性ベータ型のPVDFとなる可能性が増大される。ポリマー強誘電体530は、例えばおよそ120℃から150℃の間の温度でのおよそ50秒から200秒の間のソフトベーク及びアニール後、スピンコーティングで堆積される。一実施形態では、ポリマー強誘電体層530は50nmと100nmとの間の厚さにされる。
一実施形態での第4層は酸化タンタル540である。酸化タンタル540の堆積は物理的気相成長法の代わりに電子ビーム蒸着法が利用される。なぜなら、電子ビーム蒸着法は摩耗性のより少ない堆積技術であり、故に、酸化タンタル540が堆積されるポリマー強誘電体530にダメージを与えないからである。一実施形態では、CHA電子ビーム蒸着装置は10kVの電子ビームエネルギーと接地した堆積基板を用い、約99.995%の純度のタンタルターゲットを利用する。雰囲気中の酸素とアルゴンの分圧比はおよそ20:80から純粋酸素までの範囲である。一実施形態では、酸化タンタルはおよそ50Åと100Åとの間の厚さである。
窒化タンタル層520を参照して説明したように、一実施形態の酸化タンタル層540は、タンタル格子位置をハフニウムが占有する電子空孔を作り出すためにハフニウムでドーピングされる。酸化タンタル層540にハフニウムを混入することには、タンタルハフニウム合金(最大で3%のハフニウム)の蒸着ターゲット材が用いられる。理解されるべきことは、酸化タンタル540に含まれる適切な堆積パラメータは、必要に応じてタンタルハフニウム合金ターゲットのハフニウム含有量によって変更又は調整可能なことである。この蒸着は、上述のようにハフニウムでドーピングされた酸化タンタル層540を作り出すように、アルゴン及び酸素の雰囲気中で達成される。得られる正孔密度はタンタルターゲット内のハフニウムの重量百分率に応じておよそ1020cm-3と1021cm-3との間となる。これは次式によって記述され得る:
Figure 2007531329

ここで、HfTaはタンタル格子位置でのタンタルのハフニウムでの置き換えを表す。
あるいは、酸化タンタル540をハフニウムでドーピングする代わりに、酸化タンタル540の堆積環境がタンタルの堆積を不完全にする過剰酸素を含むようにすることができる。酸素の分圧がアルゴンの分圧に対して増大される。酸素の分圧は、例えば、上述されたような酸化タンタルの堆積に用いられた分圧より33%、50%及び100%増大され得る。これらの実施形態では、それぞれ、正孔密度は約7×1021cm-3、1.4×1022cm-3及び2.1×1022cm-3となる。そのプロセスは次式によって示され得る:
Figure 2007531329

先に導入されたように、VTaは酸化タンタル540格子内の負に帯電されたカチオン空孔である。このような手法で堆積された酸化タンタル540内の正孔は、タンタル電極550から注入された電子の電子トラップとしての役割を果たす。
第5層は頂部電極である。一実施形態では、頂部電極はタンタル550である。タンタル550は、例えば、約99.995%のタンタルターゲット、不活性アルゴン雰囲気、10kVの電子ビームエネルギー、及び接地した堆積基板を用いる電子ビーム蒸着法によって堆積される。頂部タンタル電極550は、酸化タンタル層540を参照して上述したのと同一の理由から、底部タンタル電極510よりきめ細かく堆積される。一実施形態では、頂部電極のタンタル550はおよそ100Åと150Åとの間の厚さである。
理解されるべきことは、この積層体が繰り返されることにより、複数階層のポリマー強誘電体メモリを作り出すことができることである。一般に、強誘電体ポリマー層の上に堆積されるタンタル、窒化タンタル、及び酸化タンタルのレイヤ群は、物理的気相成長法に対して電子ビーム蒸着法を用いて堆積される。なぜなら、電子ビーム蒸着法の方が下地のポリマー強誘電体に与えるダメージが少ないからである。
図6は、交流バイアスされたポリマー強誘電体メモリ600における、ポリマー強誘電体層530に隣接する窒化タンタル層520及び酸化タンタル層540内の電子トラッピング正孔を例示している。図示されるように、交流バイアス下でタンタル電極510及び550から注入される電子は正孔と再結合することになる。そのようにして、電子は、図3及び4に例示される上述の脱水素フッ素化機構を引き起こさない。
ハフニウムは周期表でタンタルの隣にあるということを考慮して選択されており、タンタル格子位置でタンタルを容易に置き換える。さらに、例えば銅がタンタルと接触する場合の銅に対する拡散障壁として、タンタルに酸化ハフニウムを含有させることが技術的に知られているため、タンタルハフニウムターゲットは商業的に利用可能である。しかしながら、その他のランタニド金属もハフニウムの代わりに使用可能であることは理解されるべきところである。さらに、電極はモリブデン(フッ化水素と反応しないため有用である)としてもよく、そのドーパントにはイットリウム、ジルコニウム、及びニオビウムがある。
開示された実施形態は、注入された電子がポリマー強誘電材料にダメージを与えることを抑制することにより、ポリマー強誘電体メモリ装置を用いることの制限要因を緩和する点において正確且つ簡潔さを備えたものであることは当業者に認識されるところである。
強誘電性ベータ型ポリフッ化ビニリデン(PVDF)分子鎖を示す図である。 ポリマー強誘電体メモリ装置を示す図である。 脱水素フッ素化反応を示す図である。 脱水素フッ素化反応を示す図である。 本発明の一実施形態に従ったポリマー強誘電体メモリ装置の断面図である。 注入電子及び電子トラップを表す、本発明の一実施形態に従ったポリマー強誘電体メモリ装置の断面図である。

Claims (46)

  1. 第1金属電極層;
    前記第1金属電極層に隣接する金属窒化物層;
    前記金属窒化物層に隣接するポリマー強誘電体層;
    前記ポリマー強誘電体層に隣接する金属酸化物層;及び
    前記金属酸化物層に隣接する第2金属電極層;
    を有する装置であって:
    前記金属窒化物層及び前記金属酸化物層が、前記第1金属電極層及び前記第2金属電極層から注入される電子と再結合する過剰正孔を包含することを特徴とする装置。
  2. 前記第1金属電極層及び前記第2金属電極層がタンタルであることを特徴とする請求項1に記載の装置。
  3. 前記ポリマー強誘電体層がポリフッ化ビニリデンであることを特徴とする請求項1に記載の装置。
  4. 前記ポリマー強誘電体層がポリフッ化ビニリデンと三フッ化エチレンとのコポリマーであることを特徴とする請求項1に記載の装置。
  5. 前記金属窒化物層が窒化タンタルであることを特徴とする請求項1に記載の装置。
  6. 前記窒化タンタルが該窒化タンタル格子内に過剰正孔を生成するハフニウムでドーピングされていることを特徴とする請求項5に記載の装置。
  7. 前記窒化タンタルがおよそ1020cm-3と1021cm-3との間の正孔密度を有することを特徴とする請求項6に記載の装置。
  8. 前記窒化タンタルが該窒化タンタル格子内に過剰正孔を生成する過剰窒素の存在下で堆積されていることを特徴とする請求項5に記載の装置。
  9. 前記窒化タンタルがおよそ1.8×1021cm-3と5.4×1021cm-3との間の正孔密度を有することを特徴とする請求項8に記載の装置。
  10. 前記金属酸化物層が酸化タンタルであることを特徴とする請求項1に記載の装置。
  11. 前記酸化タンタル層が該酸化タンタル格子内に過剰正孔を生成するハフニウムでドーピングされていることを特徴とする請求項10に記載の装置。
  12. 前記酸化タンタルがおよそ1020cm-3と1021cm-3との間の正孔密度を有することを特徴とする請求項11に記載の装置。
  13. 前記酸化タンタル層が該酸化タンタル格子内に過剰正孔を生成する過剰酸素の存在下で堆積されていることを特徴とする請求項10に記載の装置。
  14. 前記酸化タンタルがおよそ7×1021cm-3と2.1×1022cm-3との間の正孔密度を有することを特徴とする請求項13に記載の装置。
  15. 第1金属電極層を堆積する工程;
    前記第1金属電極層に隣接する金属窒化物層を堆積する工程;
    前記金属窒化物層に隣接するポリマー強誘電体層を堆積する工程;
    前記ポリマー強誘電体層に隣接する金属酸化物層を堆積する工程;及び
    前記金属酸化物層に隣接する第2金属電極層を堆積する工程;
    を有する方法であって:
    前記金属窒化物層及び前記金属酸化物層が、前記第1金属電極層及び前記第2金属電極層から注入される電子と再結合する過剰正孔を包含することを特徴とする方法。
  16. 前記第1金属電極層及び前記第2金属電極層がタンタルであることを特徴とする請求項15に記載の方法。
  17. 前記ポリマー強誘電体層がポリフッ化ビニリデンであることを特徴とする請求項15に記載の方法。
  18. 前記ポリマー強誘電体層がポリフッ化ビニリデンと三フッ化エチレンとのコポリマーであることを特徴とする請求項15に記載の方法。
  19. 前記金属窒化物層が窒化タンタルであることを特徴とする請求項15に記載の方法。
  20. 前記窒化タンタルを該窒化タンタル格子内に過剰正孔を生成するハフニウムでドーピングする工程をさらに有する請求項19に記載の方法。
  21. 前記窒化タンタルがおよそ1020cm-3と1021cm-3との間の正孔密度を有することを特徴とする請求項20に記載の方法。
  22. 前記窒化タンタルを該窒化タンタル格子内に過剰正孔を生成する過剰窒素の存在下で堆積する工程をさらに有する請求項19に記載の方法。
  23. 前記窒化タンタルがおよそ1.8×1021cm-3と5.4×1021cm-3との間の正孔密度を有することを特徴とする請求項22に記載の方法。
  24. 前記金属酸化物層が酸化タンタルであることを特徴とする請求項15に記載の方法。
  25. 前記酸化タンタル層を該酸化タンタル格子内に過剰正孔を生成するハフニウムでドーピングする工程をさらに有する請求項24に記載の方法。
  26. 前記酸化タンタルがおよそ1020cm-3と1021cm-3との間の正孔密度を有することを特徴とする請求項25に記載の方法。
  27. 前記酸化タンタル層を該酸化タンタル格子内に過剰正孔を生成する過剰酸素の存在下で堆積する工程をさらに有する請求項24に記載の方法。
  28. 前記酸化タンタルがおよそ7×1021cm-3と2.1×1022cm-3との間の正孔密度を有することを特徴とする請求項27に記載の方法。
  29. 金属窒化物層;
    前記金属窒化物層に隣接するポリマー強誘電体層;及び
    前記ポリマー強誘電体層に隣接する金属酸化物層;
    を有する装置であって:
    前記金属窒化物層及び前記金属酸化物層が複数の電子トラップを包含することを特徴とする装置。
  30. 前記ポリマー強誘電体層がポリフッ化ビニリデンであることを特徴とする請求項29に記載の装置。
  31. 前記ポリマー強誘電体層がポリフッ化ビニリデンと三フッ化エチレンとのコポリマーであることを特徴とする請求項29に記載の装置。
  32. 前記金属窒化物層が窒化タンタルであることを特徴とする請求項29に記載の装置。
  33. 前記窒化タンタルが該窒化タンタル格子内に電子トラップを生成するハフニウムでドーピングされていることを特徴とする請求項32に記載の装置。
  34. 前記窒化タンタルが該窒化タンタル格子内に電子トラップを生成する過剰窒素の存在下で堆積されていることを特徴とする請求項32に記載の装置。
  35. 前記金属酸化物層が酸化タンタルであることを特徴とする請求項29に記載の装置。
  36. 前記酸化タンタル層が該酸化タンタル格子内に電子トラップを生成するハフニウムでドーピングされていることを特徴とする請求項35に記載の装置。
  37. 前記酸化タンタル層が該酸化タンタル格子内に電子トラップを生成する過剰酸素の存在下で堆積されていることを特徴とする請求項35に記載の装置。
  38. 金属窒化物層を堆積する工程;
    前記金属窒化物層に隣接するポリマー強誘電体層を堆積する工程;及び
    前記ポリマー強誘電体層に隣接する金属酸化物層を堆積する工程;
    を有する方法であって:
    前記金属窒化物層及び前記金属酸化物層が複数の電子トラップを包含することを特徴とする方法。
  39. 前記ポリマー強誘電体層がポリフッ化ビニリデンであることを特徴とする請求項38に記載の方法。
  40. 前記ポリマー強誘電体層がポリフッ化ビニリデンと三フッ化エチレンとのコポリマーであることを特徴とする請求項38に記載の方法。
  41. 前記金属窒化物層が窒化タンタルであることを特徴とする請求項38に記載の方法。
  42. 前記窒化タンタルを該窒化タンタル格子内に電子トラップを生成するハフニウムでドーピングする工程をさらに有する請求項41に記載の方法。
  43. 前記窒化タンタルを該窒化タンタル格子内に電子トラップを生成する過剰窒素の存在下で堆積する工程をさらに有する請求項41に記載の方法。
  44. 前記金属酸化物層が酸化タンタルであることを特徴とする請求項38に記載の方法。
  45. 前記酸化タンタル層を該酸化タンタル格子内に電子トラップを生成するハフニウムでドーピングする工程をさらに有する請求項44に記載の方法。
  46. 前記酸化タンタル層を該酸化タンタル格子内に電子トラップを生成する過剰酸素の存在下で堆積する工程をさらに有する請求項44に記載の方法。
JP2007506563A 2004-03-31 2005-03-31 ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成 Expired - Fee Related JP4750103B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/816,259 2004-03-31
US10/816,259 US7205595B2 (en) 2004-03-31 2004-03-31 Polymer memory device with electron traps
PCT/US2005/010921 WO2005098908A2 (en) 2004-03-31 2005-03-31 Creation of electron traps in metal nitride and metal oxide electrodes in polymer memory devices

Publications (2)

Publication Number Publication Date
JP2007531329A true JP2007531329A (ja) 2007-11-01
JP4750103B2 JP4750103B2 (ja) 2011-08-17

Family

ID=35005665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007506563A Expired - Fee Related JP4750103B2 (ja) 2004-03-31 2005-03-31 ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成

Country Status (6)

Country Link
US (1) US7205595B2 (ja)
EP (1) EP1730746B1 (ja)
JP (1) JP4750103B2 (ja)
CN (1) CN100538895C (ja)
TW (1) TWI280604B (ja)
WO (1) WO2005098908A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514154A (ja) * 2006-12-13 2010-04-30 ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション Mfms型電界効果トランジスタ及び強誘電体メモリ装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NO20041733L (no) * 2004-04-28 2005-10-31 Thin Film Electronics Asa Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling.
FR2879479B1 (fr) * 2004-12-17 2007-11-09 Armines Ass Loi De 1901 Structures composites en etat amorphe pour la photocatalyse

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022470A (ja) * 1996-07-02 1998-01-23 Hitachi Ltd 半導体記憶装置及びその製造方法
JP2002026282A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 単純マトリクス型メモリ素子の製造方法
WO2003044801A1 (en) * 2001-11-23 2003-05-30 Thin Film Electronics Asa A ferroelectric or electret memory circuit
WO2003075279A1 (en) * 2002-03-01 2003-09-12 Thin Film Electronics Asa A memory cell
WO2003107351A1 (en) * 2002-06-18 2003-12-24 Thin Film Electronics Asa A method for making a ferroelectric memory cell in a ferroelectric memory device, and a ferroelectric memory device
JP2004076108A (ja) * 2002-08-20 2004-03-11 Kansai Tlo Kk フッ化ビニリデンオリゴマー薄膜製造方法及び該薄膜を用いたデバイス
JP2007531265A (ja) * 2004-03-26 2007-11-01 シン フイルム エレクトロニクス エイエスエイ 有機電子デバイスとこの種のデバイスの製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69125323T2 (de) 1990-07-24 1997-09-25 Semiconductor Energy Lab Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen
GB2333894B (en) 1998-01-23 2002-11-20 Mitel Corp Method of fabricating capacitors in semiconductor devices
DE19811068C1 (de) 1998-03-13 1999-06-24 Siemens Ag Kondensator in integrierter Schaltung sowie Verfahren zur Herstellung eines derartigen Kondensators
US6750500B1 (en) 1999-01-05 2004-06-15 Micron Technology, Inc. Capacitor electrode for integrating high K materials
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
EP1434232B1 (en) * 2001-08-13 2007-09-19 Advanced Micro Devices, Inc. Memory cell
US6806526B2 (en) * 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6878980B2 (en) 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022470A (ja) * 1996-07-02 1998-01-23 Hitachi Ltd 半導体記憶装置及びその製造方法
JP2002026282A (ja) * 2000-06-30 2002-01-25 Seiko Epson Corp 単純マトリクス型メモリ素子の製造方法
WO2003044801A1 (en) * 2001-11-23 2003-05-30 Thin Film Electronics Asa A ferroelectric or electret memory circuit
JP2005510078A (ja) * 2001-11-23 2005-04-14 シン フイルム エレクトロニクス エイエスエイ 強誘電体又はエレクトレットメモリ回路
WO2003075279A1 (en) * 2002-03-01 2003-09-12 Thin Film Electronics Asa A memory cell
JP2005519463A (ja) * 2002-03-01 2005-06-30 シン フイルム エレクトロニクス エイエスエイ メモリセル
WO2003107351A1 (en) * 2002-06-18 2003-12-24 Thin Film Electronics Asa A method for making a ferroelectric memory cell in a ferroelectric memory device, and a ferroelectric memory device
JP2006510193A (ja) * 2002-06-18 2006-03-23 シン フイルム エレクトロニクス エイエスエイ 強誘電体メモリ素子内の強誘電体メモリセルの製造方法および強誘電体メモリ素子
JP2004076108A (ja) * 2002-08-20 2004-03-11 Kansai Tlo Kk フッ化ビニリデンオリゴマー薄膜製造方法及び該薄膜を用いたデバイス
JP2007531265A (ja) * 2004-03-26 2007-11-01 シン フイルム エレクトロニクス エイエスエイ 有機電子デバイスとこの種のデバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010514154A (ja) * 2006-12-13 2010-04-30 ユニバーシティ オブ ソウル ファウンデーション オブ インダストリー−アカデミック コーオペレーション Mfms型電界効果トランジスタ及び強誘電体メモリ装置

Also Published As

Publication number Publication date
TW200612464A (en) 2006-04-16
US20050227377A1 (en) 2005-10-13
WO2005098908A3 (en) 2006-05-26
EP1730746A2 (en) 2006-12-13
EP1730746B1 (en) 2015-05-20
TWI280604B (en) 2007-05-01
CN100538895C (zh) 2009-09-09
CN1938783A (zh) 2007-03-28
WO2005098908A2 (en) 2005-10-20
JP4750103B2 (ja) 2011-08-17
US7205595B2 (en) 2007-04-17

Similar Documents

Publication Publication Date Title
US7456468B2 (en) Semiconductor device including high-k insulating layer and method of manufacturing the same
US7402492B2 (en) Method of manufacturing a memory device having improved erasing characteristics
US20180269216A1 (en) Ferroelectric memory device and cross-point array apparatus including the same
US10847541B2 (en) Ferroelectric memory device and a method of manufacturing the same
US11844225B1 (en) Dual hydrogen barrier layer for memory devices integrated with low density film for logic structures and methods of fabrication
US11849590B2 (en) Capacitor comprising a bismuth metal oxide-based lead titanate thin film
US20120171784A1 (en) Magnetron-sputtering film-forming apparatus and manufacturing method for a semiconductor device
US20020117700A1 (en) Amorphous iridium oxide barrier layer and electrodes in ferroelectric capacitors
JP4750103B2 (ja) ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成
US12058871B2 (en) Semiconductor device including ferroelectric layer and metal particles embedded in metal-organic framework layer
Inoue et al. Compositional design of Pb (Zr, Ti) O/sub 3/for highly reliable ferroelectric memories
JP2008277827A (ja) 不揮発性メモリ素子及びその製造方法
US11908704B2 (en) Method of fabricating a perovskite-material based planar capacitor using rapid thermal annealing (RTA) methodologies
US11832451B1 (en) High density ferroelectric random access memory (FeRAM) devices and methods of fabrication
US11765908B1 (en) Memory device fabrication through wafer bonding
JP2004080020A (ja) 強誘電性半導体デバイスを形成するための方法
JP4234234B2 (ja) 薄膜の形成方法
KR20230069272A (ko) 불감층 효과가 개선된 강유전체 전계효과 트랜지스터 및 이의 제조방법
KR100333661B1 (ko) 강유전체 캐패시터의 전극 형성 방법
JP2011129719A (ja) 半導体装置およびその製造方法
Han Electrical characterization of doped strontium titanate thin films for semiconductor memories
KR20090095397A (ko) 전하트랩층을 갖는 불휘발성 메모리소자의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100716

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110401

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees