TWI280604B

TWI280604B - Creation of electron traps in metal nitride and metal oxide electrodes in polymer memory devices

Info

Publication number: TWI280604B
Application number: TW094110312A
Authority: TW
Inventors: Mukul P Renavikar; Gudbjorg H Oskarsdottir
Original assignee: Intel Corp
Priority date: 2004-03-31
Filing date: 2005-03-31
Publication date: 2007-05-01
Also published as: CN1938783A; JP4750103B2; TW200612464A; EP1730746B1; EP1730746A2; CN100538895C; JP2007531329A; US20050227377A1; WO2005098908A3; US7205595B2; WO2005098908A2

Description

1280604 (1) 九、發明說明【發明所屬之技術領域】本發明具體實例係有關鐵電性記憶體，且更特定言之有關經由減低鐵電性材料降解以延長鐵電性記憶體裝置的可用壽命。【先前技術】 Φ 記憶體製造商目前正硏究開發下一代的記憶體裝置。一種此等發展包括經設計來替代現有快閃非-揮發性記憶體技術之技術。快閃的後繼者包括緊密性，低價，低電壓操作，非揮發性，高密度，快速讀寫周期，及長壽命。目前的快閃技術經預期可存續到9 0奈米和6 5奈米製程世代。此種存續部份係基於，例如，外加貯存介電性材料，鈷和鎳源及汲極區，同於互連層次的低介電常數材料，以及用於電晶體閘之高介電常數材料。不過，爾後仍對 φ 新的記億體材料和技術，特別是非-揮發性記憶，存在其需要。鐵電性記憶體爲要取代快閃記憶體的一種此等技術。鐵電性記億體裝置組合著快閃記憶體的非-揮發性加上改良的讀寫速度。簡略言之，鐵電性記憶體裝置係依賴鐵電性材料的使用，此等材料可經由施加電壓或電場而自然地極化且在電壓或電場移開之後仍維持該極化。因此之故，鐵電性記憶體裝置可依極化方向用二元組“ 1，，或“ 〇，，予以程式化。如此’可在讀出周期中偵測記憶體裝置的狀態。 -4- ⑧ (2) 1280604 有兩種結晶材料已出現以膜形式作爲有希望用於鐵電性Π己丨思體彳壬序中的材料’亦即鈦酸鉛銷（“ ρ ζ τ，，）和緦祕鉅鐵礦（“ S Β Τ”）。不過，雖然此等材料展現出恰當的鐵磁性質，每一者在整合到既存CM〇s程序中時都很昂貴。更近的發展包栝使用展現出鐵電性質的聚合物。聚合物鐵電記憶體的創造係利用具有淨偶極矩的聚合物鏈。資料係經由將在夾著由鐵電性聚合物鏈所構成的層之金屬線 9 之間的聚合物鏈之極化予以改變而儲存。另外，可將多層堆疊（例如，金屬字線，鐵電性聚合物，金屬位元線，鐵電性聚合物，金屬字線，等）以改良記憶體元素密度。聚合物鐵電性記憶體裝置展現出微秒初始讀出速度加上可與快閃相比之寫出速度。【發明內容】說明在聚合物記憶體裝置中的金屬氮化物電極與金屬 φ 氧化物電極內造出電子陷阱的具體實例。至此要參照此等具體實例之詳細說明，如在圖式中所示者。雖然具體實例係關聯於此等圖式來說明，但無意將彼等限制在本文所揭示的圖式中。相反地，其意爲將所有替代物，修改物，與等效物都涵蓋於後附申請專利範圍所界定的該等具體實例之旨意和範圍之內。【實施方式】槪言之，本發明一具體實例係經由在介於金屬電極與 -5- ⑧ (3) 1280604 聚合物鐵電性層之間的絕緣性金屬氮化物及/或金屬氧化物之內造出過量電洞而減低對聚合物鐵電性記憶體裝置內的聚合物鐵電層所造成的損壞。在金屬氮化物及/或金屬氧化物中的過量電洞可捕捉在AC偏壓下由金屬電極所射出的電子，否則該等電子可能損壞聚合物鐵電性層。如所提及者，過去對鐵電性記憶體裝置技術的硏究有大部份係集中在選擇結晶材料例如PZT和SBT。不過， Φ 更近時之趨勢係包括利用展現出鐵電性質的聚合物鏈。聚偏二氟乙烯（“PVDF”）爲具有更迭CH2和CF2基之氟聚合物，其中在氫原子與氟原子之間的相對電子密度造成一淨離子性偶極矩。圖1說明一鐵電性々相PVDF 100，包括一碳鏈1 1 0與更迭且相對的氫1 20和氟1 30配對。一種特別的PVDF共聚物爲聚偏二氟乙烯-三氟乙烯（“PVDF-TrFE”）。三氟乙烯C2HF3 (基本上爲用一氟取代一氫）之添加於鏈中會減低鐵電性PVDF /3相鏈的整體理論性 φ 離子偶極矩，不過會增加在結晶中形成鐵電性P V D F β 相而非順電性PVDF α相之可能性。結晶態PVDF-TrFE 聚合物的鐵電性係在於其可產生殘餘極化，其在足夠高的電場（亦即，矯頑場）中會變換。該極化可用來根據極化取向而儲存用該材料製成的記憶體裝置之二元“〇，，態和二元“1”態。利用聚合物鐵電性材料的記憶體元件具有被動意義，使得不需要有主動組件（例如，耦合到DRAM中的MOS 電谷器之電晶體）。資料係經由將在夾住鐵電性聚合物構 -6- (4) 1280604 成的層之金屬線之間的聚合物鏈所具極化予以變換而儲存起來。該等元件係經由施加電壓於恰當的字線和位元線以讀出或寫入聚合物鐵電性記憶體單元而由外部驅動。如此構組之下，讀出周期爲相消性（destructive )者且存儲單元必須以近乎DRAM更新周期予以重寫入。圖2說明單層聚合物鐵電性記憶體裝置的俯視圖。位元線250-2 80和字線2 1 0-240夾住一層聚合物鐵電性材料 • 200。在施加一電壓於重疊的位元線和字線（如，位元線 25 0和字線24 0 )之時，就有許多可能的操作程序。一較高的電壓（如，在約8伏與1 0伏之間者）可能造出一矯頑性電場而足以根據分別夾在位元線2 5 0和字線2 4 0之間的聚合物鐵電性材料200所具殘餘極化的取向之變更程式化二元“ 1 ”態或二元“0”態。配合於圖中沒有示出的外部偵測線路可施加一另外的電壓來讀取存儲單元的二元狀態。施加交流性電極來寫入及/或讀出聚合物鐵電性材料的存 # 儲單元時，施加順序會使在存儲單元內所含聚合物受到一 A C偏壓。例如，一讀出或寫入周期可能使該單元暴露於在字線與位兀線之間的正電壓差，而另一讀出或寫入周期可能使該單元暴露於在字線與位元線之間的負電壓差。有多種與製作聚合物鐵電性記憶體裝置相關聯的處理挑戰。一挑戰爲將聚合物與電極（亦即夾住鐵電性聚合物層的金屬位元線和字線）隔離。此通常是用氮化物層及/ 或氧化物層插置於金屬電極與鐵電性聚合物材料之間而完成的。 (5) 1280604 圖3示出脫氫氟反應3 00的第一步驟。於聚合物鐵電性記憶體裝置受到一 AC偏壓（如，施加於電極以實施讀出或寫入操作之電壓）之時，金屬電極會射出電子到 PVDF 310之中。射出電子320會與PVDF 310中的氟交互作用而造出荷負電的氟陰離子330。該氟陰離子330轉向會與PVDF 310中的氫交互作用而造出HF 410及多出的氟陰離子3 3 0，如圖4中損壞的PVDF 420所示者。脫 φ 氫氟反應可自動持續且嚴重地降低聚合物的鐵電性能。 HF 410也會進一步侵害金屬電極材料。本發明一具體實例爲在電極金屬中造出電子陷阱以減少或防止從金屬射出到聚合物的電子，如參照圖3和4所述者。當載體（於此情況中爲電子）被捕捉在中心後不發生再結合即再激發之時，就有陷阱存在。於此方式中，常呈在半導體內的晶格缺陷或雜質層次的陷阱會保持完整。或者，電子陷阱爲因導到電極金屬內的某些點缺陷所產生 φ 的電洞。電子會與電洞結合，防止電子射出到聚合物內。圖5示出一聚合物鐵電性記憶體5 00之橫截面。於其上有製作該聚合物鐵電性記憶體的基板可爲可在其上製作記憶體裝置之任何基板，從，例如，大塊矽晶圓到頂部互連，介電，或鈍化層之雙重鑲嵌程序體系結構。於一具體實例中，底部電極爲鉅5 1 0。該鉬係經由，例如，物理氣相沈積或利用鉅靶在惰性氬氣圍中濺鍍。於一具體實例中，係使用Endura濺鍍工具以約99.9995 %純度的鉅靶來濺鍍鉅。沈積室中的基本壓力爲約5·0* 1 〇Λ-8托（Torr )且 -8 - ⑧ (6) 1280604 氬氣壓爲約1.4毫托。於0.0AC偏壓瓦（watts)，未控制的溫度，和1 kW的沈積功率/靶電壓下，在約1 0與1 2 秒之間沈積出約1〇〇至150埃（Angstroms )厚度的鉬。於一具體實例中的第二層爲氮化鉬5 2 0。氮化鉅5 2 0 係使用鉬靶在氬和氮中經物理氣相沈積法沈積成的，於一具體實例中，周圍係約80%至90%的氮氣。若於不同於上述具體實例的鉬沈積時，近似程序參數進一步包括5.9毫 φ 托的氬氣壓和5 k W的沈積功率/靶電壓。於約4 5至5 0 秒之間沈積出約50至100埃的氮化鉅。於一具體實例中，將氮化鉅520摻雜鈴以創造出電子陷阱或過量電洞，其係利用含有高達3%給的鉬給合金物理氣相沈積靶。所得電洞密度爲約1 0Λ20與1 0Λ2 1電洞/ 厘米Λ 3之間，決定於鉬靶中的鉛重量％。要了解者，用於氮化鉅5 2 0的近似沈積參數可視需要經由鉬給合金靶的給含量予以變更或調整。 9 給的價電子結構（原子序72，〔 Xe〕4f145d26s2電子組態，相對於原子序7 3鉬的〔X e〕4 f1 4 5 d3 6 s2 )係因爲給在5 d軌道中具有比钽少一個價電子，而可在氮化鉅層 5 20中造出電洞。將給摻加到氮化鉅52〇中的鉅晶格部位內可造出過量的荷正電電洞，如下面式子所述者，其中 HfTa表對於鉅晶格部位中的鉅之飴取代：

Hf 一^HfnW 當電子從鉅電極5 1 0射出時，其會與氮化鉬5 2 〇中的電洞再結合。經由此種機制’钽晶格中所造出的點缺陷可 (7) 1280604 產生電洞’該等電洞與電子再結合，由是阻止電子與鐵電性聚合物材料交互作用。或者，取代用鉛摻雜氮化鉬5 2 0者，可讓氮化鉬5 2 0 沈積所用的環境包括過量的氮氣以使沈積鉅缺乏。氮氣的分壓相對於氬氣的分壓係比上述參數更爲增加。例如，可將氮氣分壓於一具體實例中較上述氮化鉬沈積所用分壓增力口 3 3%，50%，和1〇〇%。對於此等具體實例，電洞密度 φ 變成分別爲約1·8*10Λ21/厘米Λ3，3·6*10Λ21/厘米Λ3及 5·4*1〇α21 /厘米λ3。該程序可用下面的式子來解說，其中VTa爲氮化鉬5 20晶格中荷負電的陽離子空位： Y2 N2 + V；l -f 以此種方式沈積成的氮化鉬5 2 0中之電洞可用爲鉬電極5 1 0射出的電子之電子陷阱。第三層爲聚合物鐵電質5 3 0。於一具體實例中，該聚 φ 合物鐵電質5 3 0爲PVDF。於另一具體實例中，該聚合物鐵電質5 3 0爲PVDF與TrFE的共聚物。TrFE的摻入可減低PVDF的理論總偶極矩，但會增加所得聚合物結晶構造成爲PVDF鐵電性0相之可能性。聚合物鐵電質5 3 0係經旋塗沈積之後，將其在例如，約1 2 0 °C至1 5 0 °C下軟烤約 5 〇至2 0 0秒’且予以退火。於一具體實例中，該聚合物鐵電層530爲50至1〇〇奈米厚。於一具體實例中的第四層爲氧化鉅540。氧化鉅的沈積係利用電子束蒸發取代物理氣相沈積，係因爲電子束蒸發爲一種較不磨蝕性沈積技術且因而不會損壞要將氧化鉅 -10- (8) 1280604 5 4 0沈積於其上之聚合物鐵電性材料5 3 0。於一具體實例中，C Η A電子束蒸發工具利用約9 9 · 9 9 5 %純度的鉅靶，以 1 OkV電子束能量及一接地的沈積基板。於周圍中，氧氣對氬氣的分壓可爲從約20 : 80至純氧氣。於一具體實例中，氧化鉬爲約5 0至1 0 〇埃。如參照氮化鉬層5 2 0所解釋過者，一具體實例的氧化鉅層540係經摻雜飴以造出電子空位，於該處係由飴佔據泰一鉬晶格部位。給在氧化鉅層5 4 0中的摻加包括利用鉅給合金（含有多達3 %的給）蒸發靶材料。據了解者，對於氧化鉅5 4 0所包括的約値沈積參數可經由鉬給合金靶的給含量予以變更或調節。蒸發係在氬和氧氣圍中完成以如上面解釋者造出給摻雜的氧化鉅層5 4 0。所得電洞密度爲約 10Λ20至10Λ21電洞/厘米A3，決定於鉅靶中的給重量％。此可用下面的式子予以說明，其中HfTa表對於鉅晶格部位中的鉬之給取代：或者’取代用給摻雜氧化鉅540者，可使氧化鉅540 沈積所用氣圍包括過量的氧以造成沈積鉬缺乏。氧氣分壓係相對於氬氣分壓而增加。例如，氧氣分壓可較上述氧化隹旦沈積所用分壓增加3 3 %，5 0 %，和1 〇〇 %。對於此等具體貫例’電洞密度分別爲約7 *丨〇 λ 2丨/厘米λ 3，1 · 4 *丨〇 λ 2 2 /厘米Λ3及2·1*1〇α22 /厘米A3。該程序可用下面式子解說： (9) 1280604 如+G+3A+ 如已介紹過者，VTa爲氧化鉬540晶格中離子空位。在以此方式沈積的氧化鉅5 40中之鉅電極5 5 0所射出的電子之電子陷阱。弟五層爲頂部電極。於一具體實例中，該鉬。鉅5 5 0係以，例如，利用9 9 · 9 9 5 °/〇鉅靶，，1 〇kV電子束能量，及接地沈積基板，進行而沈積。基於針對氧化鉅層5 40所提及的相同鉅電極5 5 0係比底部鉅電極5 1 0更慎重地沈積實例中，頂部鉅電極5 5 0爲約1 0 0至1 5 0埃厚要了解者，此種堆疊可經重複以造出多層電性記憶體。通常，經沈積在鐵電性聚合物層氧化鉅，和氧化鉅諸層都是用電子束蒸發取代積予以沈積者，係因爲電子束蒸發對底下的聚較不具損壞性之故。圖6說明在AC偏壓聚合物鐵電性記憶體聚合物鐵電層5 3 0的氮化鉬5 2 0和氧化鉅5 4 0 阱電洞。如所示者，在AC偏壓下，鉬5 1 0和電子會與電洞結合。如此，電子不會觸發如圖之上述脫氫氟反應。選用給係因爲其在週期表中係毗鄰鉬且容格部位中的鉅。另外，鉬飴靶係市面上可取得鉬中包含氧化鉛在技藝中係已知作爲擴散障壁如，與鉅接觸的銅。不過，要了解者，也可以的荷負電陽電洞係作爲頂部電極爲惰性氫氣圍電子束蒸發理由，頂部。於一具體〇次聚合物鐵上方的鉅，物理氣相沈合物鐵電層 6 〇 0中毗鄰內之電子陷 5 5 0射出的 3和4所示易取代钽晶者，係因爲以對抗，例使用其他鑭 -12- ⑧ (10) Ϊ280604 系金屬來取代鈴。再者，該等電極可爲鉬（以其$ -、氟化氫反應而可用），其摻雜劑可包括釔，鉻，和_尼^ 5½於此技藝者都了察覺所揭不的具體實例之丨憂議占 S卩’其可經由防止射出的電子損壞到聚合物鐵電子材料而減輕使用聚合物鐵電性記憶體裝置的諸限制因素之一。【圖式簡單說明】 • 圖1 :鐵電性/5相聚偏二氟乙烯（PVDF )分子鏈之圖解說明。圖2 :聚合物鐵電性記憶體裝置之圖解說明。圖3 :脫氫氟反應之圖解說明。圖4:脫氫氟反應之圖解說明。圖5 :根據本發明一具體實例的聚合物鐵電性記憶體裝置橫截面之圖解說明。圖6 :根據本發明一具體實例的聚合物鐵電性記憶體 ® 裝置橫截面之圖解說明，顯示出射出的電子與電子陷阱。【主要元件符號說明】 1 0 0 :鐵電性yS相Ρ V D F 1 10 :碳鏈 1 2 0 :氫對 1 3 0 :氟對 2 0 0 ’ 5 0 0，5 3 0 :聚合物鐵電性材料 2 1 0-240 ：字線 (11) 1280604 2 5 0-2 8 0:位元線

3 00 :脫氫氟反應 310: PVDF

3 2 0 :射出的電子 330:荷負電的氟陰離子 410 ： HF

420 ：損壞的PVDF 5 1 0 :鉅底部電極 5 20 :氮化鉅 5 40 :氮化鉅 5 5 0 :頂部鉅電極 6 00 : AC偏壓聚合物鐵電性記憶體

Claims

1280604 h (1) 十、申請專利範圍 ^1//月〕日修(更)正替換貢附件2A : 第94 1 1 03 1 2號專利申請案中文申請專利範圍替換本民國95年11月2日修正 1 · 一種記憶裝置，包括：一第一金屬電極層；一毗鄰該第一金屬電極層的金屬氮化物層；

一毗鄰該金屬氮化物層的聚合物鐵電層；一毗鄰該聚合物鐵電層的金屬氧化物層；和一毗鄰該金屬氧化物層的第二金屬電極層；其中該金屬氮化物層和金屬氧化物層包含過量電洞以與從該第一和第二金屬電極層射出的電子再結合。 2·如申請專利範圍第1項之裝置，其中該第一金屬電極層和該第二金屬電極層都是鉅。 3 ·如申請專利範圍第1項之裝置，其中該聚合物鐵電層爲聚偏二氟乙烯。 4 ·如申請專利範圍第1項之裝置，其中該聚合物鐵電層爲聚偏二氟乙稀/三氟乙嫌共聚物。 5 ·如申請專利範圍第1項之裝置，其中該金屬氮化物層爲氮化鉬。 . 6. 如申請專利範圍第5項之裝置，其中該氮化鉅用飴摻雜以在該氮化鉅層中造出過量的電洞1 ° 7. 如申請專利範圍第6項之裝置，其中該氮化鉅具有大約介於l〇2G/cm3與1021/cm3之間的電洞密度。 1280604

(2) 8 ·如申請專利範圍第5項之裝置，其中該氮化鉅係在過量氮存在中沈積以在該氮化鉅層中造出過量電洞。 9. 如申請專利範圍第8項之裝置，其中該氮化鉅具有大約介於 1.8*1021/cm3與 5.4*1021/cm3之間的電洞密度。 10. 如申請專利範圍第1項之裝置，其中該金屬氧化物層爲氧化鉅。

1 1 .如申請專利範圍第1 〇項之裝置，其中該氧化鉅層用給摻雜以在該氧化鉅層中造出過量的電洞。 12.如申請專利範圍第11項之裝置，其中該氧化鉅具有大約介於l〇2()/cm3與1021/cm3之間的電洞密度。 1 3 .如申請專利範圍第1 0項之裝置，其中該氧化鉅層係在過量氧的存在中沈積以在氧化鉅層中造出過量的電洞

14. 如申請專利範圍第13項之裝置，其中該氧化鉅具有大約7*1021/cm3與2.1 * 1 022 /cm3之間的電洞密度。 15. —種製造記億裝置之方法，包括：沈積一第一金屬電極層；沈積一毗鄰該第一金屬電極層的金屬氮化物層；沈積一毗鄰該金屬氮化物層的聚合物鐵電層；沈積一毗鄰該聚合物鐵電層的金屬氧化物層；及沈積一毗鄰該金屬氧化物層的第二金屬電極層；其中該金屬氮化物層和金屬氧化物層包含過量的電洞以與從該第一與第二金屬電極層射出的電子再結合。 -2- 1280604 (3)

1 6 .如申請專利範圍第1 5項之方法，其中該第一金屬電極層與第二金屬電極層都是鉬° 1 7 .如申請專利範圍第1 5項之方法，其中該聚合物鐵電層爲聚偏二氟乙烯。 1 8 ·如申請專利範圍第1 5項之方法，其中該聚合物鐵電層爲聚偏二氟乙烯/三氟乙烯共聚物。

1 9 ·如申請專利範圍第1 5項之方法，其中該金屬氮化物層爲氮化鉬。 2 0 .如申請專利範圍第1 9項之方法’其進一步包括用飴摻雜該氮化鉅以在氮化鉅層中造出過量電洞。 2 1 ·如申請專利範圍第2 0項之方法’其中該氮化鉅具有大約介於l〇2G/cm3與l〇21/cm3之間的電洞密度。 22 _如申請專利範圍第19項之方法，其進一步包括在過量氮的存在中沈積該氮化鉬以在氮化鉬層中造出過量電洞。

2 3 ·如申請專利範圍第2 2項之方法，其中該氮化钽具有大約介於1.8*1021/cm3與5.4*1021/cm3之間的電洞密度。 24 ·如申請專利範圍第1 5項之方法，其中該金屬氧化物爲氧化鉅。 25·如申請專利範圍第24項之方法，其進一步包括用給摻雜該氧化鉅層以在該氧化鉬層中造出過量電洞。 26·如申請專利範圍第25項之方法，其中該氧化鉅具有大約介於102G/cm3與1021/cm3之間的電洞密度。 - 3- 月》曰修(更)正替換頁 1280604 ' (4) 2 7.如申請專利範圍第24項之方法，其進一步包括在過量氧的存在中沈積該氧化鉅層以在該氧化鉬層中造出過量電洞。 28.如申請專利範圍第27項之方法，其中該氧化鉅具有大約介於7*l〇21/cm3與2.1 * 1 022/cm3之間的電洞密度。 29.—種記憶裝置，包括：

一金屬氮化物層；一毗鄰該金屬氮化物層的聚合物鐵電層；一毗鄰該聚合物鐵電層的金屬氧化物層；和其中該金屬氮化物層與金屬氧化物層包括多個電子陷阱。 3 0·如申請專利範圍第29項之裝置，其中該聚合物鐵電層爲聚偏二氟乙儲。 3 1 ·如申請專利範圍第29項之裝置，其中該聚合物鐵電層爲聚偏一氣乙儲/三氯乙嫌共聚物。 32·如申請專利範圍第29項之裝置，其中該金屬氮化物層爲氮化鉬。 3 3 ·如申請專利範圍第3 2項之裝置，其中該氮化鉬用飴摻雜以在氮化鉬層中造出電子陷阱。 3 4 ·如申請專利範圍第3 2項之裝置，其中該氮化鉬係在過量氮存在中沈積以在氮化鉬層中造出電子陷阱。 3 5·如申請專利範圍第29項之裝置，其中該金屬氧化物層爲氧化鉬。 -4 - 1280604 、 (5) 3 6 ·如申請專利範圍第3 5項之裝置，其中該氧化鉅層係用飴摻雜以在氧化鉬層中造出電子陷阱。 3 7 ·如申請專利範圍第3 5項之裝置，其中該氧化鉅層係在過量氧的存在中沈積以在氧化鉅層中造出電子陷阱。 3 8.—種製造記憶裝置之方法，包括：沈積一金屬氮化物層；沈積一毗鄰該金屬氮化物層的聚合物鐵電層；

沈積一毗鄰該聚合物鐵電層的金屬氧化物層；和其中該金屬氮化物層和金屬氧化物層包括多個電子陷阱。 3 9 .如申請專利範圍第3 8項之方法，其中該聚合物鐵電層爲聚偏—*氟/乙嫌。 40.如申請專利範圍第38項之方法，其中該聚合物鐵電層爲聚偏二氟乙烯/三氟乙烯共聚物。 4 1 .如申請專利範圍第3 8項之方法，其中該金屬氮化物層爲氮化鉅。 42.如申請專利範圍第41項之方法，其進一步包括用給摻雜該氮化鉅以在該氮化鉅層中造出電子陷阱。 4 3.如申請專利範圍第41項之方法，其進一步包括在過量氮的存在中沈積該氮化鉬以在氮化鉬層中造出電子陷阱。 44 ·如申請專利範圍第3 8項之方法，其中該金屬氧化物層爲氧化鉬。 4 5.如申請專利範圍第44項之方法，其進一步包括用 -5- 免//¾)曰修(更}正替換頁 1280604 (6) 鉅摻雜該氧化鉅層以在氧化鉅層中造出電子陷阱。 4 6.如申請專利範圍第44項之方法，其進一步包括在過量氧的存在中沈積該氧化鉅層以在氧化鉅層中造出電子陷阱。

-6 -