JP2006510193A - 強誘電体メモリ素子内の強誘電体メモリセルの製造方法および強誘電体メモリ素子 - Google Patents
強誘電体メモリ素子内の強誘電体メモリセルの製造方法および強誘電体メモリ素子 Download PDFInfo
- Publication number
- JP2006510193A JP2006510193A JP2004514081A JP2004514081A JP2006510193A JP 2006510193 A JP2006510193 A JP 2006510193A JP 2004514081 A JP2004514081 A JP 2004514081A JP 2004514081 A JP2004514081 A JP 2004514081A JP 2006510193 A JP2006510193 A JP 2006510193A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ferroelectric
- electrode
- electrodes
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 230000015654 memory Effects 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 claims abstract description 43
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 27
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229920000642 polymer Polymers 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000002207 thermal evaporation Methods 0.000 claims abstract description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 9
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 9
- 239000000203 mixture Substances 0.000 claims abstract description 7
- 239000010409 thin film Substances 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 36
- 230000010287 polarization Effects 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 23
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical group O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910001882 dioxygen Inorganic materials 0.000 claims description 14
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 239000004408 titanium dioxide Substances 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims description 2
- 229910002804 graphite Inorganic materials 0.000 claims description 2
- 239000010439 graphite Substances 0.000 claims description 2
- 230000008020 evaporation Effects 0.000 abstract description 3
- 238000001704 evaporation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 127
- 239000000463 material Substances 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910001260 Pt alloy Inorganic materials 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910000510 noble metal Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 101000619542 Homo sapiens E3 ubiquitin-protein ligase parkin Proteins 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical class [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 102000045222 parkin Human genes 0.000 description 1
- 239000010970 precious metal Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
Abstract
強誘電体メモリ素子内に強誘電体メモリ・セルを製造する方法において、少なくとも一つの金属層およびオプションとして少なくとも一つの金属酸化物層を含む第1電極が、オプションとして二酸化シリコンの絶縁層を有するシリコン基板上に形成される。強誘電体ポリマの薄膜からなる強誘電体層が前記第1電極の上に形成され、また少なくとも一つの金属層と少なくとも一つの金属酸化物層を含む少なくとも一つの第2電極が前記強誘電体層の上に形成される。ガスまたはガスの混合物で充填された真空チェンバー内で、エフュージョン・セルから前記強誘電体層の上に高純度蒸着ソースを熱的に蒸着することにより、前記第2電極が沈積される。前記メモリ・セルが、上記方法により製造された強誘電体メモリ素子であって、それぞれ平行な電極の第1および第2のセット(510;530)を少なくとも含み、一つのセット内の前記電極(510;530)は、最も近い後続のセットの電極(530;510)に対して直角に設けられ、また強誘電体層(520)内に形成されるメモリ・セルにより、引き続きの複数の電極セットの間に形成され、これにより強誘電体層(520)の各側でこれに接触する電極(510;530)の間の交差点内で、メモリ・セルが画定されるようにした前記強誘電体メモリ素子。
Description
本発明は強誘電性メモリ・セルを製造する方法に関し、
(a) シリコン層およびオプションとして二酸化シリコン絶縁層からなる基板を設けるステップと、
(b) 少なくとも一つの金属層および少なくとも一つの金属酸化物層を含む第1電極を形成して、前記基板に隣接し前記シリコン層または前記オプションの二酸化シリコン絶縁層に接触して前記第1電極を設けるステップと、
(c) ポリマ強誘電体薄膜からなる第1強誘電体層を形成して、前記第1電極に隣接し接触するように前記第1強誘電体層を設けるステップと、
(d) 少なくとも一つの金属層および少なくとも一つの金属酸化物層を含む第2電極を形成して、前記第1強誘電体層に隣接し接触するように前記第2電極を設けるステップとを含む方法に関する。
(a) シリコン層およびオプションとして二酸化シリコン絶縁層からなる基板を設けるステップと、
(b) 少なくとも一つの金属層および少なくとも一つの金属酸化物層を含む第1電極を形成して、前記基板に隣接し前記シリコン層または前記オプションの二酸化シリコン絶縁層に接触して前記第1電極を設けるステップと、
(c) ポリマ強誘電体薄膜からなる第1強誘電体層を形成して、前記第1電極に隣接し接触するように前記第1強誘電体層を設けるステップと、
(d) 少なくとも一つの金属層および少なくとも一つの金属酸化物層を含む第2電極を形成して、前記第1強誘電体層に隣接し接触するように前記第2電極を設けるステップとを含む方法に関する。
本発明はまた、メモリ・セルへ何の電界も加えられていないときに、少なくとも二つの分極化状態のいずれか一つにおいて、データを記憶できる強誘電体メモリ・セルを含む強誘電体メモリ素子に関し、前記強誘電体メモリ素子はポリマ強誘電体薄膜により形成された少なくとも一つの強誘電体およびそれぞれ平行な電極の少なくとも第1セットと第2セットを含み、前記第1セットの前記電極は、前記第2セットの前記電極に対して実質的に直角の関係に設けられ、電極の前記第1セットおよび第2セットは前記少なくとも一つのポリマ強誘電体層の対向する面において強誘電体メモリ・セルに接触し、少なくとも電極の前記第1セットおよび第2セットは、適当な電圧が印加されることにより、強誘電体メモリ・セルを読み取りリフレッシュしまたは書き込むようにされている。
強誘電体は、外部電界がないときに自発分極ベクトルの少なくとも二つの平衡配向を有する電気的に分極可能な物質であり、その自発分極ベクトルは、電界によりそれらの配向の間で切り替えられる。残留分極のそうした双安定状態を有する物質により表されるメモリ効果がメモリ・アプリケーションに応用される。分極状態の一つが論理「1」と考えられ、もう一つの状態が論理「0」と考えられる。典型的な受動マトリックス・アドレッシング・メモリ・アプリケーションが平衡電極の二つのセットを、通常直角に互いに交差させることにより実現され、マトリックスのエッジから適当な電極を選択的に例示することにより、個別にアクセスできる交差点のマトリックスを生成するようになっている。強誘電体物質の一つの層がコンデンサ類似の構造の電極のセットの間に設けられ、これにより電極の交差の間の強誘電体物質内にメモリ・セルが定義されるようになっている。二つの電極間に電位差を加えると、セル内の強誘電体物質が電界を受けて、ヒステリシス曲線または既してその一部をたどる分極化応答が発生する。この電界の方向と大きさを操作することにより、このメモリ・セルを所望の論理状態に保つことができる。このタイプの受動的アドレッシングは、製造を容易にし、交差点すなわちメモリ・セルの高密度を可能にする。
スパッタリングは、強誘電体メモリ素子内に種々なタイプの層を沈積するのに一般的に使用される方法である。下部電極セットと上部電極セットは、しばしばスパッタリングにより沈積され、時には強誘電体メモリ層も同様に沈積される。国際特許出願公開No.WO 00/01000(Hayashi他)は、たとえばプラチナ製の平坦な下部電極を生成するための直流マグネトロン反応スパッタリング処理の使用を開示する。不活性気体と酸素ガスまたは窒素ガスとのガス混合物が使用される。これは鋭いヒロックなどの表面の凹凸の量を減らして、疲労耐性、分極とインプリントの特性を改良する。非常に一般的な代案として、たとえばジルコン酸チタン酸鉛(PZT)などの灰チタン石による素子上で、そうした方法を遂行すると比較的問題が少ない。しかしながら、メモリ物質などのポリマによる強誘電体メモリ素子については他の問題がある。上部電極のスパッタリングはポリマ強誘電体セルを損傷するかもしれないので、上部電極を設けるために他の方法が必要である。
米国特許第6,359,289号(Parkin)は、磁気トンネル接合素子の製造を開示し、絶縁トンネル・バリアが固定強誘電体層の上に、好ましくは熱的に蒸着される。強誘電体メモリ素子機能の方法と同様に、絶縁トンネル・バリアの両面上の二つの強誘電層を、別々の磁化方向すなわち磁気運動の相対的な方向と見なすことができ、その結果として非揮発性ランダム・アクセス・メモリとして動作できる。この絶縁トンネル・バリアは、主としてガリウムおよび/またはインジウムの酸化物または窒化物でできている。追加的に、アルミニウムの酸化物または窒化物を、特別層の形式でバリア物質の一部分に形成できる。ガリウム酸化物を準備するのに好ましい方法は、酸素ガスの存在内または、原子酸素ソースまたは他のソースにより供給される、より反応性のある酸素ガスの存在内で、エフュージョン・ソースからガリウムを沈積することにより行われる。しかしながら、ここに特有の問題は、高い抵抗領域の値、すなわちトンネル・バリア・エネルギー高さが大きいことである。したがって熱的に蒸着されるガリウムおよび/またはインジウムの酸化物または窒化物のための解決法は、下層であるポリマ層の上に電極物質を沈積または形成する場合に存在する問題には向いていない。
さらにまたEP特許出願第567 870 A1号(Puffmann、Ramtron Int.Corp.へ譲渡)により、強誘電体メモリ素子に使用される強誘電体コンデンサが知られている。この公報は一般に、パラジウムの追加層およびたとえばプラチナ金属またはプラチナおよび他の金属の合金の接触層を含む複合下部電極を開示する。ここでは前記強誘電体メモリ物質は、無機物質、たとえば当分野に公知のジルコン酸チタン酸鉛(PZT)である。反対側の上部電極は同様な複合体であって、プラチナまたはプラチナと他の金属との合金からなる。いずれの場合も強誘電体物質はPZTのような無機物質であって、この物質と上部電極を沈積する処理との間の熱的な不整合性は、問題とはならない。
こうして本発明の一つの主要な目的は、強誘電体メモリ素子内にメモリ・セルのための電極層を作る方法を提供することであり、特に本発明の一つの発明は、強誘電体メモリ素子内に、メモリ・セルのために上部電極層を作る方法を提供することである。より詳細には、本発明の一つの目的は、強誘電体ポリマの形式で強誘電体メモリ層の上に、上部電極のために電極金属を沈積する方法を提供することである。
本発明の更なる目的は、本発明の方法により作られた強誘電体メモリ素子を提供することである。
上記の諸目的および更なる諸特徴と諸利点は、本発明による方法により実現されるが、その特徴とするステップ(d)は、前記基板を配置することにより一つの真空チェンバ内に、金属酸化物層、第1電極および第1強誘電体層を形成し、エフュージョン・セル内に高純度蒸着ソースを設け、前記エフュージョン・セルを前記真空チェンバー内に設け、第1ガス圧力でワーキング・ガスを供給しながら前記エフュージョン・セルから前記第1強誘電体層の前記表面上へ前記高純度蒸着ソースを熱的に蒸着させ、第2ガス圧力を維持しながら前記エフュージョン・セルから前記少なくとも一つの金属酸化物層の前記表面上へ前記高純度蒸着ソースを熱的に蒸着することにより、前記少なくとも一つの金属層を形成することを、更に含む。
好ましくは前記高純度蒸着ソースは高純度チタンである。さらに好ましくは、第2電極の少なくとも一つの金属層はチタンの層であり、第2電極の少なくとも一つの金属酸化物層は、チタン酸化物、二酸化チタンおよびチタン酸化物と二酸化チタンの組み合わせの層である。
好ましくは前記ワーキング・ガスは、酸素ガスまたは少なくとも酸素ガスまたは窒素ガスのガス混合物である。後者の場合酸素ガスがワーキング・ガスの容積で50%未満を構成し、窒素ガスがワーキング・ガスの容積の50%以上を占め、好ましくはそのときに、酸素ガスがワーキング・ガスの容積の15ないし25%を占める。
真空チェンバー内のガス圧力は、−103トルと−106トルの間にあると有益である。
好ましくは電気エフュージョン・セルは、黒鉛形式のカーボンから作られたるつぼを含み、そのときこのるつぼは、好ましくは蒸着ソースの高純度熱的蒸着の間じゅう1600℃と1900℃の間へ加熱される。
本発明による一つの好ましい実施例は、更に、
(e) ポリマ強誘電体薄膜からなる第2の強誘電体層を形成し、前記第2の強誘電体層を前記第2電極に隣接し接触するよう設けるステップと、
(f) 熱蒸着により少なくとも一つの金属層と少なくとも一つの金属酸化物層を含む第3電極を形成し、前記第3電極を前記第2強誘電体層に隣接して接触するよう設けるステップと、
(g) 誘電性物質からなる第1強誘電体中間層を形成し、前記第1強誘電体層を前記第3電極に隣接し接触するよう設けるステップと、
(h) ステップ(a)ないし(g)を少なくとも一度反復するステップとを含む。
(e) ポリマ強誘電体薄膜からなる第2の強誘電体層を形成し、前記第2の強誘電体層を前記第2電極に隣接し接触するよう設けるステップと、
(f) 熱蒸着により少なくとも一つの金属層と少なくとも一つの金属酸化物層を含む第3電極を形成し、前記第3電極を前記第2強誘電体層に隣接して接触するよう設けるステップと、
(g) 誘電性物質からなる第1強誘電体中間層を形成し、前記第1強誘電体層を前記第3電極に隣接し接触するよう設けるステップと、
(h) ステップ(a)ないし(g)を少なくとも一度反復するステップとを含む。
これに関連して、ステップ(h)は3回反復されることが好ましく、さらにステップ(i)として、少なくとも一つの金属層と少なくとも一つの金属酸化物層を含む第13番目の電極を形成して、前記第13番目の電極が少なくとも二つの他の電極へ電気的に接続されることを含む。
本発明はまたその特徴として、前記電極の第1セットが少なくとも一つの金属層と少なくとも一つの金属酸化物層を含み、前記電極の第1セットがシリコン層またはオプションとして二酸化シリコン絶縁層に隣接して接触するよう設けられ、前記電極の第2セットが少なくとも一つの金属層と少なくとも一つの金属酸化物層を含み、前記電極の第2セットが強誘電体層に隣接して接触するよう設けられ、ワーキング・ガスをそれぞれ第1および第2のガス圧力で供給しながら、エフュージョン・セルから前記強誘電体層の表面へ高純度蒸着ソースを熱的に蒸着することにより前記電極の第2セットが形成されることとを特徴とする。
好ましい実施例において、強誘電体メモリ素子は3つまたはそれ以上の電極のセットと少なくとも2つの強誘電体層を含み、電極の各セットは少なくとも一つの強誘電体層に隣接して接触するよう設けられ、また各強誘電体層は電極の二つのセットの間に接触するよう設けられている。
好ましい実施例を参照して本発明を説明する前に、マトリックス・アドレッサブル強誘電体メモリの構造および一般にどのようにそれらをアドレスして読み出すかについて、その一般的背景を簡単に記述する。
図1は強誘電性物質についてのヒステリシス曲線100を示す。ここで分極Pは電圧Vの関数として示される。正の飽和分極はPsで記述され、負の飽和分極は−Psで記述される。PRおよび−PRは、それぞれ正および負の残留分極、すなわち一つの強誘電体メモリ・セル内に存在し得る。この場合、論理「1」または「0」を使用して二つの永久分極状態を示す。Vsおよび−Vsは、それぞれ正および負の保磁電圧を示す。理解すべきは、分極化が電圧の関数として与えられる場合、これは実用的な考慮に基づいていることである。一般に電圧は電界の強さEで置き換えることができ、従って同様に一般にEcおよび−Ecは、それぞれその強誘電体物質についての正および負の保磁電界強度を示す。そのとき電圧は、特定のメモリ・セルについて電界強度に強誘電体層の厚さを乗算することにより、計算される。飽和分極化Psおよび−Psは、それぞれ保持電圧VCおよび−VCを超える公称スイッチング電圧VSおよび−VSに、それぞれメモリ・セルがさらされるたびに達成される。加えられた電界が除去されるとすぐに強誘電体物質が緩和して、それぞれ二つの残留分極状態PRおよび−PRへ戻るが、ここではヒステリシス曲線上の点110および112としてそれぞれ示す。分極化方向の変化は、たとえば点110における残留正分極から負電界−ESまたは負の電圧−VSを加えることにより起こり、これらはそれぞれスイッチング電界またはスイッチング電圧として示され、そのとき強誘電体物質は負の飽和分極−PSへ駆動され、後に反対の分極状態−PRへ緩和される。対照的に正のスイッチング電界ESまたはスイッチング電圧VSが、負の分極状態−PRをPRへ変化させる。パルス・プロトコルとしても知られるこの種のスイッチング・プロトコルを使用して、書き込みおよび読み取り動作中のメモリ・マトリックス内の電極へ電圧を加えることにより、電界を決定する。
図2は、電極を直角に横断するマトリックスを示す。標準的な語法に従い、横列の電極の水平な電極を以下にワード・ライン200と記述しWLと略称し、また、縦の電極すなわち縦列の電極をビット・ライン210と記述しBLと略称する。図2aに示すように、このマトリックスはm個のワード・ラインWLおよびn個のビット・ラインBLを有し、これによりワード・ラインWLおよびビット・ラインBLの交差点により定義された全体としてm・nメモリ・セルを有するm・nマトリックスが形成される。図2bにおいて、図2aのマトリックスの断面が示され、メモリ・セル220は、交差するワード・ラインWLとビット・ラインBLによって示される。メモリ・セル220の強誘電性物質は、そのとき電極として、ワード・ラインWLおよびビット・ラインBL、たとえば、200および210を有する誘電性コンデンサ類似の構造を形成する。駆動および検出動作の間に、ワード・ライン202およびビット・ライン212はそれぞれ作動されて、アクティブ・ワード・ラインAWLおよびアクティブ・ビット・ラインABLになる。それからそれは充分に高い電圧を加えられて、図2bに示す所与のメモリ・セルの分極方向をスイッチして、そのメモリ・セル内の特定の分極方向を画定する。これは、書き込み動作に対応するか、またはセットされた分極方向を検出しモニタして、読み取り動作を構成する何かに対応する。電極の間に位置する強誘電性物質または強誘電体層は、上記のように強誘電体コンデンサ222として機能する。こうして関連するワード・ライン202およびビット・ライン212すなわち、アクティブ・ワード・ラインおよびアクティブ・ビット・ラインの電圧をセットして、その差が公称スイッチング電圧Vsに一致するようにすることにより、メモリ・セル220が選択される。同時に理解されるべきは、残りのワード・ラインおよびビット・ライン、たとえば図2aに200と210で示されてメモリ・セル220で交差するアドレスされていないものは電圧に関して制御され、非アドレス・メモリ・セル220におけるいわゆる外乱電圧が最少に保持される。
本発明による方法は強誘電体メモリ2に関連し、その強誘電性メモリ物質がポリマであるので、その機能を分かりやすくするために、この種の強誘電体メモリ装置の例を示す。
図3は、本発明の目的に適合可能であり、またたとえば本発明による方法を、適用できる、マトリックス・アドレッサブル強誘電体メモリ素子の構造と機能要素を、単純化されたブロック図の形式で示す。メモリ・マクロ310は、メモリ・アレイまたはマトリックス300、行および列のデコーダー32;302、センス増幅器306、データ・ラッチ308、冗長ワードおよびビット・ライン304;34を含む。行および列デコーダ32;302はメモリ・セルのアドレスをデコードするが、センス動作はセンス増幅器306により遂行される。データの一部または全部がメモリ制御ロジックまたはロジック・モジュール320へ転送されるまで、読み取られたデータをデータ・ラッチ308が保持する。メモリ・マクロ310から読み取られたデータは一定のビット・エラー・レート(BER)を有し、これは冗長ワードおよびビット・ライン304;34によりメモリ・アレイ300内の欠陥のあるワードおよびビット・ラインを置き換えることにより、減少できる。エラー検出を遂行するために、メモリ・マクロ310はエラー訂正コード(ECC)情報を含むデータ・フィールドを有する。メモリ制御ロジック320はメモリ・マクロ310とのデジタル・インターフェイスを提供し、メモリ・アレイ300上の書き込みおよび読み取り動作を制御する。メモリの初期化および冗長ワードおよびビット・ライン304;34による欠陥あるビットおよびワード・ラインの置き換えのための論理回路は、同様にメモリ専用ロジック320内に見出される。メモリ素子のためのデバイス・コントローラ330は、メモリ制御ロジック320を外部バス・スタンダードへ結合する。電圧発生器またはチャージ・ポンプ機構340が、メモリ・セルを書き込みおよび読み取るのに必要ないずれかの電圧を発生する。発振器(図示なし)を介してデバイス・コントローラ330からチャージ・ポンプ340への独立したクロック入力が、メモリ・マクロ310を使用するアプリケーションのビット・レートから独立して電圧を発生しまたはチャージ・ポンプ動作を遂行するために、チャージ・ポンプ340により使用される。
本発明による方法が、エフュージョン・セルからの電極物質の熱的蒸着により電極層を製造することを採用しているので、そうしたフュージョン・セルをどのように実現して動作させるかの一例を示す。これに関連して図4を参照して、一般的な方法でエフュージョン・セルを説明する。
図4はエフュージョン・セル410を示し、これは他のものと共にるつぼ420、加熱素子422、ハウジング424、サポート426およびカバー428を含む。作業動作の間、るつぼには高純度の蒸着ソース430が充填され、これは基板440上へ蒸着される。るつぼ420は、いずれか所望の形であって良く、黒鉛・タンタル・モリブデンまたはパイロリティック・ボロン・ナイトライドのような適当な耐火性物質で構成されている。一組のサポート426がハウジング424の内側でるつぼ420を保持する。蒸着ソース430を蒸発させるために、加熱素子422が使用される。加熱素子422の数と配置は、種々の配列の間で異なり得る。ある場合には加熱素子422がるつぼ420の開口に近く配置されて、この領域内に蒸着ソース430が凝縮するのを防止する。ハウジング424とカバー428は、熱の放射から周囲を遮蔽する。ハウジング424内にはサーモ素子を含ませて、温度の経過と展開を保持するようにして良い。基板440と共にエフュージョン・セル410が、ここでは真空チェンバー400内に配置され、真空チェンバー400内にワーキング・ガスを充填することができるが、真空環境を与えるために使用することもできる。基板440はホルダー442上に装着され、ホルダー442は回転可能なので特定の状況に左右されない。この簡略な説明は、希望により例えば米国特許第6,011,904号(Mattord)または米国特許第6,162,300号(Bichrt)に示されるより詳細な説明により補うことができ、これらを参照することは本発明の効果を限定するものではない。
上記に議論したように具体化された強誘電体メモリ素子の電極を製造するための、本発明による方法の特定の好ましい実施例について説明する。それは、ポリマ物質からできたメモリ層の上部に電極層をスパッタするときに起こる属性(特性)の欠点と、欠陥に関連する一層一般的な問題に関係する。属性のこれらの欠点と欠陥は、特に貧弱な分極化特性および貧弱な疲労耐性すなわち分極化を喪失する傾向および(たとえば、スイッチング・サイクルの数の増加、分極化方向の反転により、また全体にメモリ・セル・アレイ内の外乱電圧および浮遊容量によって)残留分極値が低くなるという形式で現れる。
本発明によれば、全体として、強誘電体メモリ層上の損傷に伴う問題を解決することが提案され、特にエフュージョン・セルから強誘電体メモリ層上へ電極金属を熱的に蒸着することにより、強誘電体ポリマのメモリ層上の損傷の問題を解決することが提案される。これは強誘電体メモリ素子が種々の沈積方法により作られ得ることを前提としている。ポリマ物質の強誘電体メモリ層に塗布するには、スピーン・コーティングが最適で通常の方法である。下部電極のセットはスパッタすることもできるが、それはこの処理においてシリコン基板が熱に適合したものとされ、したがって損傷しないとされるためである。しかしながら、上部電極のセットは、たとえば典型的に約200℃程度の比較的低い融点を有する強誘電体ポリマ物質などのメモリ物質の損傷を避けるために、蒸着しなければならない。
図5は、一つの強誘電体メモリ・セルの断面の模式図である。それは基板500上に形成され、第1すなわち下部電極510、第1強誘電体層520および第2すなわち上部電極530を含む。好ましい第1実施例において、基板500は、シリコン層502およびその上に公知の方法で作られた二酸化シリコン絶縁層504からなる。第1すなわち下部電極510を沈積するのにスパッタリングが使用される。多数の貴金属が電極物質として適しているが、好ましくはチタンが使用される。通常採用されるスピン・コーティングによりポリマ強誘電体層502を沈積するために、このデバイスすなわち基板と電極を、一つの製造設備から他へ転送しなければならない。この転送の間に電極の酸化が起こり、これにより電極510は、第1金属層512およびその上の第1金属酸化物層514が構成される。しかしながら、この第1金属酸化物層514は、バリア層として機能して拡散を妨ぐか、または分離を妨げる接着層として機能して疲労耐性を減少させるか、または接触不良を招く恐れがあり、これは不要な効果である。それから下部電極510の上にポリマをスピン・コーティングすることにより、第1強誘電体層520が形成される。これに続いて本発明による方法が使用されて、熱的蒸着により第2すなわち上部電極530が沈積される。ここでも多数の貴金属が適切であるが、好ましくはチタンが使用される。第2電極層530内に、第1電極層510内の第1金属酸化物層514と同様に第2金属酸化物層534を形成して、第2金属酸化物層534が第1強誘電体層520に接触して接着層として機能し、または他の機能性を提供するために、動作中にワーキング・ガスで真空チェンバー400が充填される。このワーキング・ガスは少なくとも酸素または窒素を含む。ワーキング・ガスとして酸素が使用される場合は、第1強誘電体層520の上に、酸化チタン、二酸化チタンまたは酸化チタンと酸化チタンの化合物が形成される。第2金属酸化物層534の厚さが充分になると、ガス圧が減少されて熱蒸着処理が継続される結果として、酸化物層534上に純粋な金属層532が形成される。ふたたびこのデバイスは他の製造設備へ転送され、金属層532の上に第2金属酸化物層536が形成される。
第2金属酸化物層を形成するときに、ワーキング・ガスは10−3と10−6トルの間の圧力に保持される。熱蒸着処理の残りの間のガス圧は、酸化物の形成を妨ぐために充分な低さであるが、第2酸化物層532を形成する処理ステップにおいては、迅速な沈積速度が充分に可能なほど高い。第2酸化物層532に要求される純度と、真空チェンバー400を空にして中の圧力を下げて所望の低いガス圧を達成するのに必要な時間との間には、二律背反がある。指摘したように、ワーキング・ガスは酸素または窒素ガスを含み得る。一つのオプションは酸素ガスのみを使用することである。もう一つのオプションは酸素ガスと窒素ガスの混合物を使用することである。混合物の場合酸素成分は、体積で50%未満なので、窒素ガス成分は体積で50%を超える。好ましくは混合物の酸素成分は、体積で15%から25%の間である。いくつかの実施例において、ワーキング・ガスは更なるガス成分を有する。
熱蒸着のために、るつぼ420は好ましくは黒鉛形式のカーボンが使用されて作られる。それは適当な数の適切な貴金属から選択できる蒸着ソース430で充填されるが、好ましくは高純度のチタンが使用される。蒸着作業の間るつぼ420は、摂氏1600℃と1900℃の間に加熱される。
第1の好ましい実施例による方法は、種々の変形例により実施できる。シリコン層502を有するが二酸化シリコン層504なしの基板500を使用できる。同様に第1電極510は、一つよりも多い第1金属層512または必要ならば一つよりも多い第1金属酸化物層から構成でき、これらの層512、514は、そのときいずれか適当な順序で提供され得る。これらは種々の金属により、またはたとえばエフュージョン処理のワーキング・ガスを変更することにより、逐次的に沈積する処理により達成される。この対応する処理は、第2電極503にも適用されうる。
第2の好ましい実施例は、第1の好ましい実施例と同一の処理ステップに基づいているが、さらにいくつかの追加ステップを含む。第1電極510、第1強誘電体層520および第2電極530を、基板500上に継続して沈積した後に、図6に示すように、第2強誘電体層600、第3電極602および第1誘電体中間層604により、沈積処理が継続される。スタックされたメモリ・セル付きの強誘電体メモリ素子が、この方法で希望する数のメモリ・セルにより、または実際的に実現される数のメモリにより構築される。第1電極510および第2電極530は、それらの間に電位差が加えられ、従って第1強誘電体層またはメモリ物質520の分極応答に影響するように配置される。同様に第2電極530および第3電極602は、それらの間に加えられる電位差が第2強誘電体層600の分極応答へ影響を与えるように、提供される。電極と強誘電体層の更なるセットを沈積する以前の絶縁は、誘電体中間層604により提供される。更なる強誘電体メモリ層をスタック内に形成可能であり、たとえば第4電極606、第3強誘電体層608、第5電極610、第4強誘電体層612、第6電極614およびもう一つの誘電体中間層616という様に継続して設けることにより可能である。第4電極606および第5電極610は、それらの間に電位差が加えられて第3強誘電体層608の分極応答に影響を与えるように配置されるが、対照的に第5電極610および第6電極614は、それらの間に電位差が加えられ、第4強誘電体層612の分極応答に影響を与えるように形成される。ここでも更なるメモリ・セルが沈積され、スタック内に形成される場合は、第2誘電体中間層616により、必要な絶縁が提供される。
特に第3の好ましい実施例において、強誘電体メモリ素子が12個の電極、8個の強誘電体層および4個の絶縁層を誘電体中間層の形式で含むまで、本発明による方法の諸ステップを反復することが実際的であると見なされる。それから強誘電体メモリ素子内の種々の位置の間の電気的接触を提供するために、第13番目の電極が沈積される。
本発明による方法を使用することにより、体積的すなわち3次元アキーテクチャにおいて、高集積密度のメモリ素子を製造することができる。広く知られた実施例において、各強誘電体メモリ層について、二組の電極、すなわち下部電極と上部電極を使用したものがあり、それに加えて絶縁誘電体中間層が使用されている。メモリ層の8個の強誘電体層について、これは16個の電極層と8個の誘電体層すなわち絶縁層を含み、全体で32層になる。第1メモリ層の上部電極が第2メモリ層などの下部電極を形成する実施例を使用することにより、8個の強誘電体層は、9個の電極層と恐らくはその各々の上の一つの絶縁層しか必要とせず、全体で18層になる。こうして全体で18層のデバイスが得られるが、しかしメモリ・セルのアドレッシングが全ての強誘電体層へ同時にすなわち並列に実現できず、せいぜい1つおきであるという短所を有し、さらに漏洩電流の可能性および望ましくない容量性結合が増加するという更なる短所を有する。本発明によるメモリ素子は一つの妥協点を与え、8個のメモリ層は全部で24個の層を含むが4個の絶縁層すなわち中間層の使用が体積的構造内のメモリ層の間の望ましくない結合すなわち浮遊容量に対して、より良い保護を提供する。本発明による方法を認識することにより、沈積処理において強誘電体メモリ物質を損傷することなく、強誘電体層の上部電極またはメモリ層を沈積することをさらに達成でき、それは強誘電体ポリマのような低融点物質でそれが形成される場合に、本質的に重要なことである。
添付図面と共に、本発明の例示的な実施例の議論により本発明を詳細に説明してきた。
強誘電体メモリ物質のヒステリシス曲線を図式的に示す。
それぞれの電極のセット内で平行に供給され、直角に交差する第1および第2の電極を有する受動マトリックス・アドレッシング・デバイスのための原理を図式的に示す。
前記交差する電極の間に供給される強誘電体物質を含むメモリ・セルを有する図2aの装置である。
本発明の好ましい実施例によるメモリ装置のブロック図である。
本発明による方法の実施例により使用されるエフュージョン・セルの部分断面略図である。
本発明によるメモリ装置の実施例に使用される強誘電体メモリ・セルの断面略図である。
本発明によるもう一つの実施例における4つのスタックされた強誘電体メモリ・セルの断面略図である。
Claims (14)
- 強誘電性メモリ・セルを製造する方法であって、
(a) シリコン層およびオプションとして二酸化シリコン絶縁層からなる基板を設けるステップと、
(b) 少なくとも一つの金属層および少なくとも一つの金属酸化物層を含む第1電極を形成して、前記基板に隣接し前記シリコン層または前記オプションの二酸化シリコン絶縁層に接触して前記第1電極を設けるステップと、
(c) ポリマ強誘電体薄膜からなる第1強誘電体層を形成して、前記第1電極に隣接し接触するように前記第1強誘電体層を設けるステップと、
(d) 少なくとも一つの金属層および少なくとも一つの金属酸化物層を含む第2電極を形成して、前記第1強誘電体層に隣接し接触するように前記第2電極を設けるステップとを含み、
前記ステップ(d)は更に、
前記基板を配置することにより一つの真空チェンバー内に金属酸化物層を形成し、第1電極および前記第1強誘電体層を真空チェンバー内に形成し、エフュージョン・セル内に高純度蒸着ソースを設けて前記エフュージョン・セルを前記真空チェンバー内に設け、第1ガス圧力でワーキング・ガスを供給しながら前記第1強誘電体層の前記表面上へ前記エフュージョン・セルから前記高純度蒸着ソースを熱的に蒸着させ、第2ガス圧力を維持しながら前記少なくとも一つの金属酸化物層の前記表面上へ前記エフュージョン・セルから前記高純度蒸着ソースを熱的に蒸着することにより、前記少なくとも一つの金属層を形成することとを更に含む前記方法。 - 前記高純度蒸着ソースが高純度チタンであることを特徴とする請求項1記載の方法。
- 前記第2電極の前記少なくとも一つの金属層がチタン層であり、前記第2電極の前記少なくとも一つの金属酸化物層が酸化チタン、二酸化チタンまたは酸化チタンと二酸化チタンの化合物であることを特徴とする請求項2記載の方法。
- 前記ワーキング・ガスが酸素ガスであることを特徴とする請求項3記載の方法。
- 前記ワーキング・ガスが少なくとも酸素ガスと窒素ガスのガス混合物である請求項1記載の方法。
- 前記酸素ガスが体積で前記ワーキング・ガスの50%未満を構成し、前記窒素ガスが体積で前記ワーキング・ガスの50%を超えて構成されることを特徴とする請求項5記載の方法。
- 前記酸素ガスが体積で前記ワーキング・ガスの15ないし25%を構成することを特徴とする請求項6記載の方法。
- 前記真空チェンバー内の前記第1ガス圧が10−3トルと10−6トルの間であることを特徴とする請求項1記載の方法。
- 黒鉛形式のカーボンにより作られたるつぼを前記エフュージョン・セルが含むことを特徴とする請求項2記載の方法。
- 前記高純度蒸着ソースの熱蒸着中に、前記るつぼが摂氏1600℃と1900℃の間まで加熱されることを特徴とする請求項10記載の方法。
- (e) ポリマ強誘電体薄膜からなる第2の強誘電体層を形成し、前記第2の強誘電体層を前記第2電極に隣接し接触するよう設けるステップと、
(f) 熱蒸着により少なくとも一つの金属層と、少なくとも一つの金属酸化物層を含む第3電極を形成し、前記第3電極を前記第2強誘電体層に隣接して接触するよう設けるステップと、
(g) 誘電性物質からなる第1強誘電体中間層を形成し、前記第1強誘電体層を前記第3電極に隣接して接触するよう設けるステップと、
(h) ステップ(a)ないし(g)を少なくとも一度反復するステップとをさらに含むことを特徴とする請求項1記載の方法。 - ステップ(h)を3回反復し、さらにステップ(i)として少なくとも一つの金属層と少なくとも一つの金属酸化物層を含む第13番目の電極を形成して、前記第13番目の電極を少なくとも二つの他の電極へ電気的に接続することを特徴とする請求項12記載の方法。
- メモリ・セルへ電界が何も加えられていないときに、少なくとも二つの分極状態のいずれか一つへデータを記憶できる強誘電体メモリ・セルを含む強誘電体メモリ素子であって、この強誘電体メモリ素子はポリマ誘電体薄膜で形成された少なくとも一つの強誘電体層(520)と、それぞれ平行な電極(510;530)の少なくとも第1および第2のセットとを含み、前記第1セットの前記電極(510)が前記第2セットの前記電極(530)に対して実質的に直角関係となるよう設けられ、前記第1および第2の電極セット(510;530)が前記少なくとも一つのポリマ強誘電体層(520)の反対の面において、強誘電体メモリ・セルに接触し、前記電極の第1セットおよび第2セット(510;530)は、そこへ適当な電圧を加えることにより、強誘電体メモリ・セルを読み取りリフレッシュし、または、書き込むようにされたものであって、
前記電極の第1セット(510)は少なくとも一つの金属層(520)と少なくとも一つの金属酸化物層(514)とを含み、前記電極の第1セット(510)は基板(500)に隣接してシリコン層(502)またはオプションとして二酸化シリコン絶縁層(504)に接触するよう設けられ、
前記電極の第2セット(530)は少なくとも一つの金属層(532)および少なくとも一つの金属酸化物層(534)とを含み、前記電極の第2セット(530)が強誘電体層(520)に隣接して接触するよう設けられ、
前記電極の第2セット(530)は、エフュージョン・セル(410)から前記強誘電体層(520)の表面上へ高純度蒸着ソース(430)を熱的に蒸着すると共に、第1および第2のガス圧力でワーキング・ガスを供給することにより真空チェンバー(400)内に形成されることを特徴とする前記強誘電体メモリ装置。 - 3つまたはそれ以上の電極のセット(510、530、602、...)および少なくとも二つの強誘電体電極層(520、600、...)を含み、電極の各セット(510、530、602、...)が少なくとも一つの強誘電体層(520、600、...)に隣接して接触するよう設けられ、各誘電体層(520、600、...)が電極の二つの組(510、530;530、602;...)の間に接触するよう設けられることを特徴とする請求項13記載の強誘電体メモリ素子。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NO20022910A NO322192B1 (no) | 2002-06-18 | 2002-06-18 | Fremgangsmate til fremstilling av elektrodelag av ferroelektriske minneceller i en ferroelektrisk minneinnretning, samt ferroelektrisk minneinnretning |
PCT/NO2003/000198 WO2003107351A1 (en) | 2002-06-18 | 2003-06-16 | A method for making a ferroelectric memory cell in a ferroelectric memory device, and a ferroelectric memory device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006510193A true JP2006510193A (ja) | 2006-03-23 |
Family
ID=19913735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004514081A Abandoned JP2006510193A (ja) | 2002-06-18 | 2003-06-16 | 強誘電体メモリ素子内の強誘電体メモリセルの製造方法および強誘電体メモリ素子 |
Country Status (11)
Country | Link |
---|---|
US (2) | US20040209420A1 (ja) |
EP (1) | EP1550133B1 (ja) |
JP (1) | JP2006510193A (ja) |
CN (1) | CN1662994A (ja) |
AT (1) | ATE354851T1 (ja) |
AU (1) | AU2003263671A1 (ja) |
CA (1) | CA2488829A1 (ja) |
DE (1) | DE60312014D1 (ja) |
NO (1) | NO322192B1 (ja) |
RU (1) | RU2281567C2 (ja) |
WO (1) | WO2003107351A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007531329A (ja) * | 2004-03-31 | 2007-11-01 | インテル コーポレイション | ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7278083B2 (en) * | 2003-06-27 | 2007-10-02 | International Business Machines Corporation | Method and system for optimized instruction fetch to protect against soft and hard errors |
US7170122B2 (en) * | 2003-09-30 | 2007-01-30 | Intel Corporation | Ferroelectric polymer memory with a thick interface layer |
JP2005136071A (ja) * | 2003-10-29 | 2005-05-26 | Seiko Epson Corp | クロスポイント型強誘電体メモリ |
US20050139879A1 (en) * | 2003-12-24 | 2005-06-30 | Diana Daniel C. | Ion implanting conductive electrodes of polymer memories |
US6974984B2 (en) * | 2003-12-31 | 2005-12-13 | Intel Corporation | Method to sputter deposit metal on a ferroelectric polymer |
KR100626912B1 (ko) | 2004-04-23 | 2006-09-20 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 수직 전극 셀과 수직 전극 셀을 이용한불휘발성 강유전체 메모리 장치 및 그 수직 전극 셀 제조방법 |
NO20041733L (no) * | 2004-04-28 | 2005-10-31 | Thin Film Electronics Asa | Organisk elektronisk krets med funksjonelt mellomsjikt og fremgangsmate til dens fremstilling. |
KR100612867B1 (ko) * | 2004-11-02 | 2006-08-14 | 삼성전자주식회사 | 탐침 어레이를 가지는 저항성 메모리 소자 및 그 제조 방법 |
US7344897B2 (en) * | 2005-05-04 | 2008-03-18 | Intel Corporation | Ferroelectric polymer memory structure and method therefor |
NO324539B1 (no) * | 2005-06-14 | 2007-11-19 | Thin Film Electronics Asa | Fremgangsmate i fabrikasjonen av en ferroelektrisk minneinnretning |
US7706165B2 (en) * | 2005-12-20 | 2010-04-27 | Agfa-Gevaert Nv | Ferroelectric passive memory cell, device and method of manufacture thereof |
US7562285B2 (en) | 2006-01-11 | 2009-07-14 | Rambus Inc. | Unidirectional error code transfer for a bidirectional data link |
SG135079A1 (en) * | 2006-03-02 | 2007-09-28 | Sony Corp | Memory device which comprises a multi-layer capacitor |
GB2436893A (en) * | 2006-03-31 | 2007-10-10 | Seiko Epson Corp | Inkjet printing of cross point passive matrix devices |
US20070271495A1 (en) * | 2006-05-18 | 2007-11-22 | Ian Shaeffer | System to detect and identify errors in control information, read data and/or write data |
US8352805B2 (en) | 2006-05-18 | 2013-01-08 | Rambus Inc. | Memory error detection |
US8634231B2 (en) | 2009-08-24 | 2014-01-21 | Qualcomm Incorporated | Magnetic tunnel junction structure |
US7579197B1 (en) * | 2008-03-04 | 2009-08-25 | Qualcomm Incorporated | Method of forming a magnetic tunnel junction structure |
EP2194055B1 (en) | 2008-12-03 | 2012-04-04 | Novaled AG | Bridged pyridoquinazoline or phenanthroline compounds and organic semiconducting material comprising that compound |
US8284601B2 (en) * | 2009-04-01 | 2012-10-09 | Samsung Electronics Co., Ltd. | Semiconductor memory device comprising three-dimensional memory cell array |
EP2246862A1 (en) | 2009-04-27 | 2010-11-03 | Novaled AG | Organic electronic device comprising an organic semiconducting material |
EP2504871B1 (en) | 2009-11-24 | 2017-03-22 | Novaled GmbH | Organic electronic device comprising an organic semiconducting material |
JP6048526B2 (ja) * | 2015-03-26 | 2016-12-21 | Tdk株式会社 | 透明導電体及びタッチパネル |
US9460770B1 (en) | 2015-09-01 | 2016-10-04 | Micron Technology, Inc. | Methods of operating ferroelectric memory cells, and related ferroelectric memory cells |
JP6601199B2 (ja) | 2015-12-11 | 2019-11-06 | Tdk株式会社 | 透明導電体 |
KR20190008050A (ko) * | 2017-07-14 | 2019-01-23 | 에스케이하이닉스 주식회사 | 강유전성 메모리 소자 |
CN111819547A (zh) | 2018-03-26 | 2020-10-23 | 拉姆伯斯公司 | 命令/地址通道错误检测 |
CN117241589A (zh) * | 2022-06-02 | 2023-12-15 | 华为技术有限公司 | 铁电存储器及其制备方法、电子设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5167984A (en) * | 1990-12-06 | 1992-12-01 | Xerox Corporation | Vacuum deposition process |
JPH06243519A (ja) * | 1993-02-19 | 1994-09-02 | Shigeru Sakai | 強誘電性高分子膜による3次元光メモリー |
US6030453A (en) * | 1997-03-04 | 2000-02-29 | Motorola, Inc. | III-V epitaxial wafer production |
JPH11195768A (ja) * | 1997-10-22 | 1999-07-21 | Fujitsu Ltd | ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ |
US6541375B1 (en) * | 1998-06-30 | 2003-04-01 | Matsushita Electric Industrial Co., Ltd. | DC sputtering process for making smooth electrodes and thin film ferroelectric capacitors having improved memory retention |
KR100343287B1 (ko) * | 1999-09-21 | 2002-07-15 | 윤종용 | 고집적 강유전체 메모리 소자의 형성 방법 |
US6359289B1 (en) * | 2000-04-19 | 2002-03-19 | International Business Machines Corporation | Magnetic tunnel junction device with improved insulating tunnel barrier |
KR100382719B1 (ko) * | 2000-08-25 | 2003-05-09 | 삼성전자주식회사 | 강유전체 커패시터를 포함하는 반도체 장치 및 그 제조방법 |
NO20005980L (no) * | 2000-11-27 | 2002-05-28 | Thin Film Electronics Ab | Ferroelektrisk minnekrets og fremgangsmåte ved dens fremstilling |
US6489645B1 (en) * | 2001-07-03 | 2002-12-03 | Matsushita Electric Industrial Co., Ltd. | Integrated circuit device including a layered superlattice material with an interface buffer layer |
KR20030039893A (ko) * | 2001-11-16 | 2003-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 및 그 제조방법 |
-
2002
- 2002-06-18 NO NO20022910A patent/NO322192B1/no unknown
-
2003
- 2003-06-16 AT AT03760179T patent/ATE354851T1/de not_active IP Right Cessation
- 2003-06-16 JP JP2004514081A patent/JP2006510193A/ja not_active Abandoned
- 2003-06-16 AU AU2003263671A patent/AU2003263671A1/en not_active Abandoned
- 2003-06-16 CN CN038141752A patent/CN1662994A/zh active Pending
- 2003-06-16 RU RU2005100834/09A patent/RU2281567C2/ru not_active IP Right Cessation
- 2003-06-16 CA CA002488829A patent/CA2488829A1/en not_active Abandoned
- 2003-06-16 EP EP03760179A patent/EP1550133B1/en not_active Expired - Lifetime
- 2003-06-16 DE DE60312014T patent/DE60312014D1/de not_active Expired - Lifetime
- 2003-06-16 WO PCT/NO2003/000198 patent/WO2003107351A1/en active IP Right Grant
- 2003-06-18 US US10/463,427 patent/US20040209420A1/en not_active Abandoned
-
2005
- 2005-12-06 US US11/294,392 patent/US20060073658A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007531329A (ja) * | 2004-03-31 | 2007-11-01 | インテル コーポレイション | ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成 |
JP4750103B2 (ja) * | 2004-03-31 | 2011-08-17 | インテル コーポレイション | ポリマーメモリ装置の金属窒化物電極及び金属酸化物電極内への電子トラップ生成 |
Also Published As
Publication number | Publication date |
---|---|
EP1550133A1 (en) | 2005-07-06 |
WO2003107351A1 (en) | 2003-12-24 |
NO20022910D0 (no) | 2002-06-18 |
CA2488829A1 (en) | 2003-12-24 |
RU2281567C2 (ru) | 2006-08-10 |
ATE354851T1 (de) | 2007-03-15 |
EP1550133B1 (en) | 2007-02-21 |
DE60312014D1 (de) | 2007-04-05 |
AU2003263671A1 (en) | 2003-12-31 |
NO322192B1 (no) | 2006-08-28 |
US20040209420A1 (en) | 2004-10-21 |
NO20022910L (no) | 2003-12-19 |
CN1662994A (zh) | 2005-08-31 |
RU2005100834A (ru) | 2005-07-10 |
US20060073658A1 (en) | 2006-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006510193A (ja) | 強誘電体メモリ素子内の強誘電体メモリセルの製造方法および強誘電体メモリ素子 | |
RU2184400C2 (ru) | Сегнетоэлектрическое устройство обработки данных | |
Park et al. | Lanthanum-substituted bismuth titanate for use in non-volatile memories | |
Auciello et al. | The physics of ferroelectric memories | |
CN100449640C (zh) | 铁电或驻极体存储电路 | |
US6690599B2 (en) | Ferroelectric memory device | |
CN102439724A (zh) | 铁电阻变存储器及其操作方法、制备方法 | |
JPH11120797A (ja) | 強誘電体メモリ及びそのスクリーニング方法 | |
US5963466A (en) | Ferroelectric memory having a common plate electrode | |
US7821808B2 (en) | Multilayer ferroelectric data storage system with regenerative read | |
JP3564354B2 (ja) | 非揮発性強誘電体キャパシタ及び非揮発性強誘電体メモリ | |
WO1998045847A1 (en) | Digital information storage | |
US5530667A (en) | Ferroelectric memory device | |
US20070187744A1 (en) | Integrated circuits, memory device, method of producing an integrated circuit, method of producing a memory device, memory module | |
JP2948836B2 (ja) | 強誘電体素子 | |
KR20050016580A (ko) | 강유전 메모리 장치의 강유전 메모리 셀을 형성하는 방법,및 강유전 메모리 장치 | |
JPH07273232A (ja) | 半導体装置およびその製造方法 | |
JP2002198496A (ja) | 強誘電体キャパシタおよびその製造方法ならびに強誘電体メモリ装置 | |
US5677825A (en) | Ferroelectric capacitor with reduced imprint | |
JP4104106B2 (ja) | 強誘電体膜、強誘電体膜の製造方法、強誘電体キャパシタ、強誘電体キャパシタの製造方法および強誘電体メモリ装置 | |
US20240147873A1 (en) | Piezoelectric memory | |
Kim et al. | Current status of FRAM development and future direction | |
JPH0524994A (ja) | 強誘電体素子 | |
JP2003282838A (ja) | 強誘電体キャパシタおよびその製造方法、メモリセルアレイ、誘電体キャパシタの製造方法、ならびに、メモリ装置 | |
JPH09213899A (ja) | 強誘電体膜を有する不揮発性メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070301 |