JP2005518664A

JP2005518664A - 究極の寸法の電気的接続手段を形成する方法およびこの接続手段を有する装置

Info

Publication number: JP2005518664A
Application number: JP2003570398A
Authority: JP
Inventors: ウィレム、イェー．トレン
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2002-02-21
Filing date: 2003-02-12
Publication date: 2005-06-23
Also published as: AU2003247461A1; EP1479104A1; CN1636276A; US20050159006A1; WO2003071597A1; TW200305973A

Abstract

本発明は、中間材料層（１４）を基板（１０）に堆積するステップａ）と、少なくとも一つの窓を有するエッチングマスク（１６）を形成するステップｂ）と、少なくとも一つのアパーチャ（２０）を内部に形成するため、マスクに合わせて中間材料層をエッチングするステップｃ）と、アパーチャを狭くするため、アパーチャの横の側壁をスペーサ（２２）で覆うステップｄ）と、狭くなったアパーチャを埋めるように少なくとも一つの導体材料（２４）を堆積するステップｅ）と、アパーチャの外側の余分な導体材料を除去するため、研磨工程を実行するステップｆ）と、を有する、基板に電気接続手段を形成する方法に関する。本発明は、配線トラック、コンタクトパッドおよびビアを実現するために使用される。

Description

本発明は、「究極の」寸法の電気接続手段を形成する方法と、かかる接続手段を含む装置と、に関する。「究極の」寸法は、パターンを定着するため通常実行されるフォトリソグラフィ技術によって実現可能な寸法よりも小さく、かつ超小型電子コンポーネントまたは回路の寸法よりも小さい寸法を意味するものと理解されるべきである。例えば、コンポーネントの一部は、その寸法のうちの一つ、例えば、長さ、幅または径が０．１μｍ未満である場合、究極の寸法を有すると考えられる。

本発明は、電子回路の実現、特に、高集積ＣＭＯＳ回路（相補型金属酸化物半導体回路）の実現のため使用可能である。本発明は、特に、層間のコンタクトパッド、導体トラック、または、ビアのような接続手段を実現するために、有利に使用される。

超小型電子工学の分野におけるコンタクトパッドの実現には、回路のコンポーネントの一部によって電気的に接触させられるべき導体材料の層の堆積が含まれる。この層は、次に、それ自体が公知であるフォトリソグラフィ技術を用いて成形される。

日本国特許出願公開第１０１５０１０４号公報には、ビアを形成する方法が記載されている。ビアは、その径を縮小するため多結晶シリコン膜で覆われる。この膜は次に酸化される。この引用文献は、ビアの径の縮小を想定しているにもかかわらず、基板の表面上のコンタクトの全体的な寸法を実質的に縮小することができない。その上、多結晶シリコン膜の酸化ステップは、基板に予め形成されているコンポーネントに不利な制約を課す。実際、多結晶シリコン膜の酸化のためのステップは、コンポーネントの特性に影響を与え、または、特性を変える熱処理を必要とする。劣化は、温度の影響と、種々の膨張およびそこから生じる機械的歪みが原因となって起こる。

実行される方法のステップによって課される制約は、かくして、コンポーネントの特性および究極の挙動に関して不確定性を生じさせ、コンポーネントの製造の再現性を害する。

本発明の目的は、基板上の電子回路の集積密度を著しく高めることができる接続手段を実現し、同時にそれらの寸法を縮小する方法を提案することである。

特に、本発明の目的は、接続手段の寸法をフォトリソグラフィ技術によって課される限界以下の値に縮小することである。

また、本発明の目的は、信頼性のある、経済的かつ再現可能なやり方で実行可能な方法を提案することである。

最後に、本発明の目的は、上記の効果を生ずる方法で製造される集積回路装置を具備した装置を提案することである。

上記の技術的課題は、請求項１に記載された方法によって解決される。この方法のステップｄとステップｆとの組み合わされた配列によって、横スペーサの厚みによって縮小されたアパーチャの径と一致する少なくとも一つの寸法を有する埋め込み式接続手段が得られる。アパーチャの寸法がフォトリソグラフィ技術の究極のエッチング寸法に近いとき、接続手段の対応した寸法は、最終的にこの限界よりも小さくなる。ステップｆの処理によって、平坦な表面を得ることができ、その結果として、導体材料は溝のエッジと同一平面である。そのまま残される一つ以上の導体材料は、好ましくは、例えば、銅またはアルミニウムのような金属である。

本発明の方法は、様々なタイプの接続手段を実現するように実行され得る。コンタクトパッドは、この点で第１の例を表す。このようなパッドは、基板のアクティブ部分、すなわち、コンポーネントを構成する部分と電気的に接触する。コンタクトパッドを実現するため、誘電性材料の中間層は、アパーチャの下にある基板を露出させるように完全に最後までエッチングされる。アパーチャは、例えば、アクセス用ウェルの形で現れる。誘電性中間層を横断するウェルは、単純に、中間層の両側にある二つの層、または、導体層の二つの部分を相互接続するために設けられる。

接続手段は、また、回路の異なる部分を相互接続し、または、異なるコンタクトパッドを相互接続する相互接続トラックの形をとる。トラックを実現するため、溝は中間層にエッチングされ、前記溝のコースはトラックのために望ましいコースに対応する。溝は中間層を完全に貫通するまで延びる必要がない。

本発明は、また、受容層のアパーチャに埋め込まれ、アパーチャのエッジと同一平面である接続手段を含み、アパーチャはその側壁が絶縁性の横スペーサで覆われている、集積回路装置に関係する。このような装置は、上記の方法を用いて得られる。この装置を実現する特殊な特徴にしたがって、接続手段は、０．１μｍよりも小さい少なくとも一つの寸法を有するパターンを含む。

本発明の他の特徴および効果は、均一の縮尺では描かれていない添付図面を参照して与えられた以下の記述から明白になるであろう。以下の記述は、その例に限定されることのない、実例として与えられているにすぎない。

図１の参照番号１０は、例えば、コンポーネントが形成されたシリコン基板のような基板を示す。簡単にするため、コンポーネントは図示されない。ドープされたゾーン１２だけが一例として示され、このゾーンは、本例ではコンタクトが実現される、コンポーネントのアクティブゾーン、または、コンポーネントの一部であると考えられる。

図１に例示されるように、第１の工程は、以下、物質の中間層１４と呼ばれる第１の層１４で基板を覆う。より正確に説明すると、物質の中間層は、ドープされたゾーン１２と同一平面である基板の表面を覆う。それは、例えば、ガラス、シリコン酸化物、または、誘電体材料の層のような金属配線層間絶縁膜（ＩＭＤ）であるが、しかし、このリストに限定されない。中間層１４上には、一つ以上の窓１８を有するエッチングマスク１６が形成される。これは、例えば、感光樹脂のマスクである。窓１８は、実現されるべき接続手段の位置またはコースを定める。図１の例では、窓１８はドープされたゾーン１２の上に垂直に置かれる。窓１８は、０．１から０．１４μｍの規模のオーダーのフォトリソグラフィ技術の究極の寸法よりも大きい寸法、より正確に説明すると径Ｄを有する。この寸法Ｄは、例えば、０．２μｍ以上に達するので、リソグラフィの解像度に関して問題を引き起こさない。

図２には、次のステップが示される。このステップは、窓１８に対応した一つ以上のアパーチャ２０を、エッチングを使用して形成する。簡単にするため、一つのアパーチャ２０だけが図示される。このアパーチャは、窓１８の寸法と一致する少なくとも一つの寸法、本例では径Ｄを有する。エッチング方法は、例えば、エッチングが基板１０でストップする選択異方性エッチング法である。エッチングのストップ層として基板を使用することにより、コンタクトが実現されるべきドープされたゾーン１２を露出させることができる。

図３は、アパーチャ２０を被覆するステップの実例を示す。コーティング材料の層２２は、中間層１４の表面と、アパーチャ２０の底と、特に、アパーチャ２０における中間層１４の側面と、を被覆する実質的に均一な層を形成するように、基板に堆積される。コーティング材料の層２２は、例えば、酸化物の堆積によって形成される層、好ましくは、低い誘電率ｋを有する層である。低い誘電率を有する層は、その誘電率ｋが１＜ｋ＜３．５となるような層を意味するものと理解すべきである。このような層の堆積は、例えば、従来技術による熱酸化ステップを実行するために必要であるような熱処理を必要としない。したがって、本発明によれば、コーティング層２２の堆積は、回路または基板に歪みを生じさせない。

比較のため、従来技術により使用されるような熱酸化物（上記の熱歪みがあるので本例では適用されない）は、４のオーダーの誘電率を有する。低い誘電率を有する材料として、例えば、フルオラスガラス、スピニングによって堆積した液体ガラス、または、炭素を含有するシリコン酸化物が挙げられる。多孔性絶縁材料のようなその他の材料も適している。かくして、本発明による製造プロセスは歪みを含まない。基板またはウェハが歪みによる影響を受けないことは非常に重要である。この基板は、その表面に数百個の集積回路を受容し、前記回路は次に切断によって分離される。基板が製造プロセスを原因とする歪みの影響を受けるならば、この歪みによって、基板の中央における集積回路の性能は周辺における集積回路の性能と同一ではなくなり、その結果として製造効率が著しく低下する。

図４は、次の工程の実例を示す。この工程には、基板の主面に平行であるコーティング層２２の全ての部分、すなわち、アパーチャ２０の側壁を覆うコーティング層２２の部分を除く全ての層が除去されるまで継続する異方性タイプのエッチングが含まれる。より正確に説明すると、例えば、アパーチャ２０の側壁にあるコーティング層２２の一部分を残したままの状態で、アパーチャ２０の底、および、誘電体材料の中間層１４の表面にあるコーティング材料を除去するためドライエッチングが行われる。ドライエッチング工程の最後に、基板のドープされたゾーン１２がアパーチャ２０の底で再び露出し、アパーチャの側壁は残りのコーティング層２２で覆われている。アパーチャの径ｄは、このように、中間層１４の横の側壁を覆うコーティング層２２の厚さの２倍に一致する量だけ縮小される。側壁に残るコーティング層２２の一部は、「横スペーサ」とも呼ばれる。その厚さは、コーティング層２２の初期の厚さと、エッチング条件と、に依存する。その厚さは、例えば、０．０７μｍに達する。それは、アパーチャ２０を意のままに狭くするため使用され、その結果、このアパーチャは、新たな最小化された径の値ｄを得る。

図５は、狭くなった径ｄのアパーチャを充填し、中間層１４の空いている表面を覆い、同時に実質的に均一な外面を形成する（本例では銅により構成された）金属層２４の堆積を示している。狭くなったアパーチャ２０において、金属層２４は、コーティング層２２によって境界が定められた容積を充填し、ｄに一致する径を有する。

図６は、平坦化ステップの実例を示す。基板は、例えば、中間層１４の主面上に位置する金属層２４の部分を除去することができる化学的機械研磨工程の下に置かれる。この研磨工程が実行され、中間層１４でストップする。研磨工程は、また、中間層１４の厚さ、および、金属２４の厚さを縮小するように続けられる。このステップの最後に、装置は平坦な表面２６を有し、金属２４はこの平坦な表面と同一平面であり、これにより、径ｄが最小化されたコネクションパッド３０を形成する。中間層１４とコーティング層２２も表面２６と同一平面である。ドープされたゾーン１２へ電気的に接続されたコネクションパッド３０は、基板上に存在する他の部分、または基板の外側にある他の部分に接続してもよい。平坦な表面２６は、また、他の層の堆積と、基板の集積回路の仕上げと、に有利に使用される。導体トラックまたは相互接続トラックの形成は、また、上記の方法で行われ、同時に、このような最小化された径ｄを有する溝の形をしたアパーチャを中間層に形成する。

本発明により提案された方法は、集積密度を実質的に増大するだけではなく、同じ基板またはウェハ上に実現される集積回路の製造効率を著しく改善し、このことは、現在行われている激しい工業上の競争を考慮すると、非常に重要である。この方法は、０．１μｍ未満の少なくとも一つの寸法であって、「究極の」寸法と呼ばれる寸法（ｄ）であり、ステップａ）に基づくフォトリソグラフィ技術によるマスキングを用いて達成可能な寸法よりも小さい寸法を有する配線の形成を可能にする。ますます小型化する装置は必要な製造材料および製造工程がより少なくなり、したがって、製造によって生じる汚染が少なくなるので、このような装置の実現のため、回路の小型化はとくに重要である。上記の方法は、特に、例えば、携帯電話機、ワイヤレス通信装置、および、送信／受信装置などの携帯型端末と呼ばれる携帯型装置の工業生産のため必要である集積密度の高い集積回路を実現するため使用できる。この方法は、また、ワイヤレスか非ワイヤレスかを問わず、広範囲に使用される小型の電気または電子装置、例えば、衣服装着型電話機、センサ若しくは情報伝達チップ付きの衣服、専門家用携帯小型センサ、または、健康異常の検出用の小型医療装置、若しくは、プロテーゼのような医療用携帯小型センサなどの装置の工業生産のため使用できる。

接続手段を形成する方法の第１のステップを説明するための、基板の部分断面図である。電導体を受容する誘電体材料の層の前処理を説明するための、図１の基板の部分断面図である。電導体を受容する誘電体材料の層の前処理を説明するための、図１の基板の部分断面図である。電導体を受容する誘電体材料の層の前処理を説明するための、図１の基板の部分断面図である。電導体材料の成形を説明するための、図４の基板の部分断面図である。電導体材料の成形を説明するための、図４の基板の部分断面図である。

Claims

基板に電気接続手段を形成する方法であって、
基板上に物質の中間層に堆積するステップａ）と、
実現されるべき前記接続手段のため想定されている寸法よりも大きい寸法を持った少なくとも一つの窓を有するエッチングマスクを前記中間層に形成するステップｂ）と、
横の側壁を有し、前記接続手段を受容する、少なくとも一つのアパーチャを内部に形成するため、前記マスクの前記窓を介して前記材料の中間層をエッチングするステップｃ）と、
前記アパーチャを狭くするため、前記アパーチャの横の側壁をスペーサで覆うステップｄ）と、
前記狭くなったアパーチャを埋めるように少なくとも一つの導体材料を堆積するステップｅ）と、
前記狭くなったアパーチャの外側の余分な導体材料を除去するため、研磨工程を実行するステップｆ）と、
を有する方法。
請求項１に記載の方法において、
前記ステップａ）は、前記中間層を形成するため誘電体材料を利用し、同時に、金属導体材料が前記ステップｅ）で使用される、方法。
請求項１または２に記載の方法において、
前記ステップｄ）は、絶縁性コーティング材料の層を堆積し、その後に、前記アパーチャの前記側壁上にこの層の一部をそのまま残すため、この層を異方性エッチングする、方法。
請求項１から３のいずれかに記載の方法において、
前記アパーチャの前記側壁は、低い誘電率（ｋ）を有する誘電体材料によって覆われる、方法。
請求項４に記載の方法において、
コーティング層の前記誘電体材料は、フルオラスガラス、スピニングによって堆積したガラス、および、炭素を含有するシリコン酸化物より選択される、方法。
請求項１から５のいずれかに記載の方法において、
前記マスクの前記窓は、前記基板の少なくとも一つのアクティブ部分と位置合わせされ、
前記基板の前記アクティブ部分は、前記マスクの前記窓を介した前記材料の中間層のエッチング中に露出される、方法。
請求項１から６のいずれか一項に記載の方法において、
前記中間層を完全に貫通するアパーチャがエッチングされる、方法。
請求項１から７のいずれかに記載の方法において、
前記マスクはフォトリソグラフィ技術を用いて形成され、
前記狭くなったアパーチャは、前記フォトリソグラフィ技術を用いて達成可能な寸法よりも小さい「究極の」寸法と呼ばれる寸法（ｄ）を有する、方法。
請求項１から８のいずれか一項に記載の方法において、
前記接続手段は、層間の配線トラックおよび端子およびビアの少なくとも一つを含む、方法。
中間層のアパーチャに埋め込まれた接続手段を含み、前記中間層は前記アパーチャのエッジと同一平面であり、前記アパーチャは、絶縁性の横スペーサによって覆われ、請求項１から９のいずれかに記載の方法によって実現される、集積回路装置。
請求項１０に記載の装置において、
前記スペーサは、低い誘電率を有する誘電体材料から作られる、装置。
請求項１０または１１に記載の装置において、
前記接続手段は、層間に配線トラックおよびコンタクトパッドおよびビアの少なくとも一つを含み、０．１μｍよりも小さい少なくとも一つの寸法を有する、装置。
請求項１０から１２のいずれかに記載の少なくとも一つの集積回路装置を含む、ワイヤレスまたは非ワイヤレス式の電気または電子装置。