KR19990087948A - 금속층을연신한도전플러그를위한장치및방법 - Google Patents
금속층을연신한도전플러그를위한장치및방법 Download PDFInfo
- Publication number
- KR19990087948A KR19990087948A KR1019990014094A KR19990014094A KR19990087948A KR 19990087948 A KR19990087948 A KR 19990087948A KR 1019990014094 A KR1019990014094 A KR 1019990014094A KR 19990014094 A KR19990014094 A KR 19990014094A KR 19990087948 A KR19990087948 A KR 19990087948A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- layer
- forming
- insulating layer
- plugs
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 title claims description 19
- 239000002184 metal Substances 0.000 title claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 239000010949 copper Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
금속_0 층과 금속_1 상호접속층 사이에 도전 경로를 제공하기 위해, 종래 기술에서는 도전 플러그(conducting plug)를 갖는 두 개의 층이 필요하였다. 본 발명에서는, 집적 회로의 두 개의 영역을 전기적으로 결합시키는 도전 영역(14')이 집적 회로의 선택된 부분과 금속_1 상호접속층(27)을 결합시키는 도전 플러그(14)와 동시에 형성된다. 도전 플러그(14)를 갖는 도전 영역(14')은 금속_1 상호접속 경로(27)가 패터닝되는 절연층(12)의 표면까지 연장된다. 이러한 기술을 사용하여, 종래 기술에 요구되는 공정 단계들이 제거될 수 있다. 이 공정은 금속_1 상호접속층이 도전 영역상에 형성될 수 없게 제한한다.
Description
본 발명은 일반적으로 집적 회로에 관한 것으로, 특히 회로의 선택된 영역들을 전기적으로 접속하는데 사용되는 도전 경로층에 관한 것이다.
회로 밀도를 증가시키기 위해, 현재 텅스텐 상감(damascene tungsten) 기술을 이용하여, 모우트(moat) 및 게이트 전극들을 전기적으로 결합시키는 도전 경로층을 형성하고 있으며, 이 도전 경로층은 일반적으로 금속_0으로 부른다. 통상 금속_1로 부르는 다음의 도전 경로 금속층이 개재 유전층 내에 형성되고 도전 재료로 채워진 홀 또는 비아에 의해 금속_0 층에 전기적으로 결합된다. 금속_0 층을 형성하기 위해서는 금속_0 층을 포함시키기 위한 절차를 필요로 하지 않는 집적 회로에 비해 추가의 마스킹 단계가 필요하다.
도 1a 내지 도 1c를 참조하면, 인접한 영역들 사이에 금속_0 도전 경로를 제공하기 위한 종래 기술이 도시되어 있다. 도 1a에는, 반도체 디바이스 제조시의 몇 가지 단계들이 완료되어 있다. n+ 도핑된 영역(5), 규화물층(6), 및 쉘로우 트랜치 분리 영역(4)이 기판(2)에 형성되어 있다. 트랜치 분리 영역(4)의 일부 상에 형성된 폴리실리콘 영역(8)이 도 1a 내지 도 1c에 도시되어 있다. 폴리실리콘 영역(8)은 규화물층(7) 및 절연체 측벽(9)에 의해 둘러싸여져 있다. 실리콘 질화물층(11) 및 실리콘 산화물층(12)이 형성된다. 산화물층(12)은 평탄화된다. 도 1b에서, 실리콘 산화물층(12), 실리콘 질화물층(11)을 규화물층(6 및 7)의 선택된 부분이 노출될 때까지 에칭하여 비아를 형성한다. 비아는 티타늄 질화물(13)로 둘러싸여지고 텅스텐으로 채워진다. 구조물은 평탄화되어 실리콘 산화물층(12)이 노출되고, 그 결과의 도전 플러그(14 및 14')를 제1 플러그라고 부른다. 도 1b에 도시된 바와 같이, 제1 도전 플러그들중 도전 플러그(14')는 모우트(6) 상의 규화물 영역에서 폴리실리콘 영역(7)의 상의 규화물 영역까지 도전 영역을 노출시키도록 연장되고, 이에 따라서 도전 플러그(14')는 모우트 영역(6)과 폴리실리콘 영역(7) 사이에 전기적 단락 회로를 제공한다. 도 1c에서, 다시 몇 개의 단계를 조합하여, 제2 산화물층(15)이 제1 산화물층(12)과 도전 플러그(14) 상에 형성된다. 산화물층(15) 내에 비아가 형성되어, 도전 플러그(14)가 노출된다. 비아는 텅스텐으로 채워지고 구조물은 평탄화되어 산화물층(15)을 노출시킴으로써 도전 플러그(16)가 형성된다. 그 결과의 도전 플러그(16)는 일반적으로 제2 도전 플러그로 부른다. 다음으로, 산화물층(15) 및 제2 플러그(16) 상에 알루미늄층(17)이 형성된다. 알루미늄 층(17)이 패터닝되어 도전 플러그(14)와 도전 플러그(16)를 통해 선택된 규화물 영역(6 및 7)을 전기적으로 결합시키는 도전 플러그를 제공함으로써 금속_1 (상호접속) 층을 형성한다. 이러한 종래의 기술 체계는 금속 도전 경로(17)가 플러그(14) 상에 배치되도록 한다 (금전 통로 경로(17)와 플러그(14') 사이에 플러그를 갖지 않음으로써 단락없이 플러그(14') 상에 배치된다). 집적 회로 소자들 사이에 요구되는 상호접속의 복잡성으로 인해, 집적 회로 소자들 간에 필수의 도전 경로를 제공하기 위해 추가의 금속 층들이 추가되어야 한다.
당 기술에 숙련된 자에게는 명백한 바와 같이, 상호접속 구조를 실현하기 위해 요구되는 공정 단계의 수를 감소시키기 위한 기술이 필요하다는 것을 느끼게 되었다.
본 발명에 따르면, 제2 금속 플러그가 필요하지 않고 이에 따라서 구조물을 제조하기 위한 공정 단계의 수가 감소됨으로써 전술한 특징 및 다른 특징들이 성취된다.
본 발명의 이러한 특징 및 다른 특징들은 도면과 관련하여 다음의 설명을 읽음으로써 이해될 것이다.
도 1a, 도 1b, 및 도 1c는 종래 기술에 따른 상호접속 구조물의 제조를 도시하는 도면.
도 2a, 도 2b, 및 도 2c는 본 발명에 따른 상호접속 구조물의 제조를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
2 : 기판
4 : 쉘로우 트랜치 분리 영역
5 : n+ 도핑된 영역
6, 7 : 규화물층
8 : 폴리실리콘 영역
9 : 절연체 측벽
11 : 실리콘 질화물층
12 : 실리콘 산화물층
도 2a 내지 도 2c를 참조하면, 본 발명에 따른 상호접속 구조물을 제조하기 위한 기술이 도시된다. 도 2a 및 도 2b는 도 1a 및 도 1b를 각각 반복한 것이다. 도 2c에 도시된 공정은 종래 기술과 상이한 것을 나타낸다. 더 2c에서, 도전 플러그(14 및 14') 및 산화물층(12)은 평탄화된다. 그 다음, 알루미늄층(27)이 형성되고 패터닝되어 금속_1 상호접속층을 제공한다.
도 1c를 도 2c와 비교하면, 본 발명은 제2 산화물층(15) 및 관련 도전 플러그(16)의 필요성을 없앤다. 도전 영역(14')은 (14에 비교할 때) 스케치된 도전 플러그이다. 그러나, 이러한 공정 단계를 제거하면 금속_1 층(27)의 패터닝이 제한된다. 특히, 금속_1 층(27) 도전 경로는 플러그(14')의 노출된 부분상에서 허용되지 않는다.
본 발명은 양호한 실시예를 특별히 참조하여 설명되었지만, 당 기술에 숙련된 자는 본 발명에서 벗어남이 없이 많은 변화가 있을 수 있으며 양호한 실시예의 구성 요소를 등가물로 교체할 수 있다는 것을 알 것이다. 또한, 본 발명의 필수 교시로부터 벗어남이 없이 본 발명의 교시에 특정 상황 및 재료를 적용하도록 많은 변형이 있을 수 있다. 예를 들면, 기판 영역은 실리콘 또는 임의의 다른 절연 재료로 제조될 수 있다. 유사하게, 연장된 도전 플러그가 전기적으로 결합되는 분리된 도전 영역들은 확산 영역, 게이트 영역, 규화된 확산 영역, 규화된 게이트 및 금속 영역 또는 이들의 조합일 수 있다. 제1 도전층, 즉, 연장된 도전 플러그를 갖는 층은 티타늄, 티타늄 질화물, 텅스텐, 알루미늄, 및 구리를 포함하는 그룹으로부터 선택된 적어도 하나의 도전 재료로 이루어질 수 있다. 제2 도전층, 즉, 금속_1층은 티타늄, 티타늄 질화물, 텅스텐, 알루미늄 및 구리로 이루어진 그룹으로부터 선택된 적어도 하나의 도전 재료로 이루어질 수 있다. 당 기술에 숙련된 자에게는 명백하겠지만, 특정 층의 평탄화는 다양한 기술, 예를 들면, 화학적 기계적 폴리싱(CMP), 에치-백 공정 등에 의해 달성될 수 있다.
전술한 설명으로부터 명백한 바와 같이, 본 발명의 특정 양태는 설명한 특정 예의 세부 사항에 제한되지 않고, 따라서 당 기술에 숙련된 자에게 다른 변형 및 응용이 있을 수 있다. 따라서, 본 발명의 특허 청구 범위는 본 발명의 사상 및 범주에서 벗어나지 않고 모든 변형 및 응용을 포함하고자 하는 것이다.
Claims (10)
- 집적 회로에서 절연층이 그 상부에 형성되는 있는 전기적으로 분리된 도전 영역들 사이에 도전 경로를 제공하기 위한 금속 상호접속 구조물에 있어서,상기 절연층을 관통하여 형성된 제1 도전 재료의 복수의 도전 플러그를 포함하는 제1 도전층 -상기 플러그들은 상기 전기적으로 분리된 도전 영역들과의 전기적 접촉을 형성하고, 상기 플러그들 중 적어도 하나는 상기 분리된 도전 영역들중 적어도 두 개와의 전기적 접촉을 형성함-; 및상기 절연층 상에 형성되어 선택된 플러그들을 전기적으로 결합시키는 제2 도전 재료의 패터닝층을 포함하는 것을 특징으로 하는 금속 상호접속 구조물.
- 제1항에 있어서,상기 패터닝층 상의 제2 절연층;상기 제2 절연층을 관통하여 형성되고, 상기 패터닝층의 선택된 영역들을 전기적으로 접촉시키는 제2의 복수의 도전 플러그; 및상기 제2 절연층 상에 형성되고, 제2의 복수의 도전 플러그들중 선택된 플러그들을 전기적으로 결합시키는 제2 패터닝층을 더 포함하는 것을 특징으로 하는 금속 상호접속 구조물.
- 제1항에 있어서, 상기 집적 회로가 형성되는 기판은 절연층으로 이루어진 것을 특징으로 하는 금속 상호접속 구조물.
- 제1항에 있어서, 상기 제1 도전층은 적어도 하나의 서브층을 구비하고, 각각의 서브층은 티타늄, 티타늄 질화물, 텅스텐, 알루미늄 및 구리로 이루어진 그룹으로부터 선택된 적어도 하나의 재료를 포함하는 것을 특징으로 하는 금속 상호접속 구조물.
- 제1항에 있어서, 상기 제1 패터닝층은 티타늄, 티타늄 질화물, 텅스텐, 알루미늄 및 구리로 이루어진 그룹으로부터 선택된 적어도 하나의 재료를 포함하는 것을 특징으로 하는 금속 상호접속 구조물.
- 전기적으로 분리된 도전 영역들이 그 상부에 형성되어 있는 집적 회로 디바이스 내에 금속 상호접속 구조물을 형성하는 방법에 있어서,상기 전기적으로 분리된 도전 영역들 상에 절연층을 형성하는 단계;상기 절연층을 관통하여 상기 전기적으로 분리된 도전 영역들 중 선택된 영역들을 노출시키는 홀을 형성하는 단계 -상기 홀들중 적어도 하나는 전기적으로 분리된 도전 영역들 중 적어도 두 개의 영역들을 노출시킴-;상기 홀들을 도전 재료로 채워서 도전 플러그들을 형성시킴으로써 제1 도전층을 형성하는 단계; 및상기 제1 도전층 및 상기 절연층 상에 선정된 도전 플러그들을 전기적으로 결합시키는 제2 도전층을 형성하고 패터닝하는 단계를 포함하는 것을 특징으로 하는 금속 상호접속 구조물 형성 방법.
- 제6항에 있어서,상기 절연층 및 상기 제2 도전층 상에 제2 절연층을 형성하는 단계;상기 제2 절연층 내에 홀을 형성하여 상기 제2 도전 영역들중 선정된 영역들을 노출시키는 단계;상기 홀들을 채워서 상기 선정된 영역들을 전기적으로 접촉시키는 제2 도전 플러그들을 형성하는 단계; 및상기 제2 절연층 및 상기 제2 도전 플러그들 상에 선정된 제2 도전 플러그들을 전기적으로 결합시키는 제3 도전층을 형성하여 패터닝하는 단계를 포함하는 것을 특징으로 하는 금속 상호접속 구조물 형성 방법.
- 제6항에 있어서, 상기 집적 회로가 형성되는 기판을 절연 재료로 제조하는 단계를 더 포함하는 것을 특징으로 하는 금속 상호접속 구조물 형성 방법.
- 제6항에 있어서, 상기 제1 도전층을 형성하는 상기 단계는 티타늄, 티타늄 질화물, 텅스텐, 알루미늄 및 구리로 이루어진 그룹으로부터 적어도 하나의 재료를 포함하는 층을 형성함으로서 상기 제1 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 금속 상호접속 구조물 형성 방법.
- 제6항에 있어서, 상기 제2 도전층을 제조하는 상기 단계는 티타늄, 티타늄 질화물, 텅스텐, 알루미늄 및 구리로 이루어진 그룹으로부터 적어도 하나의 재료로 상기 제2 도전층을 제조하는 단계를 포함하는 것을 특징으로 하는 금속 상호접속 구조물 형성 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8643798P | 1998-05-22 | 1998-05-22 | |
| US60/086,437 | 1998-05-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990087948A true KR19990087948A (ko) | 1999-12-27 |
Family
ID=22198565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990014094A KR19990087948A (ko) | 1998-05-22 | 1999-04-20 | 금속층을연신한도전플러그를위한장치및방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20010045653A1 (ko) |
| JP (1) | JPH11345873A (ko) |
| KR (1) | KR19990087948A (ko) |
| TW (1) | TW410448B (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9041069B2 (en) | 2011-01-14 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Distributed metal routing |
| WO2019100224A1 (en) * | 2017-11-22 | 2019-05-31 | Texas Instruments Incorporated | Semiconductor product and fabrication process |
-
1999
- 1999-04-20 KR KR1019990014094A patent/KR19990087948A/ko not_active Application Discontinuation
- 1999-04-23 TW TW088106458A patent/TW410448B/zh not_active IP Right Cessation
- 1999-05-13 US US09/311,502 patent/US20010045653A1/en not_active Abandoned
- 1999-05-24 JP JP11143583A patent/JPH11345873A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11345873A (ja) | 1999-12-14 |
| TW410448B (en) | 2000-11-01 |
| US20010045653A1 (en) | 2001-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140238A (en) | Self-aligned copper interconnect structure and method of manufacturing same | |
| US7615440B2 (en) | Capacitor and method of manufacturing a capacitor | |
| US6251790B1 (en) | Method for fabricating contacts in a semiconductor device | |
| KR100284535B1 (ko) | 반도체장치의자기정렬콘택형성방법 | |
| US5970375A (en) | Semiconductor fabrication employing a local interconnect | |
| KR20000006377A (ko) | 반도체퓨즈 | |
| US20010055868A1 (en) | Apparatus and method for metal layer streched conducting plugs | |
| US6255686B1 (en) | Semiconductor storage device including short circuit avoiding structure and method of fabricating thereof | |
| US20050275109A1 (en) | Semiconductor device and fabricating method thereof | |
| CN111463215A (zh) | 存储器结构及其制造方法 | |
| KR20050112394A (ko) | 저항 소자를 구비하는 반도체 장치 및 그 제조 방법 | |
| US6054389A (en) | Method of forming metal conducting pillars | |
| KR20040045055A (ko) | 2중 콘택 스페이서를 포함하는 반도체 소자 및 그 제조방법 | |
| KR19990087948A (ko) | 금속층을연신한도전플러그를위한장치및방법 | |
| KR20030055797A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR20000028642A (ko) | 컨택트 형성 방법 및 반도체 장치 | |
| US7084057B2 (en) | Bit line contact structure and fabrication method thereof | |
| US6087252A (en) | Dual damascene | |
| KR20050065744A (ko) | 반도체 소자의 금속 배선 구조 및 그 제조 방법 | |
| US7030011B2 (en) | Method for avoiding short-circuit of conductive wires | |
| US20220246625A1 (en) | Memory device and method for manufacturing the same | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100414951B1 (ko) | 반도체소자의플러그형성방법 | |
| KR20040010932A (ko) | Ｍｉｍ 구조의 커패시터 제조방법 | |
| KR20040002436A (ko) | 반도체 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |