KR100304051B1 - 절연막과 배선구조의 형성방법 - Google Patents

절연막과 배선구조의 형성방법 Download PDF

Info

Publication number
KR100304051B1
KR100304051B1 KR1019990005861A KR19990005861A KR100304051B1 KR 100304051 B1 KR100304051 B1 KR 100304051B1 KR 1019990005861 A KR1019990005861 A KR 1019990005861A KR 19990005861 A KR19990005861 A KR 19990005861A KR 100304051 B1 KR100304051 B1 KR 100304051B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
trench
insulating
insulating layer
Prior art date
Application number
KR1019990005861A
Other languages
English (en)
Other versions
KR20000056498A (ko
Inventor
전영권
Original Assignee
(주)신종
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)신종 filed Critical (주)신종
Priority to KR1019990005861A priority Critical patent/KR100304051B1/ko
Publication of KR20000056498A publication Critical patent/KR20000056498A/ko
Application granted granted Critical
Publication of KR100304051B1 publication Critical patent/KR100304051B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체회로의 고집적화와 고성능화에 대응하여 소자의 특성을 향상시키기 위해 공기틈새를 갖는 절연막 형성하는 방법과 이를 이용한 배선 구조 형성방법에 관한 것으로, 임프린트 리소그라피(Imprint lithography)방법을 사용하여 형성된 마스크를 이용하여 제1절연막을 선택적으로 식각한 후에 제2절연막을 도포함으로써 균일한 공기 틈새를 갖는 절연막이 형성될 수 있으며, 배선구조의 형성에 있어서는 접속구멍(contact hole)과 전도선 등의 배선구조를 먼저 절연막 내에 형성한 다음 임프린트 리소그라피(Imprint Lithography) 방식을 사용하여 절연막에 공기구멍(air gap)을 형성함으로써, 과도식각에 의한 손상이 발생하는 것을 방지할 수 있게 된다.

Description

절연막 및 배선구조의 형성방법{METHOD OF FORMING INSULATION LAYER AND INTERCONNECT STRUCTURE}
본 발명은 고성능회로에 적합한 낮은 유전율을 갖는 절연막을 형성하는 방법에 관한 것으로서, 보다 상세하게는 반도체회로의 고집적화와 고성능화에 대응하여 소자의 특성을 향상시키는데 적당하도록 한 것이다.
전자통신산업의 발전은 반도체 회로의 고집적화와 멀티미디어 기능 등 고성능화에 의하여 이루어지고 있으며 반도체는 이를 구현하는 핵심소자로서 역할을 담당한다. 통신이나 컴퓨터 등 전자기기에 사용되는 반도체소자에 있어서 지속적으로 요구되는 특성이 고성능화 즉 고속화이다. 특히 집적회로의 미세화에 따라 배선 구조가 다층화 되므로 최소선폭이 0.18㎛이하로 줄어들게 되면 회로의 속도는 배선(interconnect)의 RC 지연(resistance x capacitance delay)에 의하여 결정된다. 한편 회로의 전력도 배선 부하(load)에 걸리는 용량(capacitance)에 의하여 대부분 소모되므로 소자의 속도를 개선하고 전력소모를 줄이기 위하여는 배선의 기생용량을 감소시키는 것이 중요하다. 배선의 기생용량은 배선사이, 그리고 배선과 기판사이의 기생용량 성분으로 분류되며 이 기생용량을 낮추기 위하여 배선의 절연막에 실리콘산화막 보다 낮은 유전율을 갖는 재료를 채택하는 연구가 이루어지고 있다. 미국의 텍사스 인스트루먼트(Texas Instruments)사에서는 배선의 절연막으로 사용되는 실리콘산화막이 약 3.9의 유전율을 갖는 반면 진공이나 공기는 이상적인 1.0의 유전율을 갖는 사실에 착안하여 금속전도선(metal lead)사이에 공기틈새(air gap)를 갖는 절연막 구조를 개발하였다. 형성방법은 다음과 같다.
반도체 기판위에 금속층을 증착(deposition)하여 금속전도선의 형태로 식각(etching)하는 단계와, 임시고체막(disposable solid layer 또는 임시절연막)을 전도선 사이에 형성하는 단계와, 다공질절연막(porous dielectric layer)을 임시고체막과 전도선 위에 피복시키는 단계와, 다공질절연막을 통하여 전도선사이의 임시고체막을 제거하므로서 전도선 사이에 공기틈새를 형성하는 단계를 포함한다.
이와 같이 공기틈새를 이용하는 방법은 다공질절연막으로서 10-50%의 공극율(porosity)를 갖는 실리카를 기반으로 하는 제로젤(silica-based xerogel)등의 다공질산화막을 필요로 한다. 또 임시절연막은 포토레지스트(photoresist), 폴리이미드(polyimide), 파릴렌(parylene), 테플론(teflon)등의 폴리머(polymer)를 이용한다. 이 임시절연막은 100 ℃이상의 온도에서 기판을 산소 기체나 산소 플리즈마(plasma)에 노출시켜서 제거하게 되는데 이때 폴리머가 산소와 반응하여 C02또는 C0 등과 같은 기체 반응물을 만들게 된다.상기와 같은 종래의 공기틈새를 이용하여 낮은 유전율을 갖는 절연막 구조를 형성하는 방법은 다공질산화막과 임시절연막등의 새로운 재료를 필요로 한다.또 임시절연막을 제거할 때 다공질산화막의 구멍을 통하여 반응을 일으키므로 부분적으로 폴리머가 제거되지 않고 남아 있는 부분이 존재하게 되며 이 잔류물은 후속의 공정이 진행될 때 오염의 원인이 될 수 있다. 배선 구조를 형성함에 있어서는 접속구멍을 형성할 때 오정렬(misalign)에 의하여 그 안에 공기틈새가 노출되면 하부의 절연막이나 전도선에 과도식각(overetching)에 의한 손상이 발생하게 된다.
본 발명은 상기의 문제점을 해결하기 위한 것으로서 공기틈새를 갖는 낮은 유전율을 갖는 절연막 구조를 형성하는 방법을 제공하는 것을 목적으로 한다.본 발명의 다른 목적은 접속구멍(contact hole)을 형성할 때 공기틈새를 통하여 하부의 절연막이나 전도선에 과도식각(overetching)이 일어나는 것을 방지할 수 있는 배선 구조의 형성방법을 제공하는 것이다.이러한 목적을 달성하기 위한 본 발명에 따른 절연막 형성방법은 임프린트 리소그라피(Imprint lithography)방법을 사용하여 형성된 마스크를 이용하여 제1절연막을 선택적으로 식각하는 점을 특징으로 한다.이러한 방법의 세부적 특징은 기판 위에 제1절연막을 형성하는 과정과, 상기 제1절연막 표면에 식각선택성을 갖는 물질을 도포하는 과정과, 상기 식각선택성을 갖는 물질의 표면을 요철(凹凸)형상을 갖는 몰드(Mold)를 이용하여 가압하는 과정과, 상기 몰드의 가압에 의해 형성된 요철(凹凸) 형상의 물질을 이용하여 상기 제1절연막을 식각하여 트렌치를 형성하는 과정과, 상기 제1절연막 표면의 물질을 제거하는 과정과, 트렌치가 형성된 상기 제1절연막 표면에 제2절연막을 증착하여 트렌치의 표면을 매립하여 절연막 내에 공기틈새를 형성하는 과정을 포함하여 이루어지는 점이다.본 발명에 따른 배선구조의 형성방법은 접속구멍(contact hole)과 전도선 등의 배선구조를 먼저 절연막 내에 형성한 다음 임프린트 리소그라피(Imprint Lithography) 방식을 사용하여 절연막에 공기구멍(air gap)을 형성하는 특징으로 갖는다.이러한 방법의 세부적 특징은 기판 위에 제1절연막을 형성하는 과정과, 전도선이 형성될 수 있도록 상기 제1절연막을 선택적으로 식각하는 과정과, 식각된 부분에 도전성 물질을 형성하는 과정과, 화학적 기계적 연마방법으로 전도선의 패턴을 형성하는 과정과, 전도선 패턴이 형성된 제1절연층 위에 식각선택성을 갖는 물질을 도포하는 과정과, 상기 물질의 표면을 요철(凹凸) 형상의 몰드(Mold)를 이용하여 가압하는 과정과, 상기 몰드(MOLD)의 가압에 의해 형성된 요철(凹凸) 형상의 물질을 이용하여 상기 제1절연막 만을 식각하여 트렌치를 형성하는 과정과, 상기 제1절연막 표면의 물질을 제거하는 과정과, 트렌치가 형성된 상기 제1절연막 표면에 제2절연막을 증착하여 트렌치의 표면을 매립하여 절연막 내에 공기틈새를 형성하는 과정을 포함하여 이루어지는 점이다.
도 1a 내지 도 1h는 본 발명의 실시에 따른 절연막 형성방법을 나타낸 공정 단면도,
도 2a 내지 도 2h 본 발명의 실시에 따른 배선구조의 형성방법을 나타낸 공정 단면도이다.
이하, 첨부된 도면을 참조로하여 본 발명에 따른 절연막 형성 방법 및 배선 형성 방법을 살펴보기로 한다. 먼저 도 1a 내지 도 1h를 이용하여 공기틈새(air gap)를 갖는 절연막 구조를 형성하는 방법의 바람직한 실시예를 설명하기로 한다. 먼저 도 1a와 같이 기판(1) 위에 제1절연막(2)을 도포한 다음, 도 1b와 같이 다시 제1절연막(2)의 표면에 제1절연막에 대하여 식각선택성(etch selectivity)을 갖는 물질(resist)(3)를 도포한다. 이후, 도 1c와 같이, 요철(凹凸) 형상의 몰드(mold)를 레지스트(3) 방향으로 압력을 가하여 누른다. 이에 따라 레지스트(3)층의 형상이 변형(embossing)되면 도 1d에서처럼 몰드(4)를 통해 제공되는 압력을 제거한다. 몰드(4)를 통해 제공된 압력의 영향으로 형상이 요철(凹凸) 부위를 갖는 마스크층(mask layer)이 형성된다. 이러한 방법을 임프린트 리소그라피(imprint lithography)라 한다.
이어서 상기 몰드(4)의 압력에 의해 눌린 부분의 절연막 표면(2)에 얇게 남아있는 레지스트(3) 부분들을 이방성 에칭(anisotropic etching) 방법으로 제거하여 도 1e와 같이 형성한다. 이와 같이 이루어진 마스크층(3)을 이용하여 도 1f와 같이 상기 제1절연막(1)을 선택적으로 식각하여 다수의 트렌치(trench)를 형성한다. 이때 식각에서는 CHF3나 CF4와 같이 불소(F)를 포함하는 기체나 플라즈마를 적용할 수 있다. 이후 도 1g와 같이 상기 마스크층(mask layer)(3)을 제거한 다음, 그 위에 도 1h와 같이 실리콘산화막등의 절연막(4)을 증착하여 트렌치의 표면부를 매립시키므로서 절연막 안에 공기틈새를 형성한다. 이때 실리콘화산화막은 TEOS(tetraethosiloxane)등의 소오스(source)기체를 이용하여 화학기상증착법(CVD)이나 플라즈마 증착법(PECVD)등을 적용하여 100℃∼450℃에서 1기압이하의 압력으로 증착하는 공정을 적용할 수 있다.
도 2a 내지 도 2h는 본 발명에 따른 낮은 유전율을 갖는 절연막 형성방법을 배선 형성과정에 적용하는 예를 나타낸 공정단면도이다. 먼저 도 2a와 같이 기판(10)위에 실리콘산화막과 같은 제1절연막(20)을 형성한다. 이어서 도 2b와 같이 제1절연막(20)을 선택적으로 식각하여 전도선이 형성될 트렌치(trench)를 형성한다. 이어서 도 2c와 같이 전도성 물질(conductive material)(30)을 형성하고 화학적 기계적 연마방법(CMP)으로 평탄화하여 도 2d와 같이 전도선의 패턴을 형성한다.
도1a 내지 1e에서 설명한 바와 같이, 레지스트(resist)등 상기 제1절연막(20)에 대하여 식각선택성(etch selectivity)을 갖는 물질을 도포하고 요철형상의 모울드(mold)를 접촉시켜 압력을 가하는 임프린트 리소그라피(imprint lithography)를 적용하여 도 2e와 같이, 절연막(20)에 전도선(30)의 패턴이 형성된 상태에서 레지스트층(40)을 변형시키므로서 요철부위를 갖는 마스크층(mask layer)을 형성한다. 이어서 도 2f와 같이 상기 마스크층(40)을 이용하여 상기 제1절연막(20)을 선택적으로 식각하여 다수의 트렌치를 형성한다. 이때 식각에는 CHF3나 CF4와 같이 불소 원소(F)를 포함하는 기체나 플라즈마를 적용할 수 있다.
이후 도 2g와 같이 마스크층을 제거하고 도 2h에 도시된 바와 같이 실리콘산화막등의 절연막(50)을 증착하여 트렌치의 표면부를 매립시키므로서 절연막 안에 공기틈새를 형성한다. 이때 실리콘산화막은 TEOS(tetraethosiloxane)등의 소오스(source)기체를 이용하여 화학기상증착법(CVD)이나 폴라즈마 증착법(PECVD)등을 적용하여 100℃∼450℃에서 1기압이하의 압력으로 증착하는 공정을 적용할 수 있다.
이상에서 설명한 바와 같이 본 발명은 절연막 내부에 공기틈새를 균일하고 재현성 있도록 형성하므로서 낮은 유전율을 갖는 절연막 구조를 실현할 수 있다. 또한 배선 구조에 있어서는 종전과 같이 공기틈새를 갖는 절연막을 형성하고 전도선사이의 접속을 위하여 접속구멍을 형성할 경우, 접속구멍 안에 공기틈새가 노출되면 그 부분을 통하여 하부의 절연막이나 전도선에 과도식각에 의한 손상이 일어나지만 본 발명에서는 접속구멍과 전도선 등 배선 구조를 먼저 절연막 안에 형성한 다음 절연막을 낮은 유전율을 갖는 구조로 변형시키므로 이와 같은 문제점을 원천적으로 방지할 수 있다.
본 발명은 그 개념을 활용하여 전기적으로 활성화되는 도전성 요소사이에 전기적으로 비활성화되는 절연성 요소를 배치한 다음 그 절연성 요소를 낮은 유전율을 갖도록 변형시키는 방법으로서도 유용하게 적용할 수 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 기판 위에 절연막을 형성하는 과정과,
    상기 절연막 위에 요철(凹凸) 형상을 갖는 마스크층(mask layer)을 형성하는 과정과,
    상기 요철(凹凸) 형상의 마스크층(mask layer)를 이용하여 상기 절연막을 식각하여 다수의 트렌치를 형성하는 과정을 포함하여 이루어지는 것을 특징으로 하는 절연막 형성방법.
  11. 제 10 항에 있어서;
    상기 요철(凹凸)형상의 마스크층(mask layer) 형성과정은,
    상기 절연막 위에 선택적으로 식각되는 물질을 도포하는 단계와,
    상기 물질 위에 요철(凹凸) 형상의 몰드(mold)를 접촉시킨 다음, 압력을 가하여 그 물질의 형상을 변형시키는 임프린트(imprint lithography)방식을 통해 이루어지는 것을 특징으로 하는 절연막 형성방법.
  12. 기판 위에 제1절연막을 형성하는 과정과,
    상기 제1절연막 표면에 식각선택성을 갖는 물질을 도포하는 과정과,
    상기 물질의 표면을 요철(凹凸) 형상을 갖는 몰드(Mold)를 이용하여 가압하는 과정과,
    상기 몰드의 가압에 의해 형성된 요철(凹凸) 형상의 물질을 이용하여 상기 제1절연막을 식각하여 트렌치를 형성하는 과정과,
    상기 제1절연막 표면의 물질을 제거하는 과정과,
    트렌치가 형성된 상기 제1절연막 표면에 제2절연막을 증착하여 트렌치의 표면을 매립하여 절연막 내에 공기틈새를 형성하는 과정을 포함하여 이루어지는 절연막 형성방법.
  13. 기판 위에 제1절연막을 형성하는 과정과,
    전도선이 형성될 수 있도록 상기 제1절연막을 선택적으로 식각하는 과정과,
    식각된 부분에 도전성 물질을 형성하는 과정과,
    화학적 기계적 연마방법으로 전도선의 패턴을 형성하는 과정과,
    전도선 패턴이 형성된 제1절연층 위에 식각선택성을 갖는 물질을 도포하는 과정과,
    상기 물질의 표면을 요철(凹凸) 형상을 갖는 몰드(Mold)를 이용하여 가압하는 과정과,
    상기 몰드의 가압에 의해 형성된 요철(凹凸) 형상의 물질을 이용하여 상기 제1절연막 만을 식각하여 트렌치를 형성하는 과정과,
    상기 제1절연막 표면의 물질을 제거하는 과정과,
    트렌치가 형성된 상기 제1절연막 표면에 제2절연막을 증착하여 트렌치의 표면을 매립하여 절연막 내에 공기틈새를 형성하는 과정을 포함하여 이루어지는 배선구조의 형성 방법.
KR1019990005861A 1999-02-22 1999-02-22 절연막과 배선구조의 형성방법 KR100304051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990005861A KR100304051B1 (ko) 1999-02-22 1999-02-22 절연막과 배선구조의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990005861A KR100304051B1 (ko) 1999-02-22 1999-02-22 절연막과 배선구조의 형성방법

Publications (2)

Publication Number Publication Date
KR20000056498A KR20000056498A (ko) 2000-09-15
KR100304051B1 true KR100304051B1 (ko) 2001-09-26

Family

ID=19574792

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990005861A KR100304051B1 (ko) 1999-02-22 1999-02-22 절연막과 배선구조의 형성방법

Country Status (1)

Country Link
KR (1) KR100304051B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031338B2 (en) 2018-12-24 2021-06-08 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102160570B1 (ko) 2013-10-02 2020-09-28 삼성전자 주식회사 반도체 장치의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125020A (ja) * 1994-10-27 1996-05-17 Sony Corp 半導体集積回路装置とその製法
US5744399A (en) * 1995-11-13 1998-04-28 Lsi Logic Corporation Process for forming low dielectric constant layers using fullerenes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125020A (ja) * 1994-10-27 1996-05-17 Sony Corp 半導体集積回路装置とその製法
US5744399A (en) * 1995-11-13 1998-04-28 Lsi Logic Corporation Process for forming low dielectric constant layers using fullerenes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031338B2 (en) 2018-12-24 2021-06-08 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US11476194B2 (en) 2018-12-24 2022-10-18 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device

Also Published As

Publication number Publication date
KR20000056498A (ko) 2000-09-15

Similar Documents

Publication Publication Date Title
US6562732B2 (en) Method of manufacturing a semiconductor device
US6531755B1 (en) Semiconductor device and manufacturing method thereof for realizing high packaging density
US5854119A (en) Robust method of forming a cylinder capacitor for DRAM circuits
JPH1117005A (ja) 半導体装置及びその製造方法
KR100304051B1 (ko) 절연막과 배선구조의 형성방법
US6284645B1 (en) Controlling improvement of critical dimension of dual damasceue process using spin-on-glass process
JPH10340952A (ja) 集積回路の多層配線形成方法
US6764957B2 (en) Method for forming contact or via plug
KR100366612B1 (ko) 평탄화된필드절연막을갖는반도체장치의제조방법
KR100668221B1 (ko) Mim 캐패시터 형성 방법
JPH1074837A (ja) 半導体装置及びその製造方法
KR100440081B1 (ko) 반도체소자의 도전배선 형성방법
JPH11145285A (ja) 配線形成方法
KR100191709B1 (ko) 미세 콘택홀의 형성방법
KR100480580B1 (ko) 질소가스를사용하여반도체소자의비아홀을형성하는방법
KR20030055802A (ko) 듀얼 다마신 공정을 이용한 반도체 소자의 제조방법
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
KR100281147B1 (ko) 콘택홀 형성방법
JP2005518664A (ja) 究極の寸法の電気的接続手段を形成する方法およびこの接続手段を有する装置
KR20030052664A (ko) 나노 크기의 금속 배선 패턴 형성 방법
KR100406582B1 (ko) 도전 플러그 형성 방법
JP2636753B2 (ja) 半導体装置の製造方法
JPH10308446A (ja) 半導体装置の製造方法
KR920007823B1 (ko) 다층금속 박막사이의 산화막 평탄화방법
KR20050002001A (ko) 측벽 슬로프를 방지할 수 있는 반도체 소자의 콘택홀형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee