JP2005182872A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2005182872A JP2005182872A JP2003419383A JP2003419383A JP2005182872A JP 2005182872 A JP2005182872 A JP 2005182872A JP 2003419383 A JP2003419383 A JP 2003419383A JP 2003419383 A JP2003419383 A JP 2003419383A JP 2005182872 A JP2005182872 A JP 2005182872A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- clock signal
- internal clock
- execution flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】 不揮発性半導体記憶装置は、電気的書き換え可能な不揮発性メモリセルが配列されたセルアレイ、メモリセル選択を行うデコーダ及びデータ読み出し書き込みを行うセンスアンプを有するメモリコア回路と、データ読み出し及び書き込みを制御するメモリコントローラを含む周辺回路とを有し、前記メモリコントローラは、内部クロック信号を発生するオシレータと、前記内部クロック信号に同期して前記セルアレイの読み出し及び書き込みのタイミング制御を行うタイミング制御回路と、外部タイミング信号と前記内部クロック信号に基づいて、前記外部タイミング信号のみをクロック源とする第1の信号期間と前記内部クロック信号をクロック源とする前記第1の信号期間とは重ならない第2の信号期間とを有する、前記周辺回路の所定の回路領域のタイミング制御に供される混合クロック信号を生成する混合クロック生成回路とを有する。
【選択図】 図1
Description
この発明は、トップダウン設計を可能とした周辺回路を持つ不揮発性半導体記憶装置を提供することを目的とする。
図1は、一実施の形態によるNAND型フラッシュメモリの機能フロック構成を示している。メモリチップ1は、メモリコア回路10と、メモリコントローラ20を含む周辺回路とを有する。メモリコア回路10は、セルアレイ11と、そのワード線選択を行うロウデコーダ(ワード線ドライバを含む)12と、セルアレイ11のビット線に接続されて、データの読み出し及び書き込みを行うセンスアンプ回路13とを有する。
RSフリップフロップFF1のセット入力端子とリセット入力端子にはそれぞれ書き込みイネーブル信号WEnと読み出しイネーブル信号REnが入る。これによりフリップフロップFF1は、書き込みイネーブル信号WEnの立ち下がりで“H”となり、読み出しイネーブル信号REnの立ち下がりで“L”になる信号WeRenを出力する。この信号WeRenは、書き込みモードと読み出しモードの判定信号としてコマンド回路32及びアドレス回路33を含む周辺回路領域30に供給される。
図6は、この実施の形態による電子カードと、この電子カードを用いた電子装置の構成を示す。ここでは電子装置は、携帯電子機器の一例としてのディジタルスチルカメラ101を示す。電子カードは、ディジタルスチルカメラ101の記録媒体として用いられるメモリカード61である。メモリカード61は、先の各実施の形態で説明した不揮発性半導体装置或いはメモリシステムが集積化され封止されたICパッケージPK1を有する。
電子カードが例えば、非接触型のICカードである場合、カードスロット102に収納し、或いは近づけることによって、回路基板上の電気回路に無線信号により接続される。
回路基板100上には更に、電源回路117が実装される。電源回路117は、外部電源、或いは電池からの電源の供給を受け、ディジタルスチルカメラの内部で使用する内部電源電圧を発生する。電源回路117として、DC−DCコンバータを用いてもよい。内部電源電圧は、上述した各回路に供給される他、ストロボ118、表示部108にも供給される。
Claims (5)
- 電気的書き換え可能な不揮発性メモリセルが配列されたセルアレイ、メモリセル選択を行うデコーダ及びデータ読み出し書き込みを行うセンスアンプを有するメモリコア回路と、
データ読み出し及び書き込みを制御するメモリコントローラを含む周辺回路とを有する不揮発性半導体記憶装置において、
前記メモリコントローラは、
内部クロック信号を発生するオシレータと、
前記内部クロック信号に同期して前記セルアレイの読み出し及び書き込みのタイミング制御を行うタイミング制御回路と、
外部タイミング信号と前記内部クロック信号に基づいて、前記外部タイミング信号のみをクロック源とする第1の信号期間と前記内部クロック信号をクロック源とする前記第1の信号期間とは重ならない第2の信号期間とを有する、前記周辺回路の所定の回路領域のタイミング制御に供される混合クロック信号を生成する混合クロック生成回路と、
を有することを特徴とする不揮発性半導体記憶装置。 - 前記所定の回路領域は、アドレスレジスタ及びアドレスカウンタを含むアドレス回路と、コマンドをデコーダするコマンド回路とを有する
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記混合クロック生成回路は、
前記タイミング制御回路を起動する実行フラグとこの実行フラグを前記内部クロック信号でサンプリングした同期実行フラグとの論理和出力により制御されて前記第1の信号期間の混合クロック信号となる外部タイミング信号を取り出す第1の論理ゲートと、
前記実行フラグと同期実行フラグとの論理積出力により制御されて前記第2の信号期間の混合クロック信号となる内部クロック信号を取り出す第2の論理ゲートとを有する
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記外部タイミング信号は、書き込みイネーブル信号と読み出しイネーブル信号を含む
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記外部タイミング信号は、書き込みイネーブル信号と読み出しイネーブル信号を含み、
前記混合クロック生成回路は、前記書き込みイネーブル信号と読み出しイネーブル信号によりそれぞれセット及びリセットされて前記所定の回路領域に供給される動作モード判定信号を出力するフリップフロップを有する
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419383A JP2005182872A (ja) | 2003-12-17 | 2003-12-17 | 不揮発性半導体記憶装置 |
US10/829,267 US6967894B2 (en) | 2003-12-17 | 2004-04-22 | Non-volatile semiconductor memory device and electric device with the same |
KR1020040106861A KR100579027B1 (ko) | 2003-12-17 | 2004-12-16 | 불휘발성 반도체 기억 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003419383A JP2005182872A (ja) | 2003-12-17 | 2003-12-17 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005182872A true JP2005182872A (ja) | 2005-07-07 |
Family
ID=34675211
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003419383A Pending JP2005182872A (ja) | 2003-12-17 | 2003-12-17 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6967894B2 (ja) |
JP (1) | JP2005182872A (ja) |
KR (1) | KR100579027B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7616497B2 (en) | 2006-01-23 | 2009-11-10 | Samsung Electronics Co. Ltd. | NOR flash memory and related read method |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6928026B2 (en) | 2002-03-19 | 2005-08-09 | Broadcom Corporation | Synchronous global controller for enhanced pipelining |
KR100762259B1 (ko) * | 2005-09-12 | 2007-10-01 | 삼성전자주식회사 | 버스트 읽기 레이턴시 기능을 갖는 낸드 플래시 메모리장치 |
KR100845525B1 (ko) * | 2006-08-07 | 2008-07-10 | 삼성전자주식회사 | 메모리 카드 시스템, 그것의 데이터 전송 방법, 그리고반도체 메모리 장치 |
KR100763850B1 (ko) * | 2006-09-06 | 2007-10-05 | 삼성전자주식회사 | 통합 발진 회로를 구비하는 플래시 메모리 장치 및 상기메모리 장치의 동작 방법 |
KR101001449B1 (ko) * | 2009-04-14 | 2010-12-14 | 주식회사 하이닉스반도체 | 불휘발성 소자의 독출 동작 방법 |
KR20110052941A (ko) * | 2009-11-13 | 2011-05-19 | 삼성전자주식회사 | 어디티브 레이턴시를 가지는 반도체 장치 |
CN107644666B (zh) * | 2017-10-20 | 2020-09-18 | 上海华力微电子有限公司 | 一种自适应闪存写入操作控制方法及电路 |
JP7169171B2 (ja) * | 2018-11-19 | 2022-11-10 | 株式会社東芝 | 半導体装置及び距離計測装置 |
JP6734962B1 (ja) * | 2019-04-17 | 2020-08-05 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
WO2022226820A1 (en) * | 2021-04-28 | 2022-11-03 | Yangtze Memory Technologies Co., Ltd. | Clock signal return scheme for data read in page buffer of memory device |
CN116959518B (zh) * | 2023-07-25 | 2024-03-19 | 合芯科技(苏州)有限公司 | 自定时电路与静态随机存取存储器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6751696B2 (en) * | 1990-04-18 | 2004-06-15 | Rambus Inc. | Memory device having a programmable register |
IL96808A (en) * | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
JPH10302488A (ja) | 1997-02-27 | 1998-11-13 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2002025287A (ja) * | 2000-07-12 | 2002-01-25 | Hitachi Ltd | 半導体記憶装置 |
-
2003
- 2003-12-17 JP JP2003419383A patent/JP2005182872A/ja active Pending
-
2004
- 2004-04-22 US US10/829,267 patent/US6967894B2/en active Active
- 2004-12-16 KR KR1020040106861A patent/KR100579027B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7616497B2 (en) | 2006-01-23 | 2009-11-10 | Samsung Electronics Co. Ltd. | NOR flash memory and related read method |
Also Published As
Publication number | Publication date |
---|---|
US6967894B2 (en) | 2005-11-22 |
KR100579027B1 (ko) | 2006-05-12 |
KR20050061359A (ko) | 2005-06-22 |
US20050135183A1 (en) | 2005-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4156986B2 (ja) | 不揮発性半導体記憶装置 | |
JP4157065B2 (ja) | 半導体記憶装置 | |
JP4322686B2 (ja) | 不揮発性半導体記憶装置 | |
KR100599905B1 (ko) | 불휘발성 반도체 기억 장치 및 그것을 이용한 전자 카드와전자 장치 | |
KR100328405B1 (ko) | 어드레스가다중선택되는불휘발성반도체기억장치 | |
JP2005216434A (ja) | 不揮発性半導体記憶装置 | |
JP4287222B2 (ja) | 不揮発性半導体記憶装置 | |
JP4175991B2 (ja) | 不揮発性半導体記憶装置 | |
JP2004326974A (ja) | 半導体集積回路装置及びicカード | |
JP2005116102A (ja) | 不揮発性半導体記憶装置 | |
JP4156985B2 (ja) | 半導体記憶装置 | |
KR100579027B1 (ko) | 불휘발성 반도체 기억 장치 | |
TWI265524B (en) | Non-volatile semiconductor memory device | |
JP4034769B2 (ja) | 不揮発性半導体記憶装置 | |
JP4284226B2 (ja) | 不揮発性半導体記憶装置 | |
CN114141291A (zh) | 存储器、存储器控制方法和系统 | |
US7911845B2 (en) | Non-volatile semiconductor memory device | |
JP2005285184A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090421 |