JP2005167203A - 自己整合シリサイドおよび自己整合エミッタ・コンタクト境界を有するバイポーラ・トランジスタ - Google Patents

自己整合シリサイドおよび自己整合エミッタ・コンタクト境界を有するバイポーラ・トランジスタ Download PDF

Info

Publication number
JP2005167203A
JP2005167203A JP2004291416A JP2004291416A JP2005167203A JP 2005167203 A JP2005167203 A JP 2005167203A JP 2004291416 A JP2004291416 A JP 2004291416A JP 2004291416 A JP2004291416 A JP 2004291416A JP 2005167203 A JP2005167203 A JP 2005167203A
Authority
JP
Japan
Prior art keywords
emitter
region
bipolar transistor
self
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004291416A
Other languages
English (en)
Other versions
JP4652764B2 (ja
Inventor
David C Ahlgren
デイビット・シー・アールグレン
G Freeman Gregory
グレゴリー・ジー・フリーマン
Marwan H Khater
マーワン・エイチ・カーター
Richard P Volant
リチャード・ピー・ヴォラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2005167203A publication Critical patent/JP2005167203A/ja
Application granted granted Critical
Publication of JP4652764B2 publication Critical patent/JP4652764B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】自己整合した、盛上った外因性ベース・シリサイドおよびエミッタ・コンタクト境界を有するバイポーラ・トランジスタを提供すること。
【解決手段】本発明のバイポーラ・トランジスタは、自己整合したシリサイドおよび自己整合したエミッタ・コンタクト境界を備えていないバイポーラ・トランジスタに比べて低減した寄生特性を示す。本発明は、本発明のバイポーラ・トランジスタ構造を製造する方法にも関する。本発明のこの方法では、ブロック・エミッタ・ポリシリコン領域が、従来のＴ字型エミッタ・ポリシリコンに置き換わる。
【選択図】図９

Description

本発明は、バイポーラ・トランジスタに関し、特に、エミッタに対して自己整合している、シリサイド領域を備え盛上った外因性ベースおよびエミッタ・コンタクト境界を備えるバイポーラ・トランジスタ及びその製法に関する。
カット・オフ周波数（ｆＴ）および最大発振周波数（ｆｍａｘ）は、高速トランジスタの動作速度を最もよく表す尺度である。そのため、高速トランジスタを設計し最適化する努力は、そのほとんどが、上記のパラメータを最大化することを対象としている。バイポーラ・トランジスタの性能を向上させるためにエミッタ寸法を小さくするにつれて、寄生抵抗および寄生容量がより大きくなり、トランジスタの動作速度、すなわちｆＴおよびｆｍａｘ、を決定する際のその重要性がより大きくなる。
小さいエミッタの場合、エミッタ・コンタクト寸法は、低コンタクト抵抗および大電流動作能力を維持するために大きくなければならない。その結果、図１に示すように、エミッタ・コンタクト領域は、寸法Ｘのリソグラフィ・レベルによって規定されるが、その寸法Ｘはエミッタ寸法より大きい。図１は、従来技術の方法を用いて作製されたバイポーラ・トランジスタの断面図である。この結果、寸法Ｙの余剰な上面領域を備えるＴ字型エミッタがもたらされ、それによって盛上った外因性ベース・シリサイド端部がエミッタ端部近くに延びエミッタ端部に対して自己整合するのが妨げられ、エミッタと外因性ベースとの間の重なり面積が増大する。
シリサイドがエミッタ近くまで延びるのを制限すると、ベース抵抗（Ｒｂ）が高くなる。より具体的には、電流がポリシリコンを対角方向に横切ってシリサイド端部に到達しなければならず、そのため、図１に示すように、シリサイド化されていないポリシリコンのベース抵抗成分Ｒｂ（ポリ）の故にベース抵抗が高くなる。Ｒｂ（ポリ）は、全ベース抵抗の３６％という値にまでなり得る。さらに、エミッタの余剰な上面領域により、図１に示すように、分離ＴＥＯＳを横切る追加の成分Ｃｅｂ（ＴＥＯＳ）の故にエミッタ−ベース容量（Ｃｅｂ）が高くなる。
従来技術のバイポーラ・トランジスタについての上述の欠点を考慮すると、トランジスタの高速性能を向上させるために抵抗および容量が実質的に低減した新規な改良されたバイポーラ・トランジスタを開発することが必要とされる。
本発明の一目的は、カット・オフ周波数（ｆＴ）および最大発振周波数（ｆｍａｘ）が最適化された、高性能バイポーラ・トランジスタを提供することである。
本発明の他の目的は、寄生抵抗および寄生容量が実質的に低減した、バイポーラ・トランジスタを提供することである。
本発明の他の目的は、外因性ベース・シリサイドがエミッタに対して自己整合的に配置された、バイポーラ・トランジスタを提供することである。
本発明の他の目的は、ベース抵抗Ｒｂ（ポリ）のポリシリコン成分が実質的に低減した、バイポーラ・トランジスタを提供することである。
本発明の他の目的は、エミッタ・コンタクト境界がスペーサまたは二重スペーサにより自己整合的に画定される、バイポーラ・トランジスタを提供することである。
これらおよび他の目的および利益は、本発明においては、従来技術（図１参照）の場合のようにエミッタ領域がＴ字型ではなくブロックであるバイポーラ・トランジスタを形成することによって実現できる。エミッタ領域をブロックにすると、外因性ベース・シリサイドをエミッタに対して自己整合的に形成することが可能になる。このようにすると、ベース抵抗Ｒｂ（ポリ）のポリシリコン成分が大幅に低減する。というのは、電流がポリシリコンを垂直に横切って流れてシリサイド端部に到達するからである。本発明のバイポーラ・トランジスタは、自己整合したシリサイドおよび自己整合したエミッタ・コンタクト境界を備えていないバイポーラ・トランジスタに比べて低減した寄生特性を示す。
さらに、図１に示すように、ブロック・エミッタ領域は、分離酸化膜Ｃｅｂ（ＴＥＯＳ）を横切るエミッタ−ベース寄生容量成分をなくす。さらに、本発明では、このブロック状のエミッタ領域をシリサイド化してエミッタ抵抗Ｒｅをさらに低減させることもできる。
ブロック・エミッタ領域を備えるバイポーラ・トランジスタを提供することの別の利点は、エミッタ・コンタクト境界が、スペーサまたは二重スペーサで自己整合的に画定できることである。さらに、本発明によって提供されたエミッタ・コンタクト境界が、従来技術（図１参照）の方法によるリソグラフィによって規定されるコンタクトと同程度の寸法になる。
このことは、決定的に重要である。というのは、エッチング・ステップ中、スペーサがエッチ・ストップ層として働いて、外因性ベース領域が、エミッタ・コンタクト（ＣＥ）開口内に露出するのを妨げるからである。このエミッタ・コンタクト（ＣＥ）開口は、コンタクト開口の反応性イオン・エッチング（ＲＩＥ）・プロセスの際のエミッタより寸法が大きくてもよい。さらに、このスペーサは、図１に示すような従来技術の分離酸化膜の代わりに、エミッタとベースとを電気的に分離する。この場合、エミッタ・コンタクト寸法を同じに保ちながら、収縮するエミッタ寸法で自己整合的にシリサイド形成を実施することができる。本発明の方法では、エミッタ・コンタクト境界を自己整合的に形成することによって、リソグラフィ・マスクを残しながら上記のことを実現する。
本発明の第一の態様は、（盛上った外因性ベース領域上、ブロック・ポリシリコン領域内にある）自己整合したシリサイド、および自己整合したエミッタ・コンタクト境界を備えるバイポーラ・トランジスタに関する。具体的には、大まかにいうと、本発明のバイポーラ・トランジスタは、
内因性ベース領域および周囲の盛上った外因性ベース領域と、
前記内因性ベース領域の上にありそれに接触しているブロック・ポリシリコン・エミッタ領域と、
盛上った外因性ベース領域上にあり、ブロック・ポリシリコン・エミッタ領域に対して自己整合している内側端部を備える第１シリサイド層と、
ブロック・ポリシリコン・エミッタ領域内にあり、第１シリサイド層に対して自己整合している第２シリサイド層と、
盛上った外因性ベース領域の上にある自己整合したエミッタ・コンタクト境界とを備える。
本発明の第１の態様では、ブロック・ポリシリコン・エミッタ領域内にある第２シリサイド層は、ポリシリコン・エミッタの上にあってもよく、エミッタ領域内の薄い共形エミッタの上にあってもよい。
本発明のこの第１の態様では、自己整合したエミッタ・コンタクト境界が、ブロック・ポリシリコン・エミッタ領域に隣接した、盛上った外因性ベース領域の一部分の上にある単一の幅広スペーサによって画定される。
本発明の第１の態様における別の実施形態では、自己整合したエミッタ・コンタクト境界が、ブロック・ポリシリコン・エミッタ領域に隣接した、盛上った外因性ベース領域の一部分の上にある二重スペーサによって画定される。
本発明の第１の態様におけるいくつかの実施形態では、ブロック・ポリシリコン・エミッタ領域が、陥没していないポリシリコン・エミッタを備えるエミッタ開口を含む。
本発明の第１の態様における別の実施形態では、ブロック・ポリシリコン・エミッタ領域が、エミッタ開口内の側壁上にある共形ポリシリコン層を含む。
本発明の第２の態様では、盛上った外因性ベース領域上にある自己整合したシリサイドおよび自己整合したエミッタ・コンタクト境界を備えるバイポーラ・トランジスタが提供される。具体的には、大まかにいうと、本発明のバイポーラ・トランジスタは、
内因性ベース領域およびその周囲の盛上った外因性ベース領域を備えるベース領域と、
前記内因性ベース領域の上にあり、それに接触しているブロック・ポリシリコン・エミッタ領域と、
盛上った外因性ベース領域上にあり、ブロック・ポリシリコン・エミッタ領域に対して自己整合した内側端部を備える第１シリサイド層と、
盛上った外因性ベース領域の上にある自己整合したエミッタ・コンタクト境界とを含む。
本発明の第２の態様では、ブロック・ポリシリコン・エミッタ領域が陥没した上面を有するポリシリコン・エミッタを備える。本実施形態では、金属プラグ、またはエミッタ・コンタクト自体が陥没したポリシリコン・エミッタの上に形成される。ブロック・ポリシリコン・エミッタ領域内には第２シリサイド層が存在しない。
本発明のこの第２の態様では、自己整合したエミッタ・コンタクト境界が、ブロック・ポリシリコン・エミッタ領域に隣接した、盛上った外因性ベース領域の一部分の上にある単一の幅広スペーサによって画定される。
本発明のこの第２の態様では、自己整合したエミッタ・コンタクト境界が、ブロック・ポリシリコン・エミッタ領域に隣接した、盛上った外因性ベース領域の一部分の上にある二重スペーサによって画定される。
本発明の第３の態様では、自己整合したシリサイドおよび自己整合したエミッタ・コンタクト境界を備えるバイポーラ・トランジスタの製造方法が提供される。大まかにいうと、本発明のこの方法は、
盛上った外因性ベース／誘電体スタック内に、エミッタの最終寸法を規定し横方向にエミッタ−ベース分離をもたらす絶縁スペーサを内部に備えるエミッタ開口を形成するステップと、
前記エミッタ開口内にブロック・ポリシリコン・エミッタ領域を設けるステップと、
前記盛上った外因性ベースを露出させるように前記誘電体を除去するステップと、
前記盛上った外因性ベースをパターン形成するステップと、
ブロック・ポリシリコン・エミッタ領域に対して自己整合した内側端部を備える第１シリサイド層を、少なくとも前記パターン形成され盛上った外因性ベース上に形成するステップと、
パターン形成され盛上った外因性ベースの一部分の上に、自己整合したエミッタ・コンタクト境界を形成するステップとを含む。
本発明の一実施形態では、自己整合したエミッタ・コンタクト境界が、ブロック・ポリシリコン・エミッタ領域に隣接した、パターン形成され盛上った外因性ベース領域の一部分の上にある単一の幅広スペーサによって画定される。
本発明の一実施形態では、自己整合したエミッタ・コンタクト境界が、ブロック・ポリシリコン・エミッタ領域に隣接した、パターン形成され盛上った外因性ベース領域の一部分の上にある二重スペーサによって画定される。
本発明のいくつかの実施形態では、盛上った外因性ベース／誘電体スタックの上面と同一平面上にある上面を有するポリシリコン・エミッタを備えるブロック・ポリシリコン・エミッタ領域を含む。本実施形態では、エミッタ・ポリシリコンの上面が、盛上った外因性ベースの上面より高い。
本発明の別の実施形態では、盛上った外因性ベース／誘電体スタックの上面の下に陥没した上面を有するポリシリコン・エミッタを備えるブロック・ポリシリコン・エミッタ領域を含む。具体的には、この陥没したポリシリコン・エミッタの上面が、盛上った外因性ベースの上面の下にある。本実施形態では、金属プラグまたはエミッタ・コンタクト自体が少なくとも陥没したポリシリコン・エミッタの上に形成される。
本発明の別の実施形態では、ブロック・ポリシリコン・エミッタ領域が開口内の側壁上に形成された共形ポリシリコン層を備える。
自己整合したシリサイドおよび自己整合したエミッタ・コンタクト境界を備えるバイポーラ・トランジスタならびにそれを製造する方法を提供する本発明を、本出願明細書に添付された図面を参照して、これから詳細に説明する。添付の図面中、類似のおよび／または対応する構成要素は、同一の参照番号で表す。
本明細書の諸図面では、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）領域のみを示す。判り易くするために、ＣＭＯＳデバイス領域ならびに他の一般的なＢｉＣＭＯＳ構造の領域は、諸図面に示さない。これらの図示しない領域は、図示しているＨＢＴ領域の周辺にある。さらに、単一のＨＢＴデバイス領域を示してあるが、本発明は、単一の基板の上面に複数のＨＢＴを形成する場合にも使用することができる。
まず、本発明の第１の実施形態を示す図２ないし図９を参照する。初期の盛上った外因性ベース／誘電体スタックと同一平面内にあるポリシリコン・エミッタを備えるブロック・ポリシリコン・エミッタ領域が、自己整合したシリサイドおよび自己整合したエミッタ・コンタクト境界を備えるバイポーラ・トランジスタの形成に使用される。本発明の第１の実施形態は、まず、図２に示すバイポーラ・トランジスタ構造１０を設けるステップを含む。図２の部分的バイポーラ・トランジスタ構造１０は、その内部に形成された分離領域１４を備えるＳｉ含有基板を含む。
このＳｉ含有基板１２は、シリコンを含むどんな半導体材料を含んでもよい。本発明に使用できるＳｉ含有基板の例としては、それだけには限らないが、Ｓｉ、ＳｉＧｅ、ＳｉＧｅＣ、ＳｉＣ、シリコン・オン・インシュレータ、またはＳｉＧｅオン・インシュレータが含まれる。あるいは、このＳｉ含有基板１２は、エピＳｉやアモルファスＳｉなどのＳｉ層が半導体基板の上に形成されたスタック構造を含んでもよい。このＳｉ含有基板１２は、様々なドープ領域またはウェル領域を含んでもよい。このＳｉ含有基板１２は、コレクタ領域１８およびコレクタ・リーチスルー領域１６を含んでもよい。
分離領域１４は、図に示すようなトレンチ分離領域であってよく、代わりに分離領域１４がフィールド酸化膜領域であってもよい。トレンチ分離領域を使用する際は、たとえば、リソグラフィ、エッチング、任意選択のライナ形成、トレンチ充填、および平坦化を含む従来技術で周知の技法を用いて、トレンチ分離領域を形成する。このトレンチ充填部は、高密度酸化膜またはテトラエチルオルソシリケート（ＴＥＯＳ）を含む。フィールド酸化膜分離領域を使用する際は、これらのタイプの分離領域を形成するのに選択酸化法（ＬＯＣＯＳ）を使用することができる。
部分的なバイポーラ・トランジスタ構造１０は、また、ＨＢＴデバイス領域の選択された部分の上に酸化膜、窒化膜、酸窒化膜、またはそれらの任意の組合せなど、パターン形成された保護材料２０を備える。このパターン形成された保護材料２０は、堆積または熱成長、リソグラフィ、およびエッチングを使用して形成する。上記の様々な材料のうちで、パターン形成された保護材料２０は酸化膜からなることが好ましい。
さらに、図２に示すこの部分的なバイポーラ・トランジスタ構造１０は、内因性ベース部分２２およびその周囲の盛上った外因性ベース層２４を含むベース領域も備える。このベース領域は、通常は約４５０℃〜約７００℃の温度で実施する低温エピタキシャル成長法を用いて形成する。この内因性ベース２２は、Ｓｉ、ＳｉＧｅまたはＳｉとＧｅの組合せを含んでよい。内因性ベース２２は通常は単結晶であり、外因性ベース層２４は通常はＳｉまたはＳｉＧｅの多結晶である。
この部分的なバイポーラ・トランジスタ構造１０は、誘電体層２６および盛上った外因性ベース層２４の内部に形成されたエミッタ開口２８も備える。このエミッタ開口内部に酸化膜層３０および環状の絶縁スペーサ３２が図示されている。誘電体層２６は、酸化膜、窒化膜、または酸窒化膜からなる。上記の誘電材料のうちで誘電体層２６が酸化膜であることが好ましい。絶縁スペーサ３２は、窒化膜や酸化膜などの誘電体からなる。
本発明によれば、誘電体層２６および下地の外因性ベース層２４は、盛上った外因性ベース層／誘電体スタックを形成する。図２では、盛上った外因性ベース層／誘電体スタックを参照番号３４で表す。本発明では、エミッタの最終寸法（dimension）を規定し、横方向のエミッタ−ベース分離をもたらすためにスペーサ３２を使用する。
次いで、酸化膜層３０の絶縁スペーサ３２で保護されていない部分を選択的エッチング法によって除去して下地の内因性ベース２２に直接通じる開口を設ける。内因性ベース２２に直接通じる開口を設けた後で、従来のその場ドープ堆積法または後続のイオン注入を伴う堆積によって、誘電体層２６の上およびエミッタ開口２８内部にポリシリコン・エミッタ３６を形成する。得られたポリシリコン・エミッタ３６を備える構造を図３に示す。
次いで、図３に示したポリシリコン・エミッタ３６を、図４に示すように化学的機械研磨（ＣＭＰ）などの従来の平坦化法にかける。あるいは、図４に示す構造を形成するのに反応性イオン・エッチバック（ＲＩＥ）法を使用してもよい。本発明のこの実施形態では、平坦化法またはＲＩＥエッチ・バック法を誘電体層２６の上面に到達した時点で停止する。したがって、ポリシリコン・エミッタ３６は、誘電体層２６の上面と同一平面内にある上面を有する。図４でブロック・ポリシリコン・エミッタ領域が形成されたことに留意されたい。このブロック・ポリシリコン・エミッタ領域を図４では参照番号３８と表示した。
本発明のこの実施形態では、ブロック・ポリシリコン・エミッタ領域３８は平坦化したポリシリコン・エミッタ３６、絶縁スペーサ３２、および酸化膜層３０のエッチングされていない部分を備える。ブロック・ポリシリコン・エミッタ領域３８は、盛上った外因性ベース層２４の内側端部２４’に接触している外側側壁４０を備える。
次いで、ポリシリコンまたは窒化膜に対して酸化膜を選択的に除去するエッチング法を用いて構造から誘電体層２６を除去し、それによって図５に示す構造を設ける。この除去プロセスは、盛上った外因性ベース層２４の上面で停止する。
次いで、この盛上った外因性ベース層２４をリソグラフィおよび反応性イオン・エッチングによってパターン形成して盛上った外因性ベース領域２７を画定する。このパターン形成ステップの後で、パターン形成された保護材料２０を選択的に除去するエッチング法を用いてパターン形成された保護材料２０を除去する。盛上った外因性ベース領域２７を備える、得られた構造を図６に示す。
次いで、Ｎｉ、Ｐｔ、Ｃｏ、またはＴｉなどの金属シリサイドを堆積するステップおよびアニール・ステップを含む通常のシリサイド化法を用いて、シリサイド層４４、４５が、それぞれ、盛上った外因性ベース領域２７の露出部分の上、およびポリシリコン・エミッタ３６の上面の上に形成される。この場合、エミッタの全体の抵抗はシリサイド層４５によって低減する。図７に示すように、外因性ベース領域２７の上の第１シリサイド層４４は、ブロック・ポリシリコン・エミッタ領域３８の端部４０に対して自己整合した内側端部４４’を備える。第２シリサイド層４５は、第１シリサイド層４４に自己整合している。第３シリサイド領域４６が、同様に、コレクタ・リーチスルー領域１６内の露出した半導体基板１２の上に形成されることにも留意されたい。
図８に、エミッタ・コンタクト境界が、幅広スペーサ４８を形成することによってエミッタ・ブロックに対して自己整合的に形成される様子を示す。図示するように、このエミッタ・コンタクト境界すなわち幅広スペーサ４８は、盛上った外因性ベース領域２７の一部分の上にあり、ブロック・ポリシリコン・エミッタ領域３８の端部に対して自己整合している。この幅広スペーサ４８は、一般的に酸化膜であり、堆積およびエッチングによって形成される。この幅広スペーサ４８は、ブロック・ポリシリコン・エミッタ領域３８の端部４０に隣接して、かつシリサイド層４４の上に形成される。
図９に、堆積、窒化膜層５４およびドープ・ケイ酸ガラス層５６を含む誘電体スタックの平坦化、ならびにコンタクト形成後の構造を示す。このドープ・ケイ酸ガラスは、ホウ素ドープ・ケイ酸ガラス、リン・ドープ・ケイ酸ガラス、またはホウ素リン・ドープ・ケイ酸ガラスを含んでもよい。堆積および平坦化は、当技術分野で周知の技法を含む。コンタクト形成は、リソグラフィ、エッチング、Ｗ、Ｔｉ、Ｃｕ、Ｔａ他などのコンタクト金属の堆積、および平坦化を含む。本発明のこの時点で形成される様々なコンタクトを、図９に６０、６２、および６４で表示する。コンタクト６０はエミッタ・コンタクトを表し、コンタクト６２はベース・コンタクトを表し、コンタクト６４はコレクタ・コンタクトを表す。本発明では、エミッタ・コンタクト６０の寸法は、ブロック・ポリシリコン・エミッタ領域３８の寸法より大きい。
具体的には、図９に、本発明の基本的なバイポーラ・トランジスタ構造を示す。図示するようにこのバイポーラ・トランジスタ構造は、内因性ベース領域２２およびその周囲の盛上った外因性ベース領域２７を備える。ポリシリコン・エミッタ３６およびシリサイド層４５を備えるブロック・ポリシリコン・エミッタ領域３８は、ベース領域の上にありそれに直接接触しており、特に、ポリシリコン・エミッタ３６は内因性ベース領域２２に直接接触している。このポリシリコン・エミッタ３６は、酸化膜３０およびスペーサ３２によって盛上った外因性ベース領域２７から分離される。シリサイド層４４は、盛上った外因性ベース領域２７にある。シリサイド層４４の内側端部は、ブロック・ポリシリコン・エミッタ領域３８に対して自己整合している。シリサイド層４５も、第１シリサイド層４４に対して自己整合している。この構造は、パターン形成され盛上った外因性ベース領域２７の上にある、幅広スペーサ４８の形状のエミッタ・コンタクト境界も備える。このエミッタ・コンタクト境界は、ブロック・ポリシリコン・エミッタ領域３８の端部に対して自己整合している。スペーサ４８は、エミッタ・コンタクト６０の寸法がポリシリコン・エミッタ３６の寸法より大きい状態でエミッタ−ベース分離をもたらすのに充分幅広である。
図１０に、図２ないし図９に用いた単一の幅広スペーサ４８を二重スペーサで置き換えた本発明の第２の実施形態を示す。この二重スペーサは、Ｌ字型内側スペーサ１００および外側スペーサ１０２を備える。この二重スペーサは、第１共形誘電体層の堆積、スペーサ１０２を形成するための第２誘電体層の堆積およびＲＩＥエッチング、ならびにＬ字型スペーサ１００を形成するための第１誘電体層のＲＩＥエッチングによって形成する。この二重スペーサは、図１０における実施形態を実施する際に本発明の同じ時点で、図９における実施形態の幅広スペーサ４８の代わりに形成する。他の全ての処理ステップは本発明の第１実施形態と同じである。
具体的には、図１０に本発明の別のバイポーラ・トランジスタ構造を示す。図示するように、このバイポーラ・トランジスタ構造は、内因性ベース領域２２およびその周囲の盛上った外因性ベース領域２７を備える。ポリシリコン・エミッタ３６および自己整合したシリサイド層４５を備えるブロック・ポリシリコン・エミッタ領域３８は、ベース領域の上にあってそれに接触しており、特に、ポリシリコン・エミッタ３６は内因性ベース領域２２に直接接触している。このポリシリコン・エミッタ３６は、酸化膜３０およびスペーサ３２によって盛上った外因性ベース領域から分離される。シリサイド層４４は、盛上った外因性ベース領域２７の上にある。シリサイド層４４の内側端部は、ブロック・ポリシリコン・エミッタ領域３８に対して自己整合している。この構造は、また、スペーサ１００および１０２を備える二重スペーサの形状をしており、盛上った外因性ベース領域２７の上にある。このエミッタ・コンタクト境界は、ブロック・ポリシリコン・エミッタ領域３８の端部に対して自己整合している。
図１１ないし１４に本発明の第３の実施形態を示す。この第３の実施形態では、陥没したエミッタ・ポリシリコンおよび金属プラグが、第１の実施形態に記載したポリシリコン・エミッタ３６に置き換わる（図４）。この第３の実施形態では、図３に示した構造を形成するのに使用した処理ステップを、まず実施する。次いで、反応性イオン・エッチング・ステップを用いるか、あるいは化学的機械研磨（ＣＭＰ）ステップを実施した後、反応性イオン・エッチング・ステップを用いて、このポリシリコン・エミッタ３６をパターン形成された誘電体層２６の上面の下に陥没させる。この場合、エミッタの全体の抵抗は、ポリシリコン・エミッタ３６の厚さとともに低減する。得られた陥没したポリシリコン・エミッタ３６’構造を備える構造を図１１に示す。
次いで、図１２に示すように堆積およびエッチングまたはＣＭＰによってこの陥没したポリシリコン・エミッタ３６’の上に金属プラグ１０６を形成する。この金属プラグは、図９に示したコンタクト形成に使用したものと同じかまたは異なる金属からなる。
この金属プラグ１０６を形成した後で、リソグラフィおよび誘電体層２６の上での反応性イオン・エッチングによって、パターン形成された誘電体層２６を除去し、かつ外因性ベース層２４をパターン形成し除去して、盛上った外因性ベース領域２７を画定する。その後、図１３に示すように、この露出した外因性ベース領域２７の上に自己整合したシリサイド層４４を形成する。このブロック・エミッタ・ポリシリコン領域３８の上にはシリサイドが形成されないことに留意されたい。というのは、上面層が、この場合第１の実施形態におけるようなポリシリコン（図７参照）ではなく金属からなるからである。第１の実施形態におけるのと同様に、シリサイド層４６は、コレクタ・リーチスルー領域１６の上に形成される。
残りの処理ステップは、第１の実施形態（図８、図９）と同じである。図１４に、本発明の第３の実施形態による最終のバイポーラ・トランジスタ構造を示す。具体的には、図１４は本発明の別のバイポーラ・トランジスタ構造を示す。図示するように、このバイポーラ・トランジスタ構造は、内因性ベース領域２２およびその周囲の盛上った外因性ベース領域２７を有するベース領域を備える。薄いポリシリコン・エミッタ３６’および金属プラグ１０６を有するブロック・ポリシリコン・エミッタ領域３８は、ベース領域の上にあってそれに接触し、特に陥没したポリシリコン・エミッタ３６’は、内因性ベース領域２２に直接接触している。この陥没したポリシリコン・エミッタ３６’は、盛上った外因性ベース領域２７から酸化膜３０およびスペーサ３２によって分離される。陥没したポリシリコン・エミッタ３６’の上にある金属プラグ１０６は、盛上った外因性ベース領域２７からスペーサ３２によって分離される。シリサイド層４４は、盛上った外因性ベース領域２７上にある。このシリサイド層４４の内側端部は、ブロック・エミッタ・ポリシリコン領域３８に対して自己整合している。この構造は、また、パターン形成された、盛上った外因性ベース領域２７の上にある幅広スペーサ４８の形のエミッタ・コンタクト境界を備える。このエミッタ・コンタクト境界は、ブロック・エミッタ・ポリシリコン領域３８の端部に対して自己整合している。
図１１ないし図１４に示す実施形態では、幅広スペーサを、ダブル・スペーサで置き換えてエミッタ自己整合コンタクト境界（図１０参照）を形成することもできる。
図１５ないし２０に本発明の第４の実施形態を示す。この第４の実施形態では、ポリシリコン・エミッタ３６を陥没したポリシリコン・エミッタ３６’で置き換え、窒化膜プラグ１０８を使用する。図面において、絶縁スペーサ３２が窒化物スペーサとして示されており、したがって、プラグと絶縁スペーサ３２の間に示される界面領域はない。絶縁スペーサ３２が窒化膜からならない実施形態では、界面が絶縁スペーサ３２と窒化膜プラグ１０８の間に存在するはずである。
まず、陥没したポリシリコン・エミッタ３６’を備える構造を示す図１５を参照する。図示した構造は、上記で図１１について述べたように製造する。次いで、堆積およびエッチ・バックまたはＣＭＰによって、窒化膜プラグ１０８を陥没したポリシリコン・エミッタ３６’の上の開口内部に形成し、それによって図１６に示す構造を設ける。
図１７に、誘電体層２６を除去するステップ、外因性ベース層２４をパターン形成して盛上った外因性ベース領域２７を形成するステップ、盛上った外因性ベース領域２７の上にシリサイド層４４を形成するステップの後の構造を示す。シリサイド層４６も、本発明のこの時点でコレクタ・リーチスルー領域１６の上に形成される。窒化物プラグ１０８の上にはシリサイドは形成されない。この場合も、盛上った外因性ベース領域２７の上に形成されたシリサイド層４４が、ブロック・ポリシリコン・エミッタ領域３８の端部４０に対して自己整合している。
図１８に幅広スペーサ４８の形成後の構造を示す。幅広スペーサ４８を図示したが、この実施形態では、二重スペーサの使用も企図している。図１９に窒化物プラグ１０８およびもしあれば窒化物スペーサを除去した後の構造を示す。絶縁スペーサ４８が窒化物からなるものでないときは、この除去ステップで窒化物プラグのみが除去される。窒化物プラグおよびもしあれば窒化物スペーサ３２は、酸化物およびポリシリコンに比べて窒化物を選択的に除去するエッチング法によって除去する。スペーサがない場合は、エミッタ開口２８内部に堆積およびエッチングによって環状の酸化物スペーサ３３を形成して、外因性ベース領域２７とポリシリコン・エミッタ３６’とを分離する。
図２０に上記の様々なコンタクトを含む最終構造を示す。図２０に示す構造は、上記で図９について述べた処理ステップを使用して作製した。具体的には、図２０は、本発明の別のバイポーラ・トランジスタ構造を示す。図示するように、このバイポーラ・トランジスタ構造は、内因性ベース領域２２およびその周囲の盛上った外因性ベース領域２７を有するベース領域を備える。薄いポリシリコン・エミッタ３６’を有するブロック・ポリシリコン・エミッタ領域３８が、ベース領域の上にあってそれに接触し、特に陥没したポリシリコン・エミッタ３６’は、内因性ベース領域２２に直接接触している。この陥没したポリシリコン・エミッタ３６’は、盛上った外因性ベース領域２７からスペーサ３３によって分離される。シリサイド層４４は、盛上った外因性ベース領域２７上にある。このシリサイド層４４の内側端部は、ブロック・エミッタ・ポリシリコン領域３８に対して自己整合している。この構造も、パターン形成された盛上った外因性ベース領域２７の上にある幅広スペーサ４８の形のエミッタ・コンタクト境界を備える。このエミッタ・コンタクト境界は、ブロック・エミッタ・ポリシリコン領域３８の端部に対して自己整合している。本実施形態では、エミッタ・コンタクト６０は、陥没したポリシリコン・エミッタ３６’の上面に接触している。
図２１ないし図２５に本発明の第５の実施形態を示す。本発明の第５の実施形態では、ブロック・エミッタ・ポリシリコン領域３８が共形ポリシリコン・エミッタ層３６’を備える。図２１に、図２に示す構造に共形の薄いポリシリコン・エミッタ層３６”を堆積した後の構造を示す。この薄い共形ポリシリコン・エミッタ層３６”は、化学気相成長などの共形的な堆積法によって形成する。次いで、堆積およびエッチ・バックまたはＣＭＰによって開口内に酸化物プラグ１１０を形成し、それによって図２２に示す構造を設ける。
図２３に、エッチ・バックまたはＣＭＰによってフィールド内でエミッタ・ポリシリコン層を除去した後の構造を示す。ブロック・エミッタ・ポリシリコン領域３８が、薄い共形ポリシリコン・エミッタ３６”および酸化物プラグ１１０を有することに留意されたい。
図２４にパターン形成された誘電体層２６および酸化物プラグを除去するステップ、外因性ベース層２４をパターン形成して盛上った外因性ベース領域２７を形成するステップ、盛上った外因性ベース領域２７の上にシリサイド層４４およびブロック・ポリシリコン・エミッタ３８内部に自己整合したシリサイド・プラグ４５’を形成するステップの後の構造を示す。シリサイド層４６も、本発明のこの時点でコレクタ・リーチスルー領域１６の上に形成される。この場合、エミッタの全体の抵抗は、ポリシリコン・エミッタ層３６”が低減するにつれ、かつシリサイド層４５の形成によって低減する。盛上った外因性ベース領域２７の上にあるシリサイド層４４は、ブロック・ポリシリコン・エミッタ領域３８の端部に対して自己整合している内側端部を有する。
図２５に自己整合したエミッタ・コンタクト境界を形成した後の構造を示す。図示した実施形態では、最終構造を形成するのに幅広スペーサ４８を使用した。幅広スペーサ４８を使用することに加えて、本発明では、幅広スペーサ４８の代わりに二重スペーサを使用する実施形態も企図されている。
具体的には、図２５は、本発明の別のバイポーラ・トランジスタ構造を示す。図示するように、このバイポーラ・トランジスタ構造は、内因性ベース領域２２およびその周囲の盛上った外因性ベース領域２７を有するベース領域を備える。薄い共形ポリシリコン・エミッタ３６”および窒化物プラグ４５’を有するブロック・ポリシリコン・エミッタ領域３８は、ベース領域の上にあってそれに接触し、特に共形ポリシリコン・エミッタ３６”は、内因性ベース領域２２に直接接触している。このポリシリコン・エミッタ３６”は、盛上った外因性ベース領域２７から酸化膜３０およびスペーサ３２によって分離される。シリサイド層４４は、盛上った外因性ベース領域２７上にある。このシリサイド層４４の内側端部は、ブロック・エミッタ・ポリシリコン領域３８に対して自己整合している。この構造は、また、パターン形成された、盛上った外因性ベース領域２７の上にある幅広スペーサ４８の形のエミッタ・コンタクト境界を備える。このエミッタ・コンタクト境界は、ブロック・エミッタ・ポリシリコン領域３８の端部に対して自己整合している。幅広スペーサは二重スペーサで置き換えてもよい。
二重スペーサが使用される上記の実施形態それぞれにおいて、本発明では、コンタクトを形成する前に外側スペーサ１０２を除去し、内側のＬ字型スペーサ１００（図１０）を残すことが企図されている。
陥没したポリシリコン・エミッタ３６’の高さは、本明細書に具体的に開示し説明したものと異なることもあることに留意すべきである。
本発明を好ましい実施形態に関して具体的に示し説明してきたが、当業者なら、本発明の精神および範疇から逸脱することなく、上記および他の形状および詳細に変更を加え得ることは理解されるであろう。したがって、本発明は、詳細に説明し示したとおりの形状および詳細に限定されるのではなく添付の特許請求の範囲に含まれることを意図している。
Ｔ字型エミッタ領域を備える従来技術のバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第１の実施形態によるバイポーラ・トランジスタの製造に使用される一処理ステップを示す（断面から見た）絵画図である。 本発明の第１の実施形態によるバイポーラ・トランジスタの製造に使用される一処理ステップを示す（断面から見た）絵画図である。 本発明の第１の実施形態によるバイポーラ・トランジスタの製造に使用される一処理ステップを示す（断面から見た）絵画図である。 本発明の第１の実施形態によるバイポーラ・トランジスタの製造に使用される一処理ステップを示す（断面から見た）絵画図である。 本発明の第１の実施形態によるバイポーラ・トランジスタの製造に使用される一処理ステップを示す（断面から見た）絵画図である。 本発明の第１の実施形態によるバイポーラ・トランジスタの製造に使用される一処理ステップを示す（断面から見た）絵画図である。 本発明の第１の実施形態によるバイポーラ・トランジスタの製造に使用される一処理ステップを示す（断面から見た）絵画図である。 本発明の第１の実施形態によるバイポーラ・トランジスタの製造に使用される一処理ステップを示す（断面から見た）絵画図である。 本発明の第２の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第３の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第３の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第３の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第３の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第４の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第４の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第４の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第４の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第４の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第４の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第５の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第５の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第５の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第５の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。 本発明の第５の実施形態によるバイポーラ・トランジスタを示す（断面から見た）絵画図である。
符号の説明
１０ 部分的なバイポーラ・トランジスタ構造
１２ Ｓｉ含有基板
１４ 分離領域
１６ コレクタ・リーチスルー領域
１８ コレクタ領域
２０ パターン形成された保護材料
２２ 内因性ベース部分
２４ 外因性ベース層
２４’ 内側端部
２６ 誘電体層
２７ 盛上った外因性ベース領域
２８ エミッタ開口
３０ 酸化膜層
３２ 環状の絶縁スペーサ
３３ スペーサ
３４ 盛上った外因性ベース／誘電体スタック
３６ ポリシリコン・エミッタ
３６’ 陥没したポリシリコン・エミッタ
３６” 共形ポリシリコン・エミッタ
３８ ブロック・エミッタ・ポリシリコン領域
４０ 外側側壁
４４ 第１シリサイド層
４４’ 第１シリサイド層の内側端部
４５ 第２シリサイド層
４５’ シリサイド・プラグ
４６ 第３シリサイド層
４８ 幅広スペーサ（エミッタ・コンタクト境界）
５４ 窒化膜層
５６ ドープ・ケイ酸ガラス層
６０ エミッタ・コンタクト
６２ ベース・コンタクト
６４ コレクタ・コンタクト
１００ Ｌ字型スペーサ
１０２ 外側スペーサ
１０６ 金属プラグ
１０８ 窒化物プラグ
１１０ 酸化物プラグ

Claims (28)

  1. 内因性ベース領域およびその周囲の盛上った外因性ベース領域を有するベース領域と、
    前記内因性ベース領域の上にありそれに接触しているブロック・ポリシリコン・エミッタ領域と、
    前記盛上った外因性ベース領域上にあり、前記ブロック・ポリシリコン・エミッタ領域に対して自己整合している内側端部を有する第１シリサイド層と、
    前記ブロック・ポリシリコン・エミッタ領域内にあり、前記第１シリサイド層に対して自己整合している第２シリサイド層と
    前記盛上った外因性ベース領域の上にある自己整合したエミッタ・コンタクト境界とを備えるバイポーラ・トランジスタ。
  2. 前記第２シリサイド層がポリシリコン・エミッタの上にある、請求項１に記載のバイポーラ・トランジスタ。
  3. 前記第２シリサイド層が、前記ブロック・ポリシリコン・エミッタ領域内部および共形ポリシリコン・エミッタの上にある、請求項１に記載のバイポーラ・トランジスタ。
  4. 前記ブロック・ポリシリコン・エミッタ領域が、前記盛上った外因性ベース領域の上面より高い上面を有するエミッタ・ポリシリコンを備える、請求項１に記載のバイポーラ・トランジスタ。
  5. 前記自己整合したエミッタ・コンタクト境界がスペーサによって画定される、請求項１に記載のバイポーラ・トランジスタ。
  6. 前記スペーサが、前記ベース領域と前記ブロック・ポリシリコン・エミッタ領域のポリシリコン・エミッタとを分離する、請求項５に記載のバイポーラ・トランジスタ。
  7. 前記スペーサが、幅広スペーサ、二重スペーサ、またはＬ字型スペーサである、請求項５に記載のバイポーラ・トランジスタ。
  8. 前記ブロック・ポリシリコン・エミッタ領域が、前記エミッタの最終寸法を規定し横方向のエミッタ−ベース分離をもたらす絶縁スペーサを備える、請求項１に記載のバイポーラ・トランジスタ。
  9. 前記自己整合したエミッタ・コンタクト境界および前記ブロック・ポリシリコン・エミッタ領域上にあるエミッタ・コンタクトをさらに備える、請求項１に記載のバイポーラ・トランジスタ。
  10. 前記エミッタ・コンタクトの寸法が、ブロック・ポリシリコン・エミッタ領域の寸法より大きい、請求項９に記載のバイポーラ・トランジスタ。
  11. 前記盛上った外因性ベース領域上にあるベース・コンタクトをさらに備える、請求項１に記載のバイポーラ・トランジスタ。
  12. 前記トランジスタの下にあるＳｉ含有基板の表面にあるシリサイド化されたコレクタ・リーチスルー領域をさらに備える請求項１に記載のバイポーラ・トランジスタ。
  13. 前記シリサイド化されたコレクタ・リーチスルー領域の上にあるコレクタ・コンタクトをさらに備える、請求項１２に記載のバイポーラ・トランジスタ。
  14. 内因性ベース領域およびその周囲の盛上った外因性ベース領域を有するベース領域と、
    前記内因性ベース領域の上にありそれに接触しているブロック・ポリシリコン・エミッタ領域と、
    前記盛上った外因性ベース領域上にあり、前記ブロック・ポリシリコン・エミッタ領域に対して自己整合している内側端部を有する第１シリサイド層と、
    前記盛上った外因性ベース領域の上にある自己整合したエミッタ・コンタクト境界とを備えるバイポーラ・トランジスタ。
  15. 前記ブロック・ポリシリコン・エミッタ領域が、金属プラグをその上に有している上面を有する陥没したエミッタ・ポリシリコンを備える、請求項１４に記載のバイポーラ・トランジスタ。
  16. 前記ブロック・ポリシリコン・エミッタ領域が、上を覆うエミッタ・コンタクトに接触している上面を有する陥没したエミッタ・ポリシリコンを備える、請求項１４に記載のバイポーラ・トランジスタ。
  17. 前記自己整合したエミッタ・コンタクト境界がスペーサで画定される、請求項１４に記載のバイポーラ・トランジスタ。
  18. 前記スペーサが、前記ベース領域と前記ブロック・ポリシリコン・エミッタ領域のポリシリコン・エミッタとを分離する、請求項１７に記載のバイポーラ・トランジスタ。
  19. 前記スペーサが、幅広スペーサ、二重スペーサ、またはＬ字型スペーサである、請求項１７に記載のバイポーラ・トランジスタ。
  20. 前記ブロック・ポリシリコン・エミッタ領域が、前記エミッタの最終寸法を規定し横方向のエミッタ−ベース分離をもたらす絶縁スペーサを備える、請求項１４に記載のバイポーラ・トランジスタ。
  21. 前記自己整合したエミッタ・コンタクト境界および前記ブロック・ポリシリコン・エミッタ領域上にあるエミッタ・コンタクトをさらに備える、請求項１４に記載のバイポーラ・トランジスタ。
  22. 前記エミッタ・コンタクトの寸法が、ブロック・ポリシリコン・エミッタ領域の寸法より大きい、請求項２１に記載のバイポーラ・トランジスタ。
  23. 前記盛上った外因性ベース領域上にあるベース・コンタクトをさらに備える、請求項１４に記載のバイポーラ・トランジスタ。
  24. 前記トランジスタの下にあるＳｉ含有基板の表面にあるコレクタ・リーチスルー領域をさらに備える請求項１４に記載のバイポーラ・トランジスタ。
  25. 前記コレクタ・リーチスルー領域がシリサイド化されている、請求項２４に記載のバイポーラ・トランジスタ。
  26. 前記シリサイド化されたコレクタ・リーチスルー領域の上にあるコレクタ・コンタクトをさらに備える、請求項２５に記載のバイポーラ・トランジスタ。
  27. バイポーラ・トランジスタの製造方法であって、
    盛上った外因性ベース及び誘電体スタック内にエミッタ開口を形成するステップであって、前記エミッタ開口が、前記エミッタの最終寸法を規定し、かつ横方向のエミッタ−ベース分離をもたらす絶縁スペーサをその内部に有する、ステップと、
    前記エミッタ開口内にブロック・ポリシリコン・エミッタ領域を設けるステップと、
    前記誘電体を除去して前記盛上った外因性ベースを露出させるステップと、
    前記露出された外因性ベースをパターン形成するステップと、
    少なくとも前記パターン形成され盛上った外因性ベース上に第１シリサイド層を形成するステップであって、前記第１シリサイド層が前記ブロック・ポリシリコン・エミッタ領域に対して自己整合している内側端部を有するステップと、
    前記パターン形成され盛上った外因性ベースの一部分の上に自己整合したエミッタ・コンタクト境界を形成するステップとを含む、方法。
  28. 前記ブロック・ポリシリコン・エミッタ領域内にあるポリシリコン・エミッタの表面に第２シリサイド層を形成するステップをさらに含む、請求項２７に記載の方法。
JP2004291416A 2003-12-04 2004-10-04 自己整合シリサイドおよび自己整合エミッタ・コンタクト境界を有するバイポーラ・トランジスタ Expired - Fee Related JP4652764B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/727,945 US6979884B2 (en) 2003-12-04 2003-12-04 Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border

Publications (2)

Publication Number Publication Date
JP2005167203A true JP2005167203A (ja) 2005-06-23
JP4652764B2 JP4652764B2 (ja) 2011-03-16

Family

ID=34633594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004291416A Expired - Fee Related JP4652764B2 (ja) 2003-12-04 2004-10-04 自己整合シリサイドおよび自己整合エミッタ・コンタクト境界を有するバイポーラ・トランジスタ

Country Status (3)

Country Link
US (2) US6979884B2 (ja)
JP (1) JP4652764B2 (ja)
CN (1) CN100399577C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066118A (zh) * 2011-10-24 2013-04-24 上海华虹Nec电子有限公司 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN103066115A (zh) * 2011-10-24 2013-04-24 上海华虹Nec电子有限公司 垂直寄生型pnp三极管及制造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979884B2 (en) * 2003-12-04 2005-12-27 International Business Machines Corporation Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border
DE10358046B4 (de) * 2003-12-05 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung
DE602004016620D1 (de) * 2004-03-12 2008-10-30 Infineon Technologies Ag Bipolar-Transistor
DE102004017166B4 (de) * 2004-04-01 2007-10-11 Atmel Germany Gmbh Verfahren zur Herstellung von Bipolar-Transistoren
US7087940B2 (en) * 2004-04-22 2006-08-08 International Business Machines Corporation Structure and method of forming bipolar transistor having a self-aligned raised extrinsic base using self-aligned etch stop layer
EP1900034B1 (en) * 2005-06-27 2011-08-10 Nxp B.V. Bipolar transistor and method of manufacturing the same
US20070023864A1 (en) * 2005-07-28 2007-02-01 International Business Machines Corporation Methods of fabricating bipolar transistor for improved isolation, passivation and critical dimension control
CN100361281C (zh) * 2005-11-11 2008-01-09 中国电子科技集团公司第五十五研究所 半导体平台工艺
JPWO2007058265A1 (ja) * 2005-11-18 2009-05-07 独立行政法人科学技術振興機構 バイポーラトランジスタ及びその製造方法
TW200809980A (en) * 2006-03-10 2008-02-16 Koninkl Philips Electronics Nv Method of manufacturing a bipolar transistor
US7585740B2 (en) * 2006-03-14 2009-09-08 International Business Machines Corporation Fully silicided extrinsic base transistor
US7394113B2 (en) * 2006-07-26 2008-07-01 International Business Machines Corporation Self-alignment scheme for a heterojunction bipolar transistor
US7390720B2 (en) 2006-10-05 2008-06-24 International Business Machines Corporation Local collector implant structure for heterojunction bipolar transistors and method of forming the same
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
US7892910B2 (en) 2007-02-28 2011-02-22 International Business Machines Corporation Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
US7598539B2 (en) * 2007-06-01 2009-10-06 Infineon Technologies Ag Heterojunction bipolar transistor and method for making same
JP2010251368A (ja) * 2009-04-10 2010-11-04 Renesas Electronics Corp バイポーラトランジスタ及びその製造方法
US8020128B2 (en) * 2009-06-29 2011-09-13 International Business Machines Corporation Scaling of bipolar transistors
US8129234B2 (en) * 2009-09-09 2012-03-06 International Business Machines Corporation Method of forming bipolar transistor integrated with metal gate CMOS devices
CN102412274B (zh) * 2011-01-13 2014-02-26 上海华虹宏力半导体制造有限公司 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
US20120313146A1 (en) 2011-06-08 2012-12-13 International Business Machines Corporation Transistor and method of forming the transistor so as to have reduced base resistance
CN102931226B (zh) * 2011-08-12 2015-06-03 上海华虹宏力半导体制造有限公司 自对准锗硅异质结双极型三极管及其制作方法
CN102412275B (zh) * 2011-09-22 2013-06-12 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN102412284B (zh) * 2011-10-24 2014-10-08 上海华虹宏力半导体制造有限公司 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法
CN102412279B (zh) * 2011-10-24 2014-08-13 上海华虹宏力半导体制造有限公司 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法
CN103066057B (zh) * 2011-10-24 2015-04-08 上海华虹宏力半导体制造有限公司 BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN103066101B (zh) * 2011-10-24 2016-08-17 上海华虹宏力半导体制造有限公司 锗硅hbt器件及制造方法
CN103117300B (zh) * 2011-11-16 2015-08-19 上海华虹宏力半导体制造有限公司 寄生横向型pnp器件及制造方法
CN103117301B (zh) * 2011-11-16 2015-08-19 上海华虹宏力半导体制造有限公司 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
US8946040B2 (en) 2012-01-04 2015-02-03 International Business Machines Corporation SOI lateral bipolar transistor having multi-sided base contact and methods for making same
CN102790079B (zh) * 2012-05-22 2015-04-15 清华大学 金属硅化物自对准锗硅异质结双极晶体管及其制备方法
US20130313614A1 (en) * 2012-05-22 2013-11-28 Tsinghua University METAL SILICIDE SELF-ALIGNED SiGe HETEROJUNCTION BIPOLAR TRANSISTOR AND METHOD OF FORMING THE SAME
CN102790080B (zh) * 2012-05-22 2015-04-15 清华大学 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
US8927379B2 (en) * 2012-09-26 2015-01-06 International Business Machines Corporation Method to bridge extrinsic and intrinsic base by selective epitaxy in BiCMOS technology
US8921195B2 (en) * 2012-10-26 2014-12-30 International Business Machines Corporation Isolation scheme for bipolar transistors in BiCMOS technology
CN103022108B (zh) * 2012-12-12 2015-07-15 清华大学 双极晶体管及其制备方法
US9142546B2 (en) 2013-12-05 2015-09-22 Northrop Grumman Systems Corporation Method of making bipolar junction transistor by forming base epitaxy region on etched opening in DARC layer
US9159822B2 (en) 2014-02-24 2015-10-13 International Business Machines Corporation III-V semiconductor device having self-aligned contacts
US9754935B2 (en) 2014-08-07 2017-09-05 International Business Machines Corporation Raised metal semiconductor alloy for self-aligned middle-of-line contact
US9425269B1 (en) * 2015-06-23 2016-08-23 Globalfoundries Inc. Replacement emitter for reduced contact resistance
CN110010619B (zh) * 2018-01-04 2021-01-05 旺宏电子股份有限公司 三维半导体元件及其制造方法
US11862717B2 (en) * 2021-08-24 2024-01-02 Globalfoundries U.S. Inc. Lateral bipolar transistor structure with superlattice layer and method to form same
US11855196B2 (en) 2021-10-25 2023-12-26 Globalfoundries Singapore Pte. Ltd. Transistor with wrap-around extrinsic base
US11855195B2 (en) * 2021-10-25 2023-12-26 Globalfoundries Singapore Pte. Ltd. Transistor with wrap-around extrinsic base

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159244A (ja) * 1989-11-17 1991-07-09 Fujitsu Ltd 半導体装置の製造方法
JPH05182980A (ja) * 1992-01-07 1993-07-23 Toshiba Corp ヘテロ接合バイポーラトランジスタ
JP2002016077A (ja) * 2000-06-27 2002-01-18 Alps Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2002231932A (ja) * 2001-02-01 2002-08-16 Alps Electric Co Ltd バイポーラ型半導体装置及びその製造方法
JP2002334889A (ja) * 2001-05-10 2002-11-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198689A (en) 1988-11-30 1993-03-30 Fujitsu Limited Heterojunction bipolar transistor
US5061646A (en) * 1990-06-29 1991-10-29 Motorola, Inc. Method for forming a self-aligned bipolar transistor
JP2630237B2 (ja) * 1993-12-22 1997-07-16 日本電気株式会社 半導体装置及びその製造方法
JP2914213B2 (ja) * 1995-03-28 1999-06-28 日本電気株式会社 半導体装置及びその製造方法
US6248650B1 (en) 1997-12-23 2001-06-19 Texas Instruments Incorporated Self-aligned BJT emitter contact
FR2779572B1 (fr) 1998-06-05 2003-10-17 St Microelectronics Sa Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant
DE19842106A1 (de) * 1998-09-08 2000-03-09 Inst Halbleiterphysik Gmbh Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
WO2001004960A1 (fr) * 1999-07-07 2001-01-18 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur et procede de fabrication correspondant
DE19958062C2 (de) * 1999-12-02 2002-06-06 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor
JP3528756B2 (ja) * 2000-05-12 2004-05-24 松下電器産業株式会社 半導体装置
US6884689B2 (en) * 2001-09-04 2005-04-26 United Microelectronics Corp. Fabrication of self-aligned bipolar transistor
US6767798B2 (en) * 2002-04-09 2004-07-27 Maxim Integrated Products, Inc. Method of forming self-aligned NPN transistor with raised extrinsic base
JP2003303830A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置及びその製造方法
US6759731B2 (en) * 2002-06-05 2004-07-06 United Microelectronics Corp. Bipolar junction transistor and fabricating method
US6979884B2 (en) * 2003-12-04 2005-12-27 International Business Machines Corporation Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03159244A (ja) * 1989-11-17 1991-07-09 Fujitsu Ltd 半導体装置の製造方法
JPH05182980A (ja) * 1992-01-07 1993-07-23 Toshiba Corp ヘテロ接合バイポーラトランジスタ
JP2002016077A (ja) * 2000-06-27 2002-01-18 Alps Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2002231932A (ja) * 2001-02-01 2002-08-16 Alps Electric Co Ltd バイポーラ型半導体装置及びその製造方法
JP2002334889A (ja) * 2001-05-10 2002-11-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066118A (zh) * 2011-10-24 2013-04-24 上海华虹Nec电子有限公司 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN103066115A (zh) * 2011-10-24 2013-04-24 上海华虹Nec电子有限公司 垂直寄生型pnp三极管及制造方法

Also Published As

Publication number Publication date
US6979884B2 (en) 2005-12-27
US20050242373A1 (en) 2005-11-03
CN100399577C (zh) 2008-07-02
US7466010B2 (en) 2008-12-16
CN1624928A (zh) 2005-06-08
US20050121748A1 (en) 2005-06-09
JP4652764B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
JP4652764B2 (ja) 自己整合シリサイドおよび自己整合エミッタ・コンタクト境界を有するバイポーラ・トランジスタ
CN106206697B (zh) 绝缘体上硅(soi)衬底上的横向双极结型晶体管(bjt)
JP4448462B2 (ja) バイポーラ・トランジスタの製作方法
JP4170246B2 (ja) 縦型バイポーラ・トランジスタ
US8373236B2 (en) Semiconductor device and method of manufacturing such a device
US8476675B2 (en) Semiconductor device and method of manufacture thereof
JP5182797B2 (ja) トランジスタおよびバイポーラ相補型金属酸化膜半導体デバイスを製造する方法
JP2005527979A (ja) ＳｉＧｅヘテロジャンクション・バイポ−ラトランジスタの製造方法
US20070023864A1 (en) Methods of fabricating bipolar transistor for improved isolation, passivation and critical dimension control
JP4138806B2 (ja) バイポーラトランジスタの形成方法
US6960820B2 (en) Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same
EP1842229B1 (en) Bipolar transistor and method of fabricating the same
JP2004319983A (ja) 隆起外部ベースを有するＢｉＣＭＯＳの集積方式
EP3547371A1 (en) Bipolar transistor and method of manufacturing a bipolar tranistor
US20090212394A1 (en) Bipolar transistor and method of fabricating the same
US6441462B1 (en) Self-aligned SiGe NPN with improved ESD robustness using wide emitter polysilicon extension
US7939416B2 (en) Method of making bipolar transistor
US10347737B2 (en) Heterojunction bipolar transistor fully self-aligned to diffusion region with strongly minimized substrate parasitics and selective pre-structured epitaxial base link
US9947760B2 (en) Method for manufacturing an emitter for high-speed heterojunction bipolar transistors
JP4947692B2 (ja) 半導体装置の製造方法及び半導体装置
JP2001267328A (ja) 半導体装置及びその製造方法
JP2007173451A (ja) バイポーラトランジスタおよびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080618

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080618

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20080618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20081224

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090108

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090115

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20090126

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090212

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20090728

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20090730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091201

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101216

R150 Certificate of patent or registration of utility model

Ref document number: 4652764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees