JP2004319983A - 隆起外部ベースを有するＢｉＣＭＯＳの集積方式 - Google Patents

隆起外部ベースを有するＢｉＣＭＯＳの集積方式 Download PDF

Info

Publication number
JP2004319983A
JP2004319983A JP2004085745A JP2004085745A JP2004319983A JP 2004319983 A JP2004319983 A JP 2004319983A JP 2004085745 A JP2004085745 A JP 2004085745A JP 2004085745 A JP2004085745 A JP 2004085745A JP 2004319983 A JP2004319983 A JP 2004319983A
Authority
JP
Japan
Prior art keywords
layer
forming
polysilicon
oxide
raised
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004085745A
Other languages
English (en)
Other versions
JP4148518B2 (ja
Inventor
Huajie Chen
フアチエ・チェン
Seshadri Subbanna
セシャドリ・スッバンナ
Basanth Jagannathan
バサント・ジャガンナタン
G Freeman Gregory
グレゴリー・ジー・フリーマン
David C Ahlgren
デイビッド・シー・アールグレン
David Angell
デイビッド・アンゲル
Kathryn T Schonenberg
カトリーヌ・ティー・ショーネンベルグ
Kenneth J Stein
ケネス・ジェイ・スタイン
Fen F Jamin
ファン・エフ・ジャマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004319983A publication Critical patent/JP2004319983A/ja
Application granted granted Critical
Publication of JP4148518B2 publication Critical patent/JP4148518B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

【課題】隆起外部ベースを有するＢｉＣＭＯＳ集積回路を形成する方法を提供する。
【解決手段】バイポーラ・トランジシスタを形成するデバイス区域１４と、ＣＭＯＳトランジスタを形成するデバイス区域１６とを有する基板上に設けられたゲート誘電体１８の表面上に多結晶シリコン層を形成するステップを含む。次いで、多結晶シリコン層をパターン化して、バイポーラ・トランジスタを形成するデバイス区域とその周囲の区域の上に犠牲多結晶シリコン層を設け、一方、ＣＭＯＳトランジスタを形成するデバイス区域にゲート導体を同時に設ける。次いで、ゲート導体それぞれのまわりにスペーサ３０を設け、次いで、バイポーラ・デバイス区域上の犠牲多結晶シリコン層の一部を選択的に除去して、バイポーラ・トランジスタを形成するデバイス区域に開口部を設ける。次いで、開口部に、隆起外部ベース５８を有するバイポーラ・トランジスタを形成する。
【選択図】図２０

Description

本発明は、一般に集積回路に関し、より具体的には、隆起外部ベース（raisedextrinsic base）を有するＢｉＣＭＯＳ集積回路の製作方法であって、ＢｉＣＭＯＳ集積回路のヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）デバイス区域に、犠牲多結晶シリコン層（sacrificialpolysilicon layer）を利用して、隆起外部ベースの化学機械研磨（ＣＭＰ）時に実質的に同じ高さを有するＨＢＴデバイス区域と相補型金属酸化物半導体（ＣＭＯＳ）トランジスタ・デバイス区域を設ける方法に関する。
ＢｉＣＭＯＳ集積回路は、ＨＢＴなどのバイポーラ・トランジスタとＣＭＯＳトランジスタを１つのチップ上に組み合わせて、各タイプのデバイスの様々な機能性を提供しその利点を活用する。したがって、ＢｉＣＭＯＳ集積回路は、バイポーラ・トランジスタの比較的大きな速度とより優れたアナログ性能を巧みに利用し、一方、ＣＭＯＳトランジスタの低いワット損と高い記録密度を利用している。
バイポーラ・トランジスタのコレクタとベース領域間の高いベース抵抗と高い寄生容量は、最低ノイズおよび電力利得遮断周波数の両方を劣化させる。バイポーラ・トランジスタのベース抵抗と寄生容量を低下させるために、隆起外部ベース上にＨＢＴを形成することが知られている。例えば、２００１年９月２５日出願の共通の譲受人による米国特許出願第６０／９６２，７３２号を参照されたい。従来技術のバイポーラ・トランジスタにおける隆起外部ベースは、ＣＭＰプロセスを利用して形成されている。しかし、ＳｉＧｅ ＢｉＣＭＯＳ構造になると、ＣＭＰにはトポグラフィの問題がある。何故なら、ＣＭＯＳゲート・多結晶シリコンでは、ＣＭＯＳデバイス区域とバイポーラ・トランジスタ区域の間に、ゲート高さ（通常１００〜２５０ｎｍ）に近い厚みの違いができてしまうからである。これら２つのデバイス区域の高さは、隆起外部ベースＣＭＰでは同じ高さに調整しなければならない。
１つの従来技術プロセス（例えば、米国特許第６，４９２，２３８Ｂ１号参照）では、隆起外部ベースを有するＢｉＣＭＯＳは、反応性イオン・エッチング（ＲＩＥ）工程を用いてＣＭＯＳゲート上の膜の一部をエッチングして、実質的に同じ高さのＣＭＯＳトランジスタとバイポーラ・トランジスタを作ることによって形成される。この２つのデバイス区域を同じ高さにすることができるにもかかわらず、ＨＢＴおよびＣＭＯＳトランジスタ・デバイス領域間の高さの違いを調整するためのこの従来技術の手法は著しく複雑であり、ＣＭＯＳトランジスタとＨＢＴのデバイス区域間を同じ高さにするために２つのリソグラフィ・レベルの追加が必要である。
従来技術の隆起外部ベースを有するＢｉＣＭＯＳ集積回路デバイスについて述べた欠点に鑑みて、ＨＢＴデバイス区域の高さがＣＭＯＳトランジスタ・デバイス区域の高さと実質的に同じである、隆起外部ベースを設ける新しい改良されたＢｉＣＭＯＳ集積方式を提供する必要性がある。こうした集積方式により、従来技術のＲＩＥ手法の複雑さが低減する筈であり、これを達成するために必要なリソグラフィ・レベルの数が減る筈である。
２００１年９月２５日出願の共通の譲受人による米国特許出願第６０／９６２，７３２号 米国特許第６，４９２，２３８Ｂ１号
本発明の１つの目的は、隆起外部ベースを有するＢｉＣＭＯＳ集積回路を製作する方法を提供することである。
本発明の別の目的は、ベース抵抗が低く寄生容量も低いＢｉＣＭＯＳ集積回路を製作する方法を提供することである。
本発明の別の目的は、隆起外部ベースＣＭＰ工程時の中間段階でＨＢＴとＣＭＯＳトランジスタのデバイス区域高さが実質的に同じである、ＢｉＣＭＯＳ集積回路を製作する方法を提供することである。
本発明のさらに別の目的は、ＢｉＣＭＯＳ集積回路を製作する方法であって、単純な集積方式を使ってこれを形成する方法を提供することである。
本発明のさらに別の目的は、上記の従来技術のＲＩＥレベリング方法と比べて必要なリソグラフィ・レベルが少ない、ＢｉＣＭＯＳ集積回路を製作する方法を提供することである。
本発明のさらに別の目的は、ＣＭＯＳゲート間の狭い間隙に伴う問題が解消された、ＢｉＣＭＯＳ集積回路を製作する方法を提供することである。
これらおよび他の利点ならびに目的は、ＣＭＯＳゲート形成時にＨＢＴデバイス区域に犠牲多結晶シリコン層を形成して、隆起外部ゲートを有するＢｉＣＭＯＳ集積回路を形成することによって、本発明において達成される。ＣＭＯＳゲートを形成した後に、ＨＢＴ区域の犠牲多結晶シリコン層の一部を除去し、その後、犠牲多結晶シリコンの除去された部分がその前に占めていた領域にＨＢＴを形成する。尚、ゲート形成後、ただしＨＢＴ形成前に、各隣接ゲート間のスペースを多結晶シリコン位置設定材料（polysilicon placeholder material）で充填して、これによりゲート間の狭い間隙に伴う問題を排除することができる。
具体的には、本発明は、
基板上に設けられたゲート誘電体の表面上に多結晶シリコン層を形成するステップであって、前記基板が、少なくとも１個のバイポーラ・トランジスタを形成するデバイス区域と、少なくとも１個の相補型金属酸化物半導体（ＣＭＯＳ）トランジスタを形成するデバイス区域とを有するステップと、
前記多結晶シリコン層をパターン化して、少なくとも１個のバイポーラ・トランジスタを形成する前記デバイス区域の上に犠牲多結晶シリコン層を設け、一方、少なくとも１個のＣＭＯＳトランジスタを形成する前記デバイス区域に少なくとも１個のゲート導体を同時に設けるステップと、
少なくとも１個のゲート導体のそれぞれのまわりに少なくとも１対のスペーサを形成して、前記少なくとも１個のＣＭＯＳトランジスタを設けるステップと、
少なくとも１個のバイポーラ・トランジスタを形成する前記デバイス区域の上の前記犠牲多結晶シリコン層の一部を選択的に除去して、少なくとも１個の開口部を設けるステップと、
少なくとも１個の開口部に、隆起外部ベースを有する少なくとも１個のバイポーラ・トランジスタを形成するステップと
を含む方法、すなわちＢｉＣＭＯＳ集積方式を提供する。
本発明の任意選択の実施形態では、ＨＢＴ製作時のデバイス間隙の狭まりに伴う問題を防止するために、ＣＭＯＳトランジスタ間のスペースはいずれも充填される。
本発明のこれらの目的およびその他の目的、特徴、ならびに利点は、以下の詳細な説明および付随する図面から明らかになる筈である。
本発明は、隆起外部ベースのＣＭＰ工程中、ＨＢＴデバイス区域がＣＭＯＳトランジスタ・デバイス区域と実質的に同じ高さである、ＢｉＣＭＯＳ集積回路を製作するための集積方式を提供するものであるが、本発明に付属した図面を参照して以下により詳細に説明する。
以下の図面および議論は、構造の製作の説明に限られており、明瞭にするためにすべての注入およびアニールを省いてある。隆起外部ベースを有するＢｉＣＭＯＳの形成に通常使用される通常の注入およびアニールは、いずれも本発明で実施することができるものである。これらの注入およびアニールは、本発明の集積方式中、従来どおりの時間に行われる。
最初に図１を参照すると、この図は、本発明で用いられる初期構造の横断面図である。図１に示す初期構造は、分離領域１２が形成された基板１０を含む。ゲート誘電体１８が基板１０の上面の上に設けられ、多結晶シリコン層２０がゲート誘電体１８の上に設けられている。基板１０は、少なくとも１個のバイポーラ・トランジスタを形成するための少なくとも１つのデバイス区域と、少なくとも1個の相補型金属酸化物半導体（ＣＭＯＳ）トランジスタを形成するためのデバイス区域を含む。バイポーラ・トランジスタ区域は、参照符号１４と表示され、一方、ＣＭＯＳトランジスタ・デバイス区域は参照符号１６と表示されている。以下の図面では、１個バイポーラ・トランジスタが製作され、一方、２個のＣＭＯＳトランジスタが製作される。尚、形成することができるバイポーラ・トランジスタおよびＣＭＯＳトランジスタの数は、具体的に示した数字に限定されるものではない。むしろ、本発明では、それぞれのタイプのトランジスタ（ＨＢＴおよびＣＭＯＳ）の複数個も予想している。
図１に示した初期構造の基板１０は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰおよび他のＩＩＩ／Ｖ族化合物半導体を含めて、通常の半導体材料から構成することができる。エピ−Ｓｉ／Ｓｉ、エピ−Ｓｉ／ＳｉＧｅおよびシリコン・オン・インシュレータ（ＳＯＩ）などの同一または異なる半導体材料を含む層状半導体も、本発明で使用することができる。本発明では、基板１０はエピ−（epi）Ｓｉ／Ｓｉを含む層状半導体であることが好ましい。
図示したように、基板１０には、複数の分離領域１２が形成されている。各種の分離領域１２としては、図示のようなトレンチ分離領域、またはシリコンの局所的酸化（ＬＯＣＯＳ）分離領域などが挙げられる。ＬＯＣＯＳ分離領域は、シリコンの局所的酸化プロセスを利用して形成される。トレンチ分離領域は、当分野の技術者に周知のプロセスを利用して形成される。深いトレンチ分離（deep trench isolation）も、浅いトレンチ分離（shallow trench isolation）と組み合わせてバイポーラ・トランジスタの間に使うことができる。
次いで、熱酸化、窒化または酸窒化プロセスを利用して基板１０の表面上にゲート誘電体１８を形成する。あるいは、ゲート誘電体１８は、それだけに限らないが、化学気相成長（ＣＶＤ）、プラズマＣＶＤ、化学溶液付着、蒸着、原子層付着、およびその他の同様な付着プロセスなどの付着プロセスによって形成することができる。ゲート誘電体１８は、絶縁性の酸化物、窒化物、酸窒化物、高ｋ誘電体、または多層を含めたその任意の組合せから構成することができる。ゲート誘電体１８の厚みは変えてもよいが、通常はゲート誘電体１８の厚みは約０．５〜約１０ｎｍである。
ゲート誘電体１８の形成に続いて、例えば、ＣＶＤまたはプラズマＣＶＤなどの通常の付着プロセスを利用して、ゲート誘電体１８の表面上に多結晶シリコン層２０を形成する。多結晶シリコン層２０の厚みは変えてもよいが、通常は多結晶シリコン層２０の厚みは約１００〜約２５０ｎｍである。ＨＢＴデバイス区域１４の上に設けられた多結晶シリコン層２０の一部は、犠牲多結晶シリコン層としての役割を果たし、ＣＭＯＳトランジスタの製作中ＨＢＴデバイス区域１４を保護する。ＣＭＯＳトランジスタ・デバイス区域１６の多結晶シリコン層２０の一部は、ＣＭＯＳトランジスタのゲート導体または充填材として使うことができる。
図１に示した構造を設けた後、まず、多結晶シリコン層２０の上にハードマスクおよびフォトレジスト（図示せず）を形成し、その後、レジストの暴露と現像を含むリソグラフィ工程を用いてフォトレジストをパターン化する。フォトレジストをパターン化した後、ＲＩＥプロセスを使ってこのパターンを下にあるハードマスクに転写し、パターン化フォトレジストを除去する。次いで、ＲＩＥを利用して、このパターンを多結晶シリコン層２０に転写する。エッチング工程に続いて、ハードマスクを除去すると、例えば図２に示した構造が得られる。図において、参照符号２２は、ＨＢＴデバイス区域１４の上に設けられた犠牲多結晶シリコン層を示す。一方、参照符号２４と２４’は多結晶シリコン・ゲート導体を示す。ＨＢＴデバイス区域１４の犠牲多結晶シリコン層２２は、隆起外部ベースのＣＭＰ工程中、ＨＢＴデバイス区域１４とＣＭＯＳトランジスタ・デバイス区域１６が実質的に同じ高さであることを確実にする。
図２に示した構造を設けた後、多結晶シリコンの露出したすべての垂直および水平表面に酸化物層２６を形成する。酸化物層２６は、ＣＶＤまたはプラズマＣＶＤなどの通常の付着プロセスを利用して形成するか、あるいは、熱酸化プロセスを使ってこれを形成する。通常、酸化物層２６の厚みは約２〜約１５ｎｍである。
酸化物層２６の形成に続いて、酸化物層２６およびゲート誘電体１８の上に、窒化物層（または多層）２８を形成する。窒化物層２８は、ＣＶＤまたはプラズマＣＶＤなどの通常の付着プロセスで形成することができる。通常、窒化物層２８の厚みは、約２０〜約７０ｎｍである。窒化物層２８は、図４に示した任意選択のポリＳｉＣＭＰ工程におけるＣＭＰストップとしての役割を果たし、また、ＨＢＴ製作中、ＣＭＯＳ区域を保護する役割も果たす。尚、後段階で窒化物層２８にＲＩＥ工程を実施し、ＣＭＯＳゲートの側壁に残った窒化物がＣＭＯＳスペーサの一部を形成する。次に、任意選択の酸化物層を、ＣＶＤなどの付着プロセスで窒化物層２８上に付着し、次いでこの酸化物層を窒化物に対して選択的にエッチングして酸化物スペーサ３０を形成する。酸化物スペーサ３０は、通常、ＴＥＯＳからなる。あるいは、窒化物層を、ゲート形成前に多結晶シリコン層２０上に付着することができ、この多結晶シリコン上の窒化物が、ＣＭＰストップおよびＣＭＯＳ保護層としての役割を果たすことができる。このような場合には、窒化物層２８は不要であり、種々のＣＭＯＳスペーサを使うことができる。
こうして得られた、酸化物スペーサ３０、窒化物層２８および酸化物層２６を含んだ構造を図３に示す。図３では、参照符号３２を用いて、各多結晶シリコン・ゲート間に存在するスペースを示している。
図４は、多結晶シリコン位置設定材料３４でスペース３２を充填する任意選択の工程後に形成された構造を示す。多結晶シリコン位置設定材料３４は、ＣＶＤなどの通常の付着プロセスで形成され、その後付着した多結晶シリコン位置設定材料３４をＣＭＰで平坦化する。ＣＭＰは窒化物層２８で停止する。分離領域１２が引き起こすトポグラフィのために、多結晶シリコン残渣が窒化物層２８上に残る可能性がある。多結晶シリコン残渣が窒化物層２８上に残る場合は、本発明のこの点で、または、本発明の集積方式の後段階で、多結晶シリコン溝エッチング法（polysilicon recess etching process）を行うことができる。
上記のように、多結晶シリコン位置設定材料３４でスペース３２を充填する工程は任意選択である。任意選択ではあるが、後の図面は多結晶シリコン位置設定材料３４を保持している。何故なら、これによって、ＣＭＯＳゲート間の間隙が狭く様々な大きであることによる後のプロセスでの問題が解消するからである。さらに、ウェーハ全体が隆起外部ベースを形成するための開口部を除いて実質的に同じ高さであるために、これによって、隆起外部ベースのＣＭＰ工程も単純化される。尚、多結晶シリコン位置設定材料３４は、これを特異的に除去するまでは存在するものとして図面に示してあるが、図１４に示した窒化物除去の前にＣＭＯＳゲート間のスペースに存在するＴＥＯＳとポリＳｉを除去するためにリソグラフィ工程とエッチング工程が必要であることを除いて、多結晶シリコン位置設定材料３４が存在しない場合にも残りの加工工程を用いることができる。
図３または図４に示した構造のいずれかに対して、ＣＶＤまたはプラズマＣＶＤなどの通常の付着プロセスを用いて、露出した表面上に第２酸化物層３６を形成する。図５は、第２酸化物層３６が、窒化物層２８および多結晶シリコン位置設定材料３４の露出表面上に形成されていることを示している。第２酸化物層３６の厚みは変わってもよいが、通常は、第２酸化物層３６の厚みは約１０〜約４０ｎｍである。
第２酸化物層３６の形成に続いて、第２酸化物層３６上に第２多結晶シリコン層３８を形成する。例えば、図５に示した構造を参照されたい。第２多結晶シリコン層３８は、ＣＶＤなどの付着プロセスを利用して形成され、その厚みは、通常、多結晶シリコン層２０の厚みを下回る。具体的には、第２多結晶シリコン層３８の厚みは、約１０〜約６０ｎｍである。
次いで、通常の付着プロセスまたは熱酸化プロセスを利用して、第２多結晶シリコン層３８上に任意選択のキャップ酸化物層４０を形成する。例えば、図５に示した構造を参照されたい。キャップ酸化物層４０の厚みは、約１０〜約５０ｎｍである。
図６は、ＨＢＴデバイス区域１４の犠牲多結晶シリコン層２２の部分に開口部４１を形成した後に形成されている構造を示す。開口部４１の形成は、リソグラフィ工程およびＲＩＥ工程またはＲＩＥと湿式化学エッチングの併用を必要とする。開口部４１は、この後ＨＢＴを形成する領域を画定している。尚、開口部４１は、犠牲多結晶シリコン層２２を除去した部分の下にあるゲート誘電体１８を露出させている。
開口部４１を形成した後、湿式化学エッチング・プロセスで開口部４１のキャップ酸化物４０と露出ゲート誘電体１８を除去する。次いで、低温エピタキシャル成長プロセス（通常、４５０〜７００℃）を用いて、この構造の露出表面上にベース層４２を形成する。ベース層４２は、ＳｉまたはＳｉＧｅ、またはＳｉとＳｉＧｅの組合せを含むことができる。ベース層４２は、基板領域１４上では単結晶であり、多結晶シリコン３８と分離領域１２の上では多結晶である。ベース層４２の一部には、内部ベースを形成するためのエピタキシ中にｉｎ−ｓｉｔｕドーピングが行われる。次いで、熱酸化またはＣＶＤプロセスを利用してベース層４２上に酸化物層４４を形成する。こうして得られたベース層４２と酸化物層４４を含む構造を、例えば、図７に示した。
図８は、酸化物層４４上にＣＶＤ多結晶シリコン層４６を形成した後に形成されている構造を示す。開口部４１内にある多結晶シリコン層４６は、図面に領域４８として表してある。層４６を形成する際に、窒化物など多結晶シリコン以外の別の材料を使うことができる。多結晶シリコン層４６の厚みは、層４６の上面が、ＣＭＯＳゲートおよび犠牲多結晶シリコン上の酸化物層３６の上面と同じ高さになるように選択する。
次いで、領域４８上にパターン化フォトレジスト・マスク５０を形成する。パターン化フォトレジスト・マスク５０を使用して、多結晶シリコン層４６、酸化物層４４、ベース層４２、および第２多結晶シリコン層３８の保護されていない領域のエッチング中、領域４８を保護する。例えば図９に示した構造を形成する際、エッチング工程としては、単一エッチング・プロセスを挙げることができ、または複数のエッチング・プロセスを使うこともできる。尚、第２酸化物層３６は、本発明のこの工程の後も露出したままである。
図９に示した構造を形成した後、フォトレジスト５０を剥がし、その後ＣＭＰストップ層５２を形成して、例えば図１０に示した構造を得る。ＣＭＰストップ層５２は、ＣＶＤまたはＰＥＣＶＤプロセスで形成した窒化物材料からなり、通常、厚みは５０〜１５０ｎｍである。
次いで、ＣＭＰストップ層５２上にパターン化フォトレジスト（図示せず）を形成し、ＨＢＴデバイス領域１４にエッチング・プロセスを行って、この構造からＣＭＰストップ層５２および領域４８（すなわち、多結晶シリコン）の選択部分を除去して、図１１に示した構造を得る。本発明のこの工程でアライメントのオフセットが起こっても問題にはならない。このオフセットは便宜上無視する。尚、ＣＭＰエッチ・ストップ５２とエピタキシャル・多結晶シリコン層４６のスタックは、このエッチング工程の後も残っている。このスタックは５４と表示した。エミッタ・ペデスタル・スタック（emitter pedestal stack）５４は、ＨＢＴのエミッタのためのプレースホルダーである。
次いで、エッチ区域に窒化物外部スペーサ５６を形成し、例えば図１２に示した構造を得る。具体的には、窒化物外部スペーサ５６は付着とエッチングで形成する。窒化物外部スペーサ５６は、層４６に窒化物を使った場合は不要である。
スタック５４に隣接した酸化物４４の保護されていない部分を、窒化物や多結晶シリコンと比べて酸化物の除去に極めて選択的な剥ぎ取りプロセスを利用して除去する。多結晶シリコン付着、ＣＭＰおよび溝引き（recessing）によって、スタック５４に隣接する区域に隆起外部ベース５８（図１３参照）を形成する。隆起外部ベース５８は、多結晶シリコンまたはＳｉＧｅから構成することができる。隆起外部ベースの形成に使われる溝引き工程としては、ＲＩＥなどの時限式エッチング・プロセス（timedetching process）が挙げられる。あるいは、ＳｉまたはＳｉＧｅの選択的エピタキシによって隆起外部ベースを形成することもできる。
隆起外部ベース５８の形成に続いて、この隆起外部ベース５８上にＴＥＯＳなどの酸化物分離層６０を形成する（図１３参照）。酸化物分離層６０は、酸化物を付着し、その後ＣＭＰを行って形成する。
図１４は、スタック５４のＣＭＰストップ５２とエピタキシャル・多結晶シリコン層４６を除去した後に形成された構造を示す。この構造は、窒化物ＲＩＥプロセスと、引き続く多結晶シリコンＲＩＥプロセスを利用して形成される。あるいは、熱リン酸エッチングを使って窒化物層５２を除去することもできる。湿式化学エッチングまたはＲＩＥを用いた短時間の酸化物エッチングを用いて、ＣＭＰストップ層５２の除去の前に、ＣＭＰストップ層５２の上に残った酸化物残渣を除去することができる。
次いで、熱リン酸を使って損傷した窒化物スペーサを構造から剥がす。この剥ぎ取り工程の次に、損傷した窒化物スペーサを置換内部窒化物スペーサ（replacement inner nitride spacers）６２で置換する。図１５は、損傷した窒化物スペーサを剥ぎ取り置換内部窒化物スペーサ６２を形成した後に形成されている構造を示す。置換内部窒化物スペーサ６２は、付着とエッチングで形成する。スペーサ６２の厚みは、通常２０〜７０ｎｍである。
ＨＢＴトランジスタとＣＭＯＳトランジスタを設ける区域の上にフォトレジスト・マスク６４を形成し、次いで酸化物層３６、窒化物層２８および酸化物層２６を含んだ、ここで露出している材料層を除去して、以前除去しなかった犠牲多結晶シリコン層２２の一部を露出させる。１種または複数種の選択的エッチング・プロセスを利用して上記の材料層を除去する。多結晶シリコンの露出部周囲の材料、例えば窒化物層２８および６２’、および酸化物スペーサ３０は、等方性ＲＩＥプロセスを利用して除去して、どんなフェンス問題も取り除くことができる。犠牲多結晶シリコン２２を除去しない実施形態もある。したがって、リソグラフィと種々のエッチング工程を行う必要が無い。ただし、この場合は、コレクタ・コンタクト区域６３を犠牲多結晶シリコン層２２で覆ってはならない。
図１６は、フォトレジスト・マスク６４を形成し、各種の材料層を除去して以前除去されなかった犠牲多結晶シリコン層２２の部分を露出させた後に形成されている構造を示す。
各種のエッチング工程に続いて、フォトレジスト・マスク６４を除去し、選択的酸化物エッチング・プロセスを利用して、ＨＢＴデバイス区域１４に露出した酸化物層４４を、残った酸化物層３６と共に除去する。構造全体にわたってエミッタ・多結晶シリコン層６６を形成し、例えば図１７に示した構造を得る。エミッタ・多結晶シリコン層６６は、ＣＶＤプロセスで付着し、ｉｎ−ｓｉｔｕドーピングを行うことができる。あるいは、本発明のこの後の加工工程でイオン注入によってドーパントを導入することができる。
エミッタ・多結晶シリコン層６６の形成に続いて、通常の付着プロセスを利用してエミッタ・多結晶シリコン層６６の上に窒化物層６８を形成する。次いで、付着した窒化物層６８を含む構造は、窒化物層６８が、ＨＢＴデバイス区域１４の上にあるエミッタ・多結晶シリコン層６６部分の上にだけ残るようにパターン化する。次いで、露出した多結晶シリコンを除去して、例えば図１８に示した構造を得る。尚、本発明のこの工程の後、ＣＭＯＳトランジスタ・デバイス区域１６には窒化物層２８が露出している。
次いで、ＣＭＯＳトランジスタ・デバイス区域１６に露出した窒化物層２８を選択的エッチング・プロセスで除去して、例えば図１９に示した構造を得る。これ以前に行われていない場合は、本発明のこの時点でソース／ドレイン領域を形成することができる。
図２０は、選択的エッチング・プロセスを利用して、ＣＭＯＳトランジスタ・デバイス区域１６からゲート誘電体１８の露出部分を除去した後に形成されている構造を示す。尚、この選択的エッチング・プロセスは、ゲート誘電体１８が酸化物の場合は、多結晶シリコン・ゲート導体２４，２４’の頂上から酸化物層２６も除去する。この選択的エッチング工程は、分離酸化物６０の露出部分もエッチングする。次いで、窒化物付着とＲＩＥを行って、エミッタ６６の側部に窒化物スペーサを形成する。この工程をリソグラフィと組み合わせて用いて、抵抗器を形成する区域を画定することもできる。図２０に示した構造は、次にサリサイド化プロセスにかけることができる。サリサイド化プロセスは、露出多結晶シリコンを含む区域にシリサイド領域を形成する。次いで、ＨＢＴエミッタ、ベース、コレクタおよびＣＭＯＳゲート、ならびにソース、ドレインおよび他のデバイスへのコンタクトを形成する。
図２１は、従来技術のプロセスによって製作されたＢｉＣＭＯＳ集積回路の異なる区域間の高さの違いを示した横断面図である。例えば、米国特許第６，４９２，２３８Ｂ１号を参照されたい。従来技術のプロセスでは、異なる膜スタックを有する３つの区域があり、その高さも異なる可能性がある。アイランド３００とアイランド２９０の間の高さの違いは、最適の多結晶シリコン厚みを選択すれば、理論的にはゼロに設定することができる。しかし、これらの２つのアイランドは異なる複数の膜からなっており、それぞれの膜の標準的な膜厚変動が、この２つのアイランドに数百オングストロームの高さの違いを引き起こす可能性がある。アイランド２９０と２８０の間の高さの違いは、調整することがさらに困難である。
図２２は、本発明の方法を用いて製作したＢｉＣＭＯＳ集積回路の異なる区域間の高さの違いを示した図（横断面図）である。ここでは、高さが違う区域は、エミッタ・ペデスタルと支持区域の２つのみである。高さの違いは、多結晶シリコンの厚みを変えることによって調整することができる。
ＣＭＯＳゲートと犠牲多結晶シリコンの間に多結晶シリコン充填材を使うメリットは２通りある。第１に、隆起外部ベースを形成するための開口部を除いてウェーハ上どこでも高さが実質的に同じなので、隆起外部ベースのＣＭＰ工程が単純化され、リソグラフィやエッチング工程を追加して、隆起外部ベースのＣＭＰが残したＣＭＯＳゲートと犠牲多結晶シリコン間に残留した材料を除去する必要が無い。第２に、この充填材がないと、ＣＭＯＳゲート間の間隙は狭くかつ様々なので、ＨＢＴプロセス中のある厚膜の付着後に、残った間隙が非常に狭いために薄膜付着が残った間隙を充填してしまう可能性がある。膜の厚みはＣＭＯＳゲート・ポリの厚みと実質的に同じ厚みであるから、充填された狭い間隙内のこの薄膜を除去するには、はるかに長いエッチングが必要である。早い段階でＣＭＯＳゲート間の間隙を充填することにより、こうした潜在的な問題が取り除かれる。
本発明をその好ましい実施形態に関して具体的に図示し説明してきたが、当分野の技術者なら、本発明の精神および範囲を逸脱することなく、形態および詳細についての上記および他の変更を行うことができることを理解するであろう。したがって、本発明は、説明し図示したそのままの形態および詳細に限定されるものではなく、頭記の特許請求の範囲の精神および範囲に収まるものである。
本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 本発明で用いた基本的な加工工程を示した図（横断面図）である。 従来技術のプロセスによって製作されたＢｉＣＭＯＳ集積回路の異なる区域間の高さの違いを示した図（横断面図）である。 本発明の方法を用いて製作したＢｉＣＭＯＳ集積回路の異なる区域間の高さの違いを示した図（横断面図）である。
符号の説明
１０ 基板
１２ 分離領域
１４ バイポーラ・トランジスタ区域
１６ ＣＭＯＳトランジスタ・デバイス区域
１８ ゲート誘電体
２０ 多結晶シリコン層
２２ 犠牲多結晶シリコン層
２４ 多結晶シリコン・ゲート誘電体
２４’ 多結晶シリコン・ゲート誘電体
２６ 酸化物層
２８ 窒化物層（または多層）
３０ 酸化物スペーサ
３２ 各多結晶シリコン・ゲート間に存在するスペース
３４ 多結晶シリコン位置設定材料
３６ 第２酸化物層
３８ 第２多結晶シリコン層
４０ キャップ酸化物層
４１ 開口部
４２ ベース層
４４ 酸化物層
４６ ＣＶＤ多結晶シリコン層
４８ 開口部内のＣＶＤ多結晶シリコン層
５０ フォトレジスト・マスク
５２ ＣＭＰストップ層
５４ エミッタ・ペデスタル・スタック
５６ 窒化物外部スペーサ
５８ 隆起外部ベース
６０ 酸化物分離層
６２ 置換内部窒化物スペーサ
６３ コレクタ・コンタクト区域
６４ フォトレジスト・マスク
６６ エミッタ・多結晶シリコン層
６８ 窒化物層

Claims (21)

  1. ＢｉＣＭＯＳ集積回路の製作方法であって、
    基板上に設けられたゲート誘電体の表面上に多結晶シリコン層を形成するステップであって、前記基板が、少なくとも１個のバイポーラ・トランジスタを形成するデバイス区域と、少なくとも１個の相補型金属酸化物半導体（ＣＭＯＳ）トランジスタを形成するデバイス区域とを有するステップと、
    前記多結晶シリコン層をパターン化して、少なくとも１個のバイポーラ・トランジスタを形成する前記デバイス区域の上に犠牲多結晶シリコン層を設け、一方、少なくとも１個のＣＭＯＳトランジスタを形成する前記デバイス区域に少なくとも１個のゲート導体を同時に設けるステップと、
    少なくとも１個のゲート導体のそれぞれのまわりに少なくとも１対のスペーサを形成して、前記少なくとも１個のＣＭＯＳトランジスタを設けるステップと、
    少なくとも１個のバイポーラ・トランジスタを形成する前記デバイス区域の上の前記犠牲多結晶シリコン層の一部を選択的に除去して、少なくとも１個の開口部を設けるステップと、
    少なくとも１個の開口部に、隆起外部ベースを有する少なくとも１個のバイポーラ・トランジスタを形成するステップと
    を含む方法。
  2. 選択的に除去するステップを行う前に、ＣＭＯＳゲートと犠牲多結晶シリコン層を含むパターン化多結晶シリコン層間のスペースを充填するステップをさらに含み、前記充填材料を後のステップで除去する、請求項１に記載の方法。
  3. 隆起外部ベースＣＭＰ工程の後で前記犠牲多結晶シリコン層を除去する、請求項１に記載の方法。
  4. 前記犠牲多結晶シリコン層を除去しない、請求項１に記載の方法。
  5. エミッタ・多結晶シリコンの付着前に犠牲多結晶シリコン層上の酸化物層と窒化物層をまず除去し、エミッタ・多結晶シリコンのエッチング時にエミッタ・多結晶シリコンと一緒に犠牲多結晶シリコン層を除去することによって、前記犠牲多結晶シリコン層を除去してエミッタを形成する、請求項３に記載の方法。
  6. 少なくとも１個のバイポーラ・トランジスタを形成することが、
    前記少なくとも１個の開口部にエピタキシャル層を形成するステップと、
    エピタキシャル層の上に酸化物を形成するステップと、
    酸化物の上に誘電体層を形成するステップと、
    開口部内にない誘電体層とその下にある膜の一部を除去し、保護酸化物層上で停止させて、開口部内の誘電体層の上面を、ＣＭＯＳゲートと犠牲多結晶シリコンの上の保護酸化物層の上面と同じ高さにするステップと、
    多結晶シリコン層の上にＣＭＰストップ層を設けるステップと、
    ＣＭＰストップ層の選択部分を保護するステップと、
    隆起外部ベースと、この開口部に取り囲まれた、エミッタを形成する場所を保持するスタックとを形成するために、保護されていないＣＭＰストップ層とその下の誘電体層の一部を除去するステップと、
    露出した酸化物層を除去し、除去した区域に前記隆起外部ベースを形成するステップと、
    まずブランケット酸化物層を付着させ、ＣＭＰプロセスを用いてＣＭＰストップ層上の酸化膜を除去することによって、前記隆起外部ベースの上に酸化物分離層を形成するステップと、
    前記スタックと前記下にある酸化物を除去するステップと、
    前記スタックが以前占めていた区域にエミッタ・多結晶シリコンを形成するステップと
    を含む、請求項１に記載の方法。
  7. 前記隆起外部ベースがシリコンまたはＳｉＧｅからなる、請求項６に記載の方法。
  8. まずブランケット外部ベース膜を付着させ、ＣＭＰプロセスを用いてＣＭＰストップ層上の膜部分を除去し、前記膜を隆起外部ベース層の目標厚みまでリセスさせることによって隆起外部ベースを形成する、請求項６に記載の方法。
  9. 隆起外部ベースを選択的エピタキシによって形成する、請求項６に記載の方法。
  10. ＣＭＰストップ層が窒化物であり、ＣＭＰストップ層の付着前に付着させる誘電体層が多結晶シリコンまたは窒化物である、請求項６に記載の方法。
  11. 前記スタックが以前占めていた区域の露出側壁に置換内部窒化物スペーサを形成するステップをさらに含む、請求項６に記載の方法。
  12. 充填材料が多結晶シリコンであり、エミッタを形成するために多結晶シリコン・エッチング工程中に除去される、請求項２に記載の方法。
  13. 隆起外部ベースのＣＭＰ工程後に前記犠牲多結晶シリコン層を除去する、請求項２に記載の方法。
  14. 前記犠牲多結晶シリコン層を除去しない、請求項２に記載の方法。
  15. エミッタ・多結晶シリコンの付着前に犠牲多結晶シリコン層上の酸化物層と窒化物層をまず除去し、エミッタ・多結晶シリコンのエッチング時にエミッタ・多結晶シリコンと一緒に犠牲多結晶シリコン層を除去することによって、犠牲多結晶シリコン層を除去してエミッタを形成する、請求項１３に記載の方法。
  16. 少なくとも１個のバイポーラ・トランジスタを形成することが、
    少なくとも１個の開口部にエピタキシャル層を形成するステップと、
    エピタキシャル層の上に酸化物を形成するステップと、
    酸化物の上に誘電体層を形成するステップと、
    開口部内にない誘電体層とその下にある膜の一部を除去し、保護酸化物層上で停止させて、開口部内の誘電体層の上面を、ＣＭＯＳゲートと犠牲多結晶シリコン層の上の保護酸化物層の上面と同じ高さにするステップと、
    犠牲多結晶シリコン層の上にＣＭＰストップ層を設けるステップと、
    前記ＣＭＰストップ層の選択部分を保護するステップと、
    隆起外部ベースと、この開口部に取り囲まれた、エミッタを形成する場所を保持するスタックとを形成するために、保護されていないＣＭＰストップ層とその下の誘電体層の一部を除去するステップと、
    露出した酸化物層を除去し、除去した区域に前記隆起外部ベースを形成するステップと、
    まずブランケット酸化物層を付着させ、ＣＭＰプロセスを用いてＣＭＰストップ層上の酸化膜を除去することによって、前記隆起外部ベースの上に酸化物分離層を形成するステップと、
    前記スタックと前記下にある酸化物を除去するステップと、
    前記スタックが以前占めていた区域にエミッタ・多結晶シリコンを形成するステップと
    を含む、請求項２に記載の方法。
  17. 前記隆起外部ベースがシリコンまたはＳｉＧｅからなる、請求項１６に記載の方法。
  18. まずブランケット外部ベース膜を付着させ、ＣＭＰプロセスを用いてＣＭＰストップ層上の膜部分を除去し、前記膜を隆起外部ベース層の目標厚みまでリセスさせることによって隆起外部ベースを形成する、請求項１６に記載の方法。
  19. 隆起外部ベースを選択的エピタキシによって形成する、請求項１６に記載の方法。
  20. ＣＭＰストップ層が窒化物であり、ＣＭＰストップ層の付着前に付着させる誘電体層が多結晶シリコンまたは窒化物である、請求項１６に記載の方法。
  21. 前記スタックが以前占めていた区域の露出側壁に置換内部窒化物スペーサを形成するステップをさらに含む、請求項１６に記載の方法。
JP2004085745A 2003-04-18 2004-03-23 隆起外部ベースを有するＢｉＣＭＯＳの集積方式 Expired - Fee Related JP4148518B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/249,563 US6780695B1 (en) 2003-04-18 2003-04-18 BiCMOS integration scheme with raised extrinsic base

Publications (2)

Publication Number Publication Date
JP2004319983A true JP2004319983A (ja) 2004-11-11
JP4148518B2 JP4148518B2 (ja) 2008-09-10

Family

ID=32867825

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004085745A Expired - Fee Related JP4148518B2 (ja) 2003-04-18 2004-03-23 隆起外部ベースを有するＢｉＣＭＯＳの集積方式

Country Status (4)

Country Link
US (1) US6780695B1 (ja)
JP (1) JP4148518B2 (ja)
KR (1) KR100543633B1 (ja)
TW (1) TWI283481B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021747A (ja) * 2006-07-11 2008-01-31 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法及び半導体装置
JP2008021746A (ja) * 2006-07-11 2008-01-31 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法
JP2009540596A (ja) * 2006-06-14 2009-11-19 エヌエックスピー ビー ヴィ 半導体デバイスおよびこのようなデバイスの製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145953A1 (en) * 2004-01-05 2005-07-07 Chartered Semiconductor Manufacturing Ltd Heterojunction BiCMOS integrated circuits and method therefor
US7291541B1 (en) 2004-03-18 2007-11-06 National Semiconductor Corporation System and method for providing improved trench isolation of semiconductor devices
US7060551B2 (en) * 2004-06-18 2006-06-13 Macronix International Co., Ltd. Method of fabricating read only memory and memory cell array
US7892910B2 (en) * 2007-02-28 2011-02-22 International Business Machines Corporation Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
US7927958B1 (en) 2007-05-15 2011-04-19 National Semiconductor Corporation System and method for providing a self aligned bipolar transistor using a silicon nitride ring
US7910447B1 (en) 2007-05-15 2011-03-22 National Semiconductor Corporation System and method for providing a self aligned bipolar transistor using a simplified sacrificial nitride emitter
US7642168B1 (en) * 2007-05-18 2010-01-05 National Semiconductor Corporation System and method for providing a self aligned bipolar transistor using a sacrificial polysilicon external base
US7838375B1 (en) 2007-05-25 2010-11-23 National Semiconductor Corporation System and method for providing a polyemit module for a self aligned heterojunction bipolar transistor architecture
US7846806B1 (en) * 2007-05-25 2010-12-07 National Semiconductor Corporation System and method for providing a self aligned silicon germanium (SiGe) heterojunction bipolar transistor using a mesa emitter-base architecture
US7645666B2 (en) * 2007-07-23 2010-01-12 Infineon Technologies Ag Method of making a semiconductor device
US7790542B2 (en) * 2008-06-18 2010-09-07 International Business Machines Corporation CMOS devices having reduced threshold voltage variations and methods of manufacture thereof
CN102738153B (zh) * 2012-07-16 2016-03-30 西安电子科技大学 一种SiGe HBT双应变平面BiCMOS集成器件及制备方法
DE102017216214B4 (de) * 2017-09-13 2019-05-09 Infineon Technologies Ag Verfahren zur Herstellung eines kombinierten Halbleiterbauelements
EP3671856B1 (en) 2018-12-21 2023-01-25 IMEC vzw A method for forming a group iii-v heterojunction bipolar transistor on a group iv substrate and corresponding heterojunction bipolar transistor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0768709B1 (en) * 1990-11-14 2005-02-16 Samsung Semiconductor, Inc. A BiCMOS process with low base recombination current bipolar transistor
JP3003632B2 (ja) * 1997-06-27 2000-01-31 日本電気株式会社 半導体集積回路およびその製造方法
US6117717A (en) * 1999-06-07 2000-09-12 Fairchild Semiconductor Corporation Method for after gate implant of threshold adjust with low impact on gate oxide integrity

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009540596A (ja) * 2006-06-14 2009-11-19 エヌエックスピー ビー ヴィ 半導体デバイスおよびこのようなデバイスの製造方法
JP2008021747A (ja) * 2006-07-11 2008-01-31 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法及び半導体装置
JP2008021746A (ja) * 2006-07-11 2008-01-31 Asahi Kasei Electronics Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100543633B1 (ko) 2006-01-20
JP4148518B2 (ja) 2008-09-10
TW200507262A (en) 2005-02-16
TWI283481B (en) 2007-07-01
KR20040090695A (ko) 2004-10-26
US6780695B1 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
US6979884B2 (en) Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border
KR100352079B1 (ko) 에피택셜 바이폴라 ｂｉｃｍｏｓ 소자의 제조 방법
US6812111B2 (en) Methods for fabricating MOS transistors with notched gate electrodes
JP4448462B2 (ja) バイポーラ・トランジスタの製作方法
JP4148518B2 (ja) 隆起外部ベースを有するＢｉＣＭＯＳの集積方式
US8373236B2 (en) Semiconductor device and method of manufacturing such a device
JP4027064B2 (ja) Ｍｏｓｆｅｔデバイスの製造方法
US7074685B2 (en) Method of fabrication SiGe heterojunction bipolar transistor
JP2009141375A (ja) 半導体プロセスおよび集積回路
US8618636B1 (en) Fin bipolar transistors having self-aligned collector and emitter regions
US6800921B1 (en) Method of fabricating a polysilicon capacitor utilizing fet and bipolar base polysilicon layers
US6777302B1 (en) Nitride pedestal for raised extrinsic base HBT process
US20120132961A1 (en) Heterojunction bipolar transistor manufacturing method and integrated circuit comprising a heterojunction bipolar transistor
US8173511B2 (en) Method of manufacturing a semiconductor device and semiconductor device obtained with such a method
JP3989778B2 (ja) ＳｉＧｅヘテロ接合バイポーラ・トランジスタ及びこれの製造方法
EP1383164A1 (en) FinFET device and a method for manufacturing such device
GB2495347A (en) Semiconductor device structure and manufacturing method thereof
US7109555B1 (en) Method for providing short channel effect control using a silicide VSS line
JP2010141044A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080428

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080428

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20080428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080617

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080623

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees