CN100399577C - 双极晶体管及其制造方法 - Google Patents

双极晶体管及其制造方法 Download PDF

Info

Publication number
CN100399577C
CN100399577C CNB2004100925812A CN200410092581A CN100399577C CN 100399577 C CN100399577 C CN 100399577C CN B2004100925812 A CNB2004100925812 A CN B2004100925812A CN 200410092581 A CN200410092581 A CN 200410092581A CN 100399577 C CN100399577 C CN 100399577C
Authority
CN
China
Prior art keywords
emitter
bipolar transistor
region
polysilicon emitter
outstanding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2004100925812A
Other languages
English (en)
Other versions
CN1624928A (zh
Inventor
玛瓦恩·H.·卡特
理查德·P.·沃朗特
格利高里·弗里曼
戴维·C.·阿尔格雷恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1624928A publication Critical patent/CN1624928A/zh
Application granted granted Critical
Publication of CN100399577C publication Critical patent/CN100399577C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8248—Combination of bipolar and field-effect technology
    • H01L21/8249—Bipolar and MOS technology

Abstract

本发明提供了一种具有自对准的突出的非本征基极硅化物和发射极触点边界的双极晶体管。与不包括自对准的硅化物和自对准的发射极触点边界的双极晶体管相比，本发明的双极晶体管呈现出减轻的寄生现象。本发明还涉及制造本发明的双极晶体管结构的方法。在本发明的方法中，块状发射极多晶硅区代替传统的T形发射极多晶硅。

Description

双极晶体管及其制造方法
技术领域
本发明涉及一种双极晶体管，尤其涉及一种具有与发射极自对准的、具有硅化物区的突出的非本征基极和发射极触点边界的双极晶体管。与不包括自对准的硅化物和自对准的发射极触点边界的双极晶体管相比，本发明的双极晶体管呈现出减轻的寄生现象。本发明还涉及多种制造具有突出的非本征基极的双极晶体管结构的方法，其中所述基极具有与发射极自对准的硅化物区和发射极触点边界。
背景技术
截止频率(fT)和最大振荡频率(fmax)是高速晶体管运算速度的最具代表性的量度。因此，对高速晶体管的设计和优化工作主要针对上述参数的最大化。因为发射极尺寸缩小来提高双极晶体管的性能，所以寄生电阻和电容变大，且在决定晶体管运算速度(即fT和fmax)的过程中更为重要。
对于小发射极来说，发射极触点尺寸需较大，从而保持低接触电阻和高电流工作能力。结果，发射极触点区需要由光刻级的尺寸X来限定，如图1所示，大于发射极的尺寸；图1是使用现有技术的工艺制成的双极晶体管剖面图。这样形成一种T形发射极，具有尺寸Y的超出的顶部区域，以防止突出的非本征基极硅化物边缘延伸靠近且自对准发射极边缘，增加发射极和非本征基极之间的重叠区域。
硅化物延伸靠近发射极的局限性导致产生较高的基极电阻(Rb)。具体而言，电流必须对角线地穿过多晶硅到达硅化物边缘，由于非硅化多晶硅的分量Rb(多)，导致产生较高的基极电阻，如图1所示。Rb(多)可以高达总基极电阻的36％。此外，由于跨过隔离层TEOS的附加分量Ceb(TEOS)，发射极的超出顶部区域导致产生更高的发射极-基极电容(Ceb)，如图1所示。
考虑到现有技术的双极晶体管的上述缺陷，需要开发一种新的、改进的双极晶体管，其中电阻和电容已经充分减小，以便提高晶体管的高速性能。
发明内容
本发明的一个目的是提供一种高性能双极晶体管，其中截止频率(fT)和最大振荡频率(fmax)已经优化。
本发明的另一目的是提供一种双极晶体管，其中寄生电阻和电容已经充分减小。
本发明的另一目的是提供一种双极晶体管，其中非本征基极硅化物以自对准方式相对于发射极定位。
本发明的另一目的是提供一种双极晶体管，其中基极电阻Rb的多晶硅分量Rb(多)明显减小。
本发明的另一目的是提供一种双极晶体管，其中发射极触点边界以自对准方式由一个间隔件或双间隔件限定。
在本发明中这些和其他目的及优点是通过形成这样一种双极晶体管实现的，其中发射极区为块形式，而非T形，现有技术通常就是这样(见图1)。块状发射极区允许非本征基极硅化物以自对准的方式相对于发射极形成。这样，基极电阻的多晶硅分量Rb(多)明显减小，因为电流垂直地穿过多晶硅，到达硅化物的边缘。
此外，块状发射极区消除了横跨隔离氧化物的发射极-基极寄生电容分量Ceb(TEOS)，如图1所示。而且，在本发明中，块状发射极区可以硅化，从而进一步减小发射极电阻Re。
提供具有块状发射极区的双极晶体管的另一优点，是发射极触点边界可以利用一个间隔件或双间隔件以自对准的方式限定。而且，本发明提供的自对准的发射极触点边界具有与现有技术中光刻形成的触点相同的尺寸(见图1)。
这是关键的，因为间隔件在刻蚀步骤中作为刻蚀阻挡层，防止非本征基极区暴露在发射极触点开口(CE)中，在触点开口的反应离子刻蚀(RIE)过程中该开口可能在尺寸上大于发射极。而且，间隔件代替了如图1所示的现有技术中的隔离氧化物，在发射极和基极之间提供电隔离。在这种情况下，可以以自对准的方式，以缩小的发射极尺寸同时保持发射极触点尺寸不变地进行硅化。本发明的方法实现了上述目的，同时通过以自对准的方式形成发射极触点边界，从而节省了光刻掩模。
本发明的第一方面涉及一种具有自对准的硅化物(位于突出的非本征基极区上和块状多晶硅发射极区内)和自对准的发射极触点边界的双极晶体管。具体而言，且从较宽的方面来说，本发明的双极晶体管包含：
包含本征基极区和周围突出的非本征基极区的基极区；
位于所述本征基极区顶上且与之接触的块状多晶硅发射极区；
位于所述突出的非本征基极区上的第一硅化物层，所述第一硅化物层具有与所述块状多晶硅发射极的侧壁自对准的内边缘；
位于所述块状多晶硅发射极内的第二硅化物层，所述第二硅化物层的外边缘与第一硅化物层的内边缘自对准；
位于所述突出的非本征基极区顶上的自对准发射极触点边界，所述自对准发射极触点边界的内边缘与所述块状多晶硅发射极区的侧壁自对准。
在本发明的第一方面，位于所述块状多晶硅发射极区内的所述第二硅化物层可以位于多晶硅发射极顶上或所述发射极区内，较薄的保形多晶硅发射极顶上。
在本发明的第一方面，所述自对准发射极触点边界由单一一个宽间隔件限定，该间隔件位于所述突出的非本征基极区的一部分顶上，靠近所述块状多晶硅发射极区。
在本发明的第一方面的另一实施例中，所述自对准发射极触点边界由两个间隔件限定，该间隔件位于所述突出的非本征基极区的一部分顶上，靠近所述块状多晶硅发射区域。
在本发明的第一方面的某些实施例中，所述块状多晶硅发射极区包括发射极开口，该开口包括非凹入式的多晶硅发射极。
在本发明的第一方面的另一实施例中，所述块状多晶硅发射极包括位于所述发射极开口内的侧壁上的保形多晶硅层。
在本发明的第二方面，提供了一种具有位于所述突出的非本征基极区上的自对准硅化物和自对准发射极触点边界的双极晶体管。具体而言，且在更宽的方面来说，本发明的双极晶体管包含：
包含本征基极区和周围的突出的非本征基极区的基极区；
位于所述本征基极区顶上且与之接触的块状多晶硅发射极区；
位于所述突出的非本征基极区上的第一硅化物层，所述第一硅化物层具有与所述决状多晶硅发射极的侧壁自对准的内边缘；
位于所述突出的非本征基极区顶上的自对准发射极触点边界，所述自对准发射极触点边界的内边缘与所述块状多晶硅发射极区的侧壁自对准。
在本发明的第二方面，所述块状多晶硅发射极区包括具有凹入的上表面的多晶硅发射极。在该实施例中，金属插头、或发射极触点本身至少在所述下凹的多晶硅发射极顶上形成。在所述块状多晶硅发射极区没有第二硅化物层。
在本发明的第二方面，所述自对准的发射极触点边界由单一一个宽间隔件限定，该间隔件位于所述突出的非本征基极区的一部分顶上，靠近所述块状多晶硅发射极区。
在本发明的第二方面的另一实施例中，所述自对准发射极触点边界由双间隔件限定，该间隔件位于所述突出的非本征基极区的一部分顶上，靠近所述块状多晶硅发射区域。
本发明的第三方面涉及一种制造具有自对准硅化物和自对准发射极触点边界的双极晶体管的方法。在更宽的方面来说，本发明的方法包含：
在突出的非本征基极/电介质叠层中形成发射极开口，所述发射极开口具有限定发射极的最终尺寸且提供横向的发射极-基极隔离的绝缘间隔件；
在所述发射极开口中形成块状多晶硅发射极区；
去除所述电介质，露出所述突出的非本征基极；
对露出的所述突出的非本征基极图案化；
在至少所述图案化的突出的非本征基极上形成第一硅化物层，所述第一硅化物层具有与所述块状多晶硅发射极区自对准的内边缘；
在一部分所述图案化的突出的非本征基极顶上形成自对准的发射极触点边界。
在本发明的一个实施例中，所述自对准的发射极触点边界由位于所述图案化的突出的非本征基极的一部分顶上、且靠近所述块状多晶硅发射极区的一个宽间隔件形成。
在本发明的另一实施例中，所述自对准的发射极触点边界由位于所述图案化的突出的非本征基极的一部分顶上、且靠近所述块状多晶硅发射极区的双间隔件形成。
在本发明的某些实施例中，所述块状多晶硅发射极区包括具有与所述突出的非本征基极/电介质叠层的上表面共面的上表面的多晶硅发射极。在该实施例中，发射极多晶硅的上表面在所述突出的非本征基极的上表面上方。
在本发明的另一实施例中，所述块状多晶硅发射极区包括多晶硅发射极，该多晶硅发射极具有在所述突出的非本征基极/电介质叠层的上表面下方下凹的上表面。具体而言，所述下凹的多晶硅发射极的上表面在所述突出的非本征基极的上表面下方。在该实施例中，金属插头、或发射极触点本身至少在所述下凹的多晶硅发射极顶上形成。
在本发明的另一实施例中，所述块状多晶硅发射极区包括在所述开口内的侧壁上形成的保形多晶硅层。
附图说明
图1是示出了具有T形发射极区的现有技术的双极晶体管的示意图(剖面图)。
图2A-2H是示出了在制造根据本发明第一实施例的双极晶体管的过程中采用的加工步骤的示意图(剖面图)。
图3是示出了本发明第二实施例的双极晶体管的示意图(剖面图)。
图4A-4D是示出了本发明第三实施例的示意图(剖面图)。
图5A-5F是示出了本发明第四实施例的示意图(剖面图)。
图6A-6E是示出了本发明第五实施例的示意图(剖面图)。
具体实施方式
现在将参照本申请的附图详细描述本发明，本发明提供了具有自对准的硅化物和自对准的发射极触点边界的双极晶体管，及其制造方法。在附图中，相同和/或相应的元件用相同的附图标记表示。
本发明的附图示出了异质结双极晶体管(HBT)区域。为清楚起见，在附图中没有示出CMOS器件区域和典型的BiCMOS结构的其他区域。这些没有示出的其他区域在所示的HBT区域外围。此外，虽然示出了一个HBT器件区域，但本发明可以用于在一个基底上形成多个HBT。
首先参照图2A-2H，该图示出了本发明的第一实施例。在该实施例中，包括与最初的突出的非本征基极/电介质叠层共面的多晶硅发射极的块状多晶硅发射极区，用于形成具有自对准的硅化物和自对准的发射极触点边界的双极晶体管。本发明的第一实施例包括首先提供图2A所示的部分双极晶体管结构10。图2A的部分双极晶体管结构10包含具有隔离区14的含硅基底12。
含硅基底12可包括任何包括硅的半导体材料。可以用于本发明的含硅基底12的示例包括，但不限于：Si，SiGe，SiGeC，SiC，绝缘体上硅，或绝缘体上SiGe。作为选择，含硅基底12可以包括叠层结构，其中Si层比如epi-Si或非晶Si在半导体基底顶上形成。含硅基底12可包括多个掺杂或阱区。含硅基底12也可包括集电极区18和集电极透过区16。
隔离区14可以是如图所示的沟槽隔离区，或隔离区14可以是场氧化区域。当采用沟槽隔离区时，使用本领域技术人员公知的技术形成沟槽隔离区，例如包括光刻、刻蚀、可选地形成衬层、沟槽填充和平面化。沟槽填料包括电介质，比如高密度氧化物或四乙基原硅酸盐(TEOS)。当使用场氧化隔离区时，在形成此类隔离区时可以使用硅局部氧化的工艺。
所述部分双极晶体管结构10还包括图案化的保护材料20，比如位于HBT器件区域的选定部分顶上的氧化物，氮化物，氧氮化物或其任意组合。图案化的保护性材料20利用淀积或热生长、光刻和刻蚀形成。在上述的多种材料中，推荐图案化的保护材料20由氧化物形成。
此外，图2A所示的部分双极晶体管结构10还包括基极区，该区包括本征基极区22和周围突出的非本征基极区24。所述基极区使用低温外延生长工艺形成，该工艺通常在约450℃至约700℃的温度下进行。本征基极22可包含Si、SiGe或Si和Ge的组合。本征基极部分22通常是单晶的，而非本征基极层24通常是多晶的Si或SiGe。
部分双极晶体管结构10还包括在电介质层26和突出的非本征基极层24内形成的发射极开口28。在发射极开口内示出氧化层30和环形绝缘间隔件32。电介质层26由氧化物、氮化物或氧氮化物形成。在上述电介质材料中，推荐电介质层26为氧化物。绝缘间隔件32由电介质形成，比如氮化物或氧化物。
根据本发明，电介质层26和下方的非本征基极层24形成突出的非本征基极/电介质叠层。在图2A中，附图标记34指示突出的非本征基极/电介质叠层。在本发明中采用绝缘间隔件32来限定发射极的最终尺寸，并提供横向的发射极-基极隔离。
然后，利用选择的刻蚀工艺去除没有被绝缘间隔件32保护的氧化层30的部分，形成直到下方本征基极22的直接开口。在形成到本征基极22的直接开口之后，通过普通的原位掺杂淀积工艺或淀积以及随后的离子注入，在电介质层26上在发射极开口28内形成多晶硅发射极36。在图2B中示出了生成的包括多晶硅发射极36的结构。
接着，如图2C所示，图2B所示的多晶硅发射极36经历普通的平面化工艺，比如化学机械抛光(CMP)。作为选择，在形成图2C所示的结构时可以使用反应离子刻蚀(RIE)深加工步骤。在本发明的该实施例中，当到达电介质层26的上表面时停止平面化或RIE深刻蚀过程。这样，多晶硅发射极36具有与电介质层26的上表面共面的上表面。应当指出，在图2C中，形成块状多晶硅发射极区。所述块状多晶硅发射极区在图2C中用附图标记38标出。
在本发明的该实施例中，块状多晶硅发射极区38包括平面化的多晶硅发射极36、绝缘间隔件32和氧化层30的未刻蚀部分。块状多晶硅发射极区38具有与突出的非本征基极层24的内边缘24’接触的外侧壁40。
然后，利用与多晶硅或氮化物相比选择性去除氧化物的刻蚀工艺从所述结构去除绝缘层26，形成图2D所示的结构。所述去除工艺停止在突出的非本征基极层24的上表面顶上。
接着，通过光刻和反应离子刻蚀对突出的非本征基极层24图案化，形成突出的非本征基极区27。在图案化步骤之后，利用选择性去除图案化的保护材料20的刻蚀工艺去除图案化的保护材料20。在图2E中示出了生成的、包括突出的非本征基极区27在内的结构。
然后，分别利用普通的硅化工艺，包括金属硅化物的淀积，比如Ni，Pt，Co，或Ti，和退火，在突出的非本征基极区27的露出部分和多晶硅发射极36的上表面上方形成硅化物层44和45。在这种情况下，发射极的总电阻由于硅化物层45而减小。如图2F所示，在非本征基极区27顶上的第一硅化物层44具有与块状多晶硅发射极区38的边缘40自对准的内边缘44’。第二硅化物层45与第一硅化物层44自对准。还应指出的是，还在露出的半导体基底12顶上在集电极透过区16内形成第三硅化物区域46。
图2G示出了通过形成宽间隔件48以与发射极块自对准的方式形成发射极触点边界。如图所示，发射极触点边界，即宽间隔件48位于突出的非本征基极区27的一些部分顶上，且它与块状多晶硅发射极区38的边缘自对准。宽间隔件48，通常是氧化物，通过淀积和刻蚀形成。宽间隔件48邻近块状多晶硅发射极区38的边缘40以及在硅化物层44顶上形成。
图2H示出了在包括氮化物层54和掺杂的硅酸盐玻璃层56的电介质叠层淀积、平面化、以及触点形成之后的结构。掺杂的硅酸盐玻璃可包括硼掺杂的硅酸盐玻璃、磷掺杂的硅酸盐玻璃、或硼-磷掺杂的硅酸盐玻璃。所述淀积和平面化包括本领域公知的技术。触点形成包括触点金属比如W，Ti，Cu，Ta等的光刻、刻蚀、淀积、和平面化。在本发明中此时形成的各触点在图2H中标为60，62和64。触点60表示发射极触点，触点62表示基极触点，64表示集电极触点。在本发明中，发射极触点60具有大于块状多晶硅发射极区38的尺寸的尺寸。
具体而言，图2H示出了本发明的双极晶体管的基本结构。如图所示，双极晶体管结构包括包含本征基极区22和周围突出的非本征基极区27的基极区。包含多晶硅发射极36和硅化物层45的块状多晶硅发射极区38位于基极区顶上且与之接触；尤其是多晶硅发射极36直接接触本征基极区22。多晶硅发射极36与突出的非本征基极区27通过氧化物30和间隔件32隔离。硅化物层44位于突出的非本征基极区27上。硅化物层44的内边缘与块状多晶硅发射极区38自对准。硅化物45也与第一硅化物层44自对准。所述结构还包括发射极触点边界，该边界为宽间隔件48的形式，位于图案化的突出的非本征基极区27顶上。所述发射极触点边界与块状多晶硅发射极区38的边缘自对准。间隔件48具有足够的宽度，以便为具有比多晶硅发射极36宽的尺寸的发射极触点60提供发射极-基极隔离。
图3示出了本发明的第二实施例，其中在图2A-2H中使用的单个宽间隔件48用双间隔件代替。双间隔件包括L形内间隔件100和外间隔件102。双间隔件通过如下方式形成：其中通过淀积一个保形的第一电介质层，淀积和RIE刻蚀第二电介质层而形成间隔件102，以及RIE刻蚀第一电介质层形成L形间隔件100。在形成图3的实施例时，本发明此时形成双间隔件，代替图2H的实施例的宽间隔件48。所有其他工艺步骤与本发明的第一实施例相同。
具体而言，图3示出了本发明的另一双极晶体管结构。如图所示，所述双极晶体管结构包括包含本征基极区22和周围突出的非本征基极区27的基极区。包含多晶硅发射极36和自对准的硅化物层45在内的块状多晶硅发射极区38位于基极区顶上且与之接触；尤其是多晶硅发射极36与本征基极区22直接接触。多晶硅发射极36通过氧化物30和间隔件32与突出的非本征基极区隔离。硅化物层44位于突出的非本征基极区27上。硅化物层44的内边缘与块状多晶硅发射极区38自对准。所述结构还包括发射极触点边界，该边界为包含间隔件100和102的双间隔件，位于图案化的突出的非本征基极区27顶上。所述发射极触点边界与块状多晶硅发射极区38的边缘自对准。
图4A-4D示出了本发明的第三实施例。在第三实施例中，下凹的发射极多晶硅和金属插头代替了第一实施例中描述的多晶硅发射极36(见图2C)。在第三实施例中，在形成图2B所示的结构时使用的工艺步骤首先进行。然后利用反应离子刻蚀步骤或随后是反应离子刻蚀步骤的化学机械抛光(CMP)步骤，在图案化的电介质层26的上表面下方，使多晶硅发射极36下凹。在这种情况下，通过减小多晶硅发射极36的厚度，发射极的总电阻减小。在图4A中示出了生成的包括下凹的多晶硅发射极36′的结构。
接着，通过淀积和刻蚀或CMP在下凹的多晶硅发射极36′顶上形成金属插头106，如图4B所示。金属插头由与形成图2H所示的触点时使用的相同或不同的金属形成。
在形成金属插头106之后，去除图案化的电介质层26，利用光刻和反应离子刻蚀在电介质层20上对非本征基极层24图案化和去除，形成突出的非本征基极区27。此后，在露出的非本征基极区27顶上形成自对准的硅化物层44，如图4C所示。应当指出的是，在块状发射极多晶硅区域38上没有硅化物形成，因为现在顶层由金属形成，而不是与第一实施例中一样的多晶硅(见图2F)。如第一实施例一样，硅化物层46在集电极透过区16顶上形成。
其余加工步骤与第一实施例中的相同(图2G和2H)。图4D示出了本发明第三实施例的最终的双极晶体管结构。具体而言，图4D示出了本发明的另一双极晶体管结构。如图所示，所述双极晶体管结构包括包含本征基极区22和周围突出的非本征基极区27的基极区。包含薄的多晶硅发射极36′和金属插头106的块状多晶硅发射极区38位于所述基极区顶上且与之接触；尤其是下凹的多晶硅发射极36′直接接触本征基极区22。下凹的多晶硅发射极36′通过氧化物30和间隔件32与突出的非本征基极区隔离。金属插头106，位于下凹的多晶硅发射极36″顶上，通过间隔件32与突出的非本征基极区27隔离。硅化物层44位于突出的非本征基极区27上。硅化物层44的内边缘与块状多晶硅发射极区38自对准。所述结构还包括发射极触点边界，该边界为宽间隔件48的形式，位于图案化的突出的非本征基极区27顶上。所述发射极触点边界与块状多晶硅发射极区38的边缘自对准。
在图4A-4D所示的实施例中，可以用双间隔件代替宽间隔件，从而形成发射极的自对准触点边界(见图3)。
图5A-5F示出了本发明第四实施例。在第四实施例中，多晶硅发射极36被下凹的多晶硅发射极36′代替，且使用氮化物插头108。在附图中，绝缘间隔件32示为氮化物间隔件；所以不存在在插头和绝缘间隔件32之间示出的界面区域。在绝缘间隔件32不由氮化物形成的实施例中，界面将存在于绝缘间隔件32和氮化物插头108之间。
首先参照图5A，其中示出了包括下凹的多晶硅发射极36′的结构。所示结构如上针对图4A所述进行制造。然后，通过淀积和深刻蚀或CMP在下凹的多晶硅发射极36′顶上的开口内形成氮化物插头108，形成图5B所示的结构。
图5C示出了在去除电介质层26、对非本征基极层24图案化而形成突出的非本征基极区27、且在突出的非本征基极区27顶上形成硅化物层44之后的结构；在本发明中此时还在集电极透过区16顶上形成硅化物层46。没有在氮化物插头108上形成硅化物。而且，在突出的非本征基极区24顶上形成的硅化物层44与块状多晶硅发射极区38的边缘40自对准。
图5D示出了在形成宽间隔件48之后的结构。虽然示出了宽间隔件48，但该实施例还设想可以使用双间隔件。图5E示出了在去除氮化物插头108，且如果存在，还去除氮化物间隔件之后的结构。当绝缘间隔件48不是由氮化物形成的时，该去除步骤仅去除氮化物插头。通过与氧化物和多晶硅相比，选择地去除氮化物的刻蚀工艺去除氮化物插头，且如果存在，还去除氮化物间隔件32。如果不存在，通过淀积和刻蚀在发射极开口28内形成环形氧化物间隔件33，而在非本征基极区27和多晶硅发射极36′之间形成隔离。
图5F示出了包括上述多个触点的最终结构。图5F所示的结构使用结合图2H所述的工艺步骤制成。具体而言，图5F示出了本发明的另一种双极晶体管结构。如图所示，所述双极晶体管结构包括包含本征基极区22和周围突出的非本征基极区27的基极区。包含薄的多晶硅发射极36′的块状多晶硅发射极区38位于所述基极区顶上且与之接触；尤其是下凹的多晶硅发射极36′直接接触本征基极区22。下凹的多晶硅发射极36′通过间隔件33与突出的非本征基极区27隔离。硅化物层44位于突出的非本征基极区27上。硅化物层44的内边缘与块状多晶硅发射极区38自对准。所述结构还包括发射极触点边界，该边界为宽间隔件48的形式，位于图案化的突出的非本征基极区27顶上。所述发射极触点边界与块状多晶硅发射极区38的边缘自对准。在该实施例中，发射极触点60接触下凹的多晶硅发射极36′的上表面。
图6A-6E示出了本发明的第五实施例。在本发明的第五实施例中，块状发射极多晶硅区域38包括保形的多晶硅发射极层36″。图6A示出了在对图2A所示的结构淀积薄的保形多晶硅发射极层36″之后的结构。薄的保形多晶硅发射极层36″由保形淀积工艺形成，比如化学气相淀积。接着，通过淀积和深刻蚀或CMP在所述开口内形成氧化物插头110，形成图6B所示的结构。
图6C示出了在通过深刻蚀或CMP工艺去除了发射极多晶硅层之后形成的结构。应当指出的是，块状发射极多晶硅区域38包括薄的保形多晶硅发射极36″和氧化物插头110。
图6D示出了在去除图案化的电介质层26和氧化插头110、图案化非本征基极层24而形成突出的非本征基极区27、且在突出的非本征基极区27顶上形成硅化物层44和在块状多晶硅发射极38内形成自对准的硅化物插头45’之后的结构；在本发明中此时还在集电极透过区16顶上形成硅化物层46。在这种情况下，通过减小多晶硅发射极层36”和形成硅化物层45减小了发射极的总电阻。位于突出的非本征基极区27顶上的硅化物层44具有与块状多晶硅区域38的边缘自对准的内边缘。
图6E示出了在形成自对准的发射极触点边界之后的结构。在所示实施例中，在形成最终结构中采用宽间隔件48。除使用宽间隔件48之外，本发明还设想了采用双间隔件代替宽间隔件48的实施例。
具体而言，图6E示出了本发明的另一双极晶体管结构。如图所示，所述双极晶体管结构包括包含本征基极区22和周围突出的非本征基极区27的基极区。包含薄的保形多晶硅发射极36”和硅化物插头45’的块状多晶硅发射极区38位于所述基极区顶上且与之接触；尤其是保形的多晶硅发射极36”直接接触本征基极区22。多晶硅发射极36”通过氧化层30和间隔件32与突出的非本征基极区27隔离。硅化物层44位于突出的非本征基极区27上。硅化物层44的内边缘与块状多晶硅发射极区38自对准。所述结构还包括发射极触点边界，该边界为宽间隔件48的形式，位于图案化的突出的非本征基极区27顶上。所述发射极触点边界与块状多晶硅发射极区38的边缘自对准。宽间隔件48可以用双间隔件代替。
在采用双间隔件的上述任一实施例中，本发明还设想在形成触点之前去除外间隔件102，留下内部的L形间隔件100(见图3)。
应当指出的是，下凹的多晶硅发射极36’的高度可以与在此具体公开和描述的不同。
虽然已经针对优选实施例具体示出和描述了本发明，但本领域的技术人员应当理解，可以作出形式和细节上的前述和其他变化，而没有脱离本发明的主旨和范围。所以，本发明不限于所述和所示的具体形式和细节，而是落入所附权利要求的范围内。

Claims (28)

1.一种双极晶体管，包含：
包含本征基极区和周围突出的非本征基极区的基极区；
位于所述本征基极区顶上且与之接触的块状多晶硅发射极区；
位于所述突出的非本征基极区上的第一硅化物层，所述第一硅化物层具有与所述块状多晶硅发射极区的侧壁自对准的内边缘；
位于所述块状多晶硅发射极区内的第二硅化物层，所述第二硅化物层的外边缘与所述第一硅化物层的内边缘自对准；以及
位于所述突出的非本征基极区顶上的自对准发射极触点边界，所述自对准发射极触点边界的内边缘与所述块状多晶硅发射极区的侧壁自对准。
2.如权利要求1所述的双极晶体管，其特征在于所述块状多晶硅发射极区包括多晶硅发射极，该多晶硅发射极具有在所述突出的非本征基极的上表面上方的上表面。
3.如权利要求2所述的双极晶体管，其特征在于所述第二硅化物层位于所述多晶硅发射极顶上。
4.如权利要求2所述的双极晶体管，其特征在于所述第二硅化物层位于所述块状多晶硅发射极区内和保形的多晶硅发射极顶上。
5.如权利要求1所述的双极晶体管，其特征在于所述自对准的发射极触点边界由间隔件限定。
6.如权利要求5所述的双极晶体管，其特征在于所述间隔件在所述基极区和所述块状多晶硅发射极区的多晶硅发射极之间提供隔离。
7.如权利要求5所述的双极晶体管，其特征在于所述间隔件是宽间隔件、双间隔件或L形间隔件，其中所述宽间隔件的宽度足以为直接位于所述自对准的发射极触点边界和所述块状多晶硅发射极区顶上的、具有比所述块状多晶硅发射极区宽的尺寸的发射极触点提供发射极-基极隔离。
8.如权利要求1所述的双极晶体管，其特征在于所述块状多晶硅发射极区包括限定所述发射极的最终尺寸并提供横向的发射极-基极隔离的绝缘间隔件。
9.如权利要求1所述的双极晶体管，其特征在于还包含直接位于所述自对准的发射极触点边界和所述块状多晶硅发射极区顶上的发射极触点。
10.如权利要求9所述的双极晶体管，其特征在于所述发射极触点具有大于块状多晶硅发射极区的尺寸的尺寸。
11.如权利要求1所述的双极晶体管，其特征在于还包含直接位于所述突出的非本征基极区顶上的基极触点。
12.如权利要求1所述的双极晶体管，其特征在于还包含位于在所述晶体管下方的含硅基底表面上的硅化集电极透过区。
13.如权利要求12所述的双极晶体管，其特征在于还包含在所述硅化集电极透过区顶上的集电极触点。
14.一种双极晶体管，包含：
包含本征基极区和周围突出的非本征基极区的基极区；
位于所述本征基极区顶上且与之接触的块状多晶硅发射极区；
位于所述突出的非本征基极区上的硅化物层，所述硅化物层具有与所述块状多晶硅发射极区的侧壁自对准的内边缘；以及
位于所述突出的非本征基极区顶上的自对准发射极触点边界，所述自对准发射极触点边界的内边缘与所述块状多晶硅发射极区的侧壁自对准。
15.如权利要求14所述的双极晶体管，其特征在于所述块状多晶硅发射极区包括下凹的多晶硅发射极，该下凹的多晶硅发射极具有包括在其上面的金属插头的上表面。
16.如权利要求14所述的双极晶体管，其特征在于所述块状多晶硅发射极区包括下凹的多晶硅发射极，该多晶硅发射极具有与位于其上的发射极触点接触的上表面。
17.如权利要求14所述的双极晶体管，其特征在于所述自对准发射极触点边界由间隔件限定。
18.如权利要求17所述的双极晶体管，其特征在于所述间隔件在所述基极区和所述块状多晶硅发射极区的多晶硅发射极之间提供隔离。
19.如权利要求17所述的双极晶体管，其特征在于所述间隔件是宽间隔件、双间隔件或L形间隔件，其中所述宽间隔件的宽度足以为直接位于所述自对准的发射极触点边界和所述块状多晶硅发射极区顶上的、具有比所述块状多晶硅发射极区宽的尺寸的发射极触点提供发射极-基极隔离。
20.如权利要求14所述的双极晶体管，其特征在于所述块状多晶硅发射极区包括限定所述发射极的最终尺寸并提供横向的发射极-基极隔离的绝缘间隔件。
21.如权利要求14所述的双极晶体管，其特征在于还包含直接位于所述自对准的发射极触点边界和所述块状多晶硅发射极区顶上的发射极触点。
22.如权利要求21所述的双极晶体管，其特征在于所述发射极触点具有大于块状多晶硅发射极区的尺寸的尺寸。
23.如权利要求14所述的双极晶体管，其特征在于还包含直接位于所述突出的非本征基极区顶上的基极触点。
24.如权利要求14所述的双极晶体管，其特征在于还包含位于在所述晶体管下方的含硅基底表面上的集电极透过区。
25.如权利要求24所述的双极晶体管，其特征在于所述集电极透过区是硅化的。
26.如权利要求25所述的双极晶体管，其特征在于还包含在所述硅化的集电极透过区顶上的集电极触点。
27.一种制造双极晶体管的方法，包含步骤：
在突出的非本征基极/电介质叠层中形成发射极开口，所述发射极开口具有限定发射极的最终尺寸且提供横向发射极-基极隔离的绝缘间隔件；
在所述发射极开口中形成块状多晶硅发射极区；
去除所述电介质，露出所述突出的非本征基极；
对露出的所述突出的非本征基极图案化；以及
至少在所述图案化的突出的非本征基极上形成第一硅化物层，所述第一硅化物层具有与所述块状多晶硅发射极区自对准的内边缘；
在一部分所述图案化的突出的非本征基极顶上形成自对准的发射极触点边界。
28.如权利要求27所述的方法，其特征在于还包含在位于所述块状多晶硅发射极区内的多晶硅发射极的表面上形成第二硅化物层。
CNB2004100925812A 2003-12-04 2004-11-15 双极晶体管及其制造方法 Active CN100399577C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/727,945 US6979884B2 (en) 2003-12-04 2003-12-04 Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border
US10/727,945 2003-12-04

Publications (2)

Publication Number Publication Date
CN1624928A CN1624928A (zh) 2005-06-08
CN100399577C true CN100399577C (zh) 2008-07-02

Family

ID=34633594

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100925812A Active CN100399577C (zh) 2003-12-04 2004-11-15 双极晶体管及其制造方法

Country Status (3)

Country Link
US (2) US6979884B2 (zh)
JP (1) JP4652764B2 (zh)
CN (1) CN100399577C (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979884B2 (en) * 2003-12-04 2005-12-27 International Business Machines Corporation Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border
DE10358046B4 (de) * 2003-12-05 2010-06-17 Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik Bipolartransistor mit erhöhtem Basisanschlussgebiet und Verfahren zu seiner Herstellung
EP1575094B1 (en) * 2004-03-12 2008-09-17 Infineon Technologies AG Bipolar transistor
DE102004017166B4 (de) * 2004-04-01 2007-10-11 Atmel Germany Gmbh Verfahren zur Herstellung von Bipolar-Transistoren
US7087940B2 (en) * 2004-04-22 2006-08-08 International Business Machines Corporation Structure and method of forming bipolar transistor having a self-aligned raised extrinsic base using self-aligned etch stop layer
CN101208802B (zh) * 2005-06-27 2011-09-07 Nxp股份有限公司 双极晶体管及其制造方法
US20070023864A1 (en) * 2005-07-28 2007-02-01 International Business Machines Corporation Methods of fabricating bipolar transistor for improved isolation, passivation and critical dimension control
CN100361281C (zh) * 2005-11-11 2008-01-09 中国电子科技集团公司第五十五研究所 半导体平台工艺
US7923754B2 (en) * 2005-11-18 2011-04-12 Japan Science And Technology Agency Bipolar transistor
TW200809980A (en) * 2006-03-10 2008-02-16 Koninkl Philips Electronics Nv Method of manufacturing a bipolar transistor
US7585740B2 (en) * 2006-03-14 2009-09-08 International Business Machines Corporation Fully silicided extrinsic base transistor
US7394113B2 (en) * 2006-07-26 2008-07-01 International Business Machines Corporation Self-alignment scheme for a heterojunction bipolar transistor
US7390720B2 (en) * 2006-10-05 2008-06-24 International Business Machines Corporation Local collector implant structure for heterojunction bipolar transistors and method of forming the same
US7687887B1 (en) * 2006-12-01 2010-03-30 National Semiconductor Corporation Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter
US7892910B2 (en) 2007-02-28 2011-02-22 International Business Machines Corporation Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
US7598539B2 (en) * 2007-06-01 2009-10-06 Infineon Technologies Ag Heterojunction bipolar transistor and method for making same
JP2010251368A (ja) * 2009-04-10 2010-11-04 Renesas Electronics Corp バイポーラトランジスタ及びその製造方法
US8020128B2 (en) * 2009-06-29 2011-09-13 International Business Machines Corporation Scaling of bipolar transistors
US8129234B2 (en) * 2009-09-09 2012-03-06 International Business Machines Corporation Method of forming bipolar transistor integrated with metal gate CMOS devices
CN102412274B (zh) * 2011-01-13 2014-02-26 上海华虹宏力半导体制造有限公司 锗硅hbt工艺中垂直寄生型pnp器件及制造方法
US20120313146A1 (en) * 2011-06-08 2012-12-13 International Business Machines Corporation Transistor and method of forming the transistor so as to have reduced base resistance
CN102931226B (zh) * 2011-08-12 2015-06-03 上海华虹宏力半导体制造有限公司 自对准锗硅异质结双极型三极管及其制作方法
CN102412275B (zh) * 2011-09-22 2013-06-12 上海华虹Nec电子有限公司 锗硅BiCMOS工艺中纵向PNP器件及制作方法
CN103066118B (zh) * 2011-10-24 2015-04-08 上海华虹宏力半导体制造有限公司 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
CN103066115B (zh) * 2011-10-24 2015-04-08 上海华虹宏力半导体制造有限公司 垂直寄生型pnp三极管及制造方法
CN102412279B (zh) * 2011-10-24 2014-08-13 上海华虹宏力半导体制造有限公司 锗硅bicmos工艺中垂直寄生型pnp三极管及制造方法
CN103066057B (zh) * 2011-10-24 2015-04-08 上海华虹宏力半导体制造有限公司 BiCMOS工艺中的垂直寄生型PNP器件及其制造方法
CN103066101B (zh) * 2011-10-24 2016-08-17 上海华虹宏力半导体制造有限公司 锗硅hbt器件及制造方法
CN102412284B (zh) * 2011-10-24 2014-10-08 上海华虹宏力半导体制造有限公司 锗硅hbt工艺中垂直寄生型pnp三极管及其制造方法
CN103117300B (zh) * 2011-11-16 2015-08-19 上海华虹宏力半导体制造有限公司 寄生横向型pnp器件及制造方法
CN103117301B (zh) * 2011-11-16 2015-08-19 上海华虹宏力半导体制造有限公司 锗硅hbt工艺中垂直寄生型pnp三极管及制作方法
US8946040B2 (en) 2012-01-04 2015-02-03 International Business Machines Corporation SOI lateral bipolar transistor having multi-sided base contact and methods for making same
CN102790079B (zh) * 2012-05-22 2015-04-15 清华大学 金属硅化物自对准锗硅异质结双极晶体管及其制备方法
CN102790080B (zh) * 2012-05-22 2015-04-15 清华大学 自对准抬升外基区锗硅异质结双极晶体管及其制备方法
US20130313614A1 (en) 2012-05-22 2013-11-28 Tsinghua University METAL SILICIDE SELF-ALIGNED SiGe HETEROJUNCTION BIPOLAR TRANSISTOR AND METHOD OF FORMING THE SAME
US8927379B2 (en) * 2012-09-26 2015-01-06 International Business Machines Corporation Method to bridge extrinsic and intrinsic base by selective epitaxy in BiCMOS technology
US8921195B2 (en) * 2012-10-26 2014-12-30 International Business Machines Corporation Isolation scheme for bipolar transistors in BiCMOS technology
CN103022108B (zh) * 2012-12-12 2015-07-15 清华大学 双极晶体管及其制备方法
US9142546B2 (en) 2013-12-05 2015-09-22 Northrop Grumman Systems Corporation Method of making bipolar junction transistor by forming base epitaxy region on etched opening in DARC layer
US9159822B2 (en) 2014-02-24 2015-10-13 International Business Machines Corporation III-V semiconductor device having self-aligned contacts
US9754935B2 (en) 2014-08-07 2017-09-05 International Business Machines Corporation Raised metal semiconductor alloy for self-aligned middle-of-line contact
US9425269B1 (en) * 2015-06-23 2016-08-23 Globalfoundries Inc. Replacement emitter for reduced contact resistance
CN110010619B (zh) * 2018-01-04 2021-01-05 旺宏电子股份有限公司 三维半导体元件及其制造方法
US11862717B2 (en) * 2021-08-24 2024-01-02 Globalfoundries U.S. Inc. Lateral bipolar transistor structure with superlattice layer and method to form same
US11855196B2 (en) 2021-10-25 2023-12-26 Globalfoundries Singapore Pte. Ltd. Transistor with wrap-around extrinsic base
US11855195B2 (en) * 2021-10-25 2023-12-26 Globalfoundries Singapore Pte. Ltd. Transistor with wrap-around extrinsic base

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061646A (en) * 1990-06-29 1991-10-29 Motorola, Inc. Method for forming a self-aligned bipolar transistor
US5599723A (en) * 1993-12-22 1997-02-04 Nec Corporation Method for manufacturing bipolar transistor having reduced base-collector parasitic capacitance
US5766999A (en) * 1995-03-28 1998-06-16 Nec Corporation Method for making self-aligned bipolar transistor
US6399993B1 (en) * 1999-07-07 2002-06-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN1419712A (zh) * 2000-05-12 2003-05-21 松下电器产业株式会社 半导体器件及其制备方法
US20030096486A1 (en) * 2001-09-04 2003-05-22 United Microelectronics Corp. Fabrication of self-aligned bipolar transistor
US6627972B1 (en) * 1998-09-08 2003-09-30 Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh Vertical bipolar transistor
US20030189239A1 (en) * 2002-04-09 2003-10-09 Alexander Kalnitsky Self-aligned NPN transistor with raised extrinsic base
US20030193077A1 (en) * 2002-04-12 2003-10-16 Nec Electronics Corporation Bipolar transistor and method of fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198689A (en) 1988-11-30 1993-03-30 Fujitsu Limited Heterojunction bipolar transistor
JPH03159244A (ja) * 1989-11-17 1991-07-09 Fujitsu Ltd 半導体装置の製造方法
JPH05182980A (ja) * 1992-01-07 1993-07-23 Toshiba Corp ヘテロ接合バイポーラトランジスタ
US6248650B1 (en) 1997-12-23 2001-06-19 Texas Instruments Incorporated Self-aligned BJT emitter contact
FR2779572B1 (fr) 1998-06-05 2003-10-17 St Microelectronics Sa Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant
DE19958062C2 (de) * 1999-12-02 2002-06-06 Infineon Technologies Ag Verfahren zur Herstellung eines Bipolartransistors und Verfahren zur Herstellung einer integrierten Schaltungsanordnung mit einem solchen Bipolartransistor
JP2002016077A (ja) * 2000-06-27 2002-01-18 Alps Electric Co Ltd 半導体装置の製造方法及び半導体装置
JP2002231932A (ja) * 2001-02-01 2002-08-16 Alps Electric Co Ltd バイポーラ型半導体装置及びその製造方法
JP2002334889A (ja) * 2001-05-10 2002-11-22 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6759731B2 (en) * 2002-06-05 2004-07-06 United Microelectronics Corp. Bipolar junction transistor and fabricating method
US6979884B2 (en) * 2003-12-04 2005-12-27 International Business Machines Corporation Bipolar transistor having self-aligned silicide and a self-aligned emitter contact border

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5061646A (en) * 1990-06-29 1991-10-29 Motorola, Inc. Method for forming a self-aligned bipolar transistor
US5599723A (en) * 1993-12-22 1997-02-04 Nec Corporation Method for manufacturing bipolar transistor having reduced base-collector parasitic capacitance
US5766999A (en) * 1995-03-28 1998-06-16 Nec Corporation Method for making self-aligned bipolar transistor
US6627972B1 (en) * 1998-09-08 2003-09-30 Institut Fuer Halbleiterphysik Frankfurt (Oder) Gmbh Vertical bipolar transistor
US6399993B1 (en) * 1999-07-07 2002-06-04 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
CN1419712A (zh) * 2000-05-12 2003-05-21 松下电器产业株式会社 半导体器件及其制备方法
US20030096486A1 (en) * 2001-09-04 2003-05-22 United Microelectronics Corp. Fabrication of self-aligned bipolar transistor
US20030189239A1 (en) * 2002-04-09 2003-10-09 Alexander Kalnitsky Self-aligned NPN transistor with raised extrinsic base
US20030193077A1 (en) * 2002-04-12 2003-10-16 Nec Electronics Corporation Bipolar transistor and method of fabricating the same

Also Published As

Publication number Publication date
CN1624928A (zh) 2005-06-08
US20050121748A1 (en) 2005-06-09
US6979884B2 (en) 2005-12-27
US7466010B2 (en) 2008-12-16
JP2005167203A (ja) 2005-06-23
US20050242373A1 (en) 2005-11-03
JP4652764B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
CN100399577C (zh) 双极晶体管及其制造方法
US8048734B2 (en) Bipolar transistor and method for making same
US7491617B2 (en) Transistor structure with minimized parasitics and method of fabricating the same
CN205452291U (zh) 双极型晶体管器件
US6940149B1 (en) Structure and method of forming a bipolar transistor having a void between emitter and extrinsic base
US7892910B2 (en) Bipolar transistor with raised extrinsic self-aligned base using selective epitaxial growth for BiCMOS integration
CN101529568B (zh) 制造双极晶体管的方法
CN101467254B (zh) 半导体器件和生产这种器件的方法
US20050236647A1 (en) Structure and method of forming a bipolar transistor having a self-aligned raised extrinsic base using a link-up region formed froman opening therein
CN101960584A (zh) 半导体器件及其制造方法
CN101432892B (zh) 双极型互补金属氧化物半导体技术中形成集电极的方法
US10186605B1 (en) Cyclic epitaxy process to form air gap isolation for a bipolar transistor
CN102420252A (zh) 超高元胞密度深沟槽功率mos器件及其制造方法
US7084485B2 (en) Method of manufacturing a semiconductor component, and semiconductor component formed thereby
CN100452426C (zh) 半导体器件及其制造方法
CN101167167A (zh) 双极晶体管及其制造方法
US20050006724A1 (en) Bicmos structure, method for producing the same and bipolar transistor for a bicmos structure
CN101313394B (zh) 制造半导体器件的方法以及用该方法获得的半导体器件
US7939416B2 (en) Method of making bipolar transistor
JP4202389B2 (ja) バイポーラ半導体構成要素、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法
CN114628490A (zh) 具有底切非本征基极区的异质结双极晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant