JP2005159345A - 基準のx線識別を用いて内層パネルおよび印刷回路板を製造する方法 - Google Patents

基準のx線識別を用いて内層パネルおよび印刷回路板を製造する方法 Download PDF

Info

Publication number
JP2005159345A
JP2005159345A JP2004331013A JP2004331013A JP2005159345A JP 2005159345 A JP2005159345 A JP 2005159345A JP 2004331013 A JP2004331013 A JP 2004331013A JP 2004331013 A JP2004331013 A JP 2004331013A JP 2005159345 A JP2005159345 A JP 2005159345A
Authority
JP
Japan
Prior art keywords
foil
dielectric
tungsten
forming
inner panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004331013A
Other languages
English (en)
Other versions
JP4551191B2 (ja
JP2005159345A5 (ja
Inventor
William J Borland
ウィリアム ジェイ.ボーランド
Saul Ferguson
ファーガソン ソール
Diptarka Majumdar
マジュムダール ディプタルカ
Matthew C Snogren
シー.スノグレン マシュー
Richard H Snogren
エイチ.スノグレン リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JP2005159345A publication Critical patent/JP2005159345A/ja
Publication of JP2005159345A5 publication Critical patent/JP2005159345A5/ja
Application granted granted Critical
Publication of JP4551191B2 publication Critical patent/JP4551191B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09763Printed component having superposed conductors, but integrated in one circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0338Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • H05K3/064Photoresists
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】 エッチングプロセスなしに、内層パネル中の回路配線および埋め込まれる部品の整列を可能にする印刷配線板用の内層パネルの提供。
【解決手段】 内層パネルは、製造中の高密度の基準とともに提供される。基準は、それを露出させるための内層パネルの一部のエッチング除去を伴うことなく、X線を用いて識別することができる。
【選択図】 図1A

Description

技術分野は内層印刷回路板パネルにおける部品の見当合わせである。より詳細には、技術分野は、埋め込み部品の電気終端または他の関連する回路配線に対する該埋め込み部品のX線による整列を含む。
印刷回路板(PWB)中への受動回路要素および他の部品を埋め込みの実施は、回路サイズの低減、回路性能の向上、および追加の半導体を基板表面に配置することを可能にする。受動回路要素および他の素子のような部品は、典型的には積み重ねられるパネル内に埋め込まれ、そして相互接続回路配線によって接続され、パネルの積み重ね物は印刷回路板を形成する。それらのパネルは、一般的に「内層パネル」と呼ぶことができる。
受動回路要素は、多数の方法によって製造することができる。たとえば、抵抗体のような「フォイル上に形成される」要素は、金属製フォイル上に厚膜抵抗体材料を選択的に堆積させることによって形成される。キャパシタは、厚膜誘電体および導電体の組み合わせを堆積させることによってフォイル上に形成される。そのような要素を、厚膜焼成条件下で焼成することもできるし、あるいは低温で硬化することもできる。次に、得られた受動要素を、誘電体に対して、および第2のフォイルに対して積層して、内層パネルを形成する。それらフォイルは、内層パネルの外面に配置され、そして回路配線を形成するのに用いられる。
印刷配線板は、内部パネルの外面のフォイルを写真食刻して回路配線を作製し、次いでパネルを積み重ねおよび積層することによって形成される。印刷回路板中の積み重ねられるパネルの回路配線を正確に相互接続するために、回路配線を内層パネル上に精確に配置しなければならない。回路配線は、それぞれの内層パネル内の特定の位置にレジスタホールを打ち抜き、およびレジスタピンを用いて光ツールを配置することによって形成される。光ツールを用いて、パネルの外面上に回路配線を画像形成する。それによって、内層パネルの回路配線は、積層中に正確に整列される。
また、内層パネル内に埋め込まれる回路配線、素子および他の部品は、内層パネルの外面の回路配線と精確に相互接続されなければならない。しかしながら整列プロセスは困難である。なぜなら、埋め込まれる部品が見えないからである。1つの整列方法は、内層パネル内の位置検出器としての基準の使用を伴う。基準は、パネルの形成中、埋め込まれる部品と同時にフォイル上に印刷される。基準を露出させるために、基準の近傍において、基準を包含するフォイルの領域を選択的にエッチングして除去する。次に、今や目に見える基準に対して相対的に既知の位置において、内層パネル内にレジスタホールを打ち抜く。パネルの外面の回路配線をもたらすフォイルのさらなるエッチングのために、レジスタホールを用いて光ツールを配置する。
フォイルをエッチングして除去して基準を露出させることは、内層パネルの他の回路配線と埋め込まれる部品の整列を可能にする。しかし、エッチングプロセスは、整列プロセスに対して時間および費用を追加する。
第1の実施形態によれば、内層パネルを作製するための方法は、金属フォイルを覆って部品および基準を形成する工程を含む。基準の位置を用いて、埋め込まれる部品を内層パネルの回路配線と整列させる。X線を用いて、基準の位置を決定する。該基準は、金属フォイルを通して弁別可能である。1つの実施形態において、基準は、タングステンのような高密度元素を含有する厚膜ペーストから形成される。
第1の実施形態によれば、印刷回路板を組み立てる際に、回路配線に対して、埋め込まれる部品を正確に整列させることができる。基準の位置はX線を用いて決定できるので、内層パネルの一部をエッチバックして、基準を露出させる必要がない。
添付の図面を参照するとともに、以下の実施形態の詳細な説明を読むことによって、当業者は本発明の前述の利点を理解するであろう。
一般的な実務にしたがって、以下で議論される図面中の種々の部品は、必ずしも縮尺通りには描かれていない。図面中の種々の部品および要素の寸法は、本発明の実施形態をより明確に例示するために拡大または縮小されてもよい。
本発明の実施形態は、内層パネルを作製する方法、および該内層パネルから印刷配線板を形成する方法を指向する。内層パネルは、埋め込まれる部品と電気終端および関連する回路配線を整列させるのに用いられる基準を含む。部品はたとえば、フォイル上に形成される要素、および印刷配線板内に埋め込まれる素子または回路配線であることができる。基準は、X線を用いて内層パネルの金属フォイルを通して識別することができるような形状および密度を有することができる。
第1の実施形態によれば、高密度材料を含有するペーストを用いて金属フォイル上に基準を印刷することによって、内層パネルが形成される。埋め込まれる部品がフォイル上に印刷される前または後に、基準を印刷してもよい。高密度ペーストの基準の位置は、X線を用いて金属フォイルを通して識別できる。第1の実施形態にしたがって内層パネルを作製する方法を、図1A〜図1Eを参照ながら、以下に記載する。
図1Aは、内層パネルの製造の第1段階の上部平面図である。図1Bは、図1A中の線1B−1Bに沿って得られる断面図である。図1Aおよび図1Bにおいて、金属フォイル10が提供される。フォイル10は、当該産業において一般的に入手可能な種類を有してもよい。たとえば、フォイル10は、銅、銅−インバール−銅、インバール、ニッケル、ニッケル被覆された銅、または他の金属であってもよい。好ましいフォイルは、たとえば、逆処理された(reverse treated)銅フォイル、二重処理された銅フォイル、および多層印刷配線板産業において一般的に用いられる他の銅フォイルのような、主として銅から構成されるフォイルを含む。フォイル10の厚さは、たとえば約1〜100μm、好ましくは3〜75μm、および最も好ましくは12〜36μmの範囲内であってもよく、それは約1/3オンスおよび1オンスの間の銅フォイルに相当する。
基準20は、フォイル10上に形成される。基準20は、たとえばスクリーン印刷によって形成することができる。基準20は、X線を用いて内層パネルの金属フォイルを通して認識可能であるように形成される。基準20は、1回または複数回のスクリーン印刷工程において形成することができる。基準20の寸法および厚さの例は、後に実施例1〜4において詳細に議論する。
次に、フォイル10上の、基準20の位置を基準とした既知の位置に、部品12を形成する。図1Aおよび図1Bに例示された部品12は抵抗体である。しかしながら、本発明の原理にしたがって、任意の他の形態の回路配線または素子をフォイル上に形成することができる。同様に、たとえば、キャパシタのような受動回路部品を、フォイル10上に形成してもよい。部品12が抵抗体である場合、たとえば、当該技術で知られているように厚膜ペーストをスクリーン印刷することによって、抵抗体12を形成することができる。キャパシタを形成する場合、フォイル10を用いて第1電極を形成し、および、既知の方法および材料を用いて、フォイル10上に追加の誘電層および導電層を形成することができる。同様に、他の部品もフォイル10上に形成することができる。
次に、得られる物品を厚膜焼成条件で焼成する。基準20および部品12を同時にまたは別個の工程において焼成することができる。焼成後に、部品12および基準20の上に封入剤25を形成してもよい。封入剤25は、黒色酸化物プロセスから基準20を保護するのに役立つ。黒色酸化物プロセスは、銅を酸化して酸化物表面膜を生成させる、酸による化学プロセスである。銅フォイル10を用いる際に、酸化物表面膜は、積層中の、エポキシプリプレグに対するフォイル10の接着力を向上させる。しかし、黒色酸化物プロセスは、基準20の特定の実施形態において用いてもよいタングステンのような金属を溶解させることができる。封入剤は、エポキシのような有機系であることができ、それを基準の上に印刷し、100℃と200℃との間の温度で硬化させて、所望の特性を実現することができる。また、封入剤は厚膜ガラス組成物であることができ、この場合には、その特性は厚膜焼成条件下で焼成することによって達成される。同一の封入剤25を用いて部品12および基準20の上に印刷することができ、および部品12を単一の印刷工程において封入することができる。
図1Cは、製造の次の段階の断面図である。図1Cを参照すると、誘電体材料30に対して、図1Bの得られる製品を積層する。図1Cにおいて、誘電体材料30に対して、フォイル10の素子側の面を積層する。たとえば、標準的な印刷板プロセスにおいてFR4プリプレグを用いて、積層を実施することができる。たとえば、106エポキシプリプレグを用いてもよい。適当な積層条件は、28インチ水銀柱まで排気された真空チャンバにおいて、1時間にわたる208psigにおける185℃である。シリコーンゴムのプレスパッドおよび平滑なPTFE充填されたガラス剥離シートをフォイル10と接触させて用いて、エポキシが積層プレートに接着することを防止する。積層材料30に対して金属フォイル40を付着して、回路配線を作成するための第2の表面を提供してもよい。
積層後、得られる物品を、X線穿孔機へと移動する。X線穿孔機は、X線を用いて基準20を捜し出す。図1Dは、積層された物品をX線検査することによって得られる画像を概略的に示す。基準20は、X線を用いてフォイル10または40を通して基準を検出することができるような形状、寸法および密度を有することができる。部品12は、X線画像中に目に見えるのに充分なほどに金属フォイル10または40と異なる密度を持たない。
図1Eは、積層された物品中のレジスタホール35の形成を示す。基準20の位置を用いて、積層された物品を配置して、積層された物品中に埋め込まれた部品に対して相対的に既知の位置にレジスタホール35を形成することができる。レジスタホール35を、たとえば、穿孔または打ち抜きによって形成してもよい。
図1Fは、フォイル10および40をエッチングした後の積層された物品の断面図である(図1Eにおいては参照符号10および40を用いていない)。内層パネル100は、エッチングプロセスによって得られる。抵抗体終端50は、フォイル10から形成され、および追加の回路配線42はフォイル40から形成される。終端50および回路配線42を形成する際に、フォイル10、40に対してフォトレジストを付着させ、フォトレジストを画像形成および現像し、そして標準的な配線板加工条件を用いて、フォイル10、40をエッチングして残存するフォトレジストを除去する。光ツールを用いてフォイル10、40を画像形成する。レジスタピンとともにレジスタホール35を用いて、光ツールを整列させる。整列工程は、画像形成プロセスおよび引き続くエッチングプロセスが、部品と正確に整列される素子フォイル終端50および関連する回路配線を与えることを保証する。
上記の実施形態によれば、既知の整列方法において必要とされる、基準20を露出させるためのエッチング工程の必要がない。
図2は、印刷配線板1000の一部の正面立面の断面図を示す。印刷配線板1000は、内層パネル1100および追加の内層パネル1200、1300……を含む。内層パネル1100は、印刷配線板1000への内層パネル100の組み込み後の、図1に示される内層パネル100の概念図である。また、印刷配線板1000は、電力面および接地面(不図示)を含む。例示的装置Dは、接続回路配線1021、1022と連結されるようなものとして示される。たとえば、装置Dは半導体チップであることができる。また、接続回路配線1021、1022は、部品12と接続され、それは内層パネル100の部品12の任意のものを表わしてもよい。たとえば、部品12は、装置Dと連結されるキャパシタであることができる。
印刷配線板1000を形成するのに用いられる内層パネルは、積層プレス工程において積層される。内層パネル中に形成されるレジスタホール35(図1Fに図示される)を、レジスタピンとともに用いて、積層プロセス中にパネルを整列することができる。本発明によれば、基準を露出させるためのエッチングの必要性なしに、レジスタホールを形成することができる。内層パネルは、たとえば誘電体プリプレグを用いて結合することができる。印刷配線板1000は、多段階において積層されてもよい。たとえば、内層パネルの小組立品を加工および積層してもよく、そして、印刷配線板1000完成品を形成するために、引き続いて1つまたは複数の小組立品を積層することができる。
たとえば全ての内層パネルが積層された後に、接続回路配線1021、1022を形成することができる。あるいはまた、印刷配線板1000完成品中に内層パネル1100、1200、1300……の全てを組み込む前に、接続回路配線を内層パネルの小組立品または個々の内層パネル内に形成することができる。
内層間の接続回路配線は、たとえば、印刷配線板1000の全てまたは一部を貫いて延びる1つまたは複数の導電性バイアを含むことができる。図2において、接続回路配線1021、1022は、印刷配線板1000全体を貫いて延びており、スルーホール導電性バイアの形態を有する。接続回路配線1021、1022は、たとえば、積層された内層パネルを貫く孔をレーザまたは機械的に穿孔することによって形成することができる。次に、孔を導電性材料を用いてメッキする。印刷配線板1000全体を貫いて延びる、得られる導電性バイア1021、1022は、典型的には「メッキされたスルーホール」と呼ばれ、通常の場合、全ての内層パネルが積層された後に形成される。
また、接続回路配線は、内層パネルの小組立品を貫いて延びてもよく、または個々のパネルを貫いて延びてもよい。印刷配線板1000の一部のみを貫いて延びる導電性バイアは、一般的に「埋設バイア」と呼ばれる。埋設バイアは、典型的には、内層パネルの小組立品を積層によって印刷配線板に組み込む前に、内層パネルの小組立品を貫いて穿孔およびメッキされる。個々の内層パネル内に形成される小口径の導電性バイアは、一般的に「マイクロバイア」と呼ばれ、内層パネル内でキャパシタを終端するために用いられる。
全ての相互接続が形成され、内層パネルの小組立品または個々の内層パネルの全てが積層され、および外側層が形成された後に、印刷配線板1000が完成する。図2において、印刷配線板1000は、積層され、接続回路配線1021、1022によって接続される、積み重ねられた配置の内層パネル1100、1200、1300……を含むものとして例示される。しかしながら、本発明による印刷配線板1000中に、任意の数の内層パネルが含まれてもよい。加えて、図2には印刷配線板の小さな部分のみが例示されており、印刷配線板1000内に多数のより多くの部品および接続配線が存在してもよい。
内層パネルのそれぞれは、回路要素の異なる配置を含む異なる設計を有することができる。述語「内層パネル」は、パネルが印刷配線板1000の内部に挟持されなければならないことを意味するものではなく、内層パネルは同様に印刷配線板1000の端面に位置することができる。
前述の実施形態に示される基準20は、内層パネル100を通した基準20の信頼性の高い識別を可能にする任意の厚さ、密度および形状を有してもよい。一般的に、基準20は、比較的高い密度を有するべきである。基準20における高密度材料の使用は、パネル100内の部品を形成するのに用いられるフォイルのようなより低密度の層を通して、X線により基準の位置の識別を可能にする。
1つの実施形態において、基準20は、高密度ペーストから形成される。電子材料産業において、術語「ペースト」は、一般的に厚膜組成物を意味する。一般的に、厚膜ペーストは、セラミック、ガラス、金属または他の固体の微細に分割された粒子を含み、該粒子は、可塑剤、分散剤および有機溶媒の混合物を含有する有機ビヒクル中に溶解されるポリマー中に分散されている。ペースト中のガラスは、たとえば、Ca−Alホウケイ酸塩、Pb−Baホウケイ酸塩、Pbホウケイ酸塩、Mg−Alケイ酸塩、希土類ホウ酸塩および他の同様のガラス組成物であることができる。ビヒクルは、一般的に、非常に少量の樹脂(高分子量エチルセルロースのようなもの)を含有する。ここで、スクリーン印刷に適当な粘度を発生させるのに少量のみが必要である。固形分をビヒクルと混合し、次いで、3本ロールミルで分散させて、スクリーン印刷に適当なペースト様組成物を形成する。任意の本質的に不活性な液体を、ビヒクルとして使用してもよい。たとえば、増粘剤および/または安定剤および/または他の一般的添加剤を伴うまたは伴わない種々の有機液体をビヒクルとして用いてもよい。
高密度ペーストの1つの実施形態は、有機溶媒中に分散されたタングステン粉末および少量のガラスを含む。有機ビヒクルは、窒素雰囲気における良好な焼尽性を有する。このペーストは、銅フォイルとともに使用するのに特に適当である。タングステンを含有する高密度ペーストは、たとえばスクリーン印刷性媒質中にタングステン粉末を分散させることによって製造することができる。ガラス粉末は、タングステン粉末のそれ自身に対する凝集、および高温における焼成後の銅フォイルに対するタングステン粉末の接着を促進する添加剤である。
基準20は、フォイル10上に形成される部品と同等またはわずかに大きな厚さを有してもよい(図1B参照)。スクリーン印刷を用いることができるので、この配列は望ましい。X線による検出に好適である乾燥された基準の厚さは、一般的に15μm以上である。
高密度金属を含むペーストは、基準を形成するのに特に好適である。高密度金属は、一般的に、16g/cm以上の密度を有するものとして定義される。タングステン、イリジウム、白金、レニウム、タンタル、オスミウム、ウランまたは金が、高密度金属の例である。
タングステンが基準を形成するのに好ましい金属である。なぜなら、それは銅と合金化しないからである。タングステンを含有する基準が銅基材上に形成される際に、銅とタングステンとの間に急峻な境界が存在し、それはX線による基準のより良好な検出を可能にする。また、タングステンは比較的に安価であり、および微細粉末の形態で入手可能である。
微細粉末の形態のタングステンを、ビヒクル中に組み込んで印刷可能なペーストを形成することができる。タングステンを含有するペーストを、たとえば、タングステン粉末をガラス粉末と混合することによって形成してもよい。内層パネルの製造中の焼成時に、ペースト中のガラスは、タングステンと銅基材との間の結合を形成する。好適な焼成温度は、約900℃の範囲内であってもよい。
また、タングステン含有ペーストを、「ポリマー厚膜」ペースト組成物として処方してもよい。そのようなポリマー厚膜ペースト組成物は、エポキシビヒクル系中に分散される80%を超えるような大量のタングステンを含有してもよい。ポリマー厚膜タングステンペーストは、銅フォイル上にポリマー厚膜フィルム要素が形成される際に好ましい。ポリマー厚膜タングステンペーストを、たとえば約1/2〜1時間にわたって150〜200℃の間で硬化させて、堆積されたペーストを硬化および固化させてもよい。ポリマー厚膜タングステン含有ペーストは、黒色酸化物プロセスに対して抵抗性である。
以下の実施例は、本発明を例示する。
(実施例1)
以下の組成:
ビヒクル 8.85%
TEXANOL(登録商標)溶媒 5.23%
ガラス粉末 27.50%
タングステン粉末 58.42%
を有するペーストを形成した。
ビヒクルは、89%のTEXANOL(登録商標、Eastman Chemical Co.から入手可能)中に溶解される11%のエチルセルロースN200から構成された。ガラス粉末は、5.4%のSiO、4.1%のAl、78.1%のPbOおよび12.4%のBから構成され、および約1μmの粒度まで粉砕された。ガラス粉末の軟化点は、約472℃であった。タングステン粉末は、直径1〜5μmであった。無機固形分含有量(ガラスおよびタングステン粉末)は、85.92質量%であった。
タングステン含有ペーストを用いて、約1cmの外径および1/2cmの内径を有するリング状基準を印刷した。基準は、その上に印刷された受動セラミック素子を有する1オンス(36μm)銅フォイル上に印刷された。この配列は、図1Aに概略的に示される。リング状基準は、受動セラミック素子の位置に対して特定の位置に印刷された。基準は、受動セラミック素子を印刷する前に、銅フォイルの受動セラミック素子と同一の面上に印刷された。
タングステン含有ペーストの乾燥された印刷厚さは、約21μmであった。銅フォイル上の受動セラミック部品およびタングステンを含有する基準を、窒素中、ピークにおいて10分間にわたって900℃で焼成した。焼成されたタングステン含有ペーストは、銅フォイルに対して良好な接着力を有した。受動セラミック素子および印刷された基準に対してエポキシ保護封入剤を付着したた。図1Cに示すように、フォイルの素子側の面を、誘電体プリプレグおよび別の銅フォイルに対して積層した。
基準は、X線により明確に識別可能であった。基準の位置を識別した後に、レジスタピンとともに使用するためのレジスタホールを所望の位置に穿孔した。フォイルをエッチングした後に、素子に対する終端の位置は良好であることが見いだされた。
(実施例2)
以下の組成:
ビヒクル 16.65%
TEXANOL(登録商標)溶媒 4.37%
ガラス粉末 25.26%
タングステン粉末 53.72%
を有するペーストを形成した。
ビヒクルは、89%のTEXANOL(登録商標)中に溶解される11%のエチルセルロースN200から構成された。ガラス粉末は、5.4%のSiO、4.1%のAl、78.1%のPbOおよび12.4%のBから構成され、および約1μmの粒度まで粉砕された。ガラス粉末の軟化点は、約472℃であった。タングステン粉末は、直径1〜5μmであった。無機物含有量は、78.98質量%であった。
タングステン含有ペーストを用いて、約1cmの外径および1/2cmの内径を有するリング状基準を印刷した。基準は、その上に印刷された受動セラミック素子を有する1オンス(36μm)銅フォイル上に印刷された。この配列は、図1Aに概略的に示される。リング状基準は、受動セラミック素子の位置に対して特定の位置に印刷された。基準は、受動セラミック素子を印刷する前に、銅フォイルの受動セラミック素子と同一の面上に印刷された。
タングステン含有ペーストの乾燥された印刷厚さは、約15μmであった。銅フォイル上の受動セラミック部品およびタングステンを含有する基準を、窒素中、ピークにおいて10分間にわたって900℃で焼成した。焼成されたタングステン含有ペーストは、銅フォイルに対して良好な接着力を有した。受動セラミック素子および印刷された基準に対してエポキシ保護封入剤を付着した。図1Cに示すように、フォイルの素子側の面を、誘電体プリプレグおよび別の銅フォイルに対して積層した。
この場合に、基準は、X線により明確に識別可能であった。しかしながら、基準の境界を発見することの精度にいくらかの減少があり、それは、レジスタホールを穿孔するための適切な位置を見いだすことの困難性を増大させた。
(実施例3)
以下の組成:
ビヒクル 29.51%
TEXANOL(登録商標)溶媒 4.8 %
ガラス粉末 21.01%
タングステン粉末 44.67%
を有するペーストを形成した。
ビヒクルは、89%のTEXANOL(登録商標)中に溶解される11%のエチルセルロースN200から構成された。ガラス粉末は、5.4%のSiO、4.1%のAl、78.1%のPbOおよび12.4%のBから構成され、および約1μmの粒度まで粉砕された。ガラス粉末の軟化点は、約472℃であった。タングステン粉末は、直径1〜5μmであった。無機物含有量は、65.68質量%であった。
タングステン含有ペーストを用いて、約1cmの外径および1/2cmの内径を有するリング状基準を印刷した。基準は、その上に印刷された受動セラミック素子を有する1オンス(36μm)銅フォイル上に印刷された。この配列は、図1Aに概略的に示される。リング状基準は、受動セラミック素子の位置に対して特定の位置に印刷された。基準は、受動セラミック素子を印刷する前に、銅フォイルの受動セラミック素子と同一の面上に印刷された。
タングステン含有ペーストの乾燥された印刷厚さは、約10〜12μmであった。銅フォイル上の受動セラミック部品およびタングステンを含有する基準を、窒素中、ピークにおいて10分間にわたって900℃で焼成した。焼成されたタングステン含有ペーストは、銅フォイルに対して良好な接着力を有した。受動セラミック素子および印刷された基準に対してエポキシ保護封入剤を付着した。図1Cに示すように、フォイルの素子側の面を、誘電体プリプレグおよび別の銅フォイルに対して積層した。
この場合、基準はX線によって識別可能ではなく、そしてレジスタホールを穿孔することができなかった。
(実施例4)
以下の組成:
ビヒクル 8.85%
TEXANOL(登録商標)溶媒 5.23%
ガラス粉末 20.92%
タングステン粉末 65.00%
を有するペーストを形成した。
ビヒクルは、89%のTEXANOL(登録商標)中に溶解される11%のエチルセルロースN200から構成された。ガラス粉末は、5.4%のSiO、4.1%のAl、78.1%のPbOおよび12.4%のBから構成され、および約1μmの粒度まで粉砕された。ガラス粉末の軟化点は、約472℃であった。タングステン粉末は、直径1〜5μmであった。無機固形分含有量は、85.92質量%であった。
タングステン含有ペーストを用いて、約1cmの外径および1/2cmの内径を有するリング状基準を印刷した。基準は、その上に印刷された受動セラミック素子を有する1オンス(36μm)銅フォイル上に印刷された。この配列は、図1Aに概略的に示される。リング状基準は、受動セラミック素子の位置に対して特定の位置に印刷された。基準は、受動セラミック素子を印刷する前に、銅フォイルの受動セラミック素子と同一の面上に印刷された。
タングステン含有ペーストの乾燥された印刷厚さは、約20〜22μmであった。銅フォイル上の受動セラミック部品およびタングステンを含有する基準を、窒素中、ピークにおいて10分間にわたって900℃で焼成した。焼成されたタングステン含有ペーストは、銅フォイルに対して劣悪な接着力を有した。図1Cに示すように、フォイルの素子側の面を、誘電体プリプレグおよび別の銅フォイルに対して積層した。
タングステンペーストに対して保護有機封入剤を付着させなかったサンプルにおいては、黒色酸化物プロセス中に、タングステンを含有する基準はエッチング除去された。
X線ペーストに対して有機保護封入剤を付着させた場合、タングステンを含有する基準は、黒色酸化物プロセスに耐え、そして受動セラミック素子が積層された後にX線によって明確に識別可能であった。したがって、積層後に、X線レジスタホールを穿孔することができた。より高いタングステン対ガラス比の基準は、X線によって識別可能であった。
上記の実施形態において、誘電体プリプレグおよび積層材料は、たとえば、回路層間の絶縁を提供する、標準的エポキシ、高Tgエポキシ、ポリイミド、ポリテトラフルオロエチレン、シアネートエステル樹脂、充填材含有樹脂系、BTエポキシおよび他の樹脂および積層物のような任意の種類の誘電性材料であることができる。
部品12は、キャパシタ、抵抗体、または任意の他の回路要素または素子であってもよい。回路配線との整列を必要とするあらかじめ形成されたバイアバンプのような部品が存在してもよい。
本明細書中に記載された実施形態は、多くの用途を有する。たとえば、1つまたは複数のキャパシタの実施形態は、有機印刷配線板、ICパッケージ、減結合用途におけるそのような構造の利用、ICモジュールのような装置、および装置または携帯装置のマザーボードおよび他の用途において用いることができる。
印刷配線板1000内の内層パネルのそれぞれは、回路要素の異なる配列を含む別個の設計を有することができる。
上記の記載は、本発明の好ましい実施形態を例示および記載している。本発明は、種々の他の組合せ、変更および環境において使用することができ、かつ本明細書に表現され、上記の教示および/または関連技術の能力および知識と同等である発明のコンセプトの範疇で変更または修正ができることを理解すべきである。
さらに、前述の実施形態は、本発明を実施する際に知られている最良の形態を説明し、当業者が本発明の具体的な用途または使用によって要求される種々の修正を伴って、前述のまたは他の実施形態において本発明を利用することを可能にすることを意図する。したがって、詳細な説明は、本発明を本明細書に記載された形態に限定することを意図していない。また、添付の特許請求の範囲を代替の実施形態を含むと解釈することを意図する。
第1の実施形態にしたがう内層パネルの製造の第1段階を示す上面図である。 図1Aの切断線1B−1Bに沿って得られる正面立面の断面図である。 第1の実施形態にしたがう内層パネルの製造の第2段階の正面立面の断面図である。 第1の実施形態の製造中に得られる基準のX線画像を示す図である。 第1の実施形態の製造中に、内層パネル中の打ち抜かれたレジスタホールを示す図である。 印刷回路板への組み込み前の、完成した内層パネルの正面立面の断面図である。 印刷回路板の一部の正面立面の断面図である。
符号の説明
10、40 フォイル
12 部品
20 基準
25 封入剤
30 誘電体材料
35 レジスタホール
42 回路配線
50 終端
100、1100、1200、1300 内層パネル
1000 印刷配線板
1021、1022 接続回路配線

Claims (17)

  1. 金属フォイルを提供する工程と;
    該フォイル上に少なくとも1つの基準を形成する工程と;
    該フォイル上に少なくとも1つの部品を形成する工程と;
    該少なくとも1つの部品および少なくとも1つの基準上に誘電体を付着させ、該少なくとも1つの基準および少なくとも1つの部品を埋め込む工程と;
    X線を用いて、該少なくとも1つの基順の位置を識別する工程と
    を含むことを特徴とする、内層パネルを作成する方法。
  2. 金属フォイルを提供する工程は、銅を含むフォイルを形成する工程を含むことを特徴とする請求項1に記載の方法。
  3. 少なくとも1つの基準を形成する工程は、タングステンを含む少なくとも1つの基準を形成する工程を含むことを特徴とする請求項1に記載の方法。
  4. 該少なくとも1つの基準は、ガラス、および53質量%超のタングステンを含有するペーストから形成されることを特徴とする請求項3に記載の方法。
  5. 該少なくとも1つの基準の乾燥印刷厚さは、少なくとも15μmであることを特徴とする請求項3に記載の方法。
  6. 少なくとも1つの部品を形成する工程および少なくとも1つの基準を形成する工程は、少なくとも1つの焼成工程を含むことを特徴とする請求項1に記載の方法。
  7. 少なくとも1つの基準を形成する工程は、厚膜ポリマーペーストを硬化させる工程を含むことを特徴とする請求項1に記載の方法。
  8. 該少なくとも1つの基準の位置を識別する前に、該誘電体に対して第2のフォイルを付着する工程と;
    該少なくとも1つの基準の識別された位置にしたがって内層パネル中に少なくとも1つのレジスタホールを形成する工程と;
    該少なくとも1つのレジスタホールの位置にしたがって光ツールを配置する工程と;
    該光ツールを用いてフォイルを画像形成する工程と;
    該フォイルをエッチングする工程であって、エッチングが前記埋め込まれた少なくとも1つの部品の終端を与える工程と
    をさらに含むことを特徴とする請求項1に記載の方法。
  9. 該少なくとも1つの部品は、少なくとも1つのキャパシタまたは抵抗体を含むことを特徴とする請求項1に記載の方法。
  10. 該誘電体を付着する前に、該少なくとも1つの基準上に封止剤を付着する工程をさらに含むことを特徴とする請求項1に記載の方法。
  11. 該誘電体はプリプレグであることを特徴とする請求項1に記載の方法。
  12. 請求項1に記載の方法によって形成される複数の積み重ねられた内層パネルを含むことを特徴とする印刷配線板。
  13. 誘電体と;
    該誘電体中に少なくとも部分的に埋め込まれる少なくとも1つの部品と;
    該誘電体中に少なくとも部分的に埋め込まれる少なくとも1つの基準であって、タングステン、タンタル、金、イリジウム、レニウム、オスミウム、ウランおよび白金からなる群から選択される少なくとも1つの元素を含む少なくとも1つの基準と;
    該誘電体と接触し、かつ該少なくとも1つの部品と電気的に結合されている少なくとも1つの導電性終端または関連する回路配線と
    を含むことを特徴とする内層パネル。
  14. 該少なくとも1つの基準は、ガラスをさらに含むことを特徴とする請求項13に記載の内層パネル。
  15. 該少なくとも1つの部品は、少なくとも1つのキャパシタおよび抵抗体を含むことを特徴とする請求項13に記載の内層パネル。
  16. 該少なくとも1つの部品と該誘電体との間に配置される封入剤をさらに含むことを特徴とする請求項13に記載の内層パネル。
  17. 複数の積層された請求項13に記載の内層パネルを含むことを特徴とする印刷配線板。
JP2004331013A 2003-11-20 2004-11-15 基準のx線識別を用いて内層パネルおよび印刷回路板を製造する方法 Expired - Fee Related JP4551191B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/718,044 US7178229B2 (en) 2003-11-20 2003-11-20 Method of making interlayer panels

Publications (3)

Publication Number Publication Date
JP2005159345A true JP2005159345A (ja) 2005-06-16
JP2005159345A5 JP2005159345A5 (ja) 2007-11-15
JP4551191B2 JP4551191B2 (ja) 2010-09-22

Family

ID=34435773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004331013A Expired - Fee Related JP4551191B2 (ja) 2003-11-20 2004-11-15 基準のx線識別を用いて内層パネルおよび印刷回路板を製造する方法

Country Status (6)

Country Link
US (2) US7178229B2 (ja)
EP (1) EP1534051B1 (ja)
JP (1) JP4551191B2 (ja)
KR (1) KR100687689B1 (ja)
CN (1) CN100536636C (ja)
TW (1) TWI347808B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012042668A1 (ja) * 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板及び部品内蔵基板の製造方法
WO2012042667A1 (ja) * 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
WO2014041601A1 (ja) * 2012-09-11 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
WO2014049721A1 (ja) * 2012-09-26 2014-04-03 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233323B (en) * 2004-04-22 2005-05-21 Phoenix Prec Technology Corp Circuit board with identifiable information and method for fabricating the same
US7441329B2 (en) * 2004-06-07 2008-10-28 Subtron Technology Co. Ltd. Fabrication process circuit board with embedded passive component
JP2008016758A (ja) * 2006-07-10 2008-01-24 Adtec Engineeng Co Ltd 多層回路基板製造におけるマーキング装置
KR100882261B1 (ko) * 2007-07-25 2009-02-06 삼성전기주식회사 인쇄회로기판의 제조 방법 및 장치
CN101472404B (zh) * 2007-12-25 2011-12-07 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
TWI404472B (zh) * 2011-01-05 2013-08-01 Zhen Ding Technology Co Ltd 電路板之製作方法
EP2775808A4 (en) * 2011-10-31 2015-05-27 Meiko Electronics Co Ltd METHOD FOR MANUFACTURING A SUBSTRATE HAVING AN INTEGRATED COMPONENT, AND SUBSTRATE HAVING AN INTEGRATED COMPONENT MANUFACTURED BY SAID METHOD
US8847078B2 (en) * 2012-09-27 2014-09-30 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US11029267B2 (en) * 2016-04-04 2021-06-08 Security Matters Ltd. Method and a system for XRF marking and reading XRF marks of electronic systems
AU2017247108B2 (en) 2016-04-04 2020-11-26 Security Matters Ltd. A method and a system for XRF marking and reading XRF marks of electronic systems
US20170323708A1 (en) 2016-05-03 2017-11-09 Texas Instruments Incorporated Component sheet and method of singulating
JP2019165072A (ja) * 2018-03-19 2019-09-26 富士通株式会社 配線基板、半導体モジュール及び配線基板の製造方法
CN108770240A (zh) * 2018-05-03 2018-11-06 江门崇达电路技术有限公司 一种pcb压合后快速识别出料号的工具及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08155796A (ja) * 1994-11-30 1996-06-18 Seikosha Co Ltd X線を用いた穴明け方法及びx線穴明け装置
JP2000013023A (ja) * 1998-06-19 2000-01-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
JP2001035946A (ja) * 1999-07-23 2001-02-09 Matsushita Electric Ind Co Ltd 電子部品、この電子部品の認識方法およびこの電子部品を用いた電子機器
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2003092460A (ja) * 2001-06-05 2003-03-28 Dainippon Printing Co Ltd 受動素子を備えた配線板の製造方法、受動素子を備えた配線板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US154592A (en) * 1874-09-01 Improvement in wooden shoes
US179329A (en) * 1876-06-27 Improvement in combined portmanteaus and shawl-straps
US4190854A (en) 1978-02-15 1980-02-26 National Semiconductor Corporation Trim structure for integrated capacitors
JPH02153589A (ja) 1988-12-05 1990-06-13 Ibiden Co Ltd 厚膜素子付プリント配線板
KR100274764B1 (ko) * 1991-11-29 2001-01-15 이사오 우치가사키 배선판의 제조법
JPH1051143A (ja) 1996-07-29 1998-02-20 Oki Purintetsudo Circuit Kk 多層プリント配線板の製造方法
KR100198460B1 (ko) * 1996-10-29 1999-06-15 이계철 브이홈에 정렬된 렌즈를 가진 광모듈 및 그 제작방법
WO1998033366A1 (fr) 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Procede et dispositif permettant de fabriquer un tableau de connexions multicouches et un tableau de connexions approprie
US5956564A (en) * 1997-06-03 1999-09-21 Ultratech Stepper, Inc. Method of making a side alignment mark
US5952241A (en) * 1997-09-03 1999-09-14 Vlsi Technology, Inc. Method and apparatus for improving alignment for metal masking in conjuction with oxide and tungsten CMP
CN100521883C (zh) * 1997-12-11 2009-07-29 伊比登株式会社 多层印刷电路板的制造方法
JPH11330316A (ja) 1998-05-19 1999-11-30 Nec Tohoku Ltd 電子部品
US6317026B1 (en) * 1998-06-12 2001-11-13 Michael L Brodine Vehicle part identification system and method
US6631551B1 (en) 1998-06-26 2003-10-14 Delphi Technologies, Inc. Method of forming integral passive electrical components on organic circuit board substrates
JP2001022099A (ja) 1999-07-08 2001-01-26 Adtec Engineeng Co Ltd 露光装置
JP2001135941A (ja) 1999-08-26 2001-05-18 Matsushita Electric Works Ltd プリント配線板の製造方法
US6317023B1 (en) 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
JP3964085B2 (ja) 1999-12-09 2007-08-22 大日本印刷株式会社 プリント配線基板、及びプリント配線基板の製造方法
EP1265466A3 (en) 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP2003131401A (ja) 2001-10-26 2003-05-09 Adtec Engineeng Co Ltd 多層回路基板製造におけるマーキング装置
US6860000B2 (en) 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08155796A (ja) * 1994-11-30 1996-06-18 Seikosha Co Ltd X線を用いた穴明け方法及びx線穴明け装置
JP2000013023A (ja) * 1998-06-19 2000-01-14 Matsushita Electric Ind Co Ltd 多層プリント配線板の製造方法
JP2001035946A (ja) * 1999-07-23 2001-02-09 Matsushita Electric Ind Co Ltd 電子部品、この電子部品の認識方法およびこの電子部品を用いた電子機器
JP2001244638A (ja) * 1999-12-20 2001-09-07 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュール及びその製造方法
JP2003092460A (ja) * 2001-06-05 2003-03-28 Dainippon Printing Co Ltd 受動素子を備えた配線板の製造方法、受動素子を備えた配線板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5525618B2 (ja) * 2010-10-01 2014-06-18 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
TWI474768B (zh) * 2010-10-01 2015-02-21 Meiko Electronics Co Ltd A method of manufacturing a substrate having a built-in member, and a substrate for a built-in member manufactured by the method
KR20130129925A (ko) * 2010-10-01 2013-11-29 메이코 일렉트로닉스 컴파니 리미티드 부품 내장 기판 및 부품 내장 기판의 제조 방법
JP5444473B2 (ja) * 2010-10-01 2014-03-19 株式会社メイコー 部品内蔵基板及び部品内蔵基板の製造方法
KR101713642B1 (ko) 2010-10-01 2017-03-08 메이코 일렉트로닉스 컴파니 리미티드 부품 내장 기판 및 부품 내장 기판의 제조 방법
US8921706B2 (en) 2010-10-01 2014-12-30 Meiko Electronics Co., Ltd. Component-embedded substrate, and method of manufacturing the component-embedded substrate
WO2012042667A1 (ja) * 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
WO2012042668A1 (ja) * 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板及び部品内蔵基板の製造方法
US9320185B2 (en) 2010-10-01 2016-04-19 Meiko Electronics Co., Ltd. Method of manufacturing a component-embedded substrate
WO2014041601A1 (ja) * 2012-09-11 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US9596765B2 (en) 2012-09-11 2017-03-14 Meiko Electronics Co., Ltd. Manufacturing method for component incorporated substrate and component incorporated substrate manufactured using the method
JPWO2014049721A1 (ja) * 2012-09-26 2016-08-22 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
WO2014049721A1 (ja) * 2012-09-26 2014-04-03 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US9622352B2 (en) 2012-09-26 2017-04-11 Meiko Electronics Co., Ltd. Manufacturing method for component incorporated substrate and component incorporated substrate

Also Published As

Publication number Publication date
CN100536636C (zh) 2009-09-02
US7586198B2 (en) 2009-09-08
KR100687689B1 (ko) 2007-03-02
TWI347808B (en) 2011-08-21
US20060101639A1 (en) 2006-05-18
JP4551191B2 (ja) 2010-09-22
US7178229B2 (en) 2007-02-20
US20050111206A1 (en) 2005-05-26
CN1652665A (zh) 2005-08-10
KR20050049366A (ko) 2005-05-25
EP1534051B1 (en) 2012-12-26
TW200527993A (en) 2005-08-16
EP1534051A1 (en) 2005-05-25

Similar Documents

Publication Publication Date Title
US7586198B2 (en) Innerlayer panels and printed wiring boards with embedded fiducials
US7701052B2 (en) Power core devices
KR100553635B1 (ko) 동시 가열되는 세라믹 커패시터 및 인쇄 회로 기판용세라믹 커패시터를 형성하는 방법
KR100562812B1 (ko) 커패시터를 갖는 인쇄 배선 기판 및 그 제조 방법
US7429510B2 (en) Method of making a capacitive substrate using photoimageable dielectric for use as part of a larger circuitized substrate, method of making said circuitized substrate and method of making an information handling system including said circuitized substrate
US7841075B2 (en) Methods for integration of thin-film capacitors into the build-up layers of a PWB
JP2006210911A (ja) 回路基板内で使用されるコンデンサ材料と、コンデンサ材料を利用する回路基板と、回路基板の製造方法及び回路基板を利用する情報処理システム
JP2006196886A (ja) 電力コアデバイス及びその作製方法
JP2006179924A (ja) 電力コアデバイス、およびその作製の方法
EP1777745A2 (en) Power core device including a capacitor and method of making thereof
CN1812689A (zh) 多层电路基板及其制造方法
JP2006019749A (ja) 厚膜キャパシタ、プリント回路基板内部の埋め込み型厚膜キャパシタ、および該キャパシタおよびプリント回路基板を形成する方法
JP2006179923A (ja) 電力コアデバイス、およびその作製の方法
JP2007184568A (ja) 回路基板の製造方法
KR100747022B1 (ko) 임베디드 인쇄회로기판 및 그 제작방법
JP2006196877A (ja) 厚膜コンデンサ、内部に厚膜コンデンサを埋め込んだプリント基板、ならびにそのようなコンデンサの形成方法およびプリント基板の形成方法
JP2007019495A (ja) 改良型の電極、内層、キャパシタ、電子デバイス、およびその作成方法
US20040108134A1 (en) Printed wiring boards having low inductance embedded capacitors and methods of making same
KR100713731B1 (ko) 낮은 인덕턴스의 내장 커패시터를 구비한 인쇄 배선 기판및 그 제조 방법
US20060282999A1 (en) Electrodes, inner layers, capacitors and printed wiring boards and methods of making thereof - part II
US8501575B2 (en) Method of forming multilayer capacitors in a printed circuit substrate
JP2005129887A (ja) コンデンサを有する印刷配線板とその製造方法
JP2006216811A (ja) 多層回路配線板及びbga型半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100205

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100506

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100709

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees