JP2005150386A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005150386A
JP2005150386A JP2003385645A JP2003385645A JP2005150386A JP 2005150386 A JP2005150386 A JP 2005150386A JP 2003385645 A JP2003385645 A JP 2003385645A JP 2003385645 A JP2003385645 A JP 2003385645A JP 2005150386 A JP2005150386 A JP 2005150386A
Authority
JP
Japan
Prior art keywords
layer
opening
electrode
connection member
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003385645A
Other languages
English (en)
Other versions
JP4580633B2 (ja
JP2005150386A5 (ja
Inventor
Masahiko Tsuchiya
正彦 土谷
Tadashi Horio
直史 堀尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2003385645A priority Critical patent/JP4580633B2/ja
Priority to US10/962,109 priority patent/US7285858B2/en
Priority to EP04026606.6A priority patent/EP1531492A3/en
Publication of JP2005150386A publication Critical patent/JP2005150386A/ja
Publication of JP2005150386A5 publication Critical patent/JP2005150386A5/ja
Priority to US11/681,124 priority patent/US7470987B2/en
Application granted granted Critical
Publication of JP4580633B2 publication Critical patent/JP4580633B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/0217—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02175—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10135—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H01L2224/10156—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16111—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Abstract

【課題】 支持基板への実装時における電極の短絡を防止することができる半導体装置を提供する。
【解決手段】 半導体素子（３０）の第１の面上に第１及び第２の電極（３６、３７）が形成されている。支持基板（１）が、その対向面を半導体素子の第１の面に対向するように配置される。支持基板の、第１及び第２の電極にそれぞれ対向する位置に第１及び第２の引出電極層（４、５）が形成されている。支持基板及び半導体素子の対向面の一方の上に、堰堤膜（１４）が配置されている。第１及び第２の電極に対応する位置にそれぞれ第１及び第２の開口（１５、１６）が形成されている。第１の接続部材（１０、３８）が、第１の開口内を通って、第１の電極と第１の引出電極層とを接続し、第１の開口内を完全には埋め尽くさない。第２の接続部材（１１、３９）が、第２の開口内を通って、第２の電極と第２の引出電極層とを接続し、第２の開口内を完全には埋め尽くさない。
【選択図】 図１

Description

本発明は、半導体装置及びその製造方法に関し、特に支持基板（サブマウント基板）に半導体素子を実装した半導体装置及びその製造方法に関する。
図１２に、特許文献１に開示された半導体発光素子及びサブマウント基板の断面図を示す。サブマウント基板２００に半導体発光素子２１０が実装されている。サブマウント基板２００は、シリコン基板２０１の表面上に形成された補助Ｎ側電極層２０３及び補助Ｐ側電極層２０４を含んで構成される。補助Ｎ側電極２０３とシリコン基板２０１との間に酸化皮膜２０２が配置され、両者が電気的に絶縁されている。補助Ｐ側電極層２０４は、シリコン基板２０１の表面上に直接形成されている。補助電極２０３及び２０４は、例えば、ＡｕとＳｎとの合金またはインジウム系の合金で形成される。
サファイア基板を用いた半導体発光素子２１０の、サブマウント基板２００に対向する面上に、Ｎ側電極２１１及びＰ側電極２１２が形成されている。Ｎ側電極２１１が補助Ｎ側電極層２０３にハンダ付けされ、Ｐ側電極２１２が補助Ｐ側電極層２０４にハンダ付けされている。
シリコン基板２０１がリードフレーム２２０のＰ側端子部２２０ａに搭載されている。補助Ｎ側電極２０３が、ワイヤ２２１により、リードフレーム２２０のＮ側端子部２２０ｂに接続されている。
半導体発光素子２１０から発光した光は、サファイア基板を通って、サブマウント基板２００とは反対側の方向に放射される。
特許文献２〜４に、半導体発光素子の表面を絶縁性の保護膜で覆う技術が開示されている。特許文献５に、電極と保護膜との間に、Ｔｉ、Ｎｉ、Ｗ等の接着強化層を挿入する技術が開示されている。
特開２００３−３１８５１号公報 特許第２９１４０６５号公報 特許第２７７０７１７号公報 特許第３２９２０４４号公報 特許第３２５５２８１号公報
図１２に示した半導体発光素子２１０をサブマウント基板（支持基板）２００に実装する時に、溶融したＡｕＳｎ合金等が横にはみ出し、Ｐ側電極とＮ側電極との間が短絡されてしまう場合がある。半導体発光素子を保護膜で覆っても、この短絡を防止することはできない。
本発明の目的は、支持基板への実装時における電極の短絡を防止することができる半導体装置及びその製造方法を提供することである。
本発明の一観点によると、第１の面上に第１の電極及び第２の電極が形成されている半導体素子と、対向面を、前記半導体素子の第１の面に対向させるように配置され、前記第１の電極及び第２の電極にそれぞれ対向する位置に配置された第１の引出電極層及び第２の引出電極層を含む支持基板と、前記支持基板の対向面及び前記半導体素子の第１の面の少なくとも一方の、少なくとも一部の領域上に配置され、前記第１の電極及び第２の電極に対応する位置にそれぞれ第１の開口及び第２の開口が形成されており、絶縁材料で形成された堰堤膜と、前記第１の開口内を通って、前記第１の電極と前記第１の引出電極層とを電気的に接続し、該第１の開口内を完全には埋め尽くさない第１の接続部材と、
前記第２の開口内を通って、前記第２の電極と前記第２の引出電極層とを電気的に接続し、該第２の開口内を完全には埋め尽くさない第２の接続部材とを有する半導体装置が提供される。
本発明の他の観点によると、第１の面上に第１の電極及び第２の電極が形成されている半導体素子と、前記半導体素子の第１の面に対向配置され、前記第１の電極及び第２の電極にそれぞれ対向する位置に配置された第１の引出電極層及び第２の引出電極層を含む支持基板と、前記第１の電極の対向面と前記第１の引出電極層の対向面との間に画定された第１の空間を取り囲み、該第１の電極の対向面から該第１の引出電極層の対向面まで連続して該第１の空間を閉じた空間とし、前記第２の電極の対向面と前記第２の引出電極層の対向面との間に画定された第２の空間を取り囲み、該第２の電極の対向面から該第２の引出電極層の対向面まで連続して該第２の空間を閉じた空間とし、絶縁材料で形成されている絶縁部材と、前記第１の空間内に配置され、前記第１の電極と前記第１の引出電極層とを電気的に接続する第１の接続部材と、前記第２の空間内に配置され、前記第２の電極と前記第２の引出電極層とを電気的に接続する第２の接続部材とを有する半導体装置が提供される。
本発明のさらに他の観点によると、第１の面上に第１の電極及び第２の電極が形成され、該第１の電極上に第３の接続部材が形成され、該第２の電極上に第４の接続部材が形成されている第１の基板を準備する工程と、第２の面を、前記第１の基板の第１の面に対向配置した時、該第２の面上の、前記第３の接続部材及び第４の接続部材に対応する位置に、それぞれ第５の接続部材及び第６の接続部材が形成され、該第５の接続部材及び第６の接続部材が、絶縁材料からなる堰堤膜で被覆され、該堰堤膜に、該第５の接続部材及び第６の接続部材の上面を露出させる第１の開口及び第２の開口が形成され、該第１の面の法線に平行な視線で見たとき、該第１の開口の内側に前記第３の接続部材が位置し、該第２の開口の内側に前記第４の接続部材が位置する第２の基板を準備する工程と、前記第３の接続部材を、前記第１の開口内を通して前記第５の接続部材部材に接触させると共に、前記第４の接続部材を、前記第２の開口内を通して前記第６の接続部材に接触させ、該第３の接続部材と第５の接続部材との接触部分、及び前記第４の接続部材と第６の接続部材との接触部分を共晶化させる工程とを有する半導体装置の製造方法が提供される。
本発明のさらに他の観点によると、第１の面上に第３の接続部材及び第４の接続部材が形成されている第１の基板を準備する工程と、第２の面上に、絶縁材料からなる堰堤膜が形成され、該第２の面を、前記第１の基板の第１の面に対向配置した時、該堰堤膜の、前記第３の接続部材及び第４の接続部材に対応する位置に、それぞれ第１の開口及び第２の開口が形成され、該第１の開口内及び第２の開口内にそれぞれ第５の接続部材及び第６の接続部材が配置され、該第５の接続部材と該第１の開口の内周面との間、及び該第６の接続部材と第２の開口の内周面との間に空隙が画定され、該第５の接続部材の上面は第１の開口の開口面から突出し、該第６の接続部材の上面は第２の開口の開口面から突出している第２の基板を準備する工程と、前記第３の接続部材を前記第５の接続部材に接触させ、前記第４の接続部材を前記第６の接続部材に接触させて、接触部分を共晶化させる工程とを有する半導体装置の製造方法が提供される。
本発明のさらに他の観点によると、第１の面上に第３の接続部材及び第４の接続部材が形成され、該第３の接続部材及び第４の接続部材が、該第１の面から順番に、下層、中層、及び上層が積層された構造を有し、該下層がニッケル、チタン、タングステン、モリブデンからなる群より選択された１つの金属で形成され、該中層が白金で形成され、該上層が金で形成されている第１の基板と、前記該１の基板の第１の面に、第２の面が対向するように配置され、該第２の面の、前記第３の接続部材及び第４の接続部材に対向する位置にそれぞれ配置された第５の接続部材及び第６の接続部材を含み、該第５の接続部材及び第６の接続部材が、該第２の面から順番に、下層、中層、及び上層が積層された構造を有し、該下層が、ニッケル、チタン、タングステン、モリブデンからなる群より選択された１つの金属で形成され、該中層が白金で形成され、該上層が、金層と錫層とが交互に配置された積層構造を有する第２の基板とを有し、前記第３の接続部材の上面と前記第５の接続部材の上面とが接触して共晶化され、前記第４の接続部材の上面と前記第６の接続部材の上面とが接触して共晶化されている半導体装置が提供される。
半導体素子を支持基板に実装する際に、接続部材の一部が溶融する。溶融した金属が、堰堤膜に形成された開口内に止まることにより、電極間の短絡の発生を防止することができる。
図１及び図２を参照して、第１の実施例による半導体装置及びその製造方法について説明する。
図１に示すように、第１の実施例による半導体装置は、サブマウント基板１と半導体発光素子３０とを含んで構成される。
サブマウント基板１の構造について説明する。シリコン等からなる下地基板２の主面上に、酸化シリコンからなる厚さ３００ｎｍの絶縁膜３が形成されている。絶縁膜３の上に、半導体発光素子３０のｐ側電極に接続される引出配線層４及びｎ側電極に接続される引出配線層５が形成されている。引出配線層４及び５は、例えば厚さ１０ｎｍのチタン（Ｔｉ）層と厚さ１０００ｎｍの金（Ａｕ）層との２層構造を有する。なお、引出配線層４及び５を、ニッケル（Ｎｉ）層とＡｕ層との２層構造としてもよい。
引出配線層４及び５の上に、それぞれ接着層６及び７が形成されている。接着層６及び７は、例えばＴｉで形成され、その厚さは１０ｎｍである。引出配線層４及び５の上面の一部は、リード線接続のために露出している。
ｐ側の接着層６の一部の表面上に、バリア層８、接続部材１０、接着層１２がこの順番に積層されている。ｎ側の接着層７の一部の表面上にも、同様にバリア層９、接続部材１１、接着層１３がこの順番に積層されている。バリア層８及び９は、下地基板２側から順番に厚さ１０ｎｍのＴｉ層、厚さ１００ｎｍのＡｕ層、及び厚さ１００ｎｍの白金（Ｐｔ）層が積層された３層構造を有する。接続部材１０及び１１は、Ａｕ層と錫（Ｓｎ）層とが交互に配置された積層構造を有する。最下層及び最上層は共にＡｕ層とされている。Ａｕ層及びＳｎ層の各々の厚さを、例えば７５．５ｎｍ及び１０９．４ｎｍとし、Ａｕ層を６層、Ｓｎ層を５層配置した。なお、Ａｕ層及びＳｎ層の各々の厚さを５０ｎｍ〜２００ｎｍとしてもよい。接着層１２はＴｉで形成され、その厚さは１０ｎｍである。
なお、バリア層８及び９を、タングステン（Ｗ）／Ａｕ／Ｐｔの３層構造、モリブデン（Ｍｏ）／Ａｕ／Ｐｔの３層構造としてもよい。ここで、「Ｘ／Ｙ／Ｚ」なる表記は、Ｘが最下層、Ｙが中層、Ｚが上層に配置されることを意味する。
ｐ側の接着層６及び１２、ｐ側の接続部材１０、バリア層８、ｐ側の引出配線層４とｎ側の引出配線層５との間の絶縁膜３、ｎ側の接着層７及び１５、ｎ側の接続部材１１、バリア層９が、堰堤膜１４で覆われている。堰堤膜１４は、例えば酸化シリコンで形成され、その厚さは５００ｎｍ〜３０００ｎｍである。
堰堤膜１４及び接着層１２に、ｐ側の接続部材１０の上面の一部を露出させる開口１５が形成され、堰堤膜１４及び接着層１３に、ｎ側の接続部材１１の上面の一部を露出させる開口１６が形成されている。
次に、半導体発光素子３０の構造について説明する。サファイア基板３１の主面上に初期核形成層３２、ｎ型半導体層３３、活性層３４、ｐ型半導体層３５がこの順番に積層されている。これらの半導体層は、例えばＩｎｙＡｌ１−ｘ−ｙＧａｘＮ（ｘ＋ｙ≦１、０≦ｘ≦１、０≦ｙ≦１）等の窒化物半導体で形成される。活性層３４及びｐ型半導体層３５の一部が除去され、ｎ型半導体層３３の一部が露出している。
ｐ型半導体層３５の表面上に、ｐ側のオーミック電極３６が形成され、ｎ型半導体層３３の露出した領域に、ｎ側のオーミック電極３７が形成されている。ｐ側のオーミック電極３６は、例えば厚さ３ｎｍのＰｔ層と厚さ１００ｎｍのロジウム（Ｒｈ）層との２層構造を有する。ｎ側のオーミック電極３７は、例えば、厚さ３ｎｍのＡｌ層、厚さ１００ｎｍのＲｈ層、厚さ１００ｎｍのＡｕ層、厚さ１００ｎｍのＰｔ層、及び厚さ１００ｎｍ〜２０００ｎｍのＡｕ層が順番に積層された５層構造を有する。サファイア基板３１の主面を基準として、ｐ側のオーミック電極３６及びｎ側のオーミック電極３７の上面の高さが揃うように、ｎ側のオーミック電極３９の最上のＡｕ層の厚さが決定される。
ｐ側のオーミック電極３６を、ＰｔやＲｈの単層構造にしてもよいし、Ｐｔ／銀（Ａｇ）の２層構造にしてもよい。また、ｎ側のオーミック電極３７の２層目を、Ｒｈの代わりにＰｔ、イリジウム（Ｉｒ）、パラジウム（Ｐｄ）等で形成してもよい。
オーミック電極３６及び３７の表面上に、それぞれパッド電極（接続部材）３８及び３９が形成されている。パッド電極３８及び３９は、例えば厚さ３ｎｍのＮｉ層、厚さ１００ｎｍのＡｕ層、厚さ１００ｎｍのＰｔ層、及び厚さ２００ｎｍ〜２０００ｎｍのＡｕ層がこの順番に積層された４層構造を有する。パッド電極３８及び３９の第１層目をＮｉの代わりにＴｉ、Ｗ、またはＭｏで形成してもよい。また、第２層目のＡｕ層を省略して３層構造としてもよい。パッド電極３８及び３９の高さは、支持基板１側の開口１５及び１６の深さ（堰堤膜１４の厚さ）に比べてやや大きくなるように設定されている。
次に、サブマウント基板１の製造方法について説明する。下地基板１を洗浄し、表面を清浄化する。下地基板１の主面上に、酸化シリコンからなる厚さ３００ｎｍの絶縁膜３をスパッタリングにより形成する。なお、表面に熱酸化膜が形成されたシリコン基板を用いる場合には、スパッタリングによる絶縁膜形成工程を省略することができる。
引出配線層４及び５に整合する開口を有するレジストパターンを形成し、引出配線層４及び５となるＴｉ層、Ａｕ層、及び接着層６及び７となるＴｉ層を順番に電子ビーム蒸着により形成する。リフトオフ法を用いて、不要な領域のＴｉ層及びＡｕ層を除去し、引出配線層４、５及び接着層６、７を形成する。この時点では、接着層６、７が引出配線層４、５の全面を覆っているが、後のエッチング工程で、引出配線層４、５の表面の一部が露出する。
接続部材１０、１１に整合する開口を有するレジストパターンを形成し、電子ビーム蒸着により、バリア層８、９から接着層１２、１３までの各層を堆積する。リフトオフ法により、各層の不要な部分を除去する。これにより、バリア層８、９、接続部材１０、１１、及び接着層１２、１３が残る。
全面に、厚さ５００ｎｍ〜３０００ｎｍの酸化シリコン膜をスパッタリングにより形成する。この酸化シリコン膜をパターニングすることにより、堰堤膜１４を残す。このとき、開口１５、１６が形成され、引出配線層４及び５の表面の一部が露出する。開口１５及び１６の底面に、接続部材１０及び１１の最上のＡｕ層が露出する。酸化シリコン膜をウェットエッチングすると、一般的に、開口１５及び１６の底面が開口面（上面）よりも小さくなるように、その側面が傾斜する。開口１５及び１６は、その底面が、半導体発光素子３０のパッド電極３８及び３９の最上面よりも大きくなるような形状にされる。
シリコン基板２の研削及び研磨を行い、その厚さを１００μｍ程度まで薄くする。スクライブ及びブレーキングを行い、素子単位に分離する。
次に、半導体発光素子３０の形成方法について説明する。サファイア基板３１の主面上に、初期核形成層３２、ｎ型半導体層３３、活性層３４、及びｐ型半導体層３５を成長させる。これらの層は、有機金属気相エピタキシャル成長（ＭＯＶＰＥ）、分子線エピタキシャル成長（ＭＢＥ）により成長させることができる。
ｐ型半導体層３５及び活性層３４の一部をエッチングして、ｎ型半導体層３３の一部を露出させる。このエッチングの深さは、例えば７００ｎｍとする。ｐ型半導体層３５の表面上に、ｐ側のオーミック電極３６を、電子ビーム蒸着とリフトオフ法を用いて形成する。その後、ｎ型半導体層３３の露出した領域上に、ｎ側のオーミック電極３７を、電子ビーム蒸着とリフトオフ法により形成する。ｎ側のオーミック電極３７の最上面の高さが、ｐ側のオーミック電極３６の最上面の高さに揃うように、ｎ側のオーミック電極３７の最上のＡｕ層の厚さが設定されている。
オーミック電極３６及び３７の表面上に、それぞれパッド電極３８及び３９を、電子ビーム蒸着及びリフトオフ法により形成する。サファイア基板３１の研削及び研磨を行い、その厚さを１００μｍ〜２３０μｍまで薄くする。その後、スクライブ及びブレーキングを行い、素子単位に分離する。
次に、半導体発光素子３０をサブマウント基板１にフリップチップボンディングする手順を説明する。
シリコン基板２の主面とサファイア基板３１の主面とが向き合うように、サブマウント基板１と半導体発光素子３０とを対向配置させる。シリコン基板２の主面に垂直な視線で見たとき、パッド３８が開口１５の内側に位置し、パッド３９が開口１６の内側に位置するように、サブマウント基板１と半導体発光素子３０との位置を調整する。
パッド電極３８及び３９を、それぞれ開口１５及び１６内に挿入し、接続部材１０及び１１に接触させる。サブマウント基板１と半導体発光素子３０とに圧力を印加した状態で加熱して高温状態を保持し、その後冷却する。パッド電極３８の最上のＡｕ層と接続部材１０とが共晶化され、パッド電極３９の最上のＡｕ層と接続部材１１が共晶化される。加熱条件として、好適な共晶温度プロファイルが選択される。本実施例で使用したＡｕＳｎ共晶金属では、Ｓｎ濃度が２０重量％である。この共晶組成のＡｕＳｎの共晶点は２８０〜３００℃である。このように、接続部材１０とパッド電極３８との接触部分及び接続部材１１とパッド電極３９との接触部分を共晶化させることにより、半導体発光素子３０をサブマウント基板１に固定すると共に、両者の電気的接続を得ることができる。
図２に、半導体発光素子３０がサブマウント基板１にボンディングされた状態の半導体装置の断面図を示す。オーミック電極３６及び３７の上面が、堰堤膜１４に形成された開口１５及び１６を取り囲む環状の領域において、堰堤膜１４の上面に接する。このため、オーミック電極３６と引出配線層４との間に、堰堤膜１４で取り囲まれた閉じた空間が画定される。同様に、パッド電極３７と引出配線層５との間に、堰堤膜１４で取り囲まれた閉じた空間が画定される。ｐ側の引出配線層４の露出した領域にリード線４０が接続され、ｎ側の引出配線層５の露出した領域にリード線４１が接続される。
ｐ側のバリア層８、接続部材１０、及びパッド電極３８が、支持基板１側の引出電極層４と半導体素子３０側のオーミック電極３６とを電気的に接続する。ｎ側のバリア層９、接続部材１１、及びパッド電極３９が、支持基板１側の引出電極層５と半導体素子３０側のオーミック電極３７とを電気的に接続する。
開口１５の内周面とパッド電極３８の外周面との間に空隙が画定される。パッド電極３８の高さが開口１５の深さ（堰堤膜１４の厚さ）よりもやや大きいため、パッド電極３８の上面側の表層部が接続部材１０内に埋め込まれると共に、溶融した金属がこの空隙内に侵入する。実施例においては、パッド電極３８の体積が開口１５の容積よりも小さくされている。このため、空隙内に溶融した金属が侵入したとしても、空隙を埋め尽くすことはなく、空隙が残存する。従って、溶融した金属が開口１５の外に漏れ出すことを防止できる。
溶融した金属の漏れ出しを防止するためには、パッド電極３８の体積を開口１５の容積の９７％以下にすることが好ましく、９５％以下にすることがより好ましい。また、パッド電極３８を小さくしすぎると、十分な接着強度が得られない。このため、パッド電極３８の体積を開口１５の容積の７０％以上にすることが好ましく、８５％以上にすることがより好ましい。すなわち、開口１５の容積に対して、開口１５内に残存する空隙の容積の割合を、３％〜３０％にすることが好ましく、５％〜１５％にすることがより好ましい。
ｎ側のパッド３９と開口１６との関係も、ｐ側のパッド３８と開口１５との関係と同様である。これにより、ｐ側の電極とｎ側の電極との短絡故障を防止することができる。
また、堰堤膜１４の厚さにより、実装時におけるサブマウント基板１と半導体発光素子３０との間隔が規定される。すなわち、接合部材１０及び１１への、パッド電極３８及び３９の埋込深さを容易に調整することができる。これにより、パッド電極が必要以上に接合部材中に埋め込まれて溶融した金属が基板面に沿って拡がることを防止できる。
ＡｕとＳｎとを共晶化させるときに、接続部材１０及び１１が溶融した状態では、サブマウント基板１と半導体発光素子３０との相対位置が不安定になる。第１の実施例では、半導体発光素子３０のパッド電極３８及び３９が、それぞれサブマウント基板１の開口１５及び１６内に挿入されているため、接続部材１０及び１１が溶融した状態でも、サブマウント基板１と半導体発光素子３０との相対位置を拘束することができる。これにより、位置ずれに起因する歩留まりの低下を防止することができる。十分な位置ずれ防止効果を得るために、堰堤膜１４の厚さを５００ｎｍ以上とすることが好ましい。酸化シリコンのエッチング工程における処理時間やサイドエッチングの深さ等の観点から、堰堤膜１４の厚さを３０００ｎｍ以下とすることが好ましく、１０００ｎｍ以下とすることがより好ましい。
パッド電極３８の最上のＡｕ層と接続部材１０とで形成されたＡｕＳｎ共晶部材が、堰堤膜１４により画定された閉じた空間内に配置される。このため、ＡｕＳｎ共晶部材が配置された空間への水分の侵入を防止することができる。一般に、水分の存在下でＳｎが電気化学的マイグレーションを起こしやすいことが知られている。第１の実施例では、ＡｕＳｎ共晶部材が水分に晒されることを抑制できるため、Ｓｎのマイグレーションを抑制し、半導体装置の信頼性向上を図ることができる。
第１の実施例では、１層の厚さを５０ｎｍ〜２００ｎｍとしたＡｕとＳｎとの多層構造を加熱することによりＡｕＳｎ共晶部材を形成した。これにより、一般的なＡｕＳｎ共晶合金法に比べて、安定した共晶過程を得ることができた。例えば、Ｓｎの含有量が２０重量％のＡｕＳｎ合金を蒸着源として用いた場合、ＡｕとＳｎとの蒸発量が経時的に変化する。このため、堆積膜の組成が目標とする組成からずれてしまう。組成がずれると共晶温度が変化してしまい、共晶反応が不十分になる場合がある。多層構造にすることにより、接続部材の組成を目標値に近づけ、共晶反応を安定化させることができる。
次に、接続部材１０、１１の積層構造、及びそれに対向するパッド電極３８、３９の最上のＡｕ層の厚さについて説明する。ＡｕとＳｎとの共晶合金の共晶比を、重量比でＡｕ：Ｓｎ＝８０：２０とする場合を考える。この場合、ＡｕとＳｎとの体積比は０．５４４：０．４５６になる。ここで、スパッタリングで成膜したＳｎ膜は灰色錫であることがわかったため、その密度を５．７６ｇ／ｃｍ３とした。以下の説明では、一般化して、共晶金属全体に対するＡｕ及びＳｎの体積比を、それぞれＶａｕ及びＶｓｎとする。
接続部材１０を構成するＳｎ層の層数をｎとすると、Ａｕ層の層数はｎ＋１になる。さらにパッド電極３８の最上のＡｕ層も共晶反応に関与するため、共晶反応に関与するＡｕ層の層数はｎ＋２になる。
パッド電極３８の最上のＡｕ層と接続部材１０との合計の厚さをＬｔとする。このとき、各Ａｕ層の厚さＬａｕ、各Ｓｎ層の厚さＬｓｎは、
（数１）
Ｌａｕ＝Ｌｔ×Ｖａｕ／（ｎ＋２）
Ｌｓｎ＝Ｌｔ×Ｖｓｎ／ｎ
となる。合計の厚さＬｔを１２００ｎｍ、Ｓｎ層の層数ｎを５とすると、Ｖａｕ＝０．５４４、Ｖｓｎ＝０．４５６のとき、
（数２）
Ｌａｕ＝９３．３ｎｍ
Ｌｓｎ＝１０９．４ｎｍ
となる。
上記第１の実施例において、堰堤膜１４の厚さを１０００ｎｍとし、パッド電極３８を構成するＮｉ／Ａｕ／Ｐｔ／Ａｕ層の厚さを、それぞれ３ｎｍ／１００ｎｍ／１００ｎｍ／１０００ｎｍとした場合について考察する。この場合、パッド電極３８の上面の厚さ約２００ｎｍの表層部が、接続部材１４内に埋め込まれる。この厚さ２００ｎｍの表層部が共晶反応に関与すると考えることができる。共晶金属部全体の厚さＬｔを１２００ｎｍとすると、Ａｕ層の全体の厚さは１２００×Ｖａｕ［ｎｍ］になる。このうちの２００ｎｍの部分がパッド電極３８から供給されるため、接続部材１０を構成するＡｕ層の全体の厚さを（１２００×Ｖａｕ−２００）［ｎｍ］にすればよい。Ａｕ層の層数が６であるから、各Ａｕ層の厚さは７５．５ｎｍになる。また、各Ｓｎ層の厚さは、上述の計算結果どおり、１０９．４ｎｍになる。
このように、接続部材１０を構成するＳｎ層の体積比が、共晶比から求められる体積比よりも大きくされている。従って、接続部材１０が溶融した時に、Ｓｎに比べてＡｕが不足する。不足したＡｕを補うために、パッド電極３８の最上のＡｕ層が溶融して共晶反応が生ずることになる。このようにして、パッド電極３８と接続部材１０との接着性を高めることができる。
また、第１の実施例では、引出配線層４と堰堤膜１４との間に接着層６が配置され、引出配線層５と堰堤膜１４との間に接着層７が配置されている。接続部材１０の上面（半導体発光素子３０に対向する面）は、パッド電極３８の上面（支持基板１に対向する面）よりも広い。堰堤膜１４は、接続部材１０の上面の一部に、接着層１２を介して密着する。接続部材１１とパッド電極３９との関係も同様であり、堰堤膜１４が接着層１３を介して接続部材１１の上面の一部に密着する。接着層１２は、堰堤膜１４の密着性を高める機能を有する。実施例では、接着層の材料としてＴｉを用いたが、ＮｉやＡｌを用いてもよい。
活性層３４に電流を注入すると、発光が生ずる。サファイア基板３１は、この光を透過させる。このため、サファイア基板３１を通して、光が外部に放射される。サブマウント基板１の方に向かって伝搬する光は、ｐ側のオーミック電極３６で反射され、サファイア基板３１を通して外部に放射される。
上記第１の実施例では、サブマウント基板１の下地として導電性を有するシリコン基板を用いたが、窒化アルミニウム（ＡｌＮ）やアルミナ（Ａｌ２Ｏ３）等の絶縁性の基板を用いてもよい。この場合には、図１に示した絶縁膜３を形成することなく、下地基板の上に引出配線層４及び５を直接形成してもよい。下地基板の材料として、熱伝導率が高く、かつ熱膨張係数が半導体発光素子の熱膨張係数と近いものが好ましい。このような導電性材料の例として、シリコン以外にＣｕＷ等が挙げられる。
上記実施例では、堰堤膜１４の材料として酸化シリコンを用いたが、その他の絶縁材料を用いてもよい。例えば、アルミナ（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２、Ｔｉ２Ｏ５）、ジルコニア（ＺｒＯ２）、ハフニア（ＨｆＯ２）等の耐熱性の酸化物絶縁材料、またはポリイミド樹脂等の耐熱性高分子材料を用いてもよい。
次に、図３及び図４を参照して、第２の実施例について説明する。図３にフリップチップボンディング前の状態を示し、図４に、フリップチップボンディング後の状態を示す。第２の実施例による半導体装置と第１の実施例による半導体装置との主な相違点は、第２の実施例では、半導体発光素子３０の、サブマウント基板１に対向する面が保護膜５０で覆われている点である。第１の実施例では、保護膜は形成されていなかった。以下、第１の実施例との相違点について説明する。
図３に示すように、半導体発光素子３０の、サブマウント基板１に対向する面が、酸化シリコンからなる保護膜５０で覆われている。サブマウント基板１の開口１５及び１６に対応する位置に、それぞれ保護膜５０を貫通する開口５３及び５４が形成されている。開口５３及び５４の底面に、それぞれオーミック電極３６及び３７の上面が現われている。開口５３の底面に現われたオーミック電極３６の表面上にパッド電極３８が形成され、開口５４の底面に現われたオーミック電極３７の表面上にパッド電極３９が形成されている。
ｐ側のオーミック電極３６の上面と保護膜５０との間に接着層５１が配置され、ｎ側のオーミック電極３７の上面と保護膜５０との間に接着層５２が配置されている。接着層５１及び５２は、Ｔｉ、Ｎｉ、Ａｌ等で形成される。
以下、半導体発光素子３０の製造方法について、第１の実施例による半導体発光素子３０との相違点に着目して説明する。
ｐ側のオーミック電極３６を形成するときに、Ｐｔ層とＲｈ層との２層のみではなく、Ｒｈ層の上にさらに厚さ１０ｎｍのＴｉ層を電子ビーム蒸着する。リフトオフ法により、オーミック電極３６を形成する。この時点で、オーミック電極３６の上面に、接着層５１となるＴｉ層が残っている。ｎ側のオーミック電極３７を形成するときに、Ａｌ／Ｒｈ／Ａｕ／Ｐｔ／Ａｕの５層のみではなく、さらに厚さ１０ｎｍのＴｉ層を電子ビーム蒸着する。リフトオフ法により、オーミック電極３７を形成する。この時点で、オーミック電極３７の上面に、接着層５２となるＴｉ層が残っている。
全面を覆うように、酸化シリコンからなる厚さ３００ｎｍの保護膜５０を、スパッタリングにより形成する。保護膜５０の一部をレジストパターンで覆ってエッチングすることにより、開口５３及び５４を形成する。このとき、開口５３及び５４の底面に露出するＴｉ層もエッチングされ、オーミック電極３６及び３７の上面が露出する。
パッド電極３８及び３９を、電子ビーム蒸着とリフトオフ法により形成する。パッド電極３８及び３９は、厚さ３ｎｍのＮｉ層、厚さ１００ｎｍのＡｕ層、厚さ１００ｎｍのＰｔ層、及び厚さ２００ｎｍ〜２０００ｎｍのＡｕ層がこの順番に積層された４層構造を有する。最上のＡｕ層の厚さは、サブマウント基板１側の開口１５及び１６の深さ（堰堤膜１４の厚さ）、パッド電極３８及び３９の表面の平坦度、適当な押し当て代等を加味して決定される。堰堤膜１４の厚さが１μｍ、保護膜５０の厚さが３００ｎｍ、パッド電極３８及び３９の表面のうねりが２０ｎｍであり、押し当て代を２００ｎｍとすると、パッド電極３８及び３９の最上のＡｕ層の好適な厚さは、一例として１３００ｎｍになる。すなわち、第１の実施例のパッド電極３８及び３９の厚さよりも、保護膜５０の厚さ分だけ厚くされている。
図４に示すように、半導体発光素子３０をサブマウント基板１に実装した状態では、保護膜５０の上面が、開口１５及び１６の周囲（開口１５及び１６の各々を取り囲む環状の領域）において堰堤膜１４の上面に接する。ｐ側のオーミック電極３６と引出配線層４との間、及びｎ側のオーミック電極３７と引出配線層５との間に、堰堤膜１４と保護膜５０で取り囲まれた閉じた空間が画定される。
サブマウント基板１側に形成された開口１５の容積を、パッド電極３８のうち保護膜５０の上面から突出した部分の体積よりも大きくしておくことにより、溶融した金属が開口１５の外部に流出することを防止できる。同様に、開口１６の容積を、パッド電極３９のうち保護膜５０の上面から突出した部分の体積よりも大きくしておくことにより、溶融した金属が開口１６の外部に流出することを防止できる。
なお、第２の実施例の場合には、半導体発光素子３０側にも開口５３及び５４が設けられているため、これらの開口をも考慮して、パッド電極３８及び３９の体積を設定してもよい。例えば、パッド電極３８の体積を、開口１５の容積と開口５３の容積との和よりも小さくしておけばよい。第１の実施例の場合と同様に、パッド電極３８の体積を、開口１５の容積と開口５３の容積との和の９７％以下とすることが好ましく、９５％以下とすることがより好ましい。また、パッド電極３８の体積を、開口１５の容積と開口５３の容積との和の７０％以上とすることが好ましく、８５％以上とすることがより好ましい。
第１の実施例では、図２に示したように、オーミック電極３６及び３７の一部が露出する。これに対し、第２の実施例では、図４に示したように、オーミック電極３６及び３７が保護膜５０で完全に覆われる。サブマウント基板１と半導体発光素子３０との接続に関与する金属部材が露出しないため、耐候性の向上を図ることができる。
図５を参照して、第３の実施例による半導体装置について説明する。図５は、半導体発光素子３０ａをサブマウント基板１ａに実装する前の状態の断面図である。
サブマウント基板１ａの構造及び製造方法について説明する。第１の実施例の場合と同様に、シリコン基板２の主面上に、絶縁膜３、引出配線層４、５、及び接着層６、７が形成されている。
接着層６の表面の一部の領域上にｐ側のパッド電極（サブマウント基板側の接続部材）６１が形成され、その上に接着層６３が形成されている。接着層５の表面の一部の領域上にｎ側のパッド電極６２が形成され、その上に接着層６４が形成されている。パッド電極６１及び６２は、厚さ１０ｎｍのＴｉ層、厚さ１００ｎｍのＡｕ層、厚さ１００ｎｍのＰｔ層、及び厚さ６００ｎｍのＡｕ層がこの順番で積層された４層構造を有する。接着層６３及び６４は、厚さ１０ｎｍのＴｉ層で構成される。これらの層は、引出配線層４、５及び接着層６、７を形成した後、電子ビーム蒸着とリフトオフ法により形成される。本実施例においては、パッド電極６１及び６２の最上のＡｕ層の厚さを１００ｎｍ〜１０００ｎｍとしてもよい。
厚さ１０００ｎｍの酸化シリコン膜を全面に堆積し、パターニングすることにより、堰堤膜１４ａが形成されている。このパターニング時に、接着層６、７、６３、及び６４の露出した部分がエッチングされる。堰堤膜１４ａには、パッド電極６１及び６２の上面を露出させる開口１５ａ及び１６ａが形成されるとともに、引出配線層４及び５の一部が露出する。
次に、半導体発光素子３０ａの構造及び製造方法について説明する。図１に示した第１の実施例の場合と同様に、サファイア基板３１の主面上に、初期核形成層３２、ｎ型半導体層３３、活性層３４、ｐ型半導体層３５、ｐ側のオーミック電極３６、及びｎ側のオーミック電極３７が形成されている。ただし、ｎ側のオーミック電極３７は、第１の実施例のｎ側のオーミック電極３７よりも薄く、厚さ３ｎｍのＡｌ層と厚さ１００ｎｍのＲｈ層との２層構造を有する。
ｐ側のオーミック電極３６の表面上にバリア層７１が形成され、ｎ側のオーミック電極３７の表面上にバリア層７２が形成されている。バリア層７１は、厚さ１００ｎｍのＡｕ層、厚さ１００ｎｍのＰｔ層、及び厚さ１００ｎｍのＡｕ層がこの順番に積層された３層構造を有する。バリア層７２は、厚さ１００ｎｍのＡｕ層、厚さ１００ｎｍのＰｔ層、及び厚さ８００ｎｍのＡｕ層がこの順番に積層された３層構造を有する。なお、最上のＡｕ層の厚さは、必要に応じて１００ｎｍ〜２０００ｎｍの範囲内から選択される。なお、ｎ側のオーミック電極３７とバリア層７２との全体は、Ａｌ／Ｒｈ／Ａｕ／Ｐｔ／Ａｕの５層構造を有し、図１に示した第１の実施例のｎ側オーミック電極３７と同一の積層構造になる。第３の実施例では、基板側のＡｌ／Ｒｈの２層をオーミック電極と呼び、その上のＡｕ／Ｐｔ／Ａｕの３層をバリア層と呼ぶこととする。
バリア層７１の表面の一部の領域上に、ｐ側の接続部材７３が形成され、バリア層７２の表面の一部の領域上に、ｎ側の接続部材７４が形成されている。接続部材７３及び７４は、厚さ２０ｎｍのＮｉ層と、その上にＡｕ層とＳｎ層とが交互に配置された多層構造を有する。第３の実施例では、Ａｕ層の厚さを８０．３ｎｍとし、Ｓｎ層の厚さを１０６．３ｎｍとした。また、Ａｕ層を７層、Ｓｎ層を６層配置することにより、最下層及び最上層を共にＡｕ層とした。
サブマウント基板１ａと半導体発光素子３０ａとを対向配置した状態で、基板の主面の法線に平行な視線で見たとき、接続部材７３が開口１５ａに内包され、接続部材７４が開口１６ａに内包される。バリア層７１は開口１５ａの外周よりも外側まで広がり、バリア層７２は開口１６ａの外周よりも外側まで広がる。
次に、半導体発光素子３０ａの製造方法について説明する。活性層３４及びｐ型半導体層３５の一部をエッチングして、ｎ型半導体層３３の一部を露出させる工程までは、第１の実施例の場合と同様である。
ｐ型半導体層３５の表面上に、電子ビーム蒸着とリフトオフ法により、オーミック電極３６及びバリア層７１を形成する。その後、ｎ型半導体層３３の表面の露出した領域上に、電子ビーム蒸着とリフトオフ法により、オーミック電極３７及びバリア層７２を形成する。次に、電子ビーム蒸着とリフトオフ法により、バリア層７１及び７２の上に、それぞれ接続部材７３及び７４を形成する。
接続部材７３及び７４を、それぞれ開口１５ａ及び１６ａ内に挿入し、接続部材７３、７４、及びパッド電極６１、６２の最上のＡｕ層を共晶化させる。バリア層７１及び７２の上面の一部が、それぞれ開口１５ａ及び１６ａの周囲において堰堤膜１４ａの上面に接する。これにより、バリア層７１と引出配線層４との間、及びバリア層７２と引出配線層５との間に、堰堤膜１４ａで囲まれた閉じた空間が画定される。接続部材７３とパッド電極６１、及び接続部材７４とパッド電極６２は、これらの閉じた空間内に配置される。このため、第１の実施例の場合と同様に、溶融した金属が開口１５ａ及び１６ａから外部に漏れ出すことを防止できる。
図６に示すように、半導体発光素子３０ａの、サブマウント基板１ａに対向する面を、図３に示した第２の実施例の場合と同様に、酸化シリコンからなる保護膜７５で覆ってもよい。保護膜７５とバリア層７１の上面との間に接着層７６が配置され、保護膜７５とバリア層７２の上面との間に接着層７７が配置されている。半導体発光素子３０ａをサブマウント基板１ａに実装した状態では、保護膜７５の上面が、開口１５ａ及び１６ａの周囲において堰堤膜１４ａの上面に接する。接続部材７３及び７４は、図５に示した接続部材７３及び７４よりも、接着層７６と保護膜７５との合計の厚さ分だけ厚くされる。
図７を参照して、第４の実施例による半導体装置について説明する。以下、図５に示した第３の実施例による半導体装置と対比しながら説明する。
第４の実施例のサブマウント基板１ｂにおいては、第３の実施例のパッド電極６１及び６２の代わりに、バリア層８１及び８２が配置されている。バリア層８１及び８２の構造は、パッド電極６１及び６２の構造と同一である。開口１５ａの底面に露出したバリア層８１の上に、接続部材８３が形成され、開口１６ａの底面に露出したバリア層８２の上に、接続部材８４が形成されている。その他の構成は、第３の実施例によるサブマウント基板１ａの構成と同様である。接続部材８３と開口１５ａの内周面との間に空隙が画定され、接続部材８４と開口１６ａの内周面との間にも空隙が画定されている。接続部材８３及び８４の上部は、堰堤膜１４ａの上面からやや突出している。接続部材８３の体積は、開口１５ａの容積よりも小さく、接続部材８４の体積は、開口１６ａの容積よりも小さい。
接続部材８３及び８４は、開口１５ａ及び１６ａを有する堰堤膜１４ａを形成した後、電子ビーム蒸着とリフトオフ法により形成される。
第４の実施例における半導体発光素子３０ｂにおいては、第３の実施例のバリア層７１及び７２の代わりに、パッド電極８７及び８８が配置されている。パッド電極８７及び８８の構造は、バリア層７１及び７２の構造と同一である。第４の実施例では、サブマウント基板１ｂ上に接続部材８３及び８４が配置されているため、半導体発光素子３０ｂには、第３の実施例の接続部材７３及び７４に相当する部材は配置されていない。
半導体発光素子３０ｂをサブマウント基板１ｂに実装した状態では、パッド電極８７及び８８の上面が、開口１５ａ及び１６ａの周囲において、堰堤膜１４ａの上面に接触する。接続部材８３、８４、及びパッド電極８７、８８の最上のＡｕ層が共晶化する。溶融した金属は、開口１５ａ及び１６ａ内の空隙内に侵入し、開口１５ａ及び１６ａの外部には流出しない。
第１の実施例の場合と同様に、接続部材８３の体積を、開口１５ａの容積の９７％以下にすることが好ましく、９５％以下にすることがより好ましい。また、接続部材８３の体積を、開口１５ａの容積の７０％以上にすることが好ましく、８５％以上にすることがより好ましい。
図８に示すように、半導体発光素子３０ｂの、サブマウント基板１ｂに対向する面を、酸化シリコンからなる保護膜９０で覆ってもよい。保護膜９０とパッド電極８７の上面との間に接着層９１が配置され、保護膜９０とパッド電極８８の上面との間に接着層９２が配置されている。サブマウント基板１ｂの開口１５ａ及び１６ａに対応する位置に、保護膜９０及び接着層９１、９２を貫通し、パッド電極８７及び８８の一部を露出させる開口９３及び９４が形成されている。
サブマウント基板１ｂの接続部材８３及び８４は、図７に示した接続部材８３及び８４よりも、保護膜９０と接着層９１との合計の厚さ分だけ厚くされている。接続部材８３及び８４が、それぞれ開口９３及び９４の底面に露出したパッド電極８７及び８８に密着して共晶化が行われる。
図９（Ａ）及び図９（Ｂ）を参照して、第５の実施例による半導体装置について説明する。図９（Ａ）に、半導体発光素子３０ｃの断面図を示し、図９（Ｂ）に、その底面図を示す。図９（Ｂ）の一点鎖線Ａ９−Ａ９における断面図が図９（Ａ）に相当する。図１に示した第１の実施例の半導体発光素子３０と対比しながら説明する。
第１の実施例においては、パッド電極３８が一つの部分で構成されていたが、第５の実施例では、パッド電極３８に対応する部材が４つの部分３０ａ〜３８ｄに分割されている。さらに、パッド電極３９に対応する部分が２つの部分３０ａ及び３９ｂに分割されている。その他の構成は、図１に示した第１の実施例の半導体発光素子３０と同一である。
パッド電極の各部分３８ａ〜３８ｄの相互に隣り合う部分の間に間隙が画定されている。また、パッド電極の２つの部分３９ａと３９ｂとの間にも間隙が画定されている。
パッド電極が大きくなると、共晶接着工程において、パッド電極を図１に示す接合部材１０及び１１に押し付け、接続部材１０、１１及びパッド電極の一部を溶融させた際に、溶融した金属が偏流を起こし、堰堤膜１４を乗り越えて、開口１５及び１６の外部に流出してしまう場合がある。第５の実施例のように、パッド電極を複数の部分に分割し、相互に隣り合う部分の間に間隙を設けておくと、溶融した金属がこの間隙内に侵入する。このため、溶融した金属の偏流を防止でき、安定した接着が可能になる。
パッド電極の分割は、第１の実施例による半導体発光素子のパッド電極に限らず、その他の実施例によるパッド電極に適用してもよいし、接続部材を分割してもよい。例えば、図５に示した第３の実施例に適用する場合には、半導体発光素子３０ａ上に配置された接続部材７３及び７４の各々を複数の部分に分割すればよい。図７に示した第４の実施例に適用する場合には、開口１５ａ及び１６ａ内に配置された接続部材８３及び８４の各々を複数の部分に分割すればよい。また、パッド電極や接続部材を完全に分離してしまう必要はなく、パッド電極の上面（接続部材に対向する面）や接続部材の上面（パッド電極に対向する面）に溝を形成してもよい。半導体基板をサブマウント基板に実装した状態では、接続部材を形成する材料（ＡｕＳｎ共晶金属）がこの溝内に侵入している。図９（Ａ）に示した例は、この溝の深さがパッド電極３８ａ〜３８ｄ及び３９ａ、３９ｂの厚さと等しい特殊な場合と考えることができる。
図１０を参照して、第６の実施例による半導体装置について説明する。第１〜第５の実施例では、堰堤膜がサブマウント基板側に配置されていたが、第６の実施例では、半導体発光素子側に配置されている。
サブマウント基板１ｄの構造について説明する。シリコン基板１、絶縁膜３、引出配線層４及び５は、図１に示した第１の実施例の場合と同様である。ｐ側の引出配線層４の表面の一部の領域上にパッド電極１０１が形成され、ｎ側の引出配線層５の表面の一部の領域上にパッド電極１０２が形成されている。パッド電極１０１及び１０２は、基板側から順番にＮｉ／Ａｕ／Ｐｔ／Ａｕが積層された４層構造を有する。
半導体発光素子３０ｄの構造について説明する。サファイア基板３１、初期核形成層３２、ｎ型半導体層３３、活性層３４、ｐ型半導体層３５、オーミック電極３６、３７、及びバリア層７１、７２は、図５に示した半導体発光素子３０ａと同様の構造である。バリア層７１の上に接続部材７３ａが形成され、バリア層７２の上に接続部材７４ａが形成されている。接続部材７３ａの上面に接着層１０４が形成され、接続部材７４ａの上面に接着層１０５が形成されている。オーミック電極３６から接着層１０４までの積層構造が、電子ビーム蒸着とリフトオフ法を利用した工程で形成される。オーミック電極３７から接着層１０５までの積層構造が、電子ビーム蒸着とリフトオフ法を利用した他の工程で形成される。
半導体発光素子３０ｄの、サブマウント基板１ｄに対向する面が、酸化シリコンからなる堰堤膜１０３で覆われている。堰堤膜１０３及び接着層１０４に開口１０６が形成され、その底面に接続部材７３ａが露出している。堰堤膜１０３及び接着層１０５に開口１０７が形成され、その底面に接続部材７４ａが露出している。
サブマウント基板１ｄと半導体発光素子３０ｄとを対向させた状態で、基板法線に平行な視線で見たとき、パッド電極１０１が開口１０６に内包され、パッド電極１０２が開口１０７に内包される。パッド電極１０１を開口１０６内に挿入して接続部材７３ａに接触させ、パッド電極１０２を開口１０７内に挿入して接続部材７４ａに接触させる。パッド電極１０１の最上のＡｕ層と接続部材７３ａ、及びパッド電極１０２の最上のＡｕ層と接続部材７４ａとを共晶化させることにより、半導体発光素子３０ｄがサブマウント基板１ｄに実装される。
パッド電極１０１の体積を開口１０６の容積よりも小さくし、パッド電極１０２の体積を開口１０７の容積よりも小さくしておくことにより、共晶化時に溶融した金属が開口１０６及び１０７の外部に漏れ出すことを防止できる。
図１１を参照して第７の実施例による半導体装置について、図１に示した第１の実施例による半導体装置と対比しながら説明する。第７の実施例による半導体発光素子３０ｅは、第１の実施例による半導体発光素子３０と同様の構造を有する。
第１の実施例では、シリコン基板２上に形成された絶縁膜３の表面上に、ｐ側の引出配線層４とｎ側の引出配線層５とが形成されていたが、第７の実施例では、ｐ側の引出配線層４ｅが、ｎ側の接続部材の配置されている領域まで延在している。ｐ側の引出配線層４ｅの表面の一部の領域上に、バリア層８ｅ、接続部材１０ｅ、及び接着層１２ｅがこの順番に積層されている。各層の構造は、図１に示した第１の実施例のバリア層８、接続部材１０、及び接着層１２と同様である。
ｐ側の引出配線層４ｅの他の領域上に、接着層１１１及び絶縁膜１１２を介して、ｎ側の引出配線層５ｅ、接着層７ｅ、バリア層９ｅ、接続部材１１ｅ、及び接着層１３ｅがこの順番に積層されている。接着層１１１は例えばＴｉで形成され、絶縁膜１１２は例えば酸化シリコンで形成されている。引出配線層５ｅから接着層１３ｅまでの積層構造は、図１に示した第１の実施例のｎ側の引出配線層５から接着層１３までの積層構造と同様である。接続部材１０ｅと１３ｅとの上面の高さが揃うように、バリア層または接続部材の厚さが調節されている。
サブマウント基板１ｅの、半導体発光素子３０ｅに対向する面上に堰堤膜１４ｅが形成されている。堰堤膜１４ｅと接着層１２ｅとに開口１５ｅが形成され、その底面に接続部材１０ｅが露出している。堰堤膜１４ｅと接着層１３ｅに開口１６ｅが形成され、その底面に接続部材１１ｅが露出している。
第７の実施例では、ｎ側の引出配線層５ｅとｐ側の引出配線層４ｅとにより、絶縁膜１１２を誘電体層とするキャパシタが構成される。これにより、静電破壊耐圧の向上を図ることができる。また、サブマウント基板の下地のシリコン基板に、予めツェナーダイオードやバリスタを形成しておいてもよい。これらの素子は、静電破壊防止に有効である。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
第１の実施例による半導体装置の実装前の状態の断面図である。 第１の実施例による半導体装置の実装後の断面図である。 第２の実施例による半導体装置の実装前の状態の断面図である。 第２の実施例による半導体装置の実装後の断面図である。 第３の実施例による半導体装置の実装前の状態の断面図である。 第３の実施例の変形例による半導体装置の実装前の状態の断面図である。 第４の実施例による半導体装置の実装前の状態の断面図である。 第４の実施例の変形例による半導体装置の実装前の状態の断面図である。 第５の実施例による半導体装置の発光素子の断面図である。 第５の実施例による半導体装置の発光素子の底面図である。 第６の実施例による半導体装置の実装前の状態の断面図である。 第７の実施例による半導体装置の実装前の状態の断面図である。 従来の半導体発光装置の断面図である。
符号の説明
１ サブマウント基板
２ シリコン基板
３、１１２ 絶縁膜
４、５ 引出配線層
６、７、１２、１３、５１、５２、７６、７７、９１、９２、１０４、１０５、１１１ 接着層
８、９、７１、７２、８１、８２ バリア層
１０、１１、７３、７４、８３、８４ 接続部材
１４、１０３ 堰堤膜
１５、１６、５３、５４、９３、９４、１０６、１０７ 開口
３０ 半導体発光素子
３１ サファイア基板
３２ 初期核成長層
３３ ｎ型半導体層
３４ 活性層
３５ ｐ型半導体層
３６、３７ オーミック電極
３８、３９、６１、６２、８７、８８、１０１、１０２ パッド電極（接続部材）
４０、４１ リード線
５０、７５、９０ 保護膜

Claims (27)

  1. 第１の面上に第１の電極及び第２の電極が形成されている半導体素子と、
    対向面を、前記半導体素子の第１の面に対向させるように配置され、前記第１の電極及び第２の電極にそれぞれ対向する位置に配置された第１の引出電極層及び第２の引出電極層を含む支持基板と、
    前記支持基板の対向面及び前記半導体素子の第１の面の少なくとも一方の、少なくとも一部の領域上に配置され、前記第１の電極及び第２の電極に対応する位置にそれぞれ第１の開口及び第２の開口が形成されており、絶縁材料で形成された堰堤膜と、
    前記第１の開口内を通って、前記第１の電極と前記第１の引出電極層とを電気的に接続し、該第１の開口内を完全には埋め尽くさない第１の接続部材と、
    前記第２の開口内を通って、前記第２の電極と前記第２の引出電極層とを電気的に接続し、該第２の開口内を完全には埋め尽くさない第２の接続部材と
    を有する半導体装置。
  2. 前記堰堤膜が、酸化シリコン、アルミナ、酸化チタン、ジルコニア、ハフニア、ポリイミド樹脂からなる群より選択された１つの絶縁材料で形成されている請求項１に記載の半導体装置。
  3. 前記堰堤膜の厚さが５００ｎｍ〜３０００ｎｍである請求項１または２に記載の半導体装置。
  4. 前記堰堤膜が前記支持基板の対向面上に配置されており、前記第１の接続部材が、前記支持基板側に配置された支持基板側部分と、前記半導体素子側に配置された半導体素子側部分とを含み、該支持基板側部分の、前記半導体素子に対向する面が、該半導体素子側部分の、前記支持基板に対向する面よりも広く、前記堰堤膜が、該支持基板側部分の、前記半導体素子に対向する面の一部に、両者の密着性を高める材料からなる第１の接着層を介して密着している請求項１〜３のいずれかに記載の半導体装置。
  5. 前記第１の接着層が、チタン、ニッケル、アルミニウムからなる群より選択された１つの材料で形成されている請求項４に記載の半導体装置。
  6. 前記堰堤膜が前記半導体素子の対向面上に配置されており、前記第１の接続部材が、前記支持基板側に配置された支持基板側部分と、前記半導体素子側に配置された半導体素子側部分とを含み、該半導体素子側部分の、前記支持基板に対向する面が、該支持基板側部分の、前記半導体素子に対向する面よりも広く、前記堰堤膜が、該半導体素子側部分の、前記支持基板に対向する面の一部に、両者の密着性を高める材料からなる第２の接着層（１０４）を介して密着している請求項１〜３のいずれかに記載の半導体装置。
  7. 前記第２の接着層が、チタン、ニッケル、アルミニウムからなる群より選択された１つの材料で形成されている請求項６に記載の半導体装置。
  8. 前記第１の接続部材及び第２の接続部材が、ＡｕとＳｎとが共晶化した導電材料からなる部分を含む請求項１〜７のいずれかに記載の半導体装置。
  9. 前記堰堤膜が前記支持基板の対向面上に配置されており、前記半導体素子の第１の面、第１の電極、及び第２の電極の表面が絶縁材料からなる保護膜で覆われており、該保護膜に、該第１の電極の上面の一部及び第２の電極の上面の一部を露出させる第３の開口及び第４の開口が形成されており、前記第１の接続部材が該第３の開口内を通って前記第１の電極に接続され、前記第２の接続部材が該第４の開口内を通って前記第２の電極に接続されており、前記第１の接続部材の周囲及び前記第２の接続部材の周囲において、前記保護膜が前記堰堤膜に接触している請求項１〜３のいずれかに記載の半導体装置。
  10. 前記第１の引出電極層の一部が前記第２の引出電極層と重なり、両者の間に誘電体膜が配置されてキャパシタが構成されている請求項１〜３のいずれかに記載の半導体装置。
  11. 前記第１の接続部剤が、前記支持基板側に配置された支持基板側部分と、前記半導体素子側に配置された半導体素子側部分とを含み、該支持基板側部分と半導体素子側部分との一方部分の、他方の部分に対向する面に、溝が形成されている請求項１〜１０のいずれかに記載の半導体装置。
  12. 前記支持基板側部分及び半導体素子側部分のうち、前記溝の形成されていない方の部分を形成する材料が、前記溝の内部に侵入している請求項１１に記載の半導体装置。
  13. 第１の面上に第１の電極及び第２の電極が形成されている半導体素子と、
    前記半導体素子の第１の面に対向配置され、前記第１の電極及び第２の電極にそれぞれ対向する位置に配置された第１の引出電極層及び第２の引出電極層を含む支持基板と、
    前記第１の電極の対向面と前記第１の引出電極層の対向面との間に画定された第１の空間を取り囲み、該第１の電極の対向面から該第１の引出電極層の対向面まで連続して該第１の空間を閉じた空間とし、前記第２の電極の対向面と前記第２の引出電極層の対向面との間に画定された第２の空間を取り囲み、該第２の電極の対向面から該第２の引出電極層の対向面まで連続して該第２の空間を閉じた空間とし、絶縁材料で形成されている絶縁部材と、
    前記第１の空間内に配置され、前記第１の電極と前記第１の引出電極層とを電気的に接続する第１の接続部材と、
    前記第２の空間内に配置され、前記第２の電極と前記第２の引出電極層とを電気的に接続する第２の接続部材と
    を有する半導体装置。
  14. 前記絶縁部材が、前記半導体素子の第１の面、前記第１の電極及び第２の電極を覆う保護膜を含む請求項１３に記載の半導体装置。
  15. 前記絶縁部材が、前記支持基板上に形成された堰堤膜を含み、該堰堤膜に前記第１の空間の一部及び第２の空間の一部を画定する開口が設けられており、前記第１の接続部材が、前記支持基板側に配置された支持基板側部分と、前記半導体素子側に配置された半導体素子側部分とを含み、該支持基板側部分の、前記半導体素子に対向する面が、該半導体素子側部分の、前記支持基板に対向する面よりも広く、前記堰堤膜が、該支持基板側部分の、前記半導体素子に対向する面の一部に、両者の密着性を高める材料からなる第１の接着層を介して密着している請求項１３または１４に記載の半導体装置。
  16. 前記第１の接続部材及び第２の接続部材が、ＡｕとＳｎとが共晶化した導電材料からなる部分を含む請求項１３〜１５のいずれかに記載の半導体装置。
  17. 第１の面上に第１の電極及び第２の電極が形成され、該第１の電極上に第３の接続部材が形成され、該第２の電極上に第４の接続部材が形成されている第１の基板を準備する工程と、
    第２の面を、前記第１の基板の第１の面に対向配置した時、該第２の面上の、前記第３の接続部材及び第４の接続部材に対応する位置に、それぞれ第５の接続部材及び第６の接続部材が形成され、該第５の接続部材及び第６の接続部材が、絶縁材料からなる堰堤膜で被覆され、該堰堤膜に、該第５の接続部材及び第６の接続部材の上面を露出させる第１の開口及び第２の開口が形成され、該第１の面の法線に平行な視線で見たとき、該第１の開口の内側に前記第３の接続部材が位置し、該第２の開口の内側に前記第４の接続部材が位置する第２の基板を準備する工程と、
    前記第３の接続部材を、前記第１の開口内を通して前記第５の接続部材部材に接触させると共に、前記第４の接続部材を、前記第２の開口内を通して前記第６の接続部材に接触させ、該第３の接続部材と第５の接続部材との接触部分、及び前記第４の接続部材と第６の接続部材との接触部分を共晶化させる工程と
    を有する半導体装置の製造方法。
  18. 前記第３の接続部材の体積が前記第１の開口の容積よりも小さく、前記第４の接続部材の体積が前記第２の開口の容積よりも小さい請求項１７に記載の半導体装置の製造方法。
  19. 前記共晶化させる工程において、前記堰堤膜の上面のうち、前記第１の開口を取り囲む環状の領域及び前記第２の開口を取り囲む環状の領域を、前記第１の基板に接触させる請求項１７または１８に記載の半導体装置の製造方法。
  20. 第１の面上に第３の接続部材及び第４の接続部材が形成されている第１の基板を準備する工程と、
    第２の面上に、絶縁材料からなる堰堤膜が形成され、該第２の面を、前記第１の基板の第１の面に対向配置した時、該堰堤膜の、前記第３の接続部材及び第４の接続部材に対応する位置に、それぞれ第１の開口及び第２の開口が形成され、該第１の開口内及び第２の開口内にそれぞれ第５の接続部材及び第６の接続部材が配置され、該第５の接続部材と該第１の開口の内周面との間、及び該第６の接続部材と第２の開口の内周面との間に空隙が画定され、該第５の接続部材の上面は第１の開口の開口面から突出し、該第６の接続部材の上面は第２の開口の開口面から突出している第２の基板を準備する工程と、
    前記第３の接続部材を前記第５の接続部材に接触させ、前記第４の接続部材を前記第６の接続部材に接触させて、接触部分を共晶化させる工程と
    を有する半導体装置の製造方法。
  21. 前記第５の接続部材と第１の開口の内周面との間に画定された空隙の容積は、前記第５の接続部材が前記第１の開口の開口面から突出している部分の体積よりも大きく、前記第６の接続部材と第２の開口の内周面との間に画定された空隙の容積は、前記第６の接続部材が前記第２の開口の開口面から突出している部分の体積よりも大きい請求項２０に記載の半導体装置の製造方法。
  22. 第１の面上に第３の接続部材及び第４の接続部材が形成され、該第３の接続部材及び第４の接続部材が、該第１の面から順番に、下層、中層、及び上層が積層された構造を有し、該下層がニッケル、チタン、タングステン、モリブデンからなる群より選択された１つの金属で形成され、該中層が白金で形成され、該上層が金で形成されている第１の基板と、
    前記該１の基板の第１の面に、第２の面が対向するように配置され、該第２の面の、前記第３の接続部材及び第４の接続部材に対向する位置にそれぞれ配置された第５の接続部材及び第６の接続部材を含み、該第５の接続部材及び第６の接続部材が、該第２の面から順番に、下層、中層、及び上層が積層された構造を有し、該下層が、ニッケル、チタン、タングステン、モリブデンからなる群より選択された１つの金属で形成され、該中層が白金で形成され、該上層が、金層と錫層とが交互に配置された積層構造を有する第２の基板と
    を有し、
    前記第３の接続部材の上面と前記第５の接続部材の上面とが接触して共晶化され、前記第４の接続部材の上面と前記第６の接続部材の上面とが接触して共晶化されている半導体装置。
  23. 前記第３の接続部材及び第４の接続部材が、下層と中層との間にさらに金層を有する請求項２２に記載の半導体装置。
  24. 前記第５の接続部材及び第６の接続部材が、下層と中層との間にさらに金層を有する請求項２２または２３に記載の半導体装置。
  25. 前記第１の基板が、透光性基板と、該透光性基板の表面上に形成された半導体発光層とを含み、前記第３の接続部材及び第４の接続部材が、該半導体発光層にキャリアを注入するための電極である請求項２２〜２４のいずれかに記載の半導体装置。
  26. 前記第３の接続部材及び第４の接続部材の上層の厚さが２００ｎｍ〜２０００ｎｍである請求項２２〜２５のいずれかに記載の半導体装置。
  27. 前記第５の接続部材及び第６の接続部材の上層を構成する金層及び錫層の各々の厚さが５０ｎｍ〜２００ｎｍである請求項２２〜２６のいずれかに記載の半導体装置。
JP2003385645A 2003-11-14 2003-11-14 半導体装置及びその製造方法 Expired - Fee Related JP4580633B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003385645A JP4580633B2 (ja) 2003-11-14 2003-11-14 半導体装置及びその製造方法
US10/962,109 US7285858B2 (en) 2003-11-14 2004-10-08 Semiconductor device and its manufacture method capable of preventing short circuit of electrodes when semiconductor device is mounted on sub-mount substrate
EP04026606.6A EP1531492A3 (en) 2003-11-14 2004-11-09 Semiconductor device and its manufacturing method capable of preventing short circuit of electrodes when semiconductor device is mounted on sub-mount substrate
US11/681,124 US7470987B2 (en) 2003-11-14 2007-03-01 Semiconductor device and its manufacture method capable of preventing short circuit of electrodes when semiconductor device is mounted on sub-mount substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003385645A JP4580633B2 (ja) 2003-11-14 2003-11-14 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2005150386A true JP2005150386A (ja) 2005-06-09
JP2005150386A5 JP2005150386A5 (ja) 2006-12-28
JP4580633B2 JP4580633B2 (ja) 2010-11-17

Family

ID=34431512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003385645A Expired - Fee Related JP4580633B2 (ja) 2003-11-14 2003-11-14 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US7285858B2 (ja)
EP (1) EP1531492A3 (ja)
JP (1) JP4580633B2 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313897A (ja) * 2005-05-07 2006-11-16 Samsung Electronics Co Ltd 発光素子パッケージ用サブマウント
JP2007096090A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
JP2010056323A (ja) * 2008-08-28 2010-03-11 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置
JP2010118543A (ja) * 2008-11-13 2010-05-27 Nichia Corp 発光装置およびその製造方法
JP2011165799A (ja) * 2010-02-08 2011-08-25 Showa Denko Kk フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2012033898A (ja) * 2010-06-29 2012-02-16 Nichia Chem Ind Ltd 半導体素子及びその製造方法
JP2013062555A (ja) * 2013-01-10 2013-04-04 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2014075518A (ja) * 2012-10-05 2014-04-24 Nichia Chem Ind Ltd 発光装置
KR20140053388A (ko) * 2011-08-29 2014-05-07 마이크론 테크놀로지, 인크 반도체 디바이스용 불연속 패터닝된 본드 및 연관된 시스템 및 방법
JP2014175592A (ja) * 2013-03-12 2014-09-22 Stanley Electric Co Ltd 半導体発光装置
JP2014533890A (ja) * 2011-11-18 2014-12-15 ルクスビュー テクノロジー コーポレイション 電気的絶縁層を持つマイクロｌｅｄ構造体及びマイクロｌｅｄ構造体のアレイの形成方法
JP2015500562A (ja) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロ発光ダイオード
WO2015033557A1 (ja) * 2013-09-05 2015-03-12 パナソニックＩｐマネジメント株式会社 発光装置
WO2015046326A1 (ja) * 2013-09-26 2015-04-02 デクセリアルズ株式会社 発光装置、異方性導電接着剤、発光装置製造方法
JP2015073060A (ja) * 2013-09-05 2015-04-16 パナソニックＩｐマネジメント株式会社 発光装置
JP2015517740A (ja) * 2012-05-24 2015-06-22 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 発光ダイオード装置
JP2015138870A (ja) * 2014-01-22 2015-07-30 豊田合成株式会社 発光素子、発光装置およびその製造方法
JP2015153931A (ja) * 2014-02-17 2015-08-24 スタンレー電気株式会社 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法
JP2016009749A (ja) * 2014-06-24 2016-01-18 日亜化学工業株式会社 発光装置及び発光装置の製造方法
US9463613B2 (en) 2011-11-18 2016-10-11 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
WO2016181625A1 (ja) * 2015-05-12 2016-11-17 パナソニックＩｐマネジメント株式会社 半導体発光素子及びその製造方法
WO2016185675A1 (ja) * 2015-05-15 2016-11-24 パナソニックＩｐマネジメント株式会社 インタポーザ
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
JP2017524261A (ja) * 2014-08-08 2017-08-24 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ Ｌｅｄ用担体
US9831383B2 (en) 2011-11-18 2017-11-28 Apple Inc. LED array
KR101803014B1 (ko) 2011-08-24 2017-12-01 서울바이오시스 주식회사 발광다이오드
JP2017224691A (ja) * 2016-06-14 2017-12-21 日亜化学工業株式会社 発光装置
JP2019140281A (ja) * 2018-02-13 2019-08-22 スタンレー電気株式会社 光源用パッケージ及び光源用パッケージの製造方法
JP2020053644A (ja) * 2018-09-28 2020-04-02 豊田合成株式会社 発光装置
JP2020191345A (ja) * 2019-05-21 2020-11-26 スタンレー電気株式会社 半導体発光装置

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
US7179670B2 (en) * 2004-03-05 2007-02-20 Gelcore, Llc Flip-chip light emitting diode device without sub-mount
US20060108672A1 (en) * 2004-11-24 2006-05-25 Brennan John M Die bonded device and method for transistor packages
JP4621049B2 (ja) * 2005-03-25 2011-01-26 富士通株式会社 配線基板の製造方法
KR100597166B1 (ko) * 2005-05-03 2006-07-04 삼성전기주식회사 플립 칩 발광다이오드 및 그 제조방법
KR100598357B1 (ko) 2005-05-24 2006-07-06 엘지전자 주식회사 발광소자용 서브마운트 기판
KR100674857B1 (ko) 2005-07-04 2007-01-29 삼성전기주식회사 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법
CN1893043A (zh) * 2005-07-08 2007-01-10 鸿富锦精密工业（深圳）有限公司 散热性基板及光源装置
US7671468B2 (en) * 2005-09-30 2010-03-02 Tdk Corporation Light emitting apparatus
JP4916715B2 (ja) * 2005-12-21 2012-04-18 富士通株式会社 電子部品
US7928462B2 (en) 2006-02-16 2011-04-19 Lg Electronics Inc. Light emitting device having vertical structure, package thereof and method for manufacturing the same
JP2007221029A (ja) * 2006-02-20 2007-08-30 Sony Corp 半導体発光素子およびその製造方法
US9443903B2 (en) * 2006-06-30 2016-09-13 Cree, Inc. Low temperature high strength metal stack for die attachment
JP2009054892A (ja) 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd Ｌｅｄチップの実装方法
JP2010067889A (ja) * 2008-09-12 2010-03-25 Hitachi Cable Ltd 発光素子
KR100999736B1 (ko) * 2010-02-17 2010-12-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 라이트 유닛
JP4778107B1 (ja) * 2010-10-19 2011-09-21 有限会社ナプラ 発光デバイス、及び、その製造方法
KR20130027903A (ko) * 2011-09-08 2013-03-18 엘지이노텍 주식회사 발광소자
TWI484674B (zh) * 2011-12-08 2015-05-11 Genesis Photonics Inc 電子元件
KR102129146B1 (ko) * 2012-03-30 2020-07-02 루미리즈 홀딩 비.브이. 밀봉된 반도체 발광 장치
CN103378244A (zh) * 2012-04-27 2013-10-30 无锡华润华晶微电子有限公司 发光二极管器件及其制造方法
EP2942815B1 (en) * 2014-05-08 2020-11-18 Nexperia B.V. Semiconductor device and manufacturing method
TWI625868B (zh) 2014-07-03 2018-06-01 晶元光電股份有限公司 光電元件及其製造方法
EP3182443B1 (en) * 2014-08-11 2019-12-18 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
TWI738324B (zh) * 2015-02-17 2021-09-01 新世紀光電股份有限公司 發光二極體晶片
US10074624B2 (en) * 2015-08-07 2018-09-11 Analog Devices, Inc. Bond pads with differently sized openings
JP6783648B2 (ja) * 2016-12-26 2020-11-11 新光電気工業株式会社 配線基板、半導体装置
CN108666343B (zh) * 2017-03-31 2019-08-30 京东方科技集团股份有限公司 显示基板和显示面板
CN110116983B (zh) * 2018-02-06 2022-02-15 中芯国际集成电路制造(上海)有限公司 Mems器件及其制备方法
JP7218048B2 (ja) * 2018-05-24 2023-02-06 スタンレー電気株式会社 半導体発光装置及びその製造方法
US10886208B2 (en) 2018-10-12 2021-01-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package, electronic assembly and method for manufacturing the same
US10804176B2 (en) * 2019-02-21 2020-10-13 Win Semiconductors Corp. Low stress moisture resistant structure of semiconductor device
CN111916550B (zh) 2019-05-09 2023-02-03 群创光电股份有限公司 电子装置

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177434A (ja) * 1992-12-08 1994-06-24 Nichia Chem Ind Ltd 青色発光素子及びその製造方法
JPH0794783A (ja) * 1993-09-21 1995-04-07 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH0951108A (ja) * 1995-08-04 1997-02-18 Furukawa Electric Co Ltd:The 光受発光素子モジュール及びその製作方法
JPH09320984A (ja) * 1996-05-31 1997-12-12 Toyoda Gosei Co Ltd ｐ伝導形３族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法
JPH1012672A (ja) * 1996-06-26 1998-01-16 Kyocera Corp 配線基板
JPH11150301A (ja) * 1997-11-14 1999-06-02 Nichia Chem Ind Ltd 窒化物半導体素子
JP2000135814A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 光プリンタヘッド
JP2002057373A (ja) * 2000-08-08 2002-02-22 Matsushita Electric Ind Co Ltd 半導体発光装置
JP2002094123A (ja) * 2000-09-14 2002-03-29 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
JP2003031851A (ja) * 2002-07-01 2003-01-31 Rohm Co Ltd 半導体発光素子、およびその製造方法
JP2003031858A (ja) * 2001-05-15 2003-01-31 Lumileds Lighting Us Llc 低屈折率の充填物を有する半導体ｌｅｄフリップチップ
JP2003101074A (ja) * 2001-09-26 2003-04-04 Stanley Electric Co Ltd 発光装置
JP2003168829A (ja) * 2001-09-19 2003-06-13 Matsushita Electric Works Ltd 発光装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945399A (en) * 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
US5227812A (en) * 1990-02-26 1993-07-13 Canon Kabushiki Kaisha Liquid jet recording head with bump connector wiring
JPH0493145U (ja) * 1990-12-25 1992-08-13
US5197654A (en) * 1991-11-15 1993-03-30 Avishay Katz Bonding method using solder composed of multiple alternating gold and tin layers
US5796591A (en) * 1995-06-07 1998-08-18 International Business Machines Corporation Direct chip attach circuit card
US5990560A (en) * 1997-10-22 1999-11-23 Lucent Technologies Inc. Method and compositions for achieving a kinetically controlled solder bond
JPH11340277A (ja) * 1998-05-22 1999-12-10 Nec Corp 半導体チップ搭載基板、半導体装置及び前記半導体チップ搭載基板への半導体チップ搭載方法
US6169294B1 (en) * 1998-09-08 2001-01-02 Epistar Co. Inverted light emitting diode
US7212556B1 (en) * 1999-02-17 2007-05-01 Matsushita Electric Industrial Co., Ltd. Semiconductor laser device optical disk apparatus and optical integrated unit
JP4897133B2 (ja) * 1999-12-09 2012-03-14 ソニー株式会社 半導体発光素子、その製造方法および配設基板
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
US6632028B1 (en) * 2000-08-25 2003-10-14 Vtr Optoelectronics, Inc. Apparatus and method for aligning an optical fiber with an optical device
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
TWI303909B (en) * 2002-11-25 2008-12-01 Nichia Corp Ridge waveguide semiconductor laser diode
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177434A (ja) * 1992-12-08 1994-06-24 Nichia Chem Ind Ltd 青色発光素子及びその製造方法
JPH0794783A (ja) * 1993-09-21 1995-04-07 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体発光素子
JPH0951108A (ja) * 1995-08-04 1997-02-18 Furukawa Electric Co Ltd:The 光受発光素子モジュール及びその製作方法
JPH09320984A (ja) * 1996-05-31 1997-12-12 Toyoda Gosei Co Ltd ｐ伝導形３族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法
JPH1012672A (ja) * 1996-06-26 1998-01-16 Kyocera Corp 配線基板
JPH11150301A (ja) * 1997-11-14 1999-06-02 Nichia Chem Ind Ltd 窒化物半導体素子
JP2000135814A (ja) * 1998-10-30 2000-05-16 Kyocera Corp 光プリンタヘッド
JP2002057373A (ja) * 2000-08-08 2002-02-22 Matsushita Electric Ind Co Ltd 半導体発光装置
JP2002094123A (ja) * 2000-09-14 2002-03-29 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
JP2003031858A (ja) * 2001-05-15 2003-01-31 Lumileds Lighting Us Llc 低屈折率の充填物を有する半導体ｌｅｄフリップチップ
JP2003168829A (ja) * 2001-09-19 2003-06-13 Matsushita Electric Works Ltd 発光装置
JP2003101074A (ja) * 2001-09-26 2003-04-04 Stanley Electric Co Ltd 発光装置
JP2003031851A (ja) * 2002-07-01 2003-01-31 Rohm Co Ltd 半導体発光素子、およびその製造方法

Cited By (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313897A (ja) * 2005-05-07 2006-11-16 Samsung Electronics Co Ltd 発光素子パッケージ用サブマウント
JP2007096090A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光素子及び半導体発光素子の製造方法
US8890193B2 (en) 2008-08-28 2014-11-18 Kabushiki Kaisha Toshiba Semiconductor light emitting apparatus having stacked reflective dielectric films
JP2010056323A (ja) * 2008-08-28 2010-03-11 Toshiba Corp 半導体発光装置の製造方法及び半導体発光装置
US9130106B2 (en) 2008-08-28 2015-09-08 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor light emitting apparatus by mounting semiconductor light emitting device having stacked dielectric films having different refractive indexes on mounting member
JP2010118543A (ja) * 2008-11-13 2010-05-27 Nichia Corp 発光装置およびその製造方法
US8450764B2 (en) 2008-11-13 2013-05-28 Nichia Corporation Semiconductor light-emitting apparatus and method of fabricating the same
US8614109B2 (en) 2008-11-13 2013-12-24 Nichia Corporation Semiconductor light-emitting apparatus and method of fabricating the same
US8735934B2 (en) 2008-11-13 2014-05-27 Nichia Corporation Semiconductor light-emitting apparatus and method of fabricating the same
JP2011165799A (ja) * 2010-02-08 2011-08-25 Showa Denko Kk フリップチップ型発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2012033898A (ja) * 2010-06-29 2012-02-16 Nichia Chem Ind Ltd 半導体素子及びその製造方法
KR101803014B1 (ko) 2011-08-24 2017-12-01 서울바이오시스 주식회사 발광다이오드
US11222874B2 (en) 2011-08-29 2022-01-11 Micron Technology, Inc. Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US10242970B2 (en) 2011-08-29 2019-03-26 Micron Technology, Inc. Discontinuous patterned bonds for semiconductor devices and associated systems and methods
KR101637105B1 (ko) * 2011-08-29 2016-07-06 마이크론 테크놀로지, 인크 반도체 디바이스용 불연속 패터닝된 본드 및 연관된 시스템 및 방법
US11901342B2 (en) 2011-08-29 2024-02-13 Micron Technology, Inc. Discontinuous patterned bonds for semiconductor devices and associated systems and methods
JP2014529908A (ja) * 2011-08-29 2014-11-13 マイクロン テクノロジー，インク． 半導体デバイス用不連続パターン化接合ならびに関連システムおよび方法
KR20140053388A (ko) * 2011-08-29 2014-05-07 마이크론 테크놀로지, 인크 반도체 디바이스용 불연속 패터닝된 본드 및 연관된 시스템 및 방법
JP2015500562A (ja) * 2011-11-18 2015-01-05 ルクスビュー テクノロジー コーポレイション マイクロ発光ダイオード
US10297712B2 (en) 2011-11-18 2019-05-21 Apple Inc. Micro LED display
US10121864B2 (en) 2011-11-18 2018-11-06 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
US10607961B2 (en) 2011-11-18 2020-03-31 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
US9831383B2 (en) 2011-11-18 2017-11-28 Apple Inc. LED array
US9620478B2 (en) 2011-11-18 2017-04-11 Apple Inc. Method of fabricating a micro device transfer head
US9463613B2 (en) 2011-11-18 2016-10-11 Apple Inc. Micro device transfer head heater assembly and method of transferring a micro device
US11552046B2 (en) 2011-11-18 2023-01-10 Apple Inc. Micro device transfer head assembly
JP2014533890A (ja) * 2011-11-18 2014-12-15 ルクスビュー テクノロジー コーポレイション 電気的絶縁層を持つマイクロｌｅｄ構造体及びマイクロｌｅｄ構造体のアレイの形成方法
US9449958B2 (en) 2012-05-24 2016-09-20 Epcos Ag Light-emitting diode device
JP2015517740A (ja) * 2012-05-24 2015-06-22 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ 発光ダイオード装置
JP2014075518A (ja) * 2012-10-05 2014-04-24 Nichia Chem Ind Ltd 発光装置
JP2013062555A (ja) * 2013-01-10 2013-04-04 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2014175592A (ja) * 2013-03-12 2014-09-22 Stanley Electric Co Ltd 半導体発光装置
KR101787921B1 (ko) * 2013-09-05 2017-10-18 파나소닉 아이피 매니지먼트 가부시키가이샤 발광 장치
JPWO2015033557A1 (ja) * 2013-09-05 2017-03-02 パナソニックＩｐマネジメント株式会社 発光装置
JP2015073086A (ja) * 2013-09-05 2015-04-16 パナソニックＩｐマネジメント株式会社 発光装置
WO2015033557A1 (ja) * 2013-09-05 2015-03-12 パナソニックＩｐマネジメント株式会社 発光装置
US9997685B2 (en) 2013-09-05 2018-06-12 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device
US10535807B2 (en) 2013-09-05 2020-01-14 Panasonic Intellectual Property Management Co., Ltd. Light-emitting device
JP2015073087A (ja) * 2013-09-05 2015-04-16 パナソニックＩｐマネジメント株式会社 発光装置
JP2015073060A (ja) * 2013-09-05 2015-04-16 パナソニックＩｐマネジメント株式会社 発光装置
WO2015046326A1 (ja) * 2013-09-26 2015-04-02 デクセリアルズ株式会社 発光装置、異方性導電接着剤、発光装置製造方法
JP2015088744A (ja) * 2013-09-26 2015-05-07 デクセリアルズ株式会社 発光装置、異方性導電接着剤、発光装置製造方法
JP2015138870A (ja) * 2014-01-22 2015-07-30 豊田合成株式会社 発光素子、発光装置およびその製造方法
JP2015153931A (ja) * 2014-02-17 2015-08-24 スタンレー電気株式会社 半導体発光装置、半導体発光素子、及び、半導体発光装置の製造方法
JP2016009749A (ja) * 2014-06-24 2016-01-18 日亜化学工業株式会社 発光装置及び発光装置の製造方法
JP2017524261A (ja) * 2014-08-08 2017-08-24 エプコス アクチエンゲゼルシャフトＥｐｃｏｓ Ａｇ Ｌｅｄ用担体
JP2019083328A (ja) * 2014-08-08 2019-05-30 ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ Ｌｅｄ用担体
WO2016181625A1 (ja) * 2015-05-12 2016-11-17 パナソニックＩｐマネジメント株式会社 半導体発光素子及びその製造方法
JPWO2016181625A1 (ja) * 2015-05-12 2017-12-28 パナソニックＩｐマネジメント株式会社 半導体発光素子及びその製造方法
US10062820B2 (en) 2015-05-15 2018-08-28 Panasonic Intellectual Property Management Co., Ltd. Interposer
WO2016185675A1 (ja) * 2015-05-15 2016-11-24 パナソニックＩｐマネジメント株式会社 インタポーザ
JP2017224691A (ja) * 2016-06-14 2017-12-21 日亜化学工業株式会社 発光装置
JP7107692B2 (ja) 2018-02-13 2022-07-27 スタンレー電気株式会社 光源用パッケージ及び光源用パッケージの製造方法
JP2019140281A (ja) * 2018-02-13 2019-08-22 スタンレー電気株式会社 光源用パッケージ及び光源用パッケージの製造方法
JP7021625B2 (ja) 2018-09-28 2022-02-17 豊田合成株式会社 発光装置
JP2020053644A (ja) * 2018-09-28 2020-04-02 豊田合成株式会社 発光装置
WO2020235350A1 (ja) * 2019-05-21 2020-11-26 スタンレー電気株式会社 半導体発光装置
JP2020191345A (ja) * 2019-05-21 2020-11-26 スタンレー電気株式会社 半導体発光装置
JP7291537B2 (ja) 2019-05-21 2023-06-15 スタンレー電気株式会社 半導体発光装置

Also Published As

Publication number Publication date
US7470987B2 (en) 2008-12-30
JP4580633B2 (ja) 2010-11-17
EP1531492A3 (en) 2018-07-11
US20050104220A1 (en) 2005-05-19
US20070145554A1 (en) 2007-06-28
EP1531492A2 (en) 2005-05-18
US7285858B2 (en) 2007-10-23

Similar Documents

Publication Publication Date Title
JP4580633B2 (ja) 半導体装置及びその製造方法
JP4946195B2 (ja) 半導体発光素子及びその製造方法
JP5235878B2 (ja) 半導体発光素子
US20160163930A1 (en) Light emitting diode and led module having the same
US20140183586A1 (en) Light emitting element
CN108475715B (zh) 半导体发光元件
JP5246199B2 (ja) Ｉｉｉ族窒化物半導体発光素子
JP5211887B2 (ja) 半導体発光素子およびその製造方法
KR102256591B1 (ko) 고효율 발광 장치
TWI795512B (zh) 發光元件
JP2014150245A (ja) 発光素子および発光素子パッケージ
CN103137813A (zh) 半导体发光元件
JP6041341B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
KR101423722B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
US20090184336A1 (en) Semiconductor light emitting device and manufacturing method therefor
JP6016014B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP6261927B2 (ja) 半導体発光素子
JP5950257B2 (ja) 発光素子、発光素子ユニットおよび発光素子パッケージ
JP5779406B2 (ja) 照明装置
JP4901241B2 (ja) 半導体発光素子及びその製造方法
KR101457205B1 (ko) 서로 이격된 반도체층들을 갖는 발광 소자 및 그것을 제조하는 방법
TWI831601B (zh) 發光元件
JP2018148243A (ja) 発光素子および発光素子パッケージ
JPH04266073A (ja) 半導体発光装置
JP2023106621A (ja) 発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4580633

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees